CN111225489B - 一种电源传输电路和电子设备 - Google Patents

一种电源传输电路和电子设备 Download PDF

Info

Publication number
CN111225489B
CN111225489B CN201811414585.6A CN201811414585A CN111225489B CN 111225489 B CN111225489 B CN 111225489B CN 201811414585 A CN201811414585 A CN 201811414585A CN 111225489 B CN111225489 B CN 111225489B
Authority
CN
China
Prior art keywords
power
power transmission
transmission line
circuit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811414585.6A
Other languages
English (en)
Other versions
CN111225489A (zh
Inventor
胡文泉
杨晓莉
胡伟捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Hikvision Digital Technology Co Ltd
Original Assignee
Hangzhou Hikvision Digital Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Hikvision Digital Technology Co Ltd filed Critical Hangzhou Hikvision Digital Technology Co Ltd
Priority to CN201811414585.6A priority Critical patent/CN111225489B/zh
Publication of CN111225489A publication Critical patent/CN111225489A/zh
Application granted granted Critical
Publication of CN111225489B publication Critical patent/CN111225489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种电源传输电路和电子设备，该电源传输电路包括：第一匹配电阻，所述第一匹配电阻的一端电连接于电源的连接端；电源传输线，所述电源传输线的第一端电连接于所述第一匹配电阻的另一端，所述电源传输线的第二端电连接于用电负载的电源接入端。本发明的电源传输电路可以应用于PCB板和芯片封装电路的设计，可以通过消除PCB板和芯片封装电路中的回流路径的不连续处来消除SSN噪声。同时本发明克服了传统电源平面面积大和需要大量去耦电容的缺陷，从而节省设计成本。

Description

一种电源传输电路和电子设备
技术领域
本发明涉及PCB和芯片封装设计领域，特别涉及一种PCB和芯片封装设计中消除SSN噪声的电源传输电路和采用该电源传输电路的电子设备。
背景技术
目前，传统的高速电路设计中，PCB(Printed Circuit Board，印制电路板)板或者芯片封装上的芯片负载电源网络常常采用平面形式进行供电。电源平面形式供电存在如下技术缺点：
(1)电源平面几何形状比较复杂且容易产生谐振，难以准确的预测电源平面的电源完整性电气性能。
(2)参考平面不连续性造成的电源平面与信号线之间的容性耦合和感性耦合通常难以避免。
(3)采用电源平面形式供电造成电源平面面积大以及去耦电容数量较多的缺陷，造成设计成本高企。
常见的高速设计***的PCB板或者芯片封装设计中常见有高速信号回流问题。
SSN(Simultaneous Switching Noise，电源同步开关噪声)噪声及电磁干扰的一个重要因素是信号传输线回流路径不连续性导致。如图1所示，信号传输线的回流路径跨越了一个缝隙，这是其中一个典型的信号传输线回流路径不连续性的现象。同时对于高速信号传输线来说，信号线跨越缝隙会产生较大的串扰噪声，同时受害线上的信号完整性质量也会受到极大影响。其中，串扰噪声是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。
如图2所示，当信号传输线经过EBG(Electromagnetic Band Gap，电磁场带隙)参考平面结构时也会产生类似的回流路径不连续问题。一般情况下，为了解决信号完整性问题，回流路径经过EBG结构的信号线需要经过信号完整性设计。
如图3所示，对于穿过电源平面(Vdd)和地平面(Ground)过孔的信号传输线，传输线信号回流必须通过电源平面和地平面的平面间的耦合来实现。一般的措施是在高速信号孔旁边增加地平面(Ground)回流孔来控制回流路径。然而对于高于一定速率信号来说，某些芯片封装设计中，该措施难以实施。
上述图1、图2、图3所描述的问题可以通过一些信号完整性专业设计避免，比如将信号传输线参考完整的地平面或电源平面。然而对于这种比较理想的方案来讲，信号回流路径在芯片驱动端仍存在不连续的问题，如图4所示。PCB部分有平面(如地平面Ground和电源平面Vdd)可以连续，但是芯片里面封装部分(图4中左侧三角形代表芯片)就不连续了。
发明内容
有鉴于此，本发明提供一种将供电电源和用电负载进行连接的电源传输线电路和采用该电源传输线的电子设备，以消除PCB板电路和芯片封装电路中的SSN噪声。
本发明的技术方案是这样实现的：
一种电源传输电路，所述电源传输电路包括：
第一匹配电阻，所述第一匹配电阻的一端电连接于电源的连接端；
电源传输线，所述电源传输线的第一端电连接于所述第一匹配电阻的另一端，所述电源传输线的第二端电连接于用电负载的电源接入端；
所述用电负载的信号输出端电连接于信号传输线，所述信号传输线通过第二匹配电阻电连接于地平面。
进一步，所述电源传输电路还包括：
第三匹配电阻，所述第三匹配电阻的一端电连接于所述电源传输线的第二端或者所述第三匹配电阻的一端电连接于所述电源传输线的中部，所述第三匹配电阻的另一端电连接于所述地平面。
进一步，所述电源传输电路为至少一路，当所述电源传输电路的数量多于一路时，各路所述电源传输电路并联于所述电源的连接端和所述用电负载的电源接入端之间。
进一步，所述用电负载的接地端电连接于所述地平面。
进一步，所述电源的接地端电连接于所述地平面。
进一步，所述电源传输电路用于PCB板电路，其中，所述地平面为所述PCB板的地平面，所述电源为所述PCB板的供电电源，所述用电负载为所述PCB板上的用电芯片。
进一步，所述电源传输线和所述信号传输线均以所述地平面作为参考平面。
进一步，所述电源传输电路用于芯片封装电路，其中，所述地平面为所述芯片中的地平面，所述电源为所述芯片的供电电源，所述用电负载为封装于所述芯片内的集成电路。
一种电子设备，采用如上任一项所述的电源传输电路。
从上述方案可以看出，本发明实施例的电源传输电路可以有效消除PCB及其IC封装上的SSN噪声。同时也为信号从低到高或者从高到低传输回路提供了连续回流路径，可以有效避免不匹配的问题。电源传输线也可以用于芯片的核心电源传输***的去耦，测试结果表明本发明的电源传输电路可以显著降低电源传输网络的阻抗。总的来说，本发明的电源传输电路可以应用于I/O***的设计，可以通过消除回流路径的不连续处来消除SSN噪声。
附图说明
图1为信号传输线跨分割示意图；
图2为参考平面带有EBG结构的信号传输线示意图；
图3为传输线到传输过孔示意图；
图4为参考完整平面传输线示意图；
图5为本发明实施例的电源传输电路示意图；
图6为本发明实施例中的电源传输线信号从低到高传输时的约束回流示意图；
图7为本发明实施例中的电源传输线信号从高到低传输时的约束回流示意图；
图8为本发明实施例中的电源传输线串-并联端接示意图；
图9为本发明实施例中的电源传输线串联端接示意图；
图10为本发明实施例的电源传输电路应用于芯片核心PDN网络中的设计示意图；
图11为本发明实施例的电源传输电路应用于PCB布线中的示意图；
图12为现有技术中采用电源平面的示意图；
图13为现有技术和本发明实施例的电源传输线设计方案的阻抗曲线对比示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
本发明实施例的电源传输电路可应用于PCB板和芯片封装电路中，如图5所示，该电源传输电路主要包括第一匹配电阻R1和电源传输线t1。
其中，第一匹配电阻R1的一端电连接于电源的连接端(如直流电源，其中Vdd为直流电源电压)。电源传输线t1的第一端电连接于第一匹配电阻R1的另一端，电源传输线t1的第二端电连接于用电负载L的电源接入端。
其中，第一匹配电阻R1是电源传输线t1匹配电阻，一般来说，如果电源传输线t1设计成50ohm(欧姆)，那么第一匹配电阻R1就是50ohm-Roz，其中Roz是指直流电源内部输出内阻，目的是控制电源线的噪声反射。
在本发明实施例中，电源为PCB板的供电电源或者芯片的供电电源，用电负载L为PCB板上的用电芯片或者封装于芯片内的集成电路。具体地，当应用于PCB板的设计时，本发明实施例中，地平面为PCB板的地平面，电源为PCB板的供电电源，用电负载L为PCB板上的用电芯片；当应用于芯片封装电路时，地平面为芯片中的地平面，电源为芯片的供电电源，用电负载L为封装于芯片内的集成电路。
继续参见图5所示，用电负载L的信号输出端电连接于信号传输线t2，信号传输线t2通过第二匹配电阻R2电连接于PCB板或者芯片中的地平面GND。
其中，第二匹配电阻R2是指信号传输线t2的匹配电阻，该第二匹配电阻R2为现有技术中常见的常规设计，第二匹配电阻R2可以变形成其它的匹配方式，目的是控制信号的反射。
在本发明的实施例中，用电负载L的接地端电连接于PCB板或者芯片中的地平面GND。
在本发明的实施例中，电源的接地端电连接于PCB板或者芯片中的地平面GND。
本发明实施例中，电源传输线采用差分信号传输机制。对于这种电源传输线信令的互连标准，两条传输线(电源传输线和信号传输线)连接到一个单端驱动(即图1所示中的用电负载L)上，这类似于差分驱动。其中信号传输线t2与单端驱动(用电负载L)的输出端相连，而电源传输线t1将单端驱动(用电负载)的Vdd电源端(电源接入端)与PCB上的供电模块(电源)相连接。与差分传输机制不同的是，电源传输线信令中的两条传输线不需要相互匹配且彼此紧邻。同时，电源传输线(而不是电源传输面)是驱动(用电负载L)与供电***之间唯一的连接，因此不需要芯片或封装上的其他电源传输网络，也不再需要电源传输面及IC封装上的去耦电容。
图6是本发明实施例中的电源传输线信号约束回流的示意图。如图6所示，对于一个从低到高的传输(是指芯片(即本发明实施例中的用电负载L)输出信号从低电平切换到高电平的状态过程)，驱动(用电负载L)将电源传输线t1和信号传输线t2电连接起来，电源传输线t1和信号传输线t2的回流均在地平面GND上，因此在回流中不存在不连续点。图7是当信号从高到低传输时，回流路径中也不存在不连续点。因此通过使用电源传输线的方式(而不是电源传输面)，可以彻底消除芯片I/O(输入/输入)驱动器相关的SSN噪声，从本质上来讲，本发明实施例是优化回流电流，并取代现有的I/O的PDN(电源分配网络)，该PDN网络包括芯片及其封装相关的所有去耦电容及平面。
在本发明实施例中，当应用于PCB板时，PCB板上的用电芯片的每个电源接入端都有对应的电源传输线t1相连。这种方式与现有的方式有根本的不同。现有的方式采用电源传输面对PCB板上的用电芯片进行供电，对应于同一个电源传输面有用电芯片的多个电源接入端连接，由于电源传输面的阻抗远低于用电芯片的阻抗，这就造成了这就出现了电源传输面和用电芯片之间的阻抗不连续，从而导致了。而针对PCB板上的用电芯片的每个电源接入端，均设计单独的电源传输线t1进行连接，则一方面因为电源传输线t1的阻抗比电源传输面的阻抗高，从而相比于电源传输面而言电源传输线t1的阻抗更加接近于用电芯片阻抗，另一方面可以通过对匹配电阻的设计(如调整匹配电阻的阻值和连接方式)来调整电源传输线t1的阻抗，使得电源传输线t1的阻抗与用电芯片的阻抗相匹配，从而可避免现有技术中的电源传输面无法同时匹配所连接的多个用电芯片的阻抗的问题。
本发明实施例中，电源传输线t1和信号传输线t2在PCB板布线时均以地平面作为参考平面。为了抑制反射，电源传输线t1的阻抗可与信号传输线t2的阻抗进行匹配设计，在设计过程中可以应用不同的端接方案。其中一种方案是对信号传输线t2的接收端(图5所示中，信号传输线t2靠近第二匹配电阻R2处的连接另一芯片(负载)的一端)进行并联端接，同时对电源传输线t1的发送端(是指第一匹配电阻R1一端，即电源传输线t1的上源端)进行串联端接。对于一个典型的CMOS(push-pull)-IO缓冲器(用电负载L)，信号传输线t2以从高到低的切换方式，然后回流到地平面GND上。由于地平面GND是信号传输线t2的参考平面，因此在回流路径中不存在不连续点。由上述分析可知，可以将整个互连结构看作一条长传输线，这条传输线起始于PCB板上的供电端(电源的连接端)，在负载芯片(从电源传输线t1角度来说，负载芯片即为用电负载L)接收端终止。因此由芯片驱动器(从信号传输线t2来说，芯片驱动器即为用电负载L)造成的SSN噪声在PCB上得到有效的抑制。与此同时，I/O的PDN设计也得到了简化，因为只有PCB板上某些关键Core(核)电源的PDN需要满足低阻抗的设计要求。而其他并行总线驱动器的I/O接口电源采用电源传输线机制，利用EDA设计工具对其进行简单物理设计，完全不需要利用平面或去耦电容去降低封装上的PDN阻抗，利用电源传输线设计PDN可以明显改变高速***的设计，这种方式可以提高电路性能，并使高速***设计更加高效简单。
合适的端接可以有效抑制电源传输线t1及信号传输线t2上的反射，信号波形质量的好坏取决于端接形式。图8所示的端接方式为串-并联端接，其中，电源传输电路还包括第三匹配电阻R3，第三匹配电阻R3的一端电连接于电源传输线t1的第二端，第三匹配电阻R3的另一端电连接于PCB板或者芯片中的地平面GND。图8所示的端接方式中的驱动器(负载芯片L)的输出波形可控制在0～Vdd/2之间转换。图9所示的端接方式为串联端接，其中，电源传输电路还包括第三匹配电阻R3，第三匹配电阻R3的一端电连接于电源传输线t1的中部，第三匹配电阻R3的另一端电连接于PCB板或者芯片中的地平面GND。图9所示的端接方式中的驱动器(负载芯片L)的输出波形可控制在0～Vdd之间转换。
本发明实施例的电源传输电路的一种应用场景是用于芯片核心逻辑电源输送网络上，同样可以起到简化设计，同时消除△I噪声的效果。
图10示出了本发明实施例的电源传输电路应用于芯片核心PDN网络中的设计结构。如图10所示，其中的用电负载L为封装于芯片内的集成电路，在集成电路的电源接入端和芯片的供电电源之间，电源传输电路多于一路，如n路，各路电源传输电路并联于电源的连接端和用电负载L(集成电路)的电源接入端。每路电源传输电路均包含了一个第一匹配电阻R1和一路电源传输线t1，设第一匹配电阻R1的电阻值为R，则n路电源传输电路所组成的电源传输电路的总的匹配阻抗为Z＝R/n。
要说明的是，图10所示的示意结构仅为一种电源传输线在核心去耦时的应用方案的示意，在图10的基础上还可以进一步采用不同端接匹配方案，可参见图8、图9所示的端接结构。图10所示是本发明实施例的一种关于电源传输线的设计方案，唯一需要进行谨慎设计的是需要处理Vdd网络的IR-drop(直流压降)问题，即利用图10所示的多路电源传输电路并联的方式来调节电源传输电路的阻抗以匹配用电负载L的阻抗，当电源传输电路的阻抗和用电负载L的阻抗相当时，电源传输电路的电压和用电负载L的电压相同从而避免了直流压降问题。
图11示出了本发明实施例的电源传输电路应用于PCB布线中的示意结构，在具体的PCB布线实施中，需要进行端接匹配设计。对应地，图12示出了现有技术中采用电源平面的示意图。
图11中的电源传输线采取了一定阻值的SMD(Surface Mounted Devices，表面贴装器件)匹配电阻进行端接。以地平面为参考平面，测试采用两端口VNA(测试端口1和测试端口2)。在测试时，将电源传输线的一端短接到地平面上代表电源，从而将测得的S参数转换为1端口的阻抗曲线。其中S参数，即散射参数，是微波传输中的一个重要参数。S参数是建立在入射波、反射波关系基础上的网络参数，适于微波电路分析，以器件端口的反射信号以及从该端口(例如图11中的测试端口1或者测试端口2)传向另一端口(例如图11中的测试端口2或者测试端口1)的信号来描述电路网络。其中，SMD匹配电阻的端接方式可采用如图5所示的匹配电阻R1的连接方式。
针对图12所示，测量端口位置一致的现有设计方案的阻抗曲线，该方案由一对电源/地平面组成。同样地，将电源传输面的一端短接到地平面上代表电源，从而将测得的S参数转换为1端口的阻抗曲线。
图13示出了现有技术和本发明实施例的电源传输线设计方案的阻抗曲线对比
如图13所示，在高频时，利用本发明实施例方案可以降低阻抗，并可以有效抑制空腔谐振造成的阻抗尖峰。在理想条件下，电源传输线可以达到一个平稳的阻抗曲线。
由芯片输出驱动器引起的SSN噪声是高速信号传输设计的一个瓶颈问题。SSN主要是由片上信号传输时信号线与电源传输网络之间相互耦合引起的。这种耦合通常产生在传输线阻抗不连续处，阻抗不连续会破坏信号的回流路径。芯片输出模块与传输线相连部分是一处典型的信号回流路径不连续点。为了减少这种不连续，现有技术通常为I/O传输线与芯片传输模块相连部分设计低阻抗的电源分布网络。这种设计方法需要对芯片封装及互连进行复杂的设计，其中包括PDN网络的平面设计及封装上的求电容设计等。而对于GHz(吉赫)的高频信号输出，保持PDN网络阻抗足够低是很难实现的。本发明实施例的电源传输电路可以很好的解决上述的PDN设计中的难题。
本发明实施例还提供了一种电子设备，采用如上述实施例中的电源传输电路。
本发明实施例的电源传输电路可以有效消除PBC及其IC封装上的SSN噪声。同时也为信号从低到高或者从高到低传输回路提供了连续回流路径，可以有效避免不匹配的问题。电源传输线也可以用于芯片的核心电源传输***的去耦，测试结果表明本发明实施例的电源传输电路可以显著降低电源传输网络的阻抗。总的来说，本发明实施例的电源传输电路可以应用于I/O***的设计，可以通过消除回流路径的不连续处来消除SSN噪声。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (8)

1.一种电源传输电路，其特征在于，所述电源传输电路包括：
第一匹配电阻，所述第一匹配电阻的一端电连接于电源的连接端；
电源传输线，所述电源传输线的第一端电连接于所述第一匹配电阻的另一端，所述电源传输线的第二端电连接于用电负载的电源接入端；
所述用电负载的信号输出端电连接于信号传输线，所述信号传输线通过第二匹配电阻电连接于地平面；
第三匹配电阻，所述第三匹配电阻的一端电连接于所述电源传输线的第二端或者所述第三匹配电阻的一端电连接于所述电源传输线的中部，所述第三匹配电阻的另一端电连接于所述地平面。
2.根据权利要求1所述的电源传输电路，其特征在于：
所述电源传输电路为至少一路，当所述电源传输电路的数量多于一路时，各路所述电源传输电路并联于所述电源的连接端和所述用电负载的电源接入端之间。
3.根据权利要求1所述的电源传输电路，其特征在于：
所述用电负载的接地端电连接于所述地平面。
4.根据权利要求1所述的电源传输电路，其特征在于：
所述电源的接地端电连接于所述地平面。
5.根据权利要求1至4中任一项所述的电源传输电路，其特征在于：
所述电源传输电路用于PCB板电路，其中，所述地平面为所述PCB板的地平面，所述电源为所述PCB板的供电电源，所述用电负载为所述PCB板上的用电芯片。
6.根据权利要求5所述的电源传输电路，其特征在于：
所述电源传输线和所述信号传输线均以所述地平面作为参考平面。
7.根据权利要求1至4中任一项所述的电源传输电路，其特征在于：
所述电源传输电路用于芯片封装电路，其中，所述地平面为所述芯片中的地平面，所述电源为所述芯片的供电电源，所述用电负载为封装于所述芯片内的集成电路。
8.一种电子设备，其特征在于，采用如权利要求1至4中任一项所述的电源传输电路。
CN201811414585.6A 2018-11-26 2018-11-26 一种电源传输电路和电子设备 Active CN111225489B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811414585.6A CN111225489B (zh) 2018-11-26 2018-11-26 一种电源传输电路和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811414585.6A CN111225489B (zh) 2018-11-26 2018-11-26 一种电源传输电路和电子设备

Publications (2)

Publication Number Publication Date
CN111225489A CN111225489A (zh) 2020-06-02
CN111225489B true CN111225489B (zh) 2021-06-11

Family

ID=70829184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811414585.6A Active CN111225489B (zh) 2018-11-26 2018-11-26 一种电源传输电路和电子设备

Country Status (1)

Country Link
CN (1) CN111225489B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220211A (en) * 1991-10-28 1993-06-15 International Business Machines Corporation High speed bus transceiver with fault tolerant design for hot pluggable applications
US20030086501A1 (en) * 2001-11-08 2003-05-08 International Business Machines Corporation Signal transmission system with programmable voltage reference
EP1679797A1 (en) * 2004-12-31 2006-07-12 STMicroelectronics Pvt. Ltd A low noise output buffer capable of operating at high speeds
CN101180692A (zh) * 2005-05-18 2008-05-14 松下电器产业株式会社 数字信号处理设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220211A (en) * 1991-10-28 1993-06-15 International Business Machines Corporation High speed bus transceiver with fault tolerant design for hot pluggable applications
US20030086501A1 (en) * 2001-11-08 2003-05-08 International Business Machines Corporation Signal transmission system with programmable voltage reference
EP1679797A1 (en) * 2004-12-31 2006-07-12 STMicroelectronics Pvt. Ltd A low noise output buffer capable of operating at high speeds
CN101180692A (zh) * 2005-05-18 2008-05-14 松下电器产业株式会社 数字信号处理设备

Also Published As

Publication number Publication date
CN111225489A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
KR100689967B1 (ko) 개선된 멀티 모듈 메모리 버스 구조를 가진 메모리 시스템
US6172517B1 (en) Signal transmitting device, circuit block and integrated circuit suited to fast signal transmission
US7205789B1 (en) Termination arrangement for high speed data rate multi-drop data bit connections
US9515031B2 (en) Mitigation of far-end crosstalk induced by routing and out-of-plane interconnects
US8111566B1 (en) Optimal channel design for memory devices for providing a high-speed memory interface
US6161215A (en) Package routing of integrated circuit signals
Huh et al. Constant current power transmission line-based power delivery network for single-ended signaling
Engin et al. Power transmission lines: A new interconnect design to eliminate simultaneous switching noise
JP4108717B2 (ja) プリント回路基板
Liu et al. Analysis of power supply and signal integrity of high speed pcb board
CN111225489B (zh) 一种电源传输电路和电子设备
CN214256720U (zh) 印刷电路板
US20060119380A1 (en) Integrated circuit input/output signal termination with reduced power dissipation
US20160276091A1 (en) Inductors for circuit board through hole structures
Anish et al. Minimization of crosstalk in high speed PCB
Wilson et al. Active crosstalk cancellation for next-generation single-ended memory interfaces
WO2016185847A1 (ja) 入出力インターフェース回路
Armstrong PCB design techniques for lowest-cost EMC compliance. Part 2
Zahid et al. Signal integrity simulation design and analysis of electronic article surveillance PCB for RFID applications
US6380772B1 (en) Self-limiting pad driver
Oikawa A low-cost wire-bonding package design with package built-in three-dimensional distributed matching circuit for over 5Gbps SerDes applications
Ritchey A treatment of differential signaling and its design requirements
Revision 82578 Layout Checklist (Version 2.2)
Huang et al. The Signal Integrity of the high-speed IC design
Oh Plane bounce in high-speed single-ended signaling I/O interfaces

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant