CN111220895A - 集成电路测试设备 - Google Patents

集成电路测试设备 Download PDF

Info

Publication number
CN111220895A
CN111220895A CN201911164590.0A CN201911164590A CN111220895A CN 111220895 A CN111220895 A CN 111220895A CN 201911164590 A CN201911164590 A CN 201911164590A CN 111220895 A CN111220895 A CN 111220895A
Authority
CN
China
Prior art keywords
test
current
output
integrated circuit
internal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911164590.0A
Other languages
English (en)
Other versions
CN111220895B (zh
Inventor
金连镐
李健
林志训
朴岷志
禹宰赫
崔允镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Mobis Co Ltd
Original Assignee
Hyundai Autron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Autron Co Ltd filed Critical Hyundai Autron Co Ltd
Publication of CN111220895A publication Critical patent/CN111220895A/zh
Application granted granted Critical
Publication of CN111220895B publication Critical patent/CN111220895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318577—AC testing, e.g. current testing, burn-in
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种集成电路测试设备，包括：第一测试单元，被配置为在内置自测(BIST)测试模式中根据集成电路的每个内部电路的BIST进度状态来输出BIST进度状态的电流，以用于确定在集成电路的唤醒模式中每个内部电路是否正常操作；以及第一确定模块，被配置为根据由第一测试单元根据每个内部电路的BIST进度状态检测的电流，来确定每个内部电路是否处于停滞状态。

Description

集成电路测试设备
交叉引用相关申请
本申请要求2018年11月26日向韩国知识产权局提交的韩国专利申请号10-2018-0147438的优先权，该申请的全部内容通过引用结合于此。
技术领域
本公开的实施方式涉及一种集成电路测试设备，更具体地，涉及一种测试集成电路的上电复位(power-on reset，POR)、模拟电路和数字电路的集成电路测试设备。
背景技术
随着诸如半导体器件等电路的集成度和复杂性的快速增加，用于检查或测试成品的方法也变得更加复杂。提供了各种检查方法来确定所生产的产品是否正常运行，并且有一种可测试性设计(DFT)，作为一种能够从设计阶段进行测试的方法。
作为DFT的代表性方法，存在一种通过从装置外部输入测试模式来检查装置内部的组合电路和时序电路的操作的扫描方法。这种方法广泛使用，因为可以通过测试软件自动化。
在使用扫描方法的测试方法中，通过使用测试设备将测试模式输入到半导体器件，并且检查测试输出信号，以确定半导体器件中是否存在异常。
同时，为了测试半导体器件的故障，也广泛使用具有测试功能的内置自测(built-in self test，BIST)方法。在该方法中，用于生成测试模式的电路和用于压缩其响应的电路设置在装置内部，从而可以在不从外部应用测试模式的情况下确定电路中是否存在故障。
在BIST方法中，在半导体器件中提供用于生成测试模式的测试电路，以确定执行半导体器件的原始功能的功能电路中是否存在异常。
然而，相关的BIST方法存在有问题，即不可能详细知道半导体器件的内部电路中发生停滞的内部电路。即，由于半导体器件在BIST测试期间执行复位操作(复位激活)，所以从半导体器件输出的信号具有初始值，并且不可能知道关于半导体器件内部的信息。
在2003年4月18日公布的韩国专利申请公开号10-2003-0030891的“Dual ModeASIC BIST Controller”中公开了本公开的背景技术。
发明内容
各种实施方式旨在提供一种集成电路测试设备，其在集成电路进入操作模式之前，在唤醒阶段测试集成电路的上电复位(POR)、模拟电路和数字电路。
在一个实施方式中，一种集成电路测试设备包括：第一测试单元，被配置为在内置自测(BIST)测试模式中根据集成电路的每个内部电路的BIST进度状态输出BIST进度状态的电流，用于确定每个内部电路在集成电路的唤醒模式中是否正常操作；以及第一确定模块，被配置为根据由第一测试单元根据每个内部电路的BIST进度状态检测的电流来确定每个内部电路是否处于停滞状态。
所述第一测试单元包括：复位引脚；复位开关，与所述复位引脚串联连接，根据复位信号切换，并被配置为允许电流流过复位引脚；电流源，被配置为输出每个内部电路的BIST进度状态的电流；以及并联设置的测试开关，根据每个内部电路的测试控制信号单独切换，并且被配置为允许通过电流源输出BIST进度状态的电流，其中，所述第一测试单元测量流经复位引脚的BIST进度状态的电流，并确定每个内部电路是否处于停滞状态。
所述第一确定模块包括：第一状态检测单元，被配置为通过复位引脚检测BIST进度状态的电流；以及第一停滞确定单元，被配置为通过使用由第一状态检测单元检测到的BIST进度状态的电流来确定每个内部电路是否处于停滞状态。
所述第一停滞确定单元基于由所述第一状态检测单元检测到的BIST进度状态的电流的变化和持续时间来确定每个内部电路是否停滞。
所述第一停滞确定单元确定由所述第一状态检测单元检测的电流是否在预设的电流设置范围内持续预设时间或更长时间，并且根据所确定的结果确定每个内部电路是否处于停滞状态。
在另一实施方式中，一种集成电路测试设备包括：第二测试单元，被配置为根据在内置自测(BIST)测试阶段中针对每个内部电路的BIST测试期间针对集成电路的每个内部电路消耗的消耗电流，输出逻辑信号，用于确定每个内部电路在集成电路的唤醒模式下是否正常操作；以及第二确定模块，被配置为基于由第二测试单元检测到的电流变化来确定每个内部电路是否停滞。
所述第二测试单元包括：电源部，被配置为向内部电路供电；消耗电流测量部，被配置为根据内部电路中消耗的消耗电流输出电压；第一比较部，被配置为将从消耗电流测量部输入的电压与预设的第一参考电压进行比较，并且输出高信号和低信号中的任何一个；第二比较部，被配置为将从消耗电流测量部输入的电压与预设的第二参考电压进行比较，并且输出高信号和低信号中的任何一个；以及输出部，被配置为输出从第一比较部和第二比较部输出的高信号或低信号。
所述输出部包括：第一多路复用器，被配置为当电流模式是BIST模式时，通过第一引脚输出从第一比较部输出的高信号和低信号中的任何一个，并且当电流模式不是BIST模式时，通过第一引脚输出低信号；以及第二多路复用器，被配置为当电流模式是BIST模式时，通过第二引脚输出从第二比较部输出的高信号和低信号中的任何一个，并且当电流模式不是BIST模式时，通过第二引脚输出低信号。
所述第二确定模块包括：第二状态检测单元，被配置为检测从第二测试单元输出的逻辑信号；以及第二停滞确定单元，被配置为根据由第二状态检测单元检测的逻辑信号来确定每个内部电路是否处于停滞状态。
所述第二停滞确定单元基于由所述第二状态检测单元检测到的用于BIST进度状态的逻辑信号的变化和持续时间来确定每个内部电路是否停滞。
所述第二停滞确定单元确定由所述第二状态检测单元检测的逻辑信号是否持续预设时间或更长时间，并且根据所确定的结果确定每个内部电路是否处于停滞状态。
根据本公开实施方式的集成电路测试设备可以在集成电路进入操作模式之前，确定集成电路的上电复位(POR)、模拟电路和数字电路在唤醒阶段是否处于停滞状态。
附图说明
图1是根据本公开的第一实施方式的集成电路测试设备的框图。
图2是根据本公开的第一实施方式的第一测试单元的电路图。
图3至图5是示出根据本公开的第一实施方式的第一测试单元的电流的示图。
图6是根据本公开的第二实施方式的集成电路测试设备的框图。
图7是根据本公开的第二实施方式的第二测试单元的电路图。
具体实施方式
如相应领域中通常那样，一些示例性实施方式可以在附图中以功能块、单元和/或模块的形式示出。本领域普通技术人员将理解，这些块、单元和/或模块由电子(或光学)电路物理实现，例如，逻辑电路、分立元件、处理器、硬连线电路、存储元件、布线连接等。当块、单元和/或模块由处理器或类似硬件实现时，可以使用软件(例如，代码)对它们进行编程和控制，以执行本文讨论的各种功能。或者，每个块、单元和/或模块可以由专用硬件或用于执行一些功能的专用硬件和用于执行其他功能的处理器(例如，一个或多个编程处理器和相关电路)的组合来实现。在不脱离本发明概念的范围的情况下，一些示例性实施方式的每个块、单元和/或模块可以在物理上被分成两个或多个相互作用且离散的块、单元和/或模块。此外，在不脱离本发明概念的范围的情况下，一些示例性实施方式的块、单元和/或模块可以物理组合成更复杂的块、单元和/或模块。
在下文中，将参考附图详细描述根据本公开实施方式的集成电路测试设备。应该注意的是，附图没有精确地按比例绘制，并且仅仅为了描述方便和清楚起见，可能夸大了线的厚度或部件的尺寸。此外，通过考虑本公开的功能来定义本文使用的术语，并且可以根据用户或运营商的习惯或意图来改变。因此，应该根据本文所述的总体公开内容进行术语的定义。
图1是根据本公开的第一实施方式的集成电路测试设备的框图，图2是根据本公开的第一实施方式的第一测试单元的电路图，并且图3至图5是示出根据本公开的第一实施方式的第一测试单元的电流的示图。
参考图1，根据本公开的第一实施方式的集成电路测试设备40安装在集成电路10的外部，以在集成电路10进入操作模式之前在唤醒阶段对集成电路10执行内置自测(BIST)测试。
在本实施方式中，作为示例，描述了集成电路测试设备40安装在集成电路10外部的情况；然而，本公开的技术范围不限于此，并且集成电路测试设备40可以安装在集成电路10的内部。
集成电路10包括其中的非易失性存储器(NVM)11、模拟电路12和数字电路13。NVM11存储用于确保模拟电路性能的信息，并且模拟电路12向集成电路10供电或者驱动集成电路10外部的元件。数字电路13可以包括通信接口或模拟块控制电路。
集成电路测试设备40包括第一测试单元41和第一确定模块42。
第一测试单元41在内置自测(BIST)测试模式中根据集成电路10的每个内部电路的BIST进度状态来输出BIST进度状态的电流，以用于确定在集成电路10的唤醒模式中每个内部电路是否正常操作。
如图2所示，第一测试单元41包括复位引脚RSTN、复位开关TR1、电流源和测试开关TR2至TR4。
复位引脚RSTN通过第一测试单元41输出BIST进度状态的电流。在BIST期间，可以从集成电路10输出不同的电流。即，在上电复位(POR)操作期间并且在模拟电路测试和数字电路测试的状态下，在相应的进度状态下输出不同的电流，并且复位引脚RSTN输出BIST进度状态的电流。如上所述，当通过复位引脚RSTN输出BIST进度状态的电流时，第一确定模块42通过电流来确定在每个BIST进度状态中是否已经发生停滞。
通常，在集成电路10通电后集成电路10中的内部电路的自测过程中，当内部电路停滞时，没有关于BIST测试已经停止的阶段的信息。在BIST测试期间，因为集成电路10正在执行复位操作(复位激活)，所以从集成电路10输出的信号具有初始值，使得不可能知道关于集成电路10内部的信息。
在这点上，在本公开的第一实施方式和第二实施方式中，基于从每个BIST进度阶段输出的信号，确定在每个BIST测试阶段中是否发生了停滞。
复位开关TR1与复位引脚RSTN串联连接，并根据复位信号RESET而切换，以允许电流流过复位引脚RSTN。复位开关TR1具有连接到复位引脚RSTN的漏极和连接到稍后将描述的测试开关TR2至TR4的漏极的源极，并且复位开关TR1通过其栅极接收复位信号RESET而切换。
根据BIST测试阶段提供多个数量的电流源，并且每个电流源输出每个内部电路的BIST进度状态的电流。流经电流源的电流彼此不同。电流源通过其一侧接地，通过其另一侧连接到每个测试开关TR2至TR4的源极，并根据每个测试开关TR2至TR4的开关状态输出电流。
例如，连接到测试开关TR2的电流源可以输出1mA，连接到测试开关TR3的电流源可以输出2mA，并且连接到测试开关TR4的电流源可以输出3mA。
根据BIST测试阶段设置多个数量的测试开关TR2至TR4，并且彼此并联设置。测试开关TR2至TR4具有连接到复位开关的源极的漏极并且具有串联连接到电流源的源极，并且测试开关TR2至TR4通过其栅极接收根据BIST测试阶段的信号(例如，信号NORMAL、ABIST和LBIST)、根据BIST测试阶段而选择性地切换。
例如，在BIST测试阶段的POR阶段，输入信号NORMAL并且接通测试开关TR2(断开测试开关TR3和测试开关TR4)。在模拟电路测试阶段，输入信号ABIST，接通测试开关TR3(断开测试开关TR2和测试开关TR4)。在数字电路测试阶段，输入信号LBIST并且接通测试开关TR4(断开测试开关TR2和测试开关TR3)。
在这种情况下，当集成电路10复位时，根据集成电路10的BIST测试状态，流经复位引脚的电流(即用于BIST测试阶段的电流)不同地流动。
例如，在NORMAL驱动期间，如图3所示，测试开关TR2通过信号NORMAL接通(断开测试开关TR3和测试开关TR4)，此时，当复位信号RESET由于复位的发生而被输入到复位开关TR1时，接通复位开关TR1。因此，1mA的电流通过连接到测试开关TR2的电流源流过复位引脚RSTN。
在模拟电路BIST阶段，如图4所示，测试开关TR3通过信号ABIST接通(断开测试开关TR2和测试开关TR4)，此时，当复位信号reset由于复位的发生而被输入到复位开关TR1时，接通复位开关TR1。因此，2mA的电流通过连接到测试开关TR2的电流源流过复位引脚RSTN。
在数字电路BIST阶段，如图5所示，测试开关TR4通过信号LBIST接通(断开测试开关TR2和测试开关TR3)，此时，当复位信号reset由于复位的发生而被输入到复位开关TR1时，接通复位开关TR1。因此，3mA的电流通过连接到测试开关TR2的电流源流过复位引脚RSTN。
即，根据每个BIST测试阶段，不同的电流流经复位引脚。
第一确定模块42包括第一状态检测单元421和第一停滞确定单元422。
第一状态检测单元421通过复位引脚RSTN来检测BIST进度状态的电流。
第一停滞确定单元422通过使用由第一状态检测单元421检测的BIST进度状态的电流来确定每个内部电路是否处于停滞状态。在这种情况下，第一停滞确定单元422基于由第一状态检测单元421检测到的BIST进度状态的电流的变化和持续时间，来确定每个电路是否停滞。具体而言，第一停滞确定单元422确定由第一状态检测单元421检测的电流是否在预设的电流设置范围内持续预设时间或更长时间，并且根据确定结果确定每个内部电路是否处于停滞状态。
例如，当以POR、模拟电路测试和数字电路测试的顺序执行BIST测试时，当复位引脚RSTN检测到的电流以1mA持续预设时间或更长时间时，第一停滞确定单元422确定在POR测试状态中已经发生停滞，当复位引脚RSTN检测的电流以2mA持续预设时间或更长时间时，确定在模拟电路测试状态中已经发生停滞，并且当复位引脚RSTN检测的电流以2mA持续预设时间或更长时间时，确定在数字电路测试状态中已经发生停滞。
在下文中，将参考图6和图7详细描述根据本公开的第二实施方式的集成电路测试设备。
图6是根据本公开的第二实施方式的集成电路测试设备的框图，并且图7是根据本公开的第二实施方式的第二测试单元的电路图。
参考图6，根据本公开的第二实施方式的集成电路测试设备500包括第二测试单元51和第二确定模块52。
第二测试单元51在内置自测(BIST)测试阶段中在每个内部电路的BIST测试期间，根据针对集成电路10的每个内部电路消耗的消耗电流来输出逻辑信号，以用于确定在集成电路10的唤醒模式中每个内部电路是否正常操作。
参考图7，第二测试单元51包括电源部511、消耗电流测量部512、第一比较部513、第二比较部514和输出部515。
电源部511向集成电路10的内部电路供电。电源部511的电源开关TR5具有连接到电源VIN的漏极、连接到彼此串联连接的第一电阻器R1和第二电阻器R2的源极、以及连接到第一比较器COM1的输出的栅极。
参考电压Vref输入到第一比较器COM1的反相端，在第一电阻器R1和第二电阻器R2之间形成的分压输入到第一比较器COM1的非反相端，并且第一比较器COM1将参考电压Vref与分压进行比较，以将其的输出输入到电源开关TR5的栅极。
当根据施加到栅极的电压接通电源开关TR5时，将电源VIN提供给内部电路的电源(内部电源)。
消耗电流测量部512根据内部电路中消耗的消耗电流来输出电压。消耗电流测量部512是电源部511的电流镜电路(current mirror circuit)，并且包括电流镜开关TR6、分流电阻器Rshunt和第二比较器COM2。
电流镜开关TR6的漏极连接到电源VIN，栅极连接到第一比较器COM1的输出，源极连接到分流电阻器Rshunt。因此，根据第一比较器COM1的输出来接通电流镜开关TR6。
分流电阻器Rshunt的一端连接到第二比较器COM2的非反相端和反相端，流过电流镜开关TR6的电流通过分流电阻器Rshunt表现为电压差，并且通过第二比较器COM2输出这样的电压。
第一比较部513根据内部电路中消耗的消耗电流输出电压。第一比较部513将输入到其非反相端的第二比较器COM2的输出电压和输入到其反相端的参考电压Vref1进行比较，并输出高信号和低信号中的任一者。
第二比较部514根据内部电路中消耗的消耗电流输出电压。第二比较部514将输入到其非反相端的第二比较器COM2的输出电压和输入到其反相端的参考电压Vref2进行比较，并输出高信号和低信号中的任一者。
输出部515输出分别从第一比较部513和第二比较部514输出的高信号或低信号。
输出部515包括第一多路复用器MUX和第二多路复用器。
第一多路复用器接收第二比较器COM2的输出和来自集成电路10的功能输出端子fout1的信号，并且根据电流模式是否是BIST模式，通过第一引脚Pin1对来自第一比较部513的输入进行输出。在这种情况下，当电流模式是BIST模式时，第一多路复用器对来自第一比较部513的输入进行输出，并且当电流模式不是BIST模式时，第一多路复用器对来自功能输出端子fout1的信号进行输出。
第二多路复用器接收第二比较器COM2的输出和来自集成电路10的功能输出端子fout2的信号，并且根据电流模式是否是BIST模式，通过第二引脚Pin2对来自第二比较部514的输入进行输出。在这种情况下，当电流模式是BIST模式时，第二多路复用器对来自第二比较部514的输入进行输出，并且当电流模式不是BIST模式时，第二多路复用器对来自功能输出端子fout2的信号进行输出。
因此，当电流模式是BIST模式时，第一引脚Pin1和第二引脚Pin2分别对从第一比较部513和第二比较部514输入的高信号或低信号中的任一者进行输出。
通常，在POR状态下，每个BIST测试阶段消耗的电流小于2mA，在模拟电路测试状态下为4mA以上并且8mA以下，在数字电路测试状态下为20mA以上并且24mA以下。
在这种情况下，当参考电压Vref1的电流被设置为3mA并且参考电压Vref2的电流被设置为15mA时，在POR状态下，通过第一引脚Pin1输出低信号，通过第二引脚Pin2输出高信号，在模拟电路测试状态下，通过第一引脚Pin1输出高信号，通过第二引脚Pin2输出低信号，在数字电路测试状态下，通过第一引脚Pin1输出高信号，通过第二引脚Pin2输出高信号。
第二确定模块52基于由第二测试单元51检测到的电流的变化来确定每个内部电路是否停滞，并且如上所述，根据每个BIST测试状态下的消耗电流，基于通过第一引脚Pin1和第二引脚Pin2输出的逻辑信号的变化，来确定每个内部电路是否停滞。
第二确定模块52包括第二状态检测单元521和第二停滞确定单元522。
第二状态检测单元521检测分别通过第一引脚Pin1和第二引脚Pin2输入的逻辑信号。
第二停滞确定单元522根据由第二状态检测单元521检测的逻辑信号，来确定每个内部电路是否处于停滞状态。
在这种情况下，第二停滞确定单元522基于已经由第二状态检测单元521检测到的用于BIST进度状态的逻辑信号的变化和持续时间，来确定每个内部电路是否停滞。具体而言，第二停滞确定单元522确定由第二状态检测单元521检测的逻辑信号是否持续了预设的设置时间或更长时间，并且根据确定结果确定每个内部电路是否处于停滞状态。
即，当第二状态检测单元521通过第一引脚Pin1检测到低信号并且通过第二引脚Pin2检测到高信号的状态持续了预设的设置时间或更长时间时，第二停滞确定单元522确定在POR状态中已经发生停滞。当第二状态检测单元521通过第一引脚Pin1检测到高信号并且通过第二引脚Pin2检测到低信号的状态持续了预设的设置时间或更长时间时，第二停滞确定单元522确定在模拟电路测试状态中已经发生了停滞。当第二状态检测单元521通过第一引脚Pin1检测到高信号并且通过第二引脚Pin2检测到高信号的状态持续了预设的设置时间或更长时间时，第二停滞确定单元522确定在数字电路测试状态中已经发生了停滞。
如上所述，根据本公开的实施方式的集成电路测试设备可以在集成电路10进入操作模式之前，在唤醒阶段确定集成电路10的POR、模拟电路12和数字电路13中的每一个是否处于停滞状态。
尽管已经参考附图中示出的实施方式描述了本公开，但是本公开的实施方式仅用于说明的目的，并且本领域技术人员将理解，各种修改和等效的其他实施方式是可能的。因此，本公开的真正技术范围应该由以下权利要求来限定。

Claims (11)

1.一种集成电路测试设备，包括：
第一测试单元，被配置为在内置自测测试模式中根据集成电路的每个内部电路的内置自测进度状态来输出内置自测进度状态的电流，以用于确定在所述集成电路的唤醒模式中每个内部电路是否正常操作；以及
第一确定模块，被配置为根据由所述第一测试单元根据每个内部电路的内置自测进度状态而检测的电流，来确定每个内部电路是否处于停滞状态。
2.根据权利要求1所述的集成电路测试设备，其中，所述第一测试单元包括：
复位引脚；
复位开关，与所述复位引脚串联连接，所述复位开关根据复位信号而切换并且被配置为允许电流流过所述复位引脚；
电流源，被配置为输出每个内部电路的内置自测进度状态的电流；以及
并联设置的测试开关，所述测试开关根据每个内部电路的测试控制信号而单独地切换，并且被配置为允许通过所述电流源输出内置自测进度状态的电流，
其中，所述第一测试单元测量流经所述复位引脚的内置自测进度状态的电流，并且确定每个内部电路是否处于停滞状态。
3.根据权利要求1所述的集成电路测试设备，其中，所述第一确定模块包括：
第一状态检测单元，被配置为通过复位引脚来检测内置自测进度状态的电流；以及
第一停滞确定单元，被配置为通过使用由所述第一状态检测单元检测到的内置自测进度状态的电流来确定每个内部电路是否处于停滞状态。
4.根据权利要求3所述的集成电路测试设备，其中，所述第一停滞确定单元基于由所述第一状态检测单元检测到的内置自测进度状态的电流的变化和持续时间，来确定每个内部电路是否停滞。
5.根据权利要求4所述的集成电路测试设备，其中，所述第一停滞确定单元确定由所述第一状态检测单元检测的电流是否在预设的电流设置范围内持续预设时间或更长时间，并且根据所确定的结果来确定每个内部电路是否处于停滞状态。
6.一种集成电路测试设备，包括：
第二测试单元，被配置为在内置自测测试阶段中在每个内部电路的内置自测测试期间，根据针对集成电路的每个内部电路消耗的消耗电流来输出逻辑信号，以用于确定在所述集成电路的唤醒模式中每个内部电路是否正常操作；以及
第二确定模块，被配置为基于由所述第二测试单元检测到的电流变化来确定每个内部电路是否停滞。
7.根据权利要求6所述的集成电路测试设备，其中，所述第二测试单元包括：
电源部，被配置为向内部电路供电；
消耗电流测量部，被配置为根据内部电路中消耗的消耗电流来输出电压；
第一比较部，被配置为将从所述消耗电流测量部输入的电压与预设的第一参考电压进行比较，并且输出高信号和低信号中的任一者；
第二比较部，被配置为将从所述消耗电流测量部输入的电压与预设的第二参考电压进行比较，并且输出高信号和低信号中的任一者；以及
输出部，被配置为对从所述第一比较部和所述第二比较部输出的高信号或低信号进行输出。
8.根据权利要求7所述的集成电路测试设备，其中，所述输出部包括：
第一多路复用器，被配置为当电流模式是内置自测模式时，通过第一引脚对从所述第一比较部输出的高信号和低信号中的任一者进行输出，并且当电流模式不是内置自测模式时，通过所述第一引脚输出低信号；以及
第二多路复用器，被配置为当电流模式是内置自测模式时，通过第二引脚对从所述第二比较部输出的高信号和低信号中的任一者进行输出，并且当电流模式不是内置自测模式时，通过所述第二引脚输出低信号。
9.根据权利要求6所述的集成电路测试设备，其中，所述第二确定模块包括：
第二状态检测单元，被配置为检测从所述第二测试单元输出的逻辑信号；以及
第二停滞确定单元，被配置为根据由所述第二状态检测单元检测的逻辑信号，来确定每个内部电路是否处于停滞状态。
10.根据权利要求9所述的集成电路测试设备，其中，所述第二停滞确定单元基于由所述第二状态检测单元检测到的用于内置自测进度状态的逻辑信号的变化和持续时间，来确定每个内部电路是否停滞。
11.根据权利要求10所述的集成电路测试设备，其中，所述第二停滞确定单元确定由所述第二状态检测单元检测的逻辑信号是否持续了预设时间或更长时间，并且根据所确定的结果来确定每个内部电路是否处于停滞状态。
CN201911164590.0A 2018-11-26 2019-11-25 集成电路测试设备 Active CN111220895B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180147438A KR102099355B1 (ko) 2018-11-26 2018-11-26 집적회로 진단 장치
KR10-2018-0147438 2018-11-26

Publications (2)

Publication Number Publication Date
CN111220895A true CN111220895A (zh) 2020-06-02
CN111220895B CN111220895B (zh) 2022-08-02

Family

ID=70291808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911164590.0A Active CN111220895B (zh) 2018-11-26 2019-11-25 集成电路测试设备

Country Status (4)

Country Link
US (1) US11587634B2 (zh)
KR (1) KR102099355B1 (zh)
CN (1) CN111220895B (zh)
DE (1) DE102019131871A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116047276A (zh) * 2023-03-06 2023-05-02 苏州贝克微电子股份有限公司 一种半导体芯片测试电路和测试方法
CN116482519A (zh) * 2023-05-16 2023-07-25 苏州德机自动化科技有限公司 一种微集成电路的自测试管理***

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11705169B2 (en) * 2020-12-23 2023-07-18 Texas Instruments Incorporated Trim/test interface for devices with low pin count or analog or no-connect pins

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315598A (ja) * 1995-05-12 1996-11-29 Mitsubishi Electric Corp テスト機能内蔵メモリ集積回路
US20050028058A1 (en) * 2003-07-30 2005-02-03 Martin Perner Semiconductor circuit and method for testing, monitoring and application-near setting of a semiconductor circuit
CN102592527A (zh) * 2011-01-17 2012-07-18 联咏科技股份有限公司 源极驱动器的测试电路
CN104078919A (zh) * 2013-03-27 2014-10-01 海洋王（东莞）照明科技有限公司 Led灯具及其电子断路器
CN105092930A (zh) * 2014-05-06 2015-11-25 飞思卡尔半导体公司 片上电流测试电路
KR20180029518A (ko) * 2016-09-12 2018-03-21 현대오트론 주식회사 구동 ic의 출력 핀간 단락 진단 장치 및 구동 ic 간 단락 진단 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653299A (ja) * 1992-07-31 1994-02-25 Tokyo Electron Yamanashi Kk バーンイン装置
US6353563B1 (en) * 1996-04-30 2002-03-05 Texas Instruments Incorporated Built-in self-test arrangement for integrated circuit memory devices
US6438721B1 (en) * 1998-07-28 2002-08-20 Texas Instruments Incorporated Method for testing a current mode interpolator
JP3434762B2 (ja) * 1999-12-27 2003-08-11 エヌイーシーマイクロシステム株式会社 半導体集積回路
US20030074618A1 (en) 2001-10-12 2003-04-17 Dorsey Michael C. Dual mode ASIC BIST controller
EP1491906B1 (en) * 2003-06-24 2007-05-16 STMicroelectronics S.r.l. An integrated device with an improved BIST circuit for executing a structured test
DE112008000937T5 (de) * 2007-03-29 2010-02-11 Advantest Corp. Prüfgerät und elektronische Vorrichtung
US7679391B2 (en) * 2008-07-11 2010-03-16 Advantest Corporation Test equipment and semiconductor device
JP5772324B2 (ja) * 2011-07-15 2015-09-02 富士通セミコンダクター株式会社 試験方法、試験装置および試験ボード
KR20150087039A (ko) * 2014-01-21 2015-07-29 주식회사 에스원 자가 진단기능을 탑재한 네트워크 카메라 시스템 및 이를 이용한 네트워크 카메라 자가 진단 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315598A (ja) * 1995-05-12 1996-11-29 Mitsubishi Electric Corp テスト機能内蔵メモリ集積回路
US20050028058A1 (en) * 2003-07-30 2005-02-03 Martin Perner Semiconductor circuit and method for testing, monitoring and application-near setting of a semiconductor circuit
CN102592527A (zh) * 2011-01-17 2012-07-18 联咏科技股份有限公司 源极驱动器的测试电路
CN104078919A (zh) * 2013-03-27 2014-10-01 海洋王（东莞）照明科技有限公司 Led灯具及其电子断路器
CN105092930A (zh) * 2014-05-06 2015-11-25 飞思卡尔半导体公司 片上电流测试电路
KR20180029518A (ko) * 2016-09-12 2018-03-21 현대오트론 주식회사 구동 ic의 출력 핀간 단락 진단 장치 및 구동 ic 간 단락 진단 장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
M. RENOVELL, F. AZAIS, J. -. BODIN , Y. BERTRAND: "《BISTing switched-current circuits》", 《PROCEEDINGS SEVENTH ASIAN TEST SYMPOSIUM 》 *
谢永乐; 孙秀斌; 王玉文; 胡兵; 陈光: "《数字集成电路的混合模式内建自测试方法》", 《仪器仪表学报》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116047276A (zh) * 2023-03-06 2023-05-02 苏州贝克微电子股份有限公司 一种半导体芯片测试电路和测试方法
CN116482519A (zh) * 2023-05-16 2023-07-25 苏州德机自动化科技有限公司 一种微集成电路的自测试管理***
CN116482519B (zh) * 2023-05-16 2024-01-23 苏州德机自动化科技有限公司 一种微集成电路的自测试管理***

Also Published As

Publication number Publication date
KR102099355B1 (ko) 2020-04-10
US20200168287A1 (en) 2020-05-28
US11587634B2 (en) 2023-02-21
DE102019131871A1 (de) 2020-05-28
CN111220895B (zh) 2022-08-02

Similar Documents

Publication Publication Date Title
CN111220895B (zh) 集成电路测试设备
US6988232B2 (en) Method and apparatus for optimized parallel testing and access of electronic circuits
US7274203B2 (en) Design-for-test circuit for low pin count devices
US5917331A (en) Integrated circuit test method and structure
US4951283A (en) Method and apparatus for identifying defective bus devices
US7359811B1 (en) Programmable logic device with power supply noise monitoring
US20020021140A1 (en) Semiconductor test system and method
JPH11506833A (ja) Ｊｔａｇを用してａｓｉｃ内のメガセルを試験する方法と装置
US20060273820A1 (en) Input and output circuit an integrated circuit and method for testing the same
US5731700A (en) Quiescent power supply current test method and apparatus for integrated circuits
CN105092930B (zh) 片上电流测试电路
TWI389129B (zh) 積體電路裝置
US7752514B2 (en) Methods and apparatus for testing a scan chain to isolate defects
US10866283B2 (en) Test system with embedded tester
US5043655A (en) Current sensing buffer for digital signal line testing
JP4618598B2 (ja) 半導体装置
KR20040101660A (ko) 테스트용 신호 패스를 가지는 출력 버퍼 회로 및 이에대한 테스트 방법
US5642364A (en) Contactless testing of inputs and outputs of integrated circuits
US6539507B1 (en) Integrated circuit with alternately selectable state evaluation provisions
US20050195675A1 (en) Semiconductor device having one-chip microcomputer and over-voltage application testing method
Hales A serially addressable, flexible current monitor for test fixture based I/sub DDQ//I/sub SSQ/testing
JP2001296334A (ja) 集積回路および故障検出方法
KR20080046919A (ko) Ｏｄｔ회로의 테스트 장치
US8729921B2 (en) Terminal discriminating apparatus and terminal discriminating method using the same
EP1435004B1 (en) Test circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210331

Address after: Seoul, South Kerean

Applicant after: HYUNDAI MOBIS Co.,Ltd.

Address before: Seoul, South Kerean

Applicant before: HYUNDAI AUTRON Co.,Ltd.

GR01 Patent grant
GR01 Patent grant