CN111211123B - 一次性可编程器件的制造方法及一次性可编程器件 - Google Patents
一次性可编程器件的制造方法及一次性可编程器件 Download PDFInfo
- Publication number
- CN111211123B CN111211123B CN202010164411.XA CN202010164411A CN111211123B CN 111211123 B CN111211123 B CN 111211123B CN 202010164411 A CN202010164411 A CN 202010164411A CN 111211123 B CN111211123 B CN 111211123B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- trench isolation
- shallow trench
- layer
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 52
- 238000002955 isolation Methods 0.000 claims abstract description 47
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 47
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 44
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 229910021645 metal ion Inorganic materials 0.000 abstract description 11
- 230000005012 migration Effects 0.000 abstract description 5
- 238000013508 migration Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000015654 memory Effects 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一次性可编程器件的制造方法及一次性可编程器件，包括：有源区、位于有源区一侧的浅沟槽隔离结构、位于有源区上的第一氧化硅层、位于浅沟槽隔离结构和第一氧化硅层上的栅极结构、位于栅极结构两侧的侧墙、依次位于栅极结构上的难熔硅化物层和第二氮化硅层，以及连接难熔硅化物层的接触孔，浅沟槽隔离结构表面高于所述第一氧化硅表面。阴极端放置在浅沟槽隔离结构区域，阳极端放置在有源区，由于浅沟槽隔离结构区域和有源区形成了台阶，难熔硅化物层也形成台阶，在台阶处难熔硅化物的晶粒尺寸与平面处存在差异，有利于阴极端金属离子的迁移，迁移后的金属离子不易重新返回阴极端，提高了可靠性。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一次性可编程器件的制造方法及一次性可编程器件。
背景技术
与通用型和单一存储器相比，嵌入式的存储单元可以增强存储器的性能，还可以减少芯片的面积。嵌入式的非易失存储器广泛地用于消费电子，工业和汽车电子的编程代码等，由于嵌入式的存储单元的工艺与现有工艺兼容，得到广泛应用。其中一类嵌入式的存储单元为基于难熔硅化物的一次性可编程单元，由于与现有工艺兼容性好，操作简单得到大量应用，从65纳米逻辑工艺和40纳米逻辑工艺一直到28纳米逻辑工艺都在使用，基本结构示意图如图1，浅沟槽隔离结构1上依次为多晶硅层2、难熔硅化物层3和氮化硅层4。由于难熔硅化物层3与多晶硅层2的不同电阻率，利用电迁移的方法将其中的难熔硅化物层3从阴极迁移到阳极，从而改变难熔硅化物层3的电阻。由于多晶硅层2的阻值远大于难熔硅化物层3，所以电流通过难熔硅化物层3流动，难熔硅化物从阴极向阳极迁移，一次性可编程单元的温度迅速升高，多晶硅层2熔化，掺杂发生电迁移，导致电流突然下降，温度也低于熔化温度，多晶硅层2重新结晶。现有的基于难熔硅化物的一次可编程单元一般是放在浅槽隔离区1上面的，来避免编程时的大电流对于多晶硅层2的影响。但是这种结构在单元编程后，在高温的过程中迁移后的金属离子容易返回。对于基于难熔硅化物的一次可编程单元，有时为了缩减尺寸会选择长度较小的单元，对于这种结构，在高温情况下，会发生严重的金属返回现象，导致编程单元失效，从而整个性能失效。
发明内容
本发明的目的在于提供一种一次性可编程器件的制造方法及一次性可编程，使得迁移后的金属离子不易重新返回阴极端，提高可靠性。
为了达到上述目的，本发明提供了一次性可编程器件的制造方法，包括：
提供衬底，在所述衬底上沉积厚氧化硅层；
在所述厚氧化硅层上形成第一氧化硅层和第一氮化硅层；
刻蚀所述第一氮化硅层、所述第一氧化硅层和厚氧化硅层形成浅沟槽隔离结构，剩余的厚氧化硅层形成有源区；
刻蚀所述有源区区域的第一氮化硅层露出第一氧化物层；
在所述浅沟槽隔离结构和所述第一氧化物层表面形成栅极结构；
在所述栅极结构两侧形成侧墙；
在所述栅极结构上依次形成难熔硅化物层和第二氮化硅层；
形成连接所述难熔硅化物层的接触孔。
可选的，所述的一次性可编程器件的制造方法中，所述接触孔的数量为三个，分别为第一接触孔、第二接触孔和第三接触孔，第一接触孔、所述第二接触孔和所述第三接触孔穿过所述氮化物层连接所述难熔硅化物层。
可选的，所述的一次性可编程器件的制造方法中，所述第一接触孔连接所述一次可编程器件的阴极。
可选的，所述的一次性可编程器件的制造方法中，所述所述第二接触孔和第三接触孔连接所述一次可编程器件的阳极。
可选的，所述的一次性可编程器件的制造方法中，所述第一接触孔位于所述浅沟槽隔离结构区域。
可选的，所述的一次性可编程器件的制造方法中，所述第二接触孔和所述第三接触孔位于所述有源区区域。
可选的，所述的一次性可编程器件的制造方法中，所述浅沟槽隔离结构占所述浅沟槽隔离结构和所述有源区的总面积的比例为1/4～1/2。
可选的，所述的一次性可编程器件的制造方法中，所述栅极结构由多晶硅刻蚀形成。
本发明还提供了一种一次性可编程器件，包括：有源区、位于所述有源区一侧的浅沟槽隔离结构、位于所述有源区上的第一氧化硅层、位于所述浅沟槽隔离结构和所述第一氧化硅层上的栅极结构、位于所述栅极结构两侧的侧墙、依次位于所述栅极结构上的难熔硅化物层和第二氮化硅层，以及连接所述难熔硅化物层的接触孔，所述浅沟槽隔离结构表面高于所述第一氧化硅表面。
可选的，在所述的一次性可编程器件中，所述栅极结构、所述难熔硅化物层和所述第二氮化物层分别自身形成台阶。
在本发明提供的一次性可编程器件的制造方法及一次性可编程器件，一次可编程器件的阴极端放置在浅沟槽隔离结构区域，阳极端放置在有源区，由于浅沟槽隔离结构区域和有源区形成了台阶，难熔硅化物层也形成台阶，在台阶处难熔硅化物的晶粒尺寸与平面处存在差异，有利于阴极端金属离子的迁移，在台阶处形成空洞，迁移后的金属离子在高温下由于受到台阶高度的影响，不易重新返回阴极端，提高了可靠性。
附图说明
图1是现有技术基于难熔硅化物的一次可编程单元的结构图；
图2是本发明实施例的一次性可编程器件的制造方法的流程图；
图3-图6是本发明实施例的一次性可编程器件的制造方法的剖面图；
图中：1-浅沟槽隔离结构、2-多晶硅层、3-难熔硅化物层、4-氮化硅层、110-厚氧化硅层、120-第一氧化硅层、130-第一氮化硅层、140-浅沟槽隔离结构、150-有源区、160-栅极结构、170-侧墙、180-难熔硅化物层、190-第二氮化硅层、200-第一接触孔、210-第二接触孔。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图2，本发明提供了一次性可编程器件的制造方法，包括：
S11：提供衬底，在所述衬底上沉积厚氧化硅层；
S12：在所述厚氧化硅层上形成第一氧化硅层和第一氮化硅层；
S13：刻蚀所述第一氮化硅层、所述第一氧化硅层和厚氧化硅层形成浅沟槽隔离结构，剩余的厚氧化硅层形成有源区；
S14：刻蚀所述有源区区域的第一氮化硅层露出第一氧化物层；
S15：在所述浅沟槽隔离结构和所述第一氧化物层表面形成栅极结构；
S16：在所述栅极结构两侧形成侧墙；
S17：在所述栅极结构上依次形成难熔硅化物层和第二氮化硅层；
S18：形成分别连接所述栅极和所述难熔硅化物层的接触孔。
请参照图3，首先提供衬底(图中未示出)，所述衬底可以是晶圆，在所述衬底上生长厚氧化硅层110，采用湿法生长，大概76埃的厚度。接着，在厚氧化硅层110上形成第一氧化硅层120和第一氮化硅层130，刻蚀第一氮化硅层130、第一氧化硅层120和厚氧化硅层110形成浅沟槽，向浅沟槽内填充氧化硅并且进行机械研磨形成浅沟槽隔离结构140，剩余的厚氧化硅层110形成有源区150，也就是说浅沟槽隔离结构140旁边为有源区150。
请参照图4，刻蚀有源区150上的第一氮化硅层130，这样有源区150表面还剩下第一氧化硅层120，因此，浅沟槽隔离结构140的表面高于剩余的第一氧化硅层120的表面，即浅沟槽隔离结构140表面和剩余的第一氧化硅层120的表面形成台阶，同时，浅沟槽隔离结构140和有源区150形成台阶。
请参照图5，向浅沟槽隔离结构140和剩余的第一氧化硅层120上沉积多晶硅层，刻蚀多晶硅层形成栅极结构160，由于浅沟槽隔离结构140表面和剩余的第一氧化硅层120的表面形成台阶，因此栅极结构160自身形成高低台阶。
请继续参照图5，向所述栅极结构160上形成第二氧化硅层，第二氧化硅层覆盖所述栅极结构160，刻蚀所述栅极结构160上的第二氧化硅层保留栅极结构160两侧的第二氧化硅作为侧墙170。
请参照图6，向所述栅极结构160上沉积难熔硅化物层180，所述难熔硅化物层180自身形成台阶。
请继续参照图6，在所述难熔硅化物层180上形成第二氮化硅层190，所述第二氮化硅层190自身形成台阶。
请继续参照图6，刻蚀浅沟槽隔离结构140上方的所述第二氮化硅层190形成通孔，向通孔内填充金属形成第一接触孔200，所述第二接触孔210连接所述难熔硅化物层180。刻蚀有源区150上方的所述第二氮化硅层190形成通孔，向通孔内填充金属形成第二接触孔210，所述第二接触孔210连接所述难熔硅化物层180。第二接触孔210的数量为多个，具体的，可以为两个。第一接触孔200连接一次性可编程器件的阴极端，第二接触孔210连接一次性可编程器件的阳极端。
请继续参照图6，本发明还提供了一次性可编程器件，包括：有源区150、位于所述有源区150一侧的浅沟槽隔离结构140、位于所述有源区150上的第一氧化硅层120、位于所述浅沟槽隔离结构140和所述第一氧化硅层120上的栅极结构160、位于所述栅极结构160两侧的侧墙170、依次位于所述栅极结构160上的难熔硅化物层180和第二氮化硅层190，以及连接所述难熔硅化物层180的接触孔，所述浅沟槽隔离结构140表面高于所述第一氧化硅120表面。
本实施例的一次性可编程器件的阴极端在浅沟槽隔离结构140区域，阳极端在有源区150。由于在难熔硅化物层180的台阶处的晶粒尺寸与平面处存在差异，有利于阴极端金属离子的迁移，在台阶处形成空洞；迁移后的金属离子在高温下由于台阶高度的影响，不易重新返回阴极端，提高了可靠性，而且与现有逻辑或是存储工艺兼容。
综上，在本发明实施例提供的一次性可编程器件的制造方法及一次性可编程器件，一次可编程器件的阴极端放置在浅沟槽隔离结构区域，阳极端放置在有源区，由于浅沟槽隔离结构区域和有源区形成了台阶，难熔硅化物层也形成台阶，在台阶处难熔硅化物的晶粒尺寸与平面处存在差异，有利于阴极端金属离子的迁移，在台阶处形成空洞，迁移后的金属离子在高温下由于受到台阶高度的影响，不易重新返回阴极端，提高了可靠性。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (6)
1.一次性可编程器件的制造方法，其特征在于，包括：
提供衬底，在所述衬底上沉积厚氧化硅层；
在所述厚氧化硅层上形成第一氧化硅层和第一氮化硅层；
刻蚀所述第一氮化硅层、所述第一氧化硅层和厚氧化硅层形成浅沟槽隔离结构，剩余的厚氧化硅层形成有源区，所述浅沟槽隔离结构区域和有源区形成了台阶；
刻蚀所述有源区区域的第一氮化硅层露出第一氧化物层；
在所述浅沟槽隔离结构和所述第一氧化物层表面形成栅极结构；
在所述栅极结构两侧形成侧墙；
在所述栅极结构上依次形成难熔硅化物层和第二氮化硅层，所述难熔硅化物层形成有台阶，在所述台阶处难熔硅化物的晶粒尺寸与平面处存在差异；
形成连接所述难熔硅化物层的接触孔；
所述接触孔的数量为三个，分别为第一接触孔、第二接触孔和第三接触孔，第一接触孔、所述第二接触孔和所述第三接触孔穿过所述第二氮化硅层连接所述难熔硅化物层；所述第一接触孔连接一次可编程器件的阴极，所述第二接触孔和所述第三接触孔连接所述一次可编程器件的阳极。
2.如权利要求1所述的一次性可编程器件的制造方法，其特征在于，所述第一接触孔位于所述浅沟槽隔离结构区域。
3.如权利要求2所述的一次性可编程器件的制造方法，其特征在于，所述第二接触孔和所述第三接触孔位于所述有源区区域。
4.如权利要求1所述的一次性可编程器件的制造方法，其特征在于，所述浅沟槽隔离结构占所述浅沟槽隔离结构和所述有源区的总面积的比例为1/4～1/2。
5.如权利要求1所述的一次性可编程器件的制造方法，其特征在于，所述栅极结构由多晶硅刻蚀形成。
6.如权利要求1-5任一项的一次性可编程器件的制造方法形成的一次性可编程器件，其特征在于，包括：有源区、位于所述有源区一侧的浅沟槽隔离结构、位于所述有源区上的第一氧化硅层、位于所述浅沟槽隔离结构和所述第一氧化硅层上的栅极结构、位于所述栅极结构两侧的侧墙、依次位于所述栅极结构上的难熔硅化物层和第二氮化硅层，以及连接所述难熔硅化物层的接触孔，所述浅沟槽隔离结构表面高于所述第一氧化硅表面，所述浅沟槽隔离结构区域和有源区形成有台阶，所述栅极结构、所述难熔硅化物层和所述第二氮化硅层分别自身形成有台阶，在所述台阶处难熔硅化物的晶粒尺寸与平面处存在差异，还包括：所述接触孔的数量为三个，分别为第一接触孔、第二接触孔和第三接触孔，第一接触孔、所述第二接触孔和所述第三接触孔穿过所述第二氮化硅层连接所述难熔硅化物层，所述第一接触孔连接一次可编程器件的阴极，所述第二接触孔和所述第三接触孔连接所述一次可编程器件的阳极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010164411.XA CN111211123B (zh) | 2020-03-10 | 2020-03-10 | 一次性可编程器件的制造方法及一次性可编程器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010164411.XA CN111211123B (zh) | 2020-03-10 | 2020-03-10 | 一次性可编程器件的制造方法及一次性可编程器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111211123A CN111211123A (zh) | 2020-05-29 |
| CN111211123B true CN111211123B (zh) | 2023-09-15 |
Family
ID=70786199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010164411.XA Active CN111211123B (zh) | 2020-03-10 | 2020-03-10 | 一次性可编程器件的制造方法及一次性可编程器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111211123B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103441075A (zh) * | 2013-08-02 | 2013-12-11 | 上海华力微电子有限公司 | 浮栅mos晶体管的制造方法 |
| CN103915410A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和半导体器件的制作方法 |
| CN105742171A (zh) * | 2016-03-03 | 2016-07-06 | 上海格易电子有限公司 | 一种浮栅及其制备方法 |
| CN107946370A (zh) * | 2017-11-22 | 2018-04-20 | 上海华力微电子有限公司 | 一种具有高耦合率的闪存单元结构及制备方法 |
| CN110085516A (zh) * | 2019-05-28 | 2019-08-02 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
-
2020
- 2020-03-10 CN CN202010164411.XA patent/CN111211123B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915410A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和半导体器件的制作方法 |
| CN103441075A (zh) * | 2013-08-02 | 2013-12-11 | 上海华力微电子有限公司 | 浮栅mos晶体管的制造方法 |
| CN105742171A (zh) * | 2016-03-03 | 2016-07-06 | 上海格易电子有限公司 | 一种浮栅及其制备方法 |
| CN107946370A (zh) * | 2017-11-22 | 2018-04-20 | 上海华力微电子有限公司 | 一种具有高耦合率的闪存单元结构及制备方法 |
| CN110085516A (zh) * | 2019-05-28 | 2019-08-02 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111211123A (zh) | 2020-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9337237B2 (en) | Methods, structures and devices for increasing memory density | |
| KR20210082259A (ko) | 메모리 어레이 및 메모리 어레이 형성에 사용되는 방법 | |
| JP4477349B2 (ja) | Ｎａｎｄフラッシュメモリ素子の製造方法 | |
| KR100973275B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US6713378B2 (en) | Interconnect line selectively isolated from an underlying contact plug | |
| CN111211123B (zh) | 一次性可编程器件的制造方法及一次性可编程器件 | |
| KR101647312B1 (ko) | 가변 저항 메모리 소자의 제조 방법 | |
| US20060226515A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN111263980A (zh) | 具有增大的接头临界尺寸的三维存储器器件及其形成方法 | |
| JP2006332181A (ja) | 半導体装置およびその製造方法 | |
| US8586444B2 (en) | Creating deep trenches on underlying substrate | |
| CN112567518B (zh) | 具有在三维存储器器件中的突出部分的沟道结构和用于形成其的方法 | |
| CN210296297U (zh) | 存储器及半导体器件 | |
| WO2007126256A1 (en) | Mos capacitor and method of manufacturing the same | |
| US6734059B1 (en) | Semiconductor device with deep trench isolation and method of manufacturing same | |
| US7045450B2 (en) | Method of manufacturing semiconductor device | |
| CN116097919A (zh) | 三维存储器的制备方法 | |
| CN100390985C (zh) | 具有柱型帽盖层的半导体器件及其制造方法 | |
| US6548406B2 (en) | Method for forming integrated circuit having MONOS device and mixed-signal circuit | |
| US7038304B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| KR100840791B1 (ko) | 불휘발성 메모리 장치의 게이트 전극 형성 방법 | |
| JPS61263272A (ja) | 電荷結合半導体装置の製造方法 | |
| JPH1140780A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6240765A (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
| EP1132959A1 (en) | A method of forming low-resistivity connections in non-volatile memories |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |