CN111180491B - 显示装置及其显示面板、显示面板的制作方法 - Google Patents

Abstract

本发明提供了一种显示装置及其显示面板、显示面板的制作方法，显示面板包括：基底以及位于所述基底上的发光结构，所述基底与所述发光结构之间具有像素驱动电路，所述像素驱动电路包括存储电容，所述存储电容在所述基底的正投影与所述发光结构在所述基底的正投影至少部分重叠，所述存储电容包括靠近所述基底的第一透明极板以及远离所述基底的第二透明极板，所述第一透明极板在所述基底的正投影位于所述第二透明极板在所述基底的正投影内。根据本发明的实施例，可提高开口率以及像素密度。

Description

显示装置及其显示面板、显示面板的制作方法

技术领域

本发明涉及显示设备技术领域，尤其涉及一种显示装置及其显示面板、显示面板的制作方法。

背景技术

有源矩阵有机发光二极体(Active-matrix organic light emitting diode，AMOLED)显示器具有广阔的市场应用。现有技术中，底发光OLED显示器件主要用于大尺寸显示，例如OLED电视。但是大尺寸OLED显示器一直存在开口率低的问题。

现有的OLED显示基板将开口区域和存储电容分开设计，存储电容部分采用源漏金属层、ITO层以及半导体层构成，存储电容区域无法使光线通过，从而降低了OLED显示基板的开口率，现有采用3T1C像素结构的OLED显示器的开口率一般仅在20％～30％之间。

发明内容

本发明提供一种显示装置及其显示面板、显示面板的制作方法，以解决相关技术中的不足。

为实现上述目的，本发明实施例的第一方面提供一种显示面板，包括：

基底以及位于所述基底上的发光结构，所述基底与所述发光结构之间具有像素驱动电路，所述像素驱动电路包括存储电容，所述存储电容在所述基底的正投影与所述发光结构在所述基底的正投影至少部分重叠，所述存储电容包括靠近所述基底的第一透明极板以及远离所述基底的第二透明极板，所述第一透明极板在所述基底的正投影位于所述第二透明极板在所述基底的正投影内。

可选地，所述像素驱动电路还包括晶体管，所述晶体管包括有源层与栅极，所述有源层与所述栅极在远离所述基底的一侧覆盖有层间介质层；所述层间介质层具有开口，所述开口至少暴露所述第一透明极板。

可选地，所述有源层靠近所述基底，所述栅极远离所述基底，所述有源层与所述第一透明极板位于同一层。

可选地，所述基底与所述有源层之间设置有遮光层，所述遮光层与所述晶体管的第一极或第二极电连接，所述第一极为源极与漏极中的一个，所述第二极为源极与漏极中的另一个。

可选地，所述层间介质层与所述第一透明极板在远离所述基底的一侧覆盖有钝化层，所述钝化层在远离所述基底的一侧设置有所述第二透明极板，所述第二透明极板与所述钝化层在远离所述基底的一侧设置有平坦化层，所述平坦化层在远离所述基底的一侧设置有所述发光结构的第一电极；所述钝化层中设置有第一电连接结构，所述第二透明极板与所述晶体管的第一极或第二极通过所述第一电连接结构电连接，所述第一极为源极与漏极中的一个，所述第二极为源极与漏极中的另一个；所述平坦化层中设置有第二电连接结构，所述第一电极与所述第二透明极板通过所述第二电连接结构电连接；所述第一电连接结构在所述基底的正投影的尺寸小于所述第二电连接结构在所述基底的正投影的尺寸。

可选地，所述第一电连接结构在所述基底的正投影位于所述第二电连接结构在所述基底的正投影内。

可选地，所述像素驱动电路为3T1C结构，所述3T1C结构包括开关晶体管、驱动晶体管以及感测晶体管。

可选地，所述发光结构包括第一电极、第二电极以及位于所述第一电极与所述第二电极之间的发光层，所述发光层为有机发光层。

可选地，所述发光结构与所述像素驱动电路之间设置有滤光层。

本发明实施例的第二方面提供一种显示面板的制作方法，包括：

在基底上制作像素驱动电路，所述像素驱动电路包括存储电容，所述存储电容包括靠近所述基底的第一透明极板以及远离所述基底的第二透明极板，所述第一透明极板在所述基底的正投影位于所述第二透明极板在所述基底的正投影内；所述第一透明极板与所述第二透明极板采用同一半透光掩膜板形成；

在所述像素驱动电路远离所述基底的一侧形成平坦化层，在所述平坦化层远离所述基底的一侧形成发光结构，所述发光结构在所述基底的正投影与所述存储电容在所述基底的正投影至少部分重叠。

可选地，所述发光结构包括依次形成的第一电极、发光层与第二电极；所述第一电极、所述第一透明极板与所述第二透明极板采用同一半透光掩膜板形成。

可选地，所述像素驱动电路还包括晶体管，所述晶体管包括有源层与栅极，所述有源层与所述栅极在远离所述基底的一侧形成有层间介质层，所述层间介质层中形成有开口，所述开口至少暴露所述第一透明极板；所述基底与所述有源层之间依次形成有遮光层与缓冲层，所述层间介质层与缓冲层中形成有第一通孔，所述第一通孔暴露所述遮光层的部分区域；所述开口与所述第一通孔采用同一半透光掩膜板形成。

可选地，所述晶体管包括第一极与第二极，所述第一极为源极与漏极中的一个，所述第二极为源极与漏极中的另一个；所述第一极、所述第二极与所述遮光层采用同一半透光掩膜板形成。

可选地，所述晶体管的第一极与第二极、所述层间介质层、所述第一透明极板在远离所述基底的一侧形成有钝化层，所述钝化层中形成有第二通孔，所述第二通孔暴露所述第一极或所述第二极；所述钝化层在远离所述基底的一侧形成有第二透明极板，所述第二透明极板通过所述第二通孔内的导电材料电连接所述第一极或所述第二极；所述第二透明极板与所述钝化层在远离所述基底的一侧形成有所述平坦化层，所述平坦化层中形成有暴露所述第二透明极板的第三通孔，所述平坦化层在远离所述基底的一侧形成有所述发光结构的第一电极，所述第一电极通过所述第三通孔内的导电材料电连接所述第二透明极板；所述第三通孔与所述第二通孔采用同一半透光掩膜板形成。

本发明实施例的第三方面提供一种显示装置，包括：上述任一项所述的显示面板。

根据上述实施例可知，第一透明极板与第二透明极板使得存储电容在基底的正投影可与发光结构在基底的正投影重叠，且第一透明极板在基底的正投影位于第二透明极板在基底的正投影内。相对于存储电容的两极板为非透明导电极板，需占用开口率的方案，可提高开口率以及像素密度(PPI)。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1是根据本发明一实施例示出的显示面板的俯视图，其中，发光结构与存储电容的第二透明极板显示了透视效果；

图2是图1中的一个晶体管与存储电容的剖视图；

图3是一种3T1C结构的像素驱动电路的电路图；

图4是图1中的遮光层、有源层、第一透明极板以及扫描信号线的分布图；

图5是第一半透光掩膜板的俯视图；

图6是第二半透光掩膜板的俯视图；

图7是在图4结构上增设了层间介质层；

图8是第三半透光掩膜板的俯视图；

图9是在图7结构上增设了第一极与第二极；

图10是图9中的层间介质层显示了透视效果；

图11是在图9结构上增设了钝化层；

图12是在图11结构上增设了第二透明极板，其中，钝化层显示了透视效果；

图13是在图12结构上增设了平坦化层，其中，平坦化层与钝化层显示了透视效果；

图14是根据本发明另一实施例示出的显示面板的截面结构示意图；

图15是第四半透光掩膜板的俯视图；

图16是根据本发明再一实施例示出的显示面板的截面结构示意图。

附图标记列表：

显示面板1、2、3                    基底10

发光结构20                       像素驱动电路30

存储电容Cst                      第一透明极板311

第二透明极板312                  开关晶体管T1

感测晶体管T2                     驱动晶体管T3

扫描信号Scan1、Scan2              数据写入信号Vdata

电源电压VDD                      遮光层SHL

开关晶体管的有源区321d           开关晶体管的栅极321a

开关晶体管的第一极321b           开关晶体管的第二极321c

感测晶体管的有源区322d           感测晶体管的栅极322a

感测晶体管的第一极322b           感测晶体管的第二极322c

驱动晶体管的有源区323d           驱动晶体管的栅极323a

驱动晶体管的第一极323b           驱动晶体管的第二极323c

层间介质层ILD                    钝化层PVX

平坦化层PLN                      第一电极20a

像素定义层PDL                    发光层20c

第二电极20b                      第一电连接结构41

第二电连接结构42                 第三电连接结构43

缓冲层11                         第一半透光掩膜板HTM1

第二半透光掩膜板HTM2             第三半透光掩膜板HTM3

第四半透光掩膜板HTM4

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

图1是根据本发明一实施例示出的显示面板的俯视图，其中，发光结构与存储电容的第二透明极板显示了透视效果。图2是图1中的一个晶体管与存储电容的剖视图。

参照图1与图2所示，该显示面板1，包括：

基底10以及位于基底10上的发光结构20，基底10与发光结构20之间具有像素驱动电路30，像素驱动电路30包括存储电容Cst，存储电容Cst在基底10的正投影与发光结构20在基底10的正投影至少部分重叠，存储电容Cst包括靠近基底10的第一透明极板311以及远离基底10的第二透明极板312，第一透明极板311在基底10的正投影位于第二透明极板312在基底10的正投影内。

对应地，本发明一实施例提供显示面板1的制作方法，包括：

步骤S1：在基底10上制作像素驱动电路30，像素驱动电路30包括存储电容Cst，存储电容Cst包括靠近基底10的第一透明极板311以及远离基底10的第二透明极板312，第一透明极板311在基底10的正投影位于第二透明极板312在基底10的正投影内；第一透明极板311与第二透明极板312采用同一半透光掩膜板形成；

步骤S2：在像素驱动电路30远离基底10的一侧形成平坦化层PLN，在平坦化层PLN远离基底10的一侧形成发光结构20，发光结构20在基底10的正投影与存储电容Cst在基底10的正投影至少部分重叠。

图3是一种3T1C结构的像素驱动电路的电路图。参照图3所示，3T1C结构包括开关晶体管T1、感测晶体管T2、驱动晶体管T3以及存储电容Cst。

3T1C像素驱动电路的工作过程如下：

写入阶段：当扫描信号Scan1为高电平、Scan2为低电平时，开关晶体管T1打开，感测晶体管T2关闭，数据写入信号Vdata传递至开关晶体管T1的第二极，即驱动晶体管T3的栅极，进而在数据写入信号Vdata的控制下，将电源电压VDD(高电平)传递至驱动晶体管T3的第一极，由此来驱动发光结构20发光；

感测补偿阶段：当扫描信号Scan1、Scan2为高电平时，开关晶体管T1与感测晶体管T2打开，除上述正常写入阶段中将数据写入信号Vdata传递至驱动晶体管T3的栅极以写入数据的操作外，在扫描信号Scan2的控制下，将感测补偿信号Vref传递至感测晶体管T2的第二极，即驱动晶体管T3的第一极，通过存储电容器Cst，驱动晶体管T3的栅极的电压被上拉至驱动晶体管T3的第一极的电压，从而进一步控制驱动发光结构20的电流。第一极为源极与漏极中的一个，第二极为源极与漏极中的另一个。

为清楚显示图1与图2中各膜层的分布，以下结合图4至图13分别介绍显示面板及其制作方法。

图4是图1中的遮光层、有源层、第一透明极板以及扫描信号线的分布图。

参照图4与图2所示，基底10上具有遮光层SHL。遮光层SHL的位置及尺寸对应驱动晶体管T3的有源区323d，至少对应驱动晶体管T3的沟道区，以防止外界光线自基底10的下方射入沟道区，产生热生载流子，引起热噪声，以及由此造成的驱动晶体管T3的阈值电压漂移。一些实施例中，也可以在其它晶体管的有源区下方设置遮光层SHL。遮光层SHL的材料可以为金属钼等透光率差材质。

对应地，步骤S1包括步骤S11～S19。

图5是第一半透光掩膜板的俯视图。

步骤S11：在基底10上形成遮光层SHL。具体地，先在基底10上形成一整面遮光材料层，再在遮光材料层上形成一面正性光刻胶，采用图5所示的第一半透光掩膜板(Half-ToneMask，HTM)HTM 1对正性光刻胶曝光以图案化。之后，以光刻胶图案为掩膜刻蚀遮光材料层形成遮光层SHL。

参照图5所示，第一半透光掩膜板HTM 1具有完全不透光区域、部分透光区域以及完全透光区域。其中，遮光层SHL的形状及位置对应完全不透光区域，其它区域对应部分透光区域与完全透光区域。a)可通过曝光条件(能量、时间)来控制遮光层SHL刻蚀前，仅完全不透光区域具有光刻胶,部分透光区域以及完全透光区域无光刻胶，例如通过完全曝光，使得部分透光区域以及完全透光区域的光刻胶完全变性可溶于显影液中。或b)通过不完全曝光，使得仅完全透光区域的光刻胶完全变性可溶于显影液中；部分透光区域的光刻胶未完全变性，有部分不可溶于显影液中；完全不透光区域的光刻胶完全不变性，不可溶于显影液中；之后通过灰化时间长短，例如同时灰化部分透光区域与完全不透光区域的剩余光刻胶，直至部分透光区域的剩余光刻胶灰化完(此时，完全不透光区域的剩余光刻胶由于较厚，因而还保留有光刻胶层)。

对于负性光刻胶，第一半透光掩膜板HTM 1的完全不透光区域、部分透光区域以及完全透光区域与图5所示的完全不透光区域、部分透光区域以及完全透光区域相反，即遮光层SHL的形状及位置对应完全透光区域，其它区域对应部分透光区域与完全不透光区域。

遮光层SHL以及未覆盖遮光层SHL的基底表面可以设置缓冲层11。缓冲层11的材料可以为二氧化硅、氮化硅等，一方面起平坦化作用，另一方面还可以提高基底10与上方膜层(例如有源层)的黏附性能。在基底10为有机柔性材料，例如聚酰亚胺时，还能防止外界水汽扩散入上方膜层(例如有源层)。

步骤S12：在遮光层SHL以及未覆盖遮光层SHL的基底表面形成缓冲层11。

有源层包括：开关晶体管的有源区321d、感测晶体管的有源区322d以及驱动晶体管的有源区323d。

有源层可以为低温多晶硅(LTPS)，也可以为低温多晶氧化物(LTPO)。有源层中，除了沟道外的其它区域可以经导电化处理，提高导电率。例如感测晶体管T2的第一极322b。

导电化处理可以为离子注入。例如低温多晶硅可以注入砷离子、磷离子，低温多晶氧化物可以注入硼离子。

步骤S13：在缓冲层11远离基底10的一侧形成有源层。

第一透明极板311的材料可以为透明导电材料，例如一些金属氧化物：氧化铟锡(ITO)。

第一透明极板311与有源层位于同一层，即同时位于缓冲层11上。相对于第一透明极板311与基底10之间具有复杂膜层的方案，可提高发光结构20开口处的透光率。

步骤S14：在缓冲层11远离基底10的一侧形成第一透明极板311。

图6是第二半透光掩膜板的俯视图。

第一透明极板311在制作时可使用第二半透光掩膜板HTM2。

参照图6所示，第二半透光掩膜板HTM2具有完全不透光区域、部分透光区域以及完全透光区域。其中，对于正性光刻胶的曝光，第一透明极板311的形状及位置对应完全不透光区域，其它区域对应部分透光区域与完全透光区域。可通过曝光条件(能量、时间)或灰化时间长短来控制第一透明极板311刻蚀前，仅完全不透光区域具有光刻胶。

对于负性光刻胶的曝光，第二半透光掩膜板HTM 2的完全不透光区域、部分透光区域以及完全透光区域与图6所示的完全不透光区域、部分透光区域以及完全透光区域相反。即第一透明极板311的形状及位置对应完全透光区域，其它区域对应部分透光区域与完全不透光区域。可通过曝光条件(能量、时间)或灰化时间长短来控制第一透明极板311刻蚀前，仅完全透光区域具有光刻胶。

扫描信号线的部分区域可以充当栅极。栅极可以包括：开关晶体管T1的栅极321a、感测晶体管T2的栅极322a以及驱动晶体管T3的栅极323a。

扫描信号线的材质例如为金属或多晶硅。

栅极与有源层之间具有栅极绝缘层。

步骤S15：在缓冲层11以及有源层远离基底10的一侧依次形成栅极绝缘层与扫描信号线。

图7是在图4结构上增设了层间介质层。

参照图7与图2所示，层间介质层ILD中具有开口。层间介质层ILD与缓冲层11中具有第一通孔。第一通孔暴露遮光层SHL的部分区域。开口暴露第一透明极板311、感测晶体管T2的第二极322c的部分区域、开关晶体管T1的第一极321b与第二极321c的部分区域、驱动晶体管T3的第一极323b、第二极323c与栅极323a的部分区域。第一极为源极与漏极中的一个，第二极为源极与漏极中的另一个。

步骤S16：在缓冲层11、有源层以及扫描信号线远离基底10的一侧形成层间介质层ILD；在层间介质层ILD内形成开口，在层间介质层ILD与缓冲层11内形成第一通孔。

图8是第三半透光掩膜板的俯视图。

层间介质层ILD在曝光时，可以采用第三半透光掩膜板HTM3。

参照图8所示，第三半透光掩膜板HTM3具有完全不透光区域、部分透光区域以及完全透光区域。其中，对于正性光刻胶的曝光，暴露遮光层SHL的第一通孔的形状及位置对应完全透光区域；暴露第一透明极板311、感测晶体管T2的第二极322c、开关晶体管T1的第一极321b与第二极321c、驱动晶体管T3的第一极323b、第二极323c与栅极323a的开口的形状及位置对应部分透光区域；其它区域对应完全不透光区域。可通过曝光条件(能量、时间)来控制刻蚀前，完全不透光区域的光刻胶较厚，部分透光区域的光刻胶较薄，完全透光区域无光刻胶。

对于负性光刻胶的曝光，第三半透光掩膜板HTM 3的完全不透光区域、部分透光区域以及完全透光区域与图8所示的完全不透光区域、部分透光区域以及完全透光区域相反。即暴露遮光层SHL的第一通孔的形状及位置对应完全不透光区域；暴露第一透明极板311、感测晶体管T2的第二极322c、开关晶体管T1的第一极321b与第二极321c、驱动晶体管T3的第一极323b、第二极323c与栅极323a的开口的形状及位置对应部分透光区域；其它区域对应完全透光区域。可通过曝光条件(能量、时间)来控制刻蚀前，完全透光区域的光刻胶较厚，部分透光区域的光刻胶较薄，完全不透光区域无光刻胶。

第一透明极板311上不设置层间介质层ILD，可提高发光结构20开口处的透光率。

图9是在图7结构上增设了第一极与第二极，图10是图9中的层间介质层显示了透视效果。

参照图9、图10与图2所示，增设的第一极与第二极包括：感测晶体管T2的第二极322c、开关晶体管T1的第一极321b与第二极321c、驱动晶体管T3的第一极323b与第二极323c。其中，开关晶体管T1的第二极321c延伸至驱动晶体管T3的栅极323a(层间介电层的开口暴露部分)以及第一透明极板311，直接与栅极323a与第一透明极板311搭接；驱动晶体管T3的第一极323b延伸至暴露的遮光层SHL，与遮光层SHL连接。

遮光层SHL与驱动晶体管T3的第一极323b电连接，可防止遮光层SHL电位悬空，遮光层SHL电位悬空会干扰驱动晶体管T3的阈值电压。

可以看出，层间介质层ILD中具有开口的作用至少为：第一极、第二极能与栅极以及第一透明极板311直接搭接，工艺简单且连接性能可靠。

步骤S17：在层间介质层ILD远离基底10的一侧、开口以及第一通孔内形成第一极与第二极。

参照图9、图10与图4所示，可将驱动晶体管T3的第一极323b的形状及位置与遮光层SHL的形状及位置设置为相同，从而第一极与第二极制作时的掩膜板可与遮光层SHL制作时的掩膜板共用同一第一半透光掩膜板HTM1。其中，对于正性光刻胶的曝光，参照图5所示，遮光层SHL与驱动晶体管T3的第一极323b的形状及位置对应第一半透光掩膜板HTM1的完全不透光区域；感测晶体管T2的第二极322c、开关晶体管T1的第一极321b与第二极321c、驱动晶体管T3的第二极323c的形状及位置对应部分透光区域；其它区域对应完全透光区域。可通过曝光条件(能量、时间)或灰化时间长短来控制遮光层SHL刻蚀前，仅完全不透光区域具有光刻胶；感测晶体管T2的第二极322c、开关晶体管T1的第一极321b与第二极321c、驱动晶体管T3的第一极323b与第二极323c刻蚀前，完全不透光区域与部分透光区域具有光刻胶，完全透光区域无光刻胶。

对于负性光刻胶的曝光，第一半透光掩膜板HTM 1的完全不透光区域、部分透光区域以及完全透光区域与图5所示的完全不透光区域、部分透光区域以及完全透光区域相反。即遮光层SHL与驱动晶体管T3的第一极323b的形状及位置对应第一半透光掩膜板HTM1的完全透光区域；感测晶体管T2的第二极322c、开关晶体管T1的第一极321b与第二极321c、驱动晶体管T3的第二极323c的形状及位置对应部分透光区域；其它区域对应完全不透光区域。可通过曝光条件(能量、时间)或灰化时间长短来控制遮光层SHL刻蚀前，仅完全透光区域具有光刻胶；感测晶体管T2的第二极322c、开关晶体管T1的第一极321b与第二极321c、驱动晶体管T3的第一极323b与第二极323c刻蚀前，完全透光区域与部分透光区域具有光刻胶，完全不透光区域无光刻胶。

图11是在图9结构上增设了钝化层。

参照图11与图2所示，钝化层PVX中具有第二通孔，第二通孔暴露感测晶体管T2的第二极322c的部分区域以及驱动晶体管T3的第一极323b的部分区域。

步骤S18：在层间介质层ILD、第一透明极板311、第一极与第二极远离基底10的一侧形成钝化层PVX；在钝化层PVX内形成第二通孔，第二通孔暴露感测晶体管T2的第二极322c的部分区域以及驱动晶体管T3的第一极323b的部分区域。

图12是在图11结构上增设了第二透明极板，其中，钝化层显示了透视效果。

参照图12与图2所示，第二透明极板312形成时，在钝化层PVX中的第二通孔内也形成了导电材料，形成了连接第二透明极板312与驱动晶体管T3的第一极323b的第一电连接结构41，以及连接第二透明极板312与感测晶体管T2的第二极322c的第三电连接结构43。

步骤S19：在钝化层PVX远离基底10的一侧形成第二透明极板312，同时填充第二通孔形成第一电连接结构41与第三电连接结构43。

第二透明极板312中的部分区域的形状及位置与第一透明极板311的形状及位置相同，从而第二透明极板312制作时的掩膜板可与第一透明极板311制作时的掩膜板共用同一第二半透光掩膜板HTM2。

参照图6与图12所示，对于正性光刻胶的曝光，第二透明极板312中，与第一透明极板311的重叠区域的形状及位置对应完全不透光区域，剩余区域的形状及位置对应部分透光区域；其它区域对应完全透光区域。可通过曝光条件(能量、时间)或灰化时间长短来控制第二透明极板312刻蚀前，完全不透光区域与部分透光区域具有光刻胶，完全透光区域无光刻胶。

对于负性光刻胶的曝光，第二半透光掩膜板HTM 2的完全不透光区域、部分透光区域以及完全透光区域与图6所示的完全不透光区域、部分透光区域以及完全透光区域相反。即第二透明极板312中，与第一透明极板311的重叠区域的形状及位置对应完全透光区域，剩余区域的形状及位置对应部分透光区域；其它区域对应完全不透光区域。可通过曝光条件(能量、时间)或灰化时间长短来控制第二透明极板312刻蚀前，完全透光区域与部分透光区域具有光刻胶，完全不透光区域无光刻胶。

图13是在图12结构上增设了平坦化层，其中，平坦化层与钝化层显示了透视效果。

平坦化层PLN中具有第三通孔，暴露第二透明极板312的部分区域。

步骤S2包括步骤S21～S22。

步骤S21：在钝化层PVX以及第二透明极板312远离基底10的一侧形成平坦化层PLN；在平坦化层PLN形成第三通孔，第三通孔暴露第二透明极板312的部分区域。

参照图2所示，平坦化层PLN上具有第一电极20a，第一电极20a以及未覆盖第一电极20a的平坦化层PLN上设置有像素定义层PDL；像素定义层PDL具有暴露第一电极20a的部分区域的开口，开口内设置有发光层20c，发光层20c以及像素定义层PDL上设置有第二电极20b。第一电极20a、发光层20c以及第二电极20b构成发光结构20。发光结构可以为红、绿或蓝，也可以为红、绿、蓝或白。红绿蓝三基色或红绿蓝白四基色的发光结构构成一个发光结构单元。发光层20c可以为有机发光材料层(OLED)。第一电极20a可以为阳极，具体可以为透光阳极，材料例如氧化铟锡(ITO)；第二电极20b可以为阴极，具有反光的功能，材料例如为金属银，因而，发光结构20朝向基底10发光，为底发光结构20。各底发光结构20的第二电极20b可以连接成一面电极。

发光层20c可通过材质选择，发红绿蓝三基色光；也可以在钝化层PVX远离基底10的一侧设置滤光层，以实现红绿蓝三基色光。

在平坦化层PLN上制作第一电极20a时，平坦化层PLN中的通孔也填充了导电材料，形成了连接第一电极20a与第二透明极板312的第二电连接结构42。

步骤S22：在平坦化层PLN远离基底10的一侧形成第一电极20a；在第一电极20a以及未覆盖第一电极20a的平坦化层PLN上形成像素定义层PDL；在像素定义层PDL内形成暴露第一电极20a的部分区域的开口，在开口内形成发光层20c，在发光层20c以及像素定义层PDL上形成第二电极20b。

第一电极20a的形状及位置可与第二透明极板312的形状及位置相同，从而第一电极20a制作时的掩膜板可与第一透明极板311/第二透明极板312制作时的掩膜板共用同一第二半透光掩膜板HTM2(参照图6所示)。

一些实施例中，像素驱动电路也可以为2T1C、7T1C等结构。

一些实施例中，晶体管中的栅极可以为底栅，即栅极靠近基底10，有源层远离基底10。

根据上述实施例可知，第一透明极板311与第二透明极板312使得存储电容Cst在基底10的正投影可与发光结构20在基底10的正投影部分重叠，且第一透明极板311在基底10的正投影位于第二透明极板312在基底10的正投影内。相对于存储电容Cst的两极板为非透明导电极板，需占用开口率的方案，可提高开口率以及像素密度(PPI)。

图14是根据本发明另一实施例示出的显示面板的截面结构示意图。参照图14所示，本实施例的显示面板2与图1至图4、图7、图9至图13中的显示面板1大致相同，区别仅在于：第一电连接结构41在基底10的正投影与第二电连接结构42在基底10的正投影重合。

相对于图1与图2中，与第二电连接结构42相比，第一电连接结构41远离第一透明极板311与第二透明极板312，图14中的方案可减小不透光区域的面积，增大透光区域的面积以及提高像素密度。

图15是第四半透光掩膜板的俯视图。

相应地，对于显示面板2的制作方法，步骤S21的平坦化层PLN中的第三通孔的形状及位置与步骤S18的钝化层PVX中的一个第二通孔的形状及位置相同，从而平坦化层PLN制作时的掩膜板可与钝化层PVX制作时的掩膜板共用同一第四半透光掩膜板HTM4。

参照图15所示，第四半透光掩膜板HTM4具有完全不透光区域、部分透光区域以及完全透光区域。其中，对于正性光刻胶的曝光，平坦化层PLN中的第三通孔与钝化层PVX中暴露驱动晶体管T3的第一极323b的第二通孔的形状及位置对应完全透光区域；钝化层PVX中暴露感测晶体管T2的第二极322c的通孔对应部分透光区域；其它区域对应完全透光不区域。可通过曝光条件(能量、时间)或灰化时间长短来控制平坦化层PLN刻蚀前，完全不透光区域与部分透光区域具有光刻胶，完全透光区域无光刻胶；钝化层PVX刻蚀前，仅完全不透光区域具有光刻胶。

对于负性光刻胶的曝光，第四半透光掩膜板HTM 4的完全不透光区域、部分透光区域以及完全透光区域与图15所示的完全不透光区域、部分透光区域以及完全透光区域相反。即平坦化层PLN中的第三通孔与钝化层PVX中暴露驱动晶体管T3的第一极323b的第二通孔的形状及位置对应完全不透光区域；钝化层PVX中暴露感测晶体管T2的第二极322c的通孔对应部分透光区域；其它区域对应完全透光区域。可通过曝光条件(能量、时间)或灰化时间长短来控制平坦化层PLN刻蚀前，完全透光区域与部分透光区域具有光刻胶，完全不透光区域无光刻胶；钝化层PVX刻蚀前，仅完全透光区域具有光刻胶。

图16是根据本发明再一实施例示出的显示面板的截面结构示意图。参照图16所示，本实施例的显示面板3与图14中的显示面板2大致相同，区别仅在于：第一电连接结构41在基底10的正投影位于第二电连接结构42在基底10的正投影内。

相对于图14中的方案，图16中的方案使得驱动晶体管T3的第一极323b的尺寸可以设置得小，从而减小不透光区域的面积，增大透光区域的面积以及提高像素密度。

一些实施例中，第一电连接结构41与第二电连接结构42在基底10的正投影错位时，也可以第一电连接结构41在基底10的正投影的尺寸小于第二电连接结构42在基底10的正投影的尺寸。本方案也可以使驱动晶体管T3的第一极323b的尺寸设置得小，从而减小不透光区域的面积。

基于上述显示面板1、2、3，本发明一实施例还提供一种显示装置，包括上述任一的显示面板1、2、3。

显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。

在本发明中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (15)

1.一种显示面板，其特征在于，包括：

基底以及位于所述基底上的发光结构，所述基底与所述发光结构之间具有像素驱动电路，所述像素驱动电路包括存储电容，所述存储电容在所述基底的正投影与所述发光结构在所述基底的正投影至少部分重叠，所述存储电容包括靠近所述基底的第一透明极板以及远离所述基底的第二透明极板，所述第一透明极板在所述基底的正投影位于所述第二透明极板在所述基底的正投影内；

所述发光结构包括第一电极、第二电极以及位于所述第一电极与所述第二电极之间的发光层，所述第一电极比所述第二电极更靠近所述基底，所述第一电极与所述第二透明极板电性连接，并且所述第一电极的形状及位置与所述第二透明极板的形状及位置相同；

遮光层，所述像素驱动电路包括第一极、第二极与有源区，所述第一极与所述第二极电连接至所述有源区，所述第一极还与所述第二透明极板电连接，所述遮光层位于所述有源区靠近所述基底的一侧，且与所述第一极电连接。

2.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路还包括晶体管，所述晶体管包括有源层与栅极，所述有源层与所述栅极在远离所述基底的一侧覆盖有层间介质层；所述层间介质层具有开口，所述开口至少暴露所述第一透明极板。

3.根据权利要求2所述的显示面板，其特征在于，所述有源层靠近所述基底，所述栅极远离所述基底，所述有源层与所述第一透明极板位于同一层。

4.根据权利要求3所述的显示面板，其特征在于，所述基底与所述有源层之间设置有遮光层，所述遮光层与所述晶体管的第一极或第二极电连接，所述第一极为源极与漏极中的一个，所述第二极为源极与漏极中的另一个。

5.根据权利要求2所述的显示面板，其特征在于，所述层间介质层与所述第一透明极板在远离所述基底的一侧覆盖有钝化层，所述钝化层在远离所述基底的一侧设置有所述第二透明极板，所述第二透明极板与所述钝化层在远离所述基底的一侧设置有平坦化层，所述平坦化层在远离所述基底的一侧设置有所述发光结构的第一电极；所述钝化层中设置有第一电连接结构，所述第二透明极板与所述晶体管的第一极或第二极通过所述第一电连接结构电连接，所述第一极为源极与漏极中的一个，所述第二极为源极与漏极中的另一个；所述平坦化层中设置有第二电连接结构，所述第一电极与所述第二透明极板通过所述第二电连接结构电连接；所述第一电连接结构在所述基底的正投影的尺寸小于所述第二电连接结构在所述基底的正投影的尺寸。

6.根据权利要求5所述的显示面板，其特征在于，所述第一电连接结构在所述基底的正投影位于所述第二电连接结构在所述基底的正投影内。

7.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路为3T1C结构，所述3T1C结构包括开关晶体管、驱动晶体管以及感测晶体管。

8.根据权利要求1所述的显示面板，其特征在于，所述发光层为有机发光层。

9.根据权利要求8所述的显示面板，其特征在于，所述发光结构与所述像素驱动电路之间设置有滤光层。

10.一种显示面板的制作方法，其特征在于，包括：

在基底上制作像素驱动电路，所述像素驱动电路包括存储电容，所述存储电容包括靠近所述基底的第一透明极板以及远离所述基底的第二透明极板，所述第一透明极板在所述基底的正投影位于所述第二透明极板在所述基底的正投影内；所述第一透明极板与所述第二透明极板采用同一半透光掩膜板形成；

在所述像素驱动电路远离所述基底的一侧形成平坦化层，在所述平坦化层远离所述基底的一侧形成发光结构，所述发光结构在所述基底的正投影与所述存储电容在所述基底的正投影至少部分重叠；

所述发光结构包括第一电极、第二电极以及位于所述第一电极与所述第二电极之间的发光层，所述第一电极比所述第二电极更靠近所述基底，所述第一电极与所述第二透明极板电性连接，并且所述第一电极的形状及位置与所述第二透明极板的形状及位置相同；

遮光层，所述像素驱动电路包括第一极、第二极与有源区，所述第一极与所述第二极电连接至所述有源区，所述第一极还与所述第二透明极板电连接，所述遮光层位于所述有源区靠近所述基底的一侧，且与所述第一极电连接。

11.根据权利要求10所述的显示面板的制作方法，其特征在于，所述发光结构包括依次形成的第一电极、发光层与第二电极；所述第一电极、所述第一透明极板与所述第二透明极板采用同一半透光掩膜板形成。

12.根据权利要求10所述的显示面板的制作方法，其特征在于，所述像素驱动电路还包括晶体管，所述晶体管包括有源层与栅极，所述有源层与所述栅极在远离所述基底的一侧形成有层间介质层，所述层间介质层中形成有开口，所述开口至少暴露所述第一透明极板；所述基底与所述有源层之间依次形成有遮光层与缓冲层，所述层间介质层与缓冲层中形成有第一通孔，所述第一通孔暴露所述遮光层的部分区域；所述开口与所述第一通孔采用同一半透光掩膜板形成。

13.根据权利要求12所述的显示面板的制作方法，其特征在于，所述晶体管包括第一极与第二极，所述第一极为源极与漏极中的一个，所述第二极为源极与漏极中的另一个；所述第一极、所述第二极与所述遮光层采用同一半透光掩膜板形成。

14.根据权利要求13所述的显示面板的制作方法，其特征在于，所述晶体管的第一极与第二极、所述层间介质层、所述第一透明极板在远离所述基底的一侧形成有钝化层，所述钝化层中形成有第二通孔，所述第二通孔暴露所述第一极或所述第二极；所述钝化层在远离所述基底的一侧形成有第二透明极板，所述第二透明极板通过所述第二通孔内的导电材料电连接所述第一极或所述第二极；所述第二透明极板与所述钝化层在远离所述基底的一侧形成有所述平坦化层，所述平坦化层中形成有暴露所述第二透明极板的第三通孔，所述平坦化层在远离所述基底的一侧形成有所述发光结构的第一电极，所述第一电极通过所述第三通孔内的导电材料电连接所述第二透明极板；所述第三通孔与所述第二通孔采用同一半透光掩膜板形成。

15.一种显示装置，其特征在于，包括：权利要求1至9任一项所述的显示面板。

Images