CN111164897A - 广义低密度奇偶校验码 - Google Patents

广义低密度奇偶校验码 Download PDF

Info

Publication number
CN111164897A
CN111164897A CN201780093043.0A CN201780093043A CN111164897A CN 111164897 A CN111164897 A CN 111164897A CN 201780093043 A CN201780093043 A CN 201780093043A CN 111164897 A CN111164897 A CN 111164897A
Authority
CN
China
Prior art keywords
check matrix
columns
parity check
parity
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780093043.0A
Other languages
English (en)
Other versions
CN111164897B (zh
Inventor
瓦西里·斯坦尼斯拉沃维奇·乌萨尤克
尼基塔·安德列维奇·波利扬斯基
伊利娅·维克托洛维奇·沃罗比耶夫
弗拉基米尔·阿纳托利耶维奇·加夫
哲曼·维克托维奇·斯维斯图诺夫
米哈伊尔·谢尔盖耶维奇·卡梅内夫
尤利亚·博里索夫纳·卡梅内瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN111164897A publication Critical patent/CN111164897A/zh
Application granted granted Critical
Publication of CN111164897B publication Critical patent/CN111164897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1174—Parity-check or generator matrices built from sub-matrices representing known block codes such as, e.g. Hamming codes, e.g. generalized LDPC codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1182—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the structure of the parity-check matrix is obtained by reordering of a random parity-check matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供一种确定用于前向纠错信道编码的广义LDPC码的***和方法,所述广义LDPC码具有允许易编码的重复累加码结构。可以选择CORDARO‑WAGNER分量码校验矩阵，其中每一个所选择的CORDORA‑WAGNER分量码校验矩阵具有两行，这两行替换第一奇偶校验矩阵的一行以导出定义广义LDPC码的第二奇偶校验矩阵。

Description

广义低密度奇偶校验码
技术领域
本发明涉及一种用于数字通信***中信道编码的广义低密度奇偶校验(Generalized Low-Density Parity-Check，GLDPC)码。具体地，本发明涉及便于编码的GLDPC码。
背景技术
图1示出了一种可实施本发明元件的通用数字通信***10的框图。***10包括发送侧10a和接收侧10b，发送侧10a包括通用编码器12，接收侧10b包括通用解码器14。发送侧的通用编码器12可输入k比特的信息序列IS1，在通用编码器12执行的编码操作中，r比特的冗余序列添加至该信息序列IS1，从而产生k+r＝n比特的编码后的信息序列IS2，该信息序列IS2可转发至调制器16。
调制器16可将比特序列IS2转换为调制信号向量CH_IN，该调制信号向量CH_IN又通过信道18(例如，无线信道或光信道)发送。由于信道18通常受到噪声干扰，所以信道输出CH_OUT可不同于信道输入CH_IN。
在接收侧10b，信道输出向量CH_OUT可由解调器20处理，解调器20产生与接收的比特序列IS3的比特值有关的可靠值(例如似然、似然比或对数似然比)。通用解码器14可在解码操作中使用接收的比特序列IS3中的冗余来纠正错误并产生解码后的信息序列IS4，该解码后的信息序列IS4是对信息序列IS1的估计。
编码操作和解码操作可由LDPC码控制，该LDPC码对将添加至信息序列IS1的冗余序列进行定义。换而言之，LDPC码提供用于建立码本的规则集，该码本包括所有可能将通过信道18发送的码字。这样就能识别并可能纠正在接收的比特序列IS3中暴露的传输错误，该接收的比特序列IS3不与码本中包括的码字相对应，该码本通过传输所基于的LDPC码建立。
在信道编码的一般公式表达中，LDPC码可采用用于通用编码器12中编码操作的生成矩阵G和用于通用解码器14中解码操作的奇偶校验矩阵H。
对于具有大小为1xk的信息序列IS1、大小为1xn的码字IS2和r＝(n-k)比特的冗余(奇偶校验)序列的LDPC码，生成矩阵G的大小为k·n，奇偶校验矩阵H的大小为r·n＝(n-k)·n。奇偶校验矩阵Hrxn和生成矩阵Gkxn具有正交性，这说明对于任何具有k个线性独立行的生成矩阵Gkxn而言，都存在具有r＝(n-k)个线性独立行的奇偶校验矩阵Hrxn。因此，将生成矩阵Gkxn中的任何一行与奇偶校验矩阵Hrxn的行进行正交，从而满足以下等式：
Figure BDA0002361418880000011
将信息序列IS1和生成矩阵Gkxn相乘，从而可执行编码操作，其中，相乘结果为编码后的输出序列IS2，如下所示：
IS2＝IS1·Gkxn
在接收侧，由于生成矩阵Gkxn和奇偶校验矩阵Hrxn之间存在正交性，所以应满足以下等式：
Figure BDA0002361418880000012
其中，IS3是大小为1xn的接收的信息序列。如果上述等式得以验证，则信息信号估计IS4可能是正确的。
一旦生成奇偶校验矩阵Hrxn，就可获得生成矩阵Gkxn，反之亦然。因此，任何确定奇偶校验矩阵Hrxn的过程可映射至获得生成矩阵Gkxn的等效过程，从而任何于整个说明书和权利要求书中公开的关于确定奇偶校验矩阵Hrxn的过程应理解为涵盖获得生成矩阵Gkxn的等效过程，反之亦然。
为在通用编码器12和通用解码器14中采用LDPC码，可分别为通用编码器12和通用解码器14提供对生成矩阵Gkxn和奇偶校验矩阵Hrxn进行定义的数据/参数。提供的数据/参数可由编码器12或解码器14的一个或多个处理器进行处理，或提供的数据/参数可“映射”至执行涉及的计算的定制硬件，例如一个或多个专用集成电路(application specificintegrated circuits，ASIC)和/或一个或多个现场可编程门阵列(field programmablegate array，FPGA)。此外，用于确定数据/参数的装置可集成在(或连接至)通用编码器12和/或通用解码器14中。
此外，奇偶校验矩阵Hrxn可通过其等效二分图(“Tanner图”)来描述，其中，Tanner图的每个边将多个变量节点(形成二分图的第一集合)中的一个变量节点连接至多个校验节点(形成二分图的第二集合)中的一个校验节点。例如，r行和n列的奇偶校验矩阵Hrxn可由具有r个校验节点和n个变量节点的等效二分图表示，如果奇偶校验矩阵Hrxn中存在对应的“1s”，则二分图在校验节点和变量节点之间具有边(参见R.Tanner，《低复杂度码的递归方法(A Recursive Approach to Low Complexity Codes)》，《IEEE信息论汇刊(IEEETRANSACTIONS IN INFORMATION THEORY)》，第27卷、第5期、第533-547页，1981年9月)。因此，变量节点表示码字比特，校验节点表示奇偶校验等式。
在LDPC码的Tanner图中，任何s度的校验节点可解释为长度为s的单个奇偶校验码，即(s，s-1)线性分组码。因此，为使LDPC码广义化，可用线性分组码代替LDPC码的校验节点，以增强码字之间总的最小距离(参见M.Lentmaier等，《基于汉明分量码的广义低密度奇偶校验码(On Generalized Low-Density Parity-Check Codes based on HammingComponent Codes)》，《IEEE通信快报(IEEE COMMUNICATIONS LETTERS)》，第3卷、第8期、第248-250页，1999年8月)。
虽然已证实上述信道编码的方法(例如，广义LDPC分组码)在各种场景下都能较好地执行，但是更高的数据吞吐量要求更复杂的方案，该方案利用适当的编码/解码资源来实现高数据吞吐量。因此，本发明的目的是提供一种更有效的适用于通用数字通信***10的前向纠错信道编码技术。就此而言，需要说明的是，部分或所有上述特征可形成如下所述的本发明的部分实施方式。
发明内容
本发明的第一方面提供一种确定用于前向纠错信道编码的GLDPC码的***。所述***用于：确定2k个大小为k的奇偶校验矩阵列；对具有n列和k行的第一奇偶校验矩阵的分量进行标记，其中，所述第一奇偶校验矩阵包括所述2k个大小为k的奇偶校验矩阵列；以及选择Cordaro-Wagner分量码校验矩阵，其中，所述选择的Cordaro-Wagner分量码校验矩阵中的每一个具有两行，所述两行替换所述第一奇偶校验矩阵的一行，以得到定义所述广义LDPC码的第二奇偶校验矩阵，其中，所述确定所述2k个大小为k的奇偶校验矩阵列和所述选择所述Cordaro-Wagner分量码校验矩阵限于2k个大小为k的奇偶校验矩阵列和Cordaro-Wagner分量码校验矩阵，从而可对由对应所述2k个大小为k的奇偶校验矩阵列的所述第二奇偶校验矩阵的2k列组成的奇偶校验部分的行和列进行排序，其中所述经排序的行和列形成具有重复累积码结构的奇偶校验部分。
就此而言，需要说明的是，在整个说明书和权利要求书中使用的术语“矩阵”具体指存储在(逻辑)存储器阵列中或具有分配的行和列索引的一组(整数)值。如果不涉及矩阵代数，或如果适当对各个矩阵代数例程进行重新定义，则甚至可以改变或自由选择行和列的概念。然而，整个说明书和权利要求书遵从本领域中常用的数学概念和符号，并且它们应当被理解为包括等价的数学概念和符号。
因此，可限制第一奇偶校验矩阵的奇偶校验部分(即，与冗余序列相对应的第一奇偶校验矩阵的列)的结构，从而可利用以Cordaro-Wagner分量码校验矩阵的行替换第一奇偶校验矩阵的行的附加自由度来实现(可选地，在列置换之后)重复累积码结构(第二奇偶校验矩阵的奇偶校验部分的三角形形式)。
在根据第一方面的***的第一种可能的实施方式中，所述***用于：将所述2k个大小为k的奇偶校验矩阵列的每个条目分割/复制为大小为2的向量，其中，具有非零权重的所述每个大小为2的向量需要相应的非零条目，以确定与所述2k个大小为k的奇偶校验矩阵列相对应的所述第二奇偶校验矩阵的2k列，所述第二奇偶校验矩阵的2k列可进行排序，所述经排序的行和列形成具有重复累积码结构的奇偶校验部分。
因此，可用大小为2的向量替换每一列条目来扩展大小为k的列，从而由第二奇偶校验矩阵的2k个列形成的奇偶校验部分的大小为2k×2k，且呈三角形形式。
在根据第一方面的***的第二种可能的实施方式中，所述***用于基于性能测量，迭代地对所述第一奇偶校验矩阵的n-k个未标记列的分量进行标记。
例如，可迭代地对信息部分的列进行标记，其中，可将不同的标记选项进行比较，且如果一个选项使得由该选项产生的最小循环(与其它选项相比)的代码周长更长和/或外部信息度(extrinsic message degree，EMD)更高，或近似环EMD(approximated cycleEMD，ACE)更高，则可选择该选项。因此，虽然为便于编码，可先将奇偶校验部分进行标记，然后再将奇偶校验部分保持基本静态，但是为获得最佳性能，可将信息部分(即，与奇偶校验比特相对应的列)进行标记。
在根据第一方面的***的第三种可能的实施方式中，所述***用于将用于标记具有非零条目的所述n-k列的不同分量的多个备选方案进行比较；以及选择一个性能评分最高的备选方案。
因此，标记可对应在Tanner图表示中迭代地添加边，例如，渐进边增长算法可用于标记第一奇偶校验矩阵的信息部分。
在根据第一方面的***的第四种可能的实施方式中，如果所述第一奇偶校验矩阵的所述行的相应分量为零，则所述Cordaro-Wagner分量码校验矩阵的列的权重为零。
就此而言，需要说明的是，大小为2的向量可对应Cordaro-Wagner分量码校验矩阵的列，从而第一奇偶校验矩阵可对用于与超校验节点相对应的Cordaro-Wagner分量码编/解码单元的交织器结构进行定义，其中，每个超校验节点表示第二奇偶校验矩阵的Tanner图表示的两个校验节点。
在根据第一方面的***的第五种可能的实施方式中，所述2k个大小为k的奇偶校验矩阵列中的每一个的权重为1或2。
在根据第一方面的***的第六种可能的实施方式中，所述2k个大小为k的奇偶校验矩阵列中的k-1个大小为k的奇偶校验矩阵列的权重为1，且所述2k个大小为k的奇偶校验矩阵列中剩余的大小为k的奇偶校验矩阵列的权重为2。
在根据第一方面的***的第七种可能的实施方式中，所述2k个大小为k的奇偶校验矩阵列是线性独立的。
在根据第一方面的***的第八种可能的实施方式中，选择Cordaro-Wagner分量码校验矩阵包括用Cordaro-Wagner分量码校验矩阵的非零列替换所述第一奇偶校验矩阵的行中的每个非零条目，其中：
·用Cordaro-Wagner分量码校验矩阵替换在与所述2k个奇偶校验矩阵列相对应的分量中恰好具有三个非零条目的行，其中，与所述2k个奇偶校验矩阵列相对应的所述Cordaro-Wagner分量码校验矩阵的所述列是线性独立的；以及
·用Cordaro-Wagner分量码校验矩阵替换在与所述2k个奇偶校验矩阵列相对应的分量中恰好具有四个非零条目的行，其中，与所述2k个奇偶校验矩阵列相对应的所述Cordaro-Wagner分量码校验矩阵的所述列中包括三个线性独立的列。
第五种至第八种可能的实施方式有助于实现重复累积码结构。
本发明的第二方面提供一种确定用于前向纠错信道编码的GLDPC码的方法。所述方法包括：确定2k个大小为k的奇偶校验矩阵列；对具有n列和k行的第一奇偶校验矩阵的分量进行标记，其中，所述第一奇偶校验矩阵包括所述2k个大小为k的奇偶校验矩阵列；以及选择Cordaro-Wagner分量码校验矩阵，其中，所述选择的Cordaro-Wagner分量码校验矩阵中的每一个具有两行，所述两行替换所述第一奇偶校验矩阵的一行，以得到定义所述广义LDPC码的第二奇偶校验矩阵，其中，所述确定所述2k个大小为k的奇偶校验矩阵列和所述选择所述Cordaro-Wagner分量码校验矩阵限于2k个大小为k的奇偶校验矩阵列和Cordaro-Wagner分量码校验矩阵，从而可对由对应所述2k个大小为k的奇偶校验矩阵列的所述第二奇偶校验矩阵的2k列组成的奇偶校验部分的行和列进行排序，其中，所述经排序的行和列形成具有重复累积码结构的奇偶校验部分。
如上所述，该方法限制第一奇偶校验矩阵的奇偶校验部分(即，与冗余序列相对应的第一奇偶校验矩阵的列)的结构，从而可利用以Cordaro-Wagner分量码校验矩阵的行替换第一奇偶校验矩阵的行的附加自由度来实现(可选地，在列置换之后)重复累积码结构(第二奇偶校验矩阵的奇偶校验部分的三角形形式)。
在根据第二方面的方法的第一种可能的实施方式中，所述方法包括：将所述2k个大小为k的奇偶校验矩阵列的每个条目分割/复制为大小为2的向量，其中，具有非零权重的所述每个大小为2的向量需要相应的非零条目，以确定与所述2k个大小为k的奇偶校验矩阵列相对应的所述第二奇偶校验矩阵的2k列，所述第二奇偶校验矩阵的2k列可进行排序，所述经排序的行和列形成具有重复累积码结构的奇偶校验部分。
因此，如上所述，可用大小为2的向量替换每一列条目来扩展大小为k的列，从而由第二奇偶校验矩阵的2k个列形成的奇偶校验部分的大小为2k×2k，且呈三角形形式。
在根据第二方面的方法的第二种可能的实施方式中，所述方法包括基于性能测量，迭代地对所述第一奇偶校验矩阵的n-k个未标记列的分量进行标记。
例如，如上所述，可迭代地对信息部分的列进行标记，其中，可将不同的标记选项进行比较，且如果一个选项使得由该选项产生的最小循环(与其它选项相比)的代码周长更长和/或外部信息度(extrinsic message degree，EMD)更高，或近似环EMD(approximatedcycle EMD，ACE)更高，则可选择该选项。因此，虽然为便于编码，可先将奇偶校验部分进行标记，然后再将奇偶校验部分保持基本静态，但是为获得最佳性能，可将信息部分(即，与奇偶校验比特相对应的列)进行标记。
在根据第二方面的方法的第三种可能的实施方式中，所述方法包括将用于标记具有非零条目的所述n-k列的不同分量的多个备选方案进行比较；以及选择一个性能评分最高的备选方案。
因此，如上所述，标记可对应在Tanner图表示中迭代添加边，例如，渐进边增长算法可用于标记第一奇偶校验矩阵的信息部分。
在根据第二方面的方法的第四种可能的实施方式中，如果所述第一奇偶校验矩阵的所述行的相应分量为零，则所述Cordaro-Wagner分量码校验矩阵的列的权重为零。
如上所述，大小为2的向量可对应Cordaro-Wagner分量码校验矩阵的列，从而第一奇偶校验矩阵可对用于与超校验节点相对应的Cordaro-Wagner分量码编/解码单元的交织器结构进行定义，其中，每个超校验节点表示第二奇偶校验矩阵的Tanner图表示的两个校验节点。
在根据第二方面的方法的第五种可能的实施方式中，所述2k个大小为k的奇偶校验矩阵列中的每一个的权重为1或2。
在根据第二方面的方法的第六种可能的实施方式中，所述2k个大小为k的奇偶校验矩阵列中的k-1个大小为k的奇偶校验矩阵列的权重为1，且所述2k个大小为k的奇偶校验矩阵列中剩余的大小为k的奇偶校验矩阵列的权重为2。
在根据第二方面的方法的第七种可能的实施方式中，所述2k个大小为k的奇偶校验矩阵列是线性独立的。
在根据第二方面的方法的第八种可能的实施方式中，所述选择Cordaro-Wagner分量码校验矩阵包括用Cordaro-Wagner分量码校验矩阵的非零列替换所述第一奇偶校验矩阵的行中的每个非零条目，其中：
·用Cordaro-Wagner分量码校验矩阵替换在与所述2k个奇偶校验矩阵列相对应的分量中恰好具有三个非零条目的行，其中，与所述2k个奇偶校验矩阵列相对应的所述Cordaro-Wagner分量码校验矩阵的所述列是线性独立的；以及
·用Cordaro-Wagner分量码校验矩阵替换在与所述2k个奇偶校验矩阵列相对应的分量中恰好具有四个非零条目的行，其中，与所述2k个奇偶校验矩阵列相对应的所述Cordaro-Wagner分量码校验矩阵的所述列中包括三个线性独立的列。
第五种至第八种可能的实施方式有助于实现重复累积码结构。
如上所述，确定的GLDPC码可用于在如图1所示的***10中进行前向纠错。
附图说明
图1示出了一种可实施本发明元件的通用数字通信***的框图。
图2示出了一种用于确定GLDPC码的过程的流程图。
图3示出了一种第一奇偶校验矩阵的奇偶校验部分的示例性结构。
图4示出了一种第二奇偶校验矩阵的奇偶校验部分的示例性结构。
图5示出了图2所示过程的附加步骤。
具体实施方式
以下描述提供了一种确定用于前向纠错的GLDPC码的过程的非限制性示例。该过程以及涉及使用确定的GLDPC码的过程可通过硬件，软件或硬件和软件的组合来实现。例如，确定GLDPC码的过程可由包括处理器的计算机自动执行，该处理器执行永久存储在机器可读介质上的机器可读指令。此外，涉及使用确定的GLDP码的过程(例如对信息序列IS1进行编码/解码)可由***10自动执行，可根据确定的GLDPC码设计或配置该***10。
如图2所示，该过程可包括确定如图3所示的2k个大小为k的奇偶校验矩阵列的步骤22，图3示出了一种呈阵列形式的第一奇偶校验矩阵30的奇偶校验部分28的示例性结构，其中，黑色正方形表示非零权重的条目(即，‘1s’)，白色正方形表示零权重的条目(即，‘0s’)。奇偶校验部分28包括确定的长度为5的10列。在示例性结构中，奇偶校验部分的列是线性独立的，并且包括一个或两个非零权重的条目。具体的，其中四列具有一个非零权重的条目，剩余的列具有两个非零权重的条目。
在步骤24，用n列和k行对第一奇偶校验矩阵30的分量进行标记，从而继续进行该过程，其中，第一奇偶校验矩阵30包括2k个大小为2k的奇偶校验矩阵列。如图3所示，对该分量进行标记可包括对第一奇偶校验矩阵30的信息部分32的列进行标记。例如，如图5中的步骤34所示，可执行渐进边增长算法对信息部分32进行标记。
在步骤26，可选择Cordaro-Wagner分量码校验矩阵，其中，所述选择的Cordaro-Wagner分量码校验矩阵中的每一个具有两行，所述两行替换所述第一奇偶校验矩阵的一行，以得到定义所述广义LDPC码的第二奇偶校验矩阵。例如，如图5的步骤36所示，将奇偶校验部分28的每个条目分割/复制为大小为2的向量，其中，零权重的条目分割/复制为零向量，而非零权重的条目分割/复制为具有一个或两个非零条目的向量。
如图4所示，可在以下条件下进行替换：可进行排序由第二奇偶校验矩阵中的2k列组成的奇偶校验部分28'的行和列，经排序的行和列形成具有重复累积码结构的奇偶校验部分。例如，可选择LDPC奇偶校验矩阵的奇偶校验部分H2为：
Figure BDA0002361418880000061
从而在用Cordaro-Wagner分量码的行替换第一奇偶校验矩阵的行之后，可得到扩展非规则重复累积(extended irregular repeat-accumulate，EIRA)码。
可从
Figure BDA0002361418880000066
的第一行开始替换，该第一行具有以下条目：
1 0 0 0 0 0 0 1 0 1
用
Figure BDA0002361418880000062
将该些条目替换为大小为2的向量，可得到两行广义EIRA(generalized EIRA，GEIRA)码，其中，该些行具有以下条目：
Figure BDA0002361418880000063
奇偶校验部分
Figure BDA0002361418880000064
的第二行条目为：
1 1 1 0 0 0 0 0 0 0
可用
Figure BDA0002361418880000065
将该第二行替换为GEIRA码的另外两行，其具有条目：
Figure BDA0002361418880000071
奇偶校验部分
Figure BDA0002361418880000072
的第三行条目为：
0 1 0 1 1 0 0 0 0 1
可用
Figure BDA0002361418880000073
将该第三行替换为GEIRA码的另外两行，其具有条目：
Figure BDA0002361418880000074
奇偶校验部分
Figure BDA0002361418880000075
的第四行条目为：
0 0 0 1 0 1 1 0 0 0
可用
Figure BDA0002361418880000076
将该第四行替换为GEIRA码的另外两行，其具有条目：
Figure BDA0002361418880000077
奇偶校验部分
Figure BDA0002361418880000078
的第五行条目为：
0 0 0 0 0 1 0 1 1 0
可用
Figure BDA0002361418880000079
将该第五行替换为GEIRA码的另外两行，其具有条目：
Figure BDA00023614188800000710
因此，第二奇偶校验矩阵的奇偶校验部分可为：
Figure BDA00023614188800000711
按照以下方式对列进行重新排序：
Figure BDA00023614188800000712
按照以下方式对行进行重新排序：
Figure BDA00023614188800000713
随后可得到EIRA结构：
Figure BDA0002361418880000081
就此而言，需要说明的是，尽管该过程是以5x10大小的具体示例进行描述的，但是可以类似方式生成其它大小的代码：
Figure BDA0002361418880000082
在此之前：
a.在具有三个非零条目的奇偶校验部分的行中，该些非零条目可分别由
Figure BDA0002361418880000083
和
Figure BDA0002361418880000084
进行替换。
b.在具有四个非零条目的奇偶校验部分的行中，该些非零条目可分别由
Figure BDA0002361418880000085
和
Figure BDA0002361418880000086
进行替换。
c.按照以下方式对列和行进行重新排序：
Figure BDA0002361418880000087
其中，
Figure BDA0002361418880000088
且
Figure BDA0002361418880000089
以及
Figure BDA00023614188800000810
其中，
Figure BDA00023614188800000811
一旦得到了EIRA结构，可参考US 7,627,801 B2或EP 1,816,750 A1中的描述进行编码。
此外，可参考EP 1,816,750 A1中的描述来进行解码。

Claims (15)

1.一种确定用于前向纠错信道编码的广义LDPC码的***，其特征在于，所述***用于：
确定2k个大小为k的奇偶校验矩阵列；
对具有n列和k行的第一奇偶校验矩阵的分量进行标记，其中，所述第一奇偶校验矩阵包括所述2k个大小为k的奇偶校验矩阵列；以及
选择Cordaro-Wagner分量码校验矩阵，其中，所述选择的Cordaro-Wagner分量码校验矩阵中的每一个具有两行，所述两行替换所述第一奇偶校验矩阵的一行，以得到定义所述广义LDPC码的第二奇偶校验矩阵，
其中，所述确定所述2k个大小为k的奇偶校验矩阵列和所述选择所述Cordaro-Wagner分量码校验矩阵限于2k个大小为k的奇偶校验矩阵列和Cordaro-Wagner分量码校验矩阵，从而可对由对应所述2k个大小为k的奇偶校验矩阵列的所述第二奇偶校验矩阵的2k列组成的奇偶校验部分的行和列进行排序，其中，所述经排序的行和列形成具有重复累积码结构的奇偶校验部分。
2.根据权利要求2所述的***，其特征在于，所述***用于：
将所述2k个大小为k的奇偶校验矩阵列的每个条目分割/复制为大小为2的向量，其中，具有非零权重的所述每个大小为2的向量需要相应的非零条目，以确定与所述2k个大小为k的奇偶校验矩阵列相对应的所述第二奇偶校验矩阵的2k列，所述第二奇偶校验矩阵的2k列可进行排序，所述经排序的行和列形成具有重复累积码结构的奇偶校验部分。
3.根据权利要求1或2所述的***，其特征在于，所述***用于：
基于性能测量，迭代地对所述第一奇偶校验矩阵的n–k个未标记列的分量进行标记。
4.根据权利要求1-3中任一项所述的***，其特征在于，所述***用于：
将用于标记具有非零条目的所述n–k列的不同分量的多个备选方案进行比较；以及
选择一个性能评分最高的备选方案。
5.根据权利要求1-4中任一项所述的***，其特征在于，如果所述第一奇偶校验矩阵的所述行的相应分量为零，则所述Cordaro-Wagner分量码校验矩阵的列的权重为零。
6.根据权利要求1-5中任一项所述的***，其特征在于，所述2k个大小为k的奇偶校验矩阵列中的每一个的权重为1或2。
7.根据权利要求6所述的***，其特征在于，所述2k个大小为k的奇偶校验矩阵列中的k-1个大小为k的奇偶校验矩阵列的权重为1，且所述2k个大小为k的奇偶校验矩阵列中剩余的大小为k的奇偶校验矩阵列的权重为2。
8.根据权利要求1-7中任一项所述的***，其特征在于，所述2k个大小为k的奇偶校验矩阵列是线性独立的。
9.根据权利要求1-8中任一项所述的***，其特征在于，选择Cordaro-Wagner分量码校验矩阵包括用Cordaro-Wagner分量码校验矩阵的非零列替换所述第一奇偶校验矩阵的行中的每个非零条目，其中：
用具有与所述2k个奇偶校验矩阵列相对应的列的Cordaro-Wagner分量码校验矩阵替换在与所述2k个奇偶校验矩阵列相对应的分量中恰好具有三个非零条目的行，其中，所述列是线性独立的；以及
用具有与所述2k个奇偶校验矩阵列相对应的列的Cordaro-Wagner分量码校验矩阵替换在与所述2k个奇偶校验矩阵列相对应的分量中恰好具有四个非零条目的行，其中，在所述列中，有三列是线性独立的。
10.一种确定用于前向纠错信道编码的广义LDPC码的方法，其特征在于，所述方法包括：
确定2k个大小为k的奇偶校验矩阵列；
对具有n列和k行的第一奇偶校验矩阵的分量进行标记，其中，所述第一奇偶校验矩阵包括所述2k个大小为k的奇偶校验矩阵列；以及
选择Cordaro-Wagner分量码校验矩阵，其中，所述选择的Cordaro-Wagner分量码校验矩阵中的每一个具有两行，所述两行替换所述第一奇偶校验矩阵的一行，以得到定义所述广义LDPC码的第二奇偶校验矩阵，
其中，所述确定所述2k个大小为k的奇偶校验矩阵列和所述选择所述Cordaro-Wagner分量码校验矩阵限于2k个大小为k的奇偶校验矩阵列和Cordaro-Wagner分量码校验矩阵，从而可对由对应所述2k个大小为k的奇偶校验矩阵列的所述第二奇偶校验矩阵的2k列组成的奇偶校验部分的行和列进行排序，其中，所述经排序的行和列形成具有重复累积码结构的奇偶校验部分。
11.根据权利要求10所述的方法，其特征在于，所述方法包括：
将所述2k个大小为k的奇偶校验矩阵列的每个条目分割/复制为大小为2的向量，其中，具有非零权重的每个大小为2的向量需要相应的非零条目，以确定与所述2k个大小为k的奇偶校验矩阵列相对应的所述第二奇偶校验矩阵的所述2k列，所述第二奇偶校验矩阵的2k列可进行排序，所述经排序的行和列形成具有重复累积码结构的奇偶校验部分。
12.根据权利要求10或11所述的方法，其特征在于，所述方法包括：
基于性能测量，迭代地对所述第一奇偶校验矩阵的n–k个未标记列的分量进行标记。
13.根据权利要求10-12中任一项所述的方法，其特征在于，包括：
将用于标记具有非零条目的所述n–k列的不同分量的多个备选方案进行比较；以及
选择一个性能评分最高的备选方案。
根据权利要求10-13中任一项所述的方法，其特征在于，如果所述第一奇偶校验矩阵的所述行的相应分量为零，则所述Cordaro-Wagner分量码校验矩阵的列的权重为零，和/或
所述2k个大小为k的奇偶校验矩阵列中的每一个的权重为1或2；和/或
所述2k个大小为k的奇偶校验矩阵列是线性独立的。
14.根据权利要求10-13中任一项的方法，其中，如果第一奇偶校验矩阵的行的相应分量为0，和/或尺寸为k的2k个奇偶校验矩阵列中的每一个具有权重1或2，和/或尺寸为k的2k个奇偶校验矩阵列是线性独立的，则Cordaro-Wagner分量码校验矩阵的列具有零权重。
15.根据权利要求10-14中任一项的方法，其中选择Cordaro-Wagner分量码校验矩阵包括用Cordaro-Wagner分量码校验矩阵的非零列替换第一奇偶校验矩阵的行中的每个非零条目，其中：
在对应于2K个奇偶校验矩阵列的分量中具有正好三个非零条目的行被具有对应于2K个奇偶校验矩阵列的列的Cordaro-Wagner分量码校验矩阵代替，其中所述列是线性独立的；
并且在对应于2K个奇偶校验矩阵列的分量中具有正好四个非零条目的行被具有对应于2K个奇偶校验矩阵列的列的Cordaro-Wagner分量码校验矩阵代替，其中所述列中的三个列是线性独立的。
CN201780093043.0A 2017-07-13 2017-07-13 广义低密度奇偶校验码 Active CN111164897B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU2017/000522 WO2019013663A1 (en) 2017-07-13 2017-07-13 GENERAL LOW DENSITY PARITY CHECK CODES (GLDPC)

Publications (2)

Publication Number Publication Date
CN111164897A true CN111164897A (zh) 2020-05-15
CN111164897B CN111164897B (zh) 2022-04-05

Family

ID=59772679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780093043.0A Active CN111164897B (zh) 2017-07-13 2017-07-13 广义低密度奇偶校验码

Country Status (4)

Country Link
US (1) US11075651B2 (zh)
EP (1) EP3652863B1 (zh)
CN (1) CN111164897B (zh)
WO (1) WO2019013663A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022099708A1 (en) * 2020-11-16 2022-05-19 Huawei Technologies Co., Ltd. Efficient decoding of gldpc codes

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11438015B2 (en) * 2020-07-10 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Two-level error correcting code with sharing of check-bits
US11711099B1 (en) * 2022-03-23 2023-07-25 Samsung Electronics Co., Ltd. Low gate-count encoding algorithm and hardware of flexible rate GLDPC ECC

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499731A (zh) * 2002-10-26 2004-05-26 三星电子株式会社 低密度奇偶校验码解码装置和方法
US20110219286A1 (en) * 2008-11-07 2011-09-08 Norifumi Kamiya Decoding device, data communication apparatus having the decoder device, and data memory
CN102891686A (zh) * 2012-09-20 2013-01-23 中国科学院上海微***与信息技术研究所 一种非规则准循环低密度奇偶校验码构造方法
CN104868926A (zh) * 2015-04-27 2015-08-26 北京理工大学 一种ldpc码型的构造方法及***

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116710B1 (en) 2000-05-18 2006-10-03 California Institute Of Technology Serial concatenation of interleaved convolutional codes forming turbo-like codes
US6961888B2 (en) 2002-08-20 2005-11-01 Flarion Technologies, Inc. Methods and apparatus for encoding LDPC codes
EP1816750A1 (en) 2006-02-02 2007-08-08 Siemens Aktiengesellschaft Encoding and decoding of extended irregular repeat-accumulate (eIRA) codes
CN102612806B (zh) * 2009-11-17 2015-01-28 三菱电机株式会社 纠错编码方法和装置以及使用了它们的通信***

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499731A (zh) * 2002-10-26 2004-05-26 三星电子株式会社 低密度奇偶校验码解码装置和方法
US20110219286A1 (en) * 2008-11-07 2011-09-08 Norifumi Kamiya Decoding device, data communication apparatus having the decoder device, and data memory
CN102891686A (zh) * 2012-09-20 2013-01-23 中国科学院上海微***与信息技术研究所 一种非规则准循环低密度奇偶校验码构造方法
CN104868926A (zh) * 2015-04-27 2015-08-26 北京理工大学 一种ldpc码型的构造方法及***

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. CORDARO等: "Optimum(n,2)codes for small values of channel error probability (Corresp.)", 《IEEE TRANSACTIONS ON INFORMATION THEORY》 *
T. XIE等: "Design of Efficiently-Encodable Generalized LDPC Codes", 《2010 IEEE INTERNATIONAL CONFERENCE ON COMMUNICATIONS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022099708A1 (en) * 2020-11-16 2022-05-19 Huawei Technologies Co., Ltd. Efficient decoding of gldpc codes

Also Published As

Publication number Publication date
EP3652863B1 (en) 2023-09-06
WO2019013663A1 (en) 2019-01-17
CN111164897B (zh) 2022-04-05
EP3652863A1 (en) 2020-05-20
US20200153457A1 (en) 2020-05-14
US11075651B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
CN111628785B (zh) 使用硬选取硬译码模式下的译码器产生软信息的方法
JP4062435B2 (ja) 誤り訂正符号復号装置
JP3893383B2 (ja) Ｌｄｐｃ符号用検査行列生成方法および検査行列生成装置
CN110546888B (zh) 采用极化码进行传输和接收的方法和装置
EP1909395A1 (en) Communication apparatus and decoding method
KR20080033381A (ko) 검사 행렬 생성 방법, 부호화 방법, 복호 방법, 통신 장치,통신 시스템, 부호화기 및 복호기
JP2008514106A (ja) Ｌｄｐｃコードを用いた符号化及び復号化方法
EP1798861A1 (en) LDPC encoding through decoding algorithm
US8468438B2 (en) Method and apparatus for elementary updating a check node during decoding of a block encoded with a non-binary LDPC code
CN111164897B (zh) 广义低密度奇偶校验码
JP2009515420A (ja) データを復号化及び符号化するための装置及び方法
US8190977B2 (en) Decoder of error correction codes
JP6472790B2 (ja) 共通ハードウェアリソースを共用する、異なる低密度パリティ検査（ｌｄｐｃ）符号のための低密度パリティ検査の符号化
CN102301603A (zh) 使用ldpc准循环码进行编码和解码
US20140122979A1 (en) Hardware Architecture and Implementation of Low Power Layered Multi-Level LDPC Decoder
JP5523064B2 (ja) 復号装置及び方法
JP4353204B2 (ja) 第１順位推定装置、復号装置、第１順位推定プログラムおよび復号プログラム
Heloir et al. Stochastic chase decoder for reed-solomon codes
US9189321B2 (en) Error correction encoding method, decoding method and associated devices
JP4341646B2 (ja) 復号装置
JP4766013B2 (ja) 復号器、受信装置及び符号化データの復号方法
WO2019234923A1 (ja) 送信装置、受信装置および符号化方法
JP2009135735A (ja) 復号器、受信装置及び符号化データの復号方法
JP4728381B2 (ja) 復号装置
JP4341643B2 (ja) 復号装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant