CN111162041A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN111162041A
CN111162041A CN202010021877.4A CN202010021877A CN111162041A CN 111162041 A CN111162041 A CN 111162041A CN 202010021877 A CN202010021877 A CN 202010021877A CN 111162041 A CN111162041 A CN 111162041A
Authority
CN
China
Prior art keywords
layer
conductive contact
substrate
opening
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010021877.4A
Other languages
English (en)
Inventor
严孟
胡思平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010021877.4A priority Critical patent/CN111162041A/zh
Publication of CN111162041A publication Critical patent/CN111162041A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体结构及其形成方法，所述半导体结构包括：第一基底，所述第一基底包括第一连接层以及覆盖所述第一连接层的第一钝化层；覆盖所述第一钝化层表面的介质层；贯穿所述介质层至所述第一连接层表面的导电接触部，所述导电接触部顶部高于所述介质层表面；第二基底，所述第二基底包括第二连接层以及覆盖所述第二连接层的第二钝化层，所述第二钝化层内具有暴露所述第二连接层至少部分表面的第二开口，所述第二开口位置与所述导电接触部在第一基底内的位置对应；所述第一基底与所述第二基底键合连接，所述导电接触部顶部嵌入所述第二开口内，与所述第二连接层连接。所述半导体结构的形成过程简单，成本较低。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路的不断发展，芯片的集成度越来越高。通过晶圆的堆叠键合，在三维尺度上构建集成电路，是提高集成度的一个重要方法。例如在3D NAND闪存结构中，包括存储阵列结构以及位于存储阵列结构上方的CMOS电路结构，所述存储阵列结构和CMOS电路结构通常分别形成于两个不同的晶圆上，然后通过混合键合方式，将CMOS电路晶圆键合到存储整列结构上方。存储阵列结构的金属第一开口(VIA)与CMOS电路结构中的金属第一开口(VIA)键合连接。
目前的混合键合技术通常采用VIA-VIA键合，在被键合的两片晶圆完成自身的制程之后，需要在晶圆上制造出用于键合连接的金属第一开口，增加了成本以及出货时间。金属第一开口制造过程中，需要通过化学机械研磨工艺(CMP)进行平坦化处理，所述金属第一开口在CMP过程中容易出现均一性较差的问题，而混合键合过程中，需要的金属第一开口数量巨大，很难对每个金属第一开口都进行测试，容易出现缺陷，影响产品良率。
如何减低晶圆混合键合的工艺成本，是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种半导体结构及其形成方法，进一步降低混合键合的工艺成本。
本发明提供一种半导体结构的形成方法，包括：提供第一基底，所述第一基底包括第一连接层以及覆盖所述第一连接层的第一钝化层；在所述第一钝化层表面形成介质层以及贯穿所述介质层和所述第一钝化层与所述第一连接层连接的导电接触部，所述导电接触部的顶部高于所述介质层表面；提供第二基底，所述第二基底包括第二连接层以及覆盖所述第二连接层的第二钝化层；刻蚀所述第二钝化层，形成至少暴露部分第二连接层表面的第二开口，所述第二开口位置与所述导电接触部在第一基底内的位置对应；
将所述第一基底与所述第二基底进行键合，包括：将所述第一基底上的导电接触部顶部嵌入所述第二开口内，与所述第二连接层键合连接。
可选的，形成所述导电接触部的方法包括：刻蚀所述介质层、第一钝化层至所述第一连接层表面，形成第一开口；形成填充满所述第一开口，且覆盖所述介质层表面的导电层；去除所述第一开口周围的介质层表面的导电层，形成填充满所述第一开口且顶部高于所述介质层表面的导电接触部。
可选的，通过刻蚀工艺去除所述第一开口周围的介质层表面的导电层。
可选的，通过化学机械研磨工艺对所述导电层进行研磨，形成所述导电接触部。
可选的，所述导电接触部的顶部呈弧形凸起。
可选的，所述化学机械研磨工艺采用的研磨液对所述介质层的研磨速率大于对所述导电层的研磨速率。
可选的，将所述第一基底与所述第二基底进行键合的方法还包括：将所述第一基底上的导电接触部顶部嵌入所述第二开口后，进行热处理，形成热处理结合界面。
可选的，所述导电接触部的材料包括Al、Cu或W中至少一种。
可选的，所述第一基底上的导电接触部顶部嵌入所述第二开口后，所述第二开口的至少部分边缘与所述导电接触部之间具有间隙。
本发明的技术方案还提供一种半导体结构，包括：第一基底，所述第一基底包括第一连接层以及覆盖所述第一连接层的第一钝化层；覆盖所述第一钝化层表面的介质层；贯穿所述介质层至所述第一连接层表面的导电接触部，所述导电接触部顶部高于所述介质层表面；第二基底，所述第二基底包括第二连接层以及覆盖所述第二连接层的第二钝化层，所述第二钝化层内具有暴露所述第二连接层至少部分表面的第二开口，所述第二开口位置与所述导电接触部在第一基底内的位置对应；所述第一基底与所述第二基底键合连接，所述导电接触部顶部嵌入所述第二开口内，与所述第二连接层连接。
可选的，所述导电接触部顶部平坦。
可选的，所述导电接触部顶部呈弧形凸起。
可选的，所述导电接触部与所述第二连接层之间具有一热处理结合界面。
可选的，所述导电接触部的材料包括Al、Cu或W中至少一种。
可选的，所述第二开口的至少部分边缘与所述导电接触部之间具有间隙。
本发明的半导体结构的形成方法中，仅需要在一片基底上形成用于键合连接的导电接触部，结构简单，降低工艺难度，从而可以减少工艺成本；且键合后两片基底之间的电连接路径较短，可以降低电阻，提高两片基底之间的电信号传输效率。
进一步的，仅需要2～3道光罩来完成基底键合前的连接结构的形成过程，从而降低工艺成本，缩短处理时间。
附图说明
图1为本发明一具体实施方式的键合前晶圆的结构示意图；
图2至图8为本发明一具体实施方式的半导体结构的形成过程的结构示意图；
图9至图11为本发明一具体实施方式的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术中的金属第一开口形成过程中，通过CMP进行平坦化，容易出现不均一性，影响键合连接的可靠性。
发明人研究发现，由于在晶圆混合键合过程中，VIA-VIA键合区域的面积与整片晶圆相比，面积较小，金属第一开口在整片晶圆上的分布不均匀，导致CMP过程中不均匀，容易在金属第一开口上造成蝶形凹陷。
为了解决上述问题，一种方案是在晶圆内形成如图1结构的金属第一开口结构，包括连接导电层101的底部连接部102以及位于所述底部连接部102上方的顶部连接部103。所述顶部连接部103不仅形成于底部连接部102上方，在其他区域也形成所述顶部连接部103，以提高晶圆表面导电层的分布均匀性，从而改善CMP过程的不均匀性。但是在这个过程中，需要分别通过两道不同的光罩来分别定义所述底部连接部102和顶部连接线103、的位置与尺寸。在整个键合过程中，需要分别在两片晶圆内形成如图1所示的金属第一开口结构，一共需要4道光罩及光刻步骤，工艺成本高，且耗费时间较长。为了能够提高键合连接的可靠性同时，降低成本，发明人提出了一种新的半导体结构及其形成方法。
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
请参考图2，提供第一基底200，所述第一基底包括第一连接层210以及覆盖所述第一连接层210的第一钝化层220。
所述第一基底200包括形成有半导体器件的晶圆，具体的，包括衬底201及形成于所述衬底表面的钝化层220。所述衬底201可以包括半导体层及形成于半导体层表面的介质层。所述第一连接层210形成于所述介质层表面内，为顶层导电层。所述衬底内还形成有半导体器件，以及连接所述半导体器件和所述第一连接层210的金属互连结构。所述衬底201表面形成有所述第一钝化层220，用于保护所述第一连接层210。所述第一钝化层220的材料可以为氧化硅、氮化硅、氮氧化硅或者碳氧化硅等绝缘介质层，保护所述第一连接层不受损伤，还可以减少第一连接层材料在衬底201表面的迁移，以及作为刻蚀阻挡层。
请参考图3，在所述第一钝化层220表面形成介质层230；刻蚀所述介质层230至所述第一连接层210表面，形成第一开口240。
可以通过沉积工艺形成所述介质层230，所述介质层230的材料可以为氧化硅、氮氧化硅、氮氧化硅、碳氧化硅等绝缘介质材料中的至少一种，可以为单层材料层结构，也可以为包括多层材料层的复合结构。
通过光刻、刻蚀工艺，刻蚀所述介质层230，形成所述第一开口240。具体的，所述第一开口240的形成方法包括：在所述第一钝化层220表面形成掩膜层及覆盖所述掩膜层表面的光刻胶层；采用一光罩，对所述光刻胶层进行曝光显影，形成图形化光刻胶层；以所述光刻胶层为掩膜，刻蚀所述掩膜层，形成图形化掩膜层；以所述图形化掩膜层为掩膜，刻蚀所述介质层，至所述第一钝化层220后，进一步过刻蚀所述第一钝化层220，暴露出所述第一连接层210的至少部分表面，形成所述第一开口240。
如图3所示，该具体实施方式中，所述第一开口240具有倾斜侧壁，顶部宽度大于底部宽度，在其他具体实施方式中，所述第一开口240还可以具有其他形貌，在此不作限定。所述第一开口240可以为孔状，也可以为长条状的凹槽。
请参考图4，形成填充满所述第一开口240，且覆盖所述介质层230表面的导电层250。
所述导电层250的材料可以为金属材料，例如Cu、Al或W等导电材料中的至少一种。为了提高导电效果，较佳的，所述导电层250的材料为Cu或Al。在其他具体实施方式中，所述导电层250还可以为其他导电材料。
可以采用化学气相沉积工艺或物理气相沉积工艺形成所述导电层250，使得所述导电层250填充满所述第一开口240，并且覆盖整个介质层230的表面。
可以在所述介质层230表面沉积较厚的导电层250，然后通过平坦化工艺，例如化学机械研磨(CMP)或回刻蚀工艺，使得所述导电层250表面平坦。在其他具体实施方式中，也可以在沉积工艺形成所述导电层250表面后，不对所述导电层250表面进行处理。
请参考图5，去除所述第一开口240周围的介质层230表面的导电层250(请参考图4)，形成填充满所述第一开口240且顶部高于所述介质层230表面的导电接触部260。
可以通过刻蚀工艺去除所述第一开口240周围的介质层230表面的导电层260。具体的，在所述导电层250表面形成图形化掩膜层261，所述图形化掩膜层覆盖所述第一开口240所在区域，暴露出所述第一开口240周围的介质层230表面的导电层250；以所述图形化掩膜层261为掩膜，采用干法刻蚀工艺，刻蚀所述导电层250，直至暴露出所述介质层230的表面，形成所述导电接触部260。
为了降低刻蚀难度，该具体实施方式中，所述导电层250的材料为Al，采用反应离子刻蚀工艺，刻蚀所述导电层250。具体的，所述反应离子刻蚀工艺可以采用刻蚀气体可以主要包括Cl2或者其他含Cl的气体，例如BCl3等，对于Al有较高的刻蚀速率。
所述图形化掩膜层261可以通过对掩膜层进行光刻、刻蚀处理形成。在形成所述导电接触部260之后，去除所述图形化掩膜层261。
上述步骤中，通过两步光刻、刻蚀工艺形成所述导电接触部260，所述导电接触部260的顶部高于所述介质层230的表面，无需进行化学机械掩膜(CMP)处理以使得所述导电接触部260与所述介质层230表面齐平，从而可以避免由于导电接触部260分布不均匀导致的CMP不均匀性问题。
请参考图6，提供第二基底300，所述第二基底300包括第二连接层310以及覆盖所述第二连接层310的第二钝化层320。
所述第二基底300包括形成有半导体器件的晶圆，具体的，包括衬底301及形成于所述衬底表面的钝化层320。所述衬底301可以包括半导体层及形成于半导体层表面的介质层。所述第二连接层310形成于所述介质层表面内，为顶层导电层。所述衬底内还形成有半导体器件，以及连接所述半导体器件和所述第二连接层310的金属互连结构。所述衬底301表面形成有所述第二钝化层320，用于保护所述第二连接层310。所述第二钝化层320的材料可以为氧化硅、氮化硅、氮氧化硅或者碳氧化硅等绝缘介质层，保护所述第二连接层310不受损伤，还可以减少第一连接层310材料在衬底301表面的迁移，以及作为刻蚀阻挡层。
请参考图7，刻蚀所述第二钝化层320至所述第二连接层310表面，形成第二开口330，所述第二开口330位置与所述导电接触部260(请参考图5)在第一基底200内的位置对应。
所述第二开口330的形状和尺寸与所述导电接触部260的形状和尺寸对应。该具体实施方式中，所述导电接触部260为柱状，所述第二开口330为孔状。在其他具体实施方式中，所述导电接触部260为长条状，所述第二开口330为凹槽。所述第二开口330的尺寸可以略大于所述导电接触部260的顶部尺寸，以使得所述第一基底200和所述第二基底300进行对准键合时，有一定的对齐容忍度。
所述第二开口330的形成方法包括：在所述第二钝化层320表面形成光刻胶层，采用一光罩对所述光刻胶层进行曝光显影，形成图形化光刻胶层；以所述图形化光刻胶层为掩膜，对所述第二钝化层320进行刻蚀，直至暴露出所述第二连接层310的表面，形成上所述第二开口330。
上述具体实施方式中，只需要通过一道光罩、一次光刻工艺，就能够完整第二基底300键合前的工艺制程，可以节约工艺步骤，降低成本。
在其他具体实施方式中，在所述第一基底200的导电接触部260图形与所述第二开口330图形完全对称的情况下，还可以采用形成所述导电接触部260的
请参考图8，将所述第一基底200与所述第二基底300进行键合，包括：将所述第一基底200上的导电接触部260顶部嵌入所述第二开口330内，与所述第二连接层310键合连接。
将所述第一基底200形成有所述导电接触部260的一侧朝向所述第二基底300的形成有第二开口300的表面，对准后，将第一基底200与第二基底300进行贴合，使得所述导电接触部260顶部凸出于所述介质层230的部分嵌入所述开口330内，使得所述介质层230表面与所述第二钝化层320表面贴合。
所述导电接触部260高出于所述介质层230的高度可以根据所述第二钝化层320的厚度进行调整，与所述第二钝化层320的高度一致。
该具体实施方式中，所述第一基底200上的导电接触260顶部嵌入所述第二开口330后，所述第二开口330的至少部分边缘与所述导电接触部260之间具有间隙。在一些具体实施方式中，所述导电接触部260凸出于所述介质层230的高度略大于所述第二钝化层320的高度，在所述第一基底200和第二基底300键合过程中，可以对所述第一基底200和第二基底300施加相对的压力，所述导电接触部260受到压力，向所述间隙处延展，厚度下降，使得所述介质层230与所述第二钝化层320依旧能够紧密贴合，且所述导电接触部260与所述第二连接层310之间的连接更为可靠。
在其他具体实施方式中，将所述第一基底200与所述第二基底300进行键合的方法还包括：将所述第一基底200上的导电接触部260顶部嵌入所述第二开口330后，进行热处理，形成热处理结合界面。所述热处理的温度以不影响所述第一基底200和第二基底300内的半导体器件的性能为宜，较佳的，所述热处理的温度可以为200℃～400℃。热处理过程中，所述导电接触部260和所述第二连接层310的原子发生相对扩散，在所述导电接触部260和所述第二连接层310的界面上发生融合，形成热处理结合界面，在所述热处理结合界面上，所述导电接触部260与所述第二连接层310的材料之间至少存在原子间作用力，从而提高所述导电接触部260与所述第二连接层310之间的连接强度，并且可以降低两者之间的电阻。
上述具体实施方式的半导体结构的形成方法，仅需要通过三次光刻以及相应的刻蚀工艺，就能够形成第一基底和第二基底键合时需要的导电结构，工艺步骤减少，可以降低工艺成本，并且可以避免化学机械研磨工艺导致的不均匀性，提高第一基底与第二基底之间键合后电连接的可靠性。
请参考图9至图10，为本发明另一具体实施方式的半导体结构的形成过程的结构示意图。
请参考图9，基于上述具体方式中，形成图4所示的结构后，通过化学机械研磨工艺对所述导电层250进行研磨，形成所述导电接触部400。
具体的，所述化学机械研磨工艺采用的研磨液对所述介质层230的研磨速率大于对所述导电层250的研磨速率。在进行研磨过程中，首先对所述导电层250进行整体研磨，至暴露出所述介质层230的表面之后，由于选择的研磨液对所述介质层230的研磨速率比对所述导电层250的研磨速率更高，因此介质层230的厚度会更快的下降，使得形成于所述第一开口240内的导电层240逐渐高于所述介质层230的表面，形成导电接触部400。该具体实施方式中，由于研磨过程中，在所述导电接触部400会聚集更多的研磨液，研磨速率相对中心区域会大一些，因此，所述导电接触部400的顶部呈弧形凸起。
通过控制所述化学机械研磨工艺中对介质层230以及所述导电层250的研磨速率差以及研磨时间，来调整所述导电接触部400与所述介质层230的高度差。
为了便于通过化学机械研磨工艺形成所述导电接触部400，可以采用易于进行化学机械研磨的导电材料作为所述导电接触部400的材料。该具体实施方式中，所述导电接触部400的材料为Cu，所述化学机械研磨过程中，可以采用SiO2、Al2O3为基础配方的对Cu有较快研磨速率的研磨液。
请参考图9，将所述第一基底200与所述第二基底300(请参考图7)进行键合，包括：将所述第一基底200上的导电接触部400顶部嵌入所述第二基底300的第二开口330内，与所述第二连接层310键合连接。
该具体实施方式中，所述第二开口330的尺寸和位置与所述导电接触部400的尺寸和位置对应。
请参考图10，将所述第一基底200上的导电接触部400顶部嵌入所述第二开口500后，进行热处理，形成热处理结合界面。
由于所述导电接触部400的顶部为弧形凸起，直接与所述第二连接层310连接的接触面积较小，两者连接电阻较大。该具体实施方式中，为了进一步提高所述导电接触部400与所述第二连接层310之间的连接强度和降低连接电阻，还进行热处理，形成热处理结合界面。
所述热处理的温度以不影响所述第一基底200和第二基底300内的半导体器件的性能为宜，较佳的，所述热处理的温度可以为200℃～400℃。热处理过程中，所述导电接触部400材料的原子发生迁移，使得弧形凸起逐渐平坦化，且导电接触部400和所述第二连接层310的原子发生相对扩散，在所述导电接触部400和所述第二连接层310的界面上发生融合，形成热处理结合界面，在所述热处理结合界面上，所述热处理后的导电接触部400a与所述第二连接层310接触面积进一步增大，且材料之间至少存在原子间作用力，从而提高所述导电接触部400a与所述第二连接层310之间的连接强度，并且可以降低两者之间的电阻。
在一些具体实施方式中，可以使得所述导电接触部400与所述介质层230之间的高度差适当大于所述第二钝化层320的厚度，并且在后续进行热处理的过程中，还可以对所述第一基底200和第二基底300施加相对的压力，使得所述导电接触部400表面能够与所述第二连接层310表面充分接触连接，填充满所述第二开口330。
该具体实施方式中，在进行键合前，仅需要通过一次光刻及对应的刻蚀工艺就能够完成对第一基底表面的连接结构的工艺制程，减少了光刻次数，从而可以进一步降低工艺成本。并且，由于在通过化学机械研磨工艺形成所述导电接触部400的过程中，对研磨的均匀性要求较低，因此可以降低研磨工艺的要求，研磨过程的控制更加简单。
上述具体实施方式的半导体结构的形成方法中，仅需要2～3道光罩来完成基底键合前的连接结构的形成过程，从而降低工艺成本，缩短处理时间。并且，仅需要在其中一片基底上额外形成用于键合连接的导电接触部，且所述导电接触部仅需一次光刻形成，结构简单，降低工艺难度，并且键合后两片基底之间的电连接路径较短，可以降低电阻，提高两片基底之间的电信号传输效率。
本发明的具体实施方式还提供一种采用上述具体实施方式形成的半导体结构。
请参考图8，为本发明一具体实施方式的半导体结构的结构示意图。
该具体实施方式中，所述半导体结构包括：第一基底200，所述第一基底200包括第一连接层210以及覆盖所述第一连接层200的第一钝化层220；覆盖所述第一钝化层220表面的介质层230；贯穿所述介质层230至所述第一连接层210表面的导电接触部260，所述导电接触部260顶部高于所述介质层230表面；第二基底300，所述第二基底300包括第二连接层310以及覆盖所述第二连接层310的第二钝化层320，所述第二钝化层320内具有暴露所述第二连接层310至少部分表面的第二开口330，所述第二开口330位置与所述导电接触部260在第一基底200内的位置对应；所述第一基底200与所述第二基底300键合连接，所述导电接触部200顶部嵌入所述第二开口300内，与所述第二连接层310连接。
所述导电接触部260的材料包括Al、Cu或W等导电材料中的至少一种。该具体实施方式中，所述导电接触部260凸出于所述介质层230的部分通过刻蚀工艺形成，具有平坦的顶部。所述导电接触部260的顶部宽度小于所述第二开口330的宽度，使得所述第二开口330的至少部分边缘与所述导电接触部230之间具有间隙。在其他具体实施方式中，所述导电接触部260的宽度也可以与所述第二开口330的宽度一致，使得所述导电接触部260的边缘与所述第二开口330的边缘贴合。
请参考图9，为本发明另一具体实施方式的半导体结构的结构示意图。
该具体实施方式中，所述第一基底200上形成的导电接触部400凸出于所述介质层230，且呈弧形凸起。所述导电接触部400的弧形凸起表面为经过化学机械研磨后表面。
请参考图10，为本发明另一具体实施方式的半导体结构的结构示意图。
该具体实施方式中，所述导电接触部400a与所述第二连接层310之间具有一热处理结合界面。所述热处理结合界面内，所述导电接触部400a由于热处理作用发生延展，与所述第二连接层310之间的二维接触面积更大，所述导电接触部400a与所述第二连接层310内的且导电接触部400a与第二连接层310的材料相互融合，形成原子间作用力，具有更强的结合强度，以及较低的电阻。
上述半导体结构内，所述第一基底和第二基底的键合界面上，仅通过第一基底上形成的导电接触部与第二基底内的电连接层形成电连接，因此两者之间的电连接路径较短，能够有效降低电阻，提高所述的第一基底和第二基底之间的电信号传输效率。并且所述导电接触部的结构简单，易于形成，可以降低工艺难度，节约成本，提高生产效率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供第一基底，所述第一基底包括第一连接层以及覆盖所述第一连接层的第一钝化层；
在所述第一钝化层表面形成介质层以及贯穿所述介质层和所述第一钝化层与所述第一连接层连接的导电接触部，所述导电接触部的顶部高于所述介质层表面；
提供第二基底，所述第二基底包括第二连接层以及覆盖所述第二连接层的第二钝化层；
刻蚀所述第二钝化层，形成至少暴露部分第二连接层表面的第二开口，所述第二开口位置与所述导电接触部在第一基底内的位置对应；
将所述第一基底与所述第二基底进行键合，包括：将所述第一基底上的导电接触部顶部嵌入所述第二开口内，与所述第二连接层键合连接。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述导电接触部的方法包括：刻蚀所述介质层、第一钝化层至所述第一连接层表面，形成第一开口；形成填充满所述第一开口，且覆盖所述介质层表面的导电层；去除所述第一开口周围的介质层表面的导电层，形成填充满所述第一开口且顶部高于所述介质层表面的导电接触部。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，通过刻蚀工艺去除所述第一开口周围的介质层表面的导电层。
4.根据权利要求2所述的半导体结构的形成方法，其特征在于，通过化学机械研磨工艺对所述导电层进行研磨，形成所述导电接触部。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述导电接触部的顶部呈弧形凸起。
6.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述化学机械研磨工艺采用的研磨液对所述介质层的研磨速率大于对所述导电层的研磨速率。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，将所述第一基底与所述第二基底进行键合的方法还包括：将所述第一基底上的导电接触部顶部嵌入所述第二开口后，进行热处理，形成热处理结合界面。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述导电接触部的材料包括Al、Cu或W中至少一种。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一基底上的导电接触部顶部嵌入所述第二开口后，所述第二开口的至少部分边缘与所述导电接触部之间具有间隙。
10.一种半导体结构，其特征在于，包括：
第一基底，所述第一基底包括第一连接层以及覆盖所述第一连接层的第一钝化层；
覆盖所述第一钝化层表面的介质层；
贯穿所述介质层至所述第一连接层表面的导电接触部，所述导电接触部顶部高于所述介质层表面；
第二基底，所述第二基底包括第二连接层以及覆盖所述第二连接层的第二钝化层，所述第二钝化层内具有暴露所述第二连接层至少部分表面的第二开口，所述第二开口位置与所述导电接触部在第一基底内的位置对应；
所述第一基底与所述第二基底键合连接，所述导电接触部顶部嵌入所述第二开口内，与所述第二连接层连接。
11.根据权利要求10所述的半导体结构，其特征在于，所述导电接触部顶部平坦。
12.根据权利要求10所述的半导体结构，其特征在于，所述导电接触部顶部呈弧形凸起。
13.根据权利要求10所述的半导体结构，其特征在于，所述导电接触部与所述第二连接层之间具有一热处理结合界面。
14.根据权利要求10所述的半导体结构，其特征在于，所述导电接触部的材料包括Al、Cu或W中至少一种。
15.根据权利要求10所述的半导体结构，其特征在于，所述第二开口的至少部分边缘与所述导电接触部之间具有间隙。
CN202010021877.4A 2020-01-09 2020-01-09 半导体结构及其形成方法 Pending CN111162041A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010021877.4A CN111162041A (zh) 2020-01-09 2020-01-09 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010021877.4A CN111162041A (zh) 2020-01-09 2020-01-09 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN111162041A true CN111162041A (zh) 2020-05-15

Family

ID=70562012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010021877.4A Pending CN111162041A (zh) 2020-01-09 2020-01-09 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN111162041A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937149B (zh) * 2020-07-16 2021-07-09 长江存储科技有限责任公司 用于键合半导体结构及其半导体器件的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345225A (zh) * 2007-07-12 2009-01-14 雅马哈株式会社 电子部件及其制造方法
US20100072555A1 (en) * 2008-09-24 2010-03-25 Evigia Systems, Inc. Wafer bonding method and wafer stack formed thereby
US20100255262A1 (en) * 2006-09-18 2010-10-07 Kuan-Neng Chen Bonding of substrates including metal-dielectric patterns with metal raised above dielectric
CN103107128A (zh) * 2013-01-14 2013-05-15 陆伟 一种三维芯片结构的金属键合的方法及键合结构
CN103426732A (zh) * 2012-05-18 2013-12-04 上海丽恒光微电子科技有限公司 低温晶圆键合的方法及通过该方法形成的结构
CN105826213A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶圆键合方法以及晶圆键合结构
CN107994043A (zh) * 2017-12-11 2018-05-04 德淮半导体有限公司 晶圆、堆叠式半导体装置及其制造方法
CN109309074A (zh) * 2017-07-27 2019-02-05 台湾积体电路制造股份有限公司 半导体封装件及其形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100255262A1 (en) * 2006-09-18 2010-10-07 Kuan-Neng Chen Bonding of substrates including metal-dielectric patterns with metal raised above dielectric
CN101345225A (zh) * 2007-07-12 2009-01-14 雅马哈株式会社 电子部件及其制造方法
US20100072555A1 (en) * 2008-09-24 2010-03-25 Evigia Systems, Inc. Wafer bonding method and wafer stack formed thereby
CN103426732A (zh) * 2012-05-18 2013-12-04 上海丽恒光微电子科技有限公司 低温晶圆键合的方法及通过该方法形成的结构
CN103107128A (zh) * 2013-01-14 2013-05-15 陆伟 一种三维芯片结构的金属键合的方法及键合结构
CN105826213A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶圆键合方法以及晶圆键合结构
CN109309074A (zh) * 2017-07-27 2019-02-05 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
CN107994043A (zh) * 2017-12-11 2018-05-04 德淮半导体有限公司 晶圆、堆叠式半导体装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937149B (zh) * 2020-07-16 2021-07-09 长江存储科技有限责任公司 用于键合半导体结构及其半导体器件的方法
US11450637B2 (en) 2020-07-16 2022-09-20 Yangtze Memory Technologies Co., Ltd. Methods for bonding semiconductor structures and semiconductor devices thereof

Similar Documents

Publication Publication Date Title
CN110121766B (zh) 在混合键合半导体器件中形成引线的方法
JP4836304B2 (ja) 半導体装置
US20110057321A1 (en) 3-d multi-wafer stacked semiconductor structure and method for manufacturing the same
CN109390305B (zh) 一种键合晶圆及其制备方法
CN109065547B (zh) 三维存储器的制作方法
CN102856247B (zh) 一种背面硅通孔制作方法
US20200075482A1 (en) Semiconductor device and manufacturing method thereof
JPH118295A (ja) 半導体装置及びその製造方法
JP2005135988A (ja) 半導体装置の製造方法
US20060148275A1 (en) Method of forming an alignment mark and manufacturing a semiconductor device using the same
CN111162041A (zh) 半导体结构及其形成方法
CN110223922B (zh) 一种晶圆结构及其制造方法、芯片结构
WO2021107970A1 (en) Bonded assembly containing laterally bonded bonding pads and methods of forming the same
CN112185969B (zh) 三维存储器结构及其制备方法
KR100363093B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
US7572694B2 (en) Method of manufacturing a semiconductor device
JP2008004881A (ja) 素子分離構造部の製造方法
JP4227727B2 (ja) 半導体素子のオーバーレイバーニヤ形成方法
KR20110001136A (ko) 반도체 소자의 제조 방법
CN109860104A (zh) 键合结构及其形成方法
KR100685531B1 (ko) 반도체 메모리 소자의 금속 배선 형성 방법
KR100877255B1 (ko) 반도체 소자의 금속 배선 제조 방법
KR101076813B1 (ko) 반도체 소자 및 그 제조 방법
KR100574912B1 (ko) 화학 기계적 연마에 의해서 절연막 표면에 발생되는 스크래치에 기인하는 금속 브리지를 방지하는 반도체 장치의 금속 배선 구 조 체 및 그 제조방법
JPH11135613A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200515