CN111161664B - 显示装置和终端 - Google Patents

Abstract

本申请提供一种显示装置和终端，显示装置包括显示面板和与显示面板电性连接的控制板，控制板包括时序控制器、第一电平转换器和第二电平转换器，时序控制器用于提供时钟开启信号和时钟关闭信号；第一电平转换器用于根据时钟开启信号确定显示面板所需时钟信号的上升沿，根据时钟关闭信号确定时钟信号的下降沿；第二电平转换器用于将高电压的时钟信号转换为低电压的时钟信号；其中，时序控制器还包括侦测模块，侦测模块用于侦测低电压的时钟信号是否有异常，在侦测到时钟信号异常时，控制时序控制器停止输出时钟开启信号和时钟关闭信号。本申请在时钟信号出现异常时，及时停止将时钟信号输入至显示面板，因此可以防止显示面板损坏。

Description

显示装置和终端

技术领域

本申请涉及显示技术领域，尤其涉及一种显示装置和终端。

背景技术

GOA(Gate Driver On Array)，阵列基板行驱动，是利用Array制程在阵列基板上集成栅极行驱动电路，能够省掉原来在阵列基板上的栅极驱动IC，达到降低生产成本和实现在边框的目的。通常GOA的时钟信号线布线在显示面板的玻璃基板外部，通过陈列外布线进行设计。然而，当时钟信号线出现短路或者其它异常情况时，容易导致电流过大而损坏显示面板。

因此，现有的显示装置存在时钟信号异常造成显示面板损坏的技术问题，需要改进。

发明内容

本申请提供一种显示装置和终端，以缓解现有显示装置中时钟信号异常造成显示面板损坏的技术问题。

为解决上述问题，本申请提供的技术方案如下：

本申请提供一种显示装置，包括显示面板和与所述显示面板电性连接的控制板，所述控制板包括：

时序控制器，用于提供时钟开启信号和时钟关闭信号；

第一电平转换器，用于根据所述时钟开启信号确定所述显示面板所需时钟信号的上升沿，根据所述时钟关闭信号确定所述时钟信号的下降沿；

第二电平转换器，用于将高电压的所述时钟信号转换为低电压的时钟信号；

其中，所述时序控制器还包括侦测模块，所述侦测模块用于侦测低电压的时钟信号是否有异常，在侦测到所述时钟信号正常时，控制所述时序控制器继续输出所述时钟开启信号和所述时钟关闭信号，在侦测到所述时钟信号异常时，控制所述时序控制器停止输出所述时钟开启信号和所述时钟关闭信号。

在本申请的显示装置中，所述侦测模块为侦测寄存器。

在本申请的显示装置中，所述侦测模块用于，侦测所述时钟信号的周期和占空比，以判断所述时钟信号是否有异常。

在本申请的显示装置中，所述侦测模块用于，侦测所述时钟信号的周期个数，以判断所述时钟信号是否有异常。

在本申请的显示装置中，所述侦测模块用于，侦测所述时钟信号之间的相位关系，以判断所述时钟信号是否有异常。

在本申请的显示装置中，所述侦测模块用于，将所述时钟信号与标准时序进行对比，以判断所述时钟信号是否有异常。

在本申请的显示装置中，所述时序控制器还用于输出帧起始信号，所述时序控制器还包括复位模块，所述复位模块用于在每个所述帧起始信号的上升沿，对所述侦测模块进行复位操作。

在本申请的显示装置中，所述控制板还包括电源管理集成芯片，所述电源管理集成芯片用于向所述显示面板输出工作电压，所述时序控制器还用于，在侦测到所述时钟信号异常时，切断所述电源管理集成芯片的输出。

在本申请的显示装置中，所述控制板还包括可编程伽玛校对缓冲芯片，所述可编程伽玛校对缓冲芯片用于向所述显示面板输出伽马参考电压，所述时序控制器还用于，在侦测到所述时钟信号异常时，切断所述可编程伽玛校对缓冲芯片的输出。

本申请还提供一种终端，包括显示装置和壳体，所述显示装置为上述任一项所述的显示装置。

本申请的有益效果：本申请提供一种显示装置和终端，显示装置包括显示面板和与所述显示面板电性连接的控制板，所述控制板包括时序控制器、第一电平转换器和第二电平转换器，时序控制器用于提供时钟开启信号和时钟关闭信号；第一电平转换器用于根据所述时钟开启信号确定所述显示面板所需时钟信号的上升沿，根据所述时钟关闭信号确定所述时钟信号的下降沿；第二电平转换器用于将高电压的所述时钟信号转换为低电压的时钟信号；其中，所述时序控制器还包括侦测模块，所述侦测模块用于侦测低电压的时钟信号是否有异常，在侦测到所述时钟信号正常时，控制所述时序控制器继续输出所述时钟开启信号和所述时钟关闭信号，在侦测到所述时钟信号异常时，控制所述时序控制器停止输出所述时钟开启信号和所述时钟关闭信号。通过设置第二电平转换器和侦测模块，将高电位的时钟信号转换成低电位的时钟信号，并对时钟信号的异常情况进行侦测，可以在出现异常时，及时停止将时钟信号输入至显示面板中，因此可以防止显示面板损坏。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为现有技术中的显示装置的结构示意图。

图2为本申请实施例提供的显示装置的结构示意图。

图3为本申请实施例提供的显示装置的控制板中各信号的时序图。

图4为本申请实施例提供的显示装置的的控制板中信号输出流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

本申请提供一种显示装置，以缓解现有显示装置中时钟信号异常造成显示面板损坏的技术问题。

如图1所示，为现有技术中显示装置的结构示意图。显示装置包括显示面板100和控制板200，控制板200通过柔性电路板300与印刷电路板400连接，印刷电路板400再通过源极覆晶薄膜芯片500与显示面板100连接，以此实现控制板200和显示面板100的电性连接。

在显示面板100的阵列基板上集成有GOA电路，控制板200中设置有时序控制器21、电平转换器22和可编程伽玛校对缓冲电路芯片23，其中，时序控制器21向电平转换器22输入时钟控制信号212，时钟控制信号212经电平转换器22处理后向GOA电路输出时钟信号，此外，时序控制器21还向显示面板输出点对点信号、低压差分信号、晶体管-晶体管逻辑信号等(图均未示出)，各信号共同供给显示面板100，以驱动显示面板100显示画面。

然而，当时钟信号的走线出现短路或者其它异常情况时，如果继续向显示面板100输入，容易导致电流过大而损坏显示面板100。因此，现有的显示装置存在时钟信号异常造成显示面板损坏的技术问题，需要改进。

如图2所示，为本发明实施例提供的显示装置的结构示意图。显示装置包括显示面板100和与显示面板100电性连接的控制板200，控制板200包括：

时序控制器201，用于提供时钟开启信号CK ON和时钟关闭信号CK OFF；

第一电平转换器202，用于根据时钟开启信号CK ON确定显示面板100所需时钟信号的上升沿，根据时钟关闭信号CK OFF确定时钟信号的下降沿；

第二电平转换器203，用于将高电压的时钟信号转换为低电压的时钟信号；

其中，时序控制器201还包括侦测模块(图未示出)，侦测模块用于侦测低电压的时钟信号是否有异常，在侦测到时钟信号正常时，控制时序控制器201继续输出时钟开启信号CK ON和时钟关闭信号CK OFF，在侦测到时钟信号异常时，控制时序控制器201停止输出时钟开启信号CK ON和时钟关闭信号CK OFF。

控制板200通过柔性电路板300与印刷电路板400连接，印刷电路板400再通过源极覆晶薄膜芯片500与显示面板100连接，以此实现控制板200和显示面板100的电性连接。

显示面板100包括GOA电路，驱动GOA电路所需要的时钟信号由控制板200提供。

时序控制器201设置在控制板200中，时序控制器201将从外部接收的V-By-One、LVDS、EDP格式的数据信号，转化为显示面板能识别的Mini-LVDS、RSDS、TTL等格式的数据信号，然后输送给GOA电路，最终实现显示面板100的图像显示。

时序控制器201提供的时钟开启信号CK ON和时钟关闭信号CK OFF，需要经过电平转换后才能供给显示面板100中的GOA电路使用，因此，需要先将时钟开启信号CK ON和时钟关闭信号CK OFF输入至第一电平转换器202中，第一电平转换器202根据时钟开启信号CKON确定显示面板100所需时钟信号的上升沿，根据时钟关闭信号CK OFF确定时钟信号的下降沿。在本实施例中，以时钟信号数量为8个为例，多个时钟信号依次为CK1，CK2，...，CK8，当然也可以包括更多的时钟信号。CK1、CK2、...、CK8的第一个上升沿分别对应时钟开启信号CK ON的第一、第二、...、第八个上升沿，CK1、CK2、...、CK8的第一个下降沿分别对应时钟关闭信号CK OFF的第一、第二、...、第八个下降沿。此时，时钟信号中电压为高电压，高电压的时钟信号输给显示面板，以驱动GOA电路工作。

在多个时钟信号转换完成后，经过第二电平转换器203，再将高电压的多个时钟信号转换为低电压的多个时钟信号，多个时钟信号也依次为CK1，CK2，...，CK8，此时时钟信号中电压为低电压。

得到低电压的时钟信号后，第二电平转换器203将时钟信号输入至时序控制器201中，时序控制器201中的侦测模块对时钟信号进行侦测，判断其是否是正常的。当侦测结果为正常时，则时序控制器201继续向第一电平转换器202中输入时钟开启信号CK ON和时钟关闭信号CK OFF，第一电平转换器202也继续将向显示面板100输入高电压的时钟信号，以使GOA电路正常工作。当侦测结果为异常时，则时序控制器201停止向第一电平转换器202中输入时钟开启信号CK ON和时钟关闭信号CK OFF，第一电平转换器202也停止向显示面板100输入高电压的时钟信号，因此异常信号不会进入显示面板中。

经过第一电平转换器202处理的时钟信号为高电压的信号，因此不能直接输入至时序控制器201中，需要先经过第二电平转换器203将其转换成低电压的时钟信号，再输入至时序控制器201中进行侦测，以免损坏时序控制器201。

本申请通过设置第二电平转换器203和侦测模块，将高电位的时钟信号转换成低电位的时钟信号，并对时钟信号的异常情况进行侦测，可以在出现异常时，及时停止将时钟信号输入至显示面板100中，因此可以防止显示面板100损坏。

图3示出了控制板200中各信号的时序。其中，T1代表每帧显示时间段，T2代表相邻帧之间的空白时间段，T1和T2的时间之和代表一帧的完整周期。在本实施例中，一帧的完整周期为16.667ms，频率为60HZ。

STV IN为输入至时序控制器201中的帧起始信号，CK ON为时序控制器201输出的时钟开启信号，CK OFF为时序控制器201输出的时钟关闭信号，Data为时序控制器201输出的数据信号，LC为时序控制器201输出的低频控制信号，STV OUT为第一电平转换器202输出的帧起始信号，CK1 OUT、CK2 OUT为第一电平转换器202输出的两个高电压的时钟信号，LC1为第一电平转换器202输出的第一低频控制信号，LC2为第一电平转换器202输出的第二低频控制信号。

在每帧开始时，外部向时序控制器201输入帧起始信号STV，帧起始信号STV的高电平持续时间为37μs，然后变为低电平，直至下一帧开始再出现一次高电平。在帧起始信号STV的上升沿开始后一段时间，时序控制器201开始输出时钟开启信号CK ON和时钟关闭信号CK OFF，时钟开启信号CK ON的第一个上升沿与帧起始信号STV的上升沿间隔14.8μs，时钟关闭信号CK OFF的第一个下降沿与帧起始信号STV的上升沿间隔38.8μs。时钟开启信号CK ON和时钟关闭信号CK OFF的周期均为7.4μs，其中周期为时钟开启信号CK ON相邻上升沿之间的时间，或者时钟关闭信号CK OFF相邻下降沿之间的时间。

第一电平转换器202同样在每帧开始时输出帧起始信号STV，时钟开启信号CK ON和时钟关闭信号CK OFF输入至第一电平转换器202进行处理，输出多个高电压的时钟信号，为方便表示，图中仅示出了其中的两个时钟信号CK1和CK2，后续CK3、CK4、CK5、CK6、CK7、CK8依次输出。时钟开启信号CK ON为上升沿有效，因此对应输出的CK1、CK2、...、CK8的第一个上升沿分别对应时钟开启信号CK ON的第一、第二、...、第八个上升沿。时钟关闭信号CKOFF为下降沿有效，因此对应输出的CK1、CK2、...、CK8的第一个下降沿分别对应时钟关闭信号CK OFF的第一、第二、...、第八个下降沿。CK1相邻上升沿之间的时间为时钟信号的周期60μs，每次高电平的持续时间为24μs。其他时钟信号的周期与CK1周期相同。

在一帧的完整周期内，每个时钟信号都有271个周期，每个周期都为60μs，每个时钟信号的作用时间为：271*60＝16260μs，也即16.26ms。在T1时间段，每个时钟信号输出271个周期后会降为低电平-10V，低电平一直持续至T2时间段结束。

此外，时序控制器201还会输出低频控制信号LC，经由第一电平转换器202转换后输出第一低频控制信号LC1和第二低频控制信号LC2，其中第一低频控制信号LC1和第二低频控制信号LC2的相位相反，第一低频控制信号LC1的上升沿对应低频控制信号LC的上升沿，第二低频控制信号LC2的上升沿对应低频控制信号LC的下降沿。GOA电路中通常会设置两条线路实现控制，两条线路分别连接第一低频控制信号LC1和第二低频控制信号LC2，在第一低频控制信号LC1为高电位，第二低频控制信号LC2为低电位时，第一低频控制信号LC1连接的线路工作，第二低频控制信号LC2连接的线路不工作，而在第一低频控制信号LC1为低电位，第二低频控制信号LC2为高电位时，第一低频控制信号LC1连接的线路不工作，第二低频控制信号LC2连接的线路工作。因此，第一低频控制信号LC1和第二低频控制信号LC2共同作用，使得GOA电路中线路交替工作，可以延长各线路中晶体管的使用寿命。在本实施例中，各低频控制信号的高电位持续时间和低电位持续时间相同，均为1.67s，即约100帧电位变化一次，线路切换一次，其中切换的时间点约为T2时间段的中间点，这样不会影响各信号的传输。

时序控制器201还输出数据信号Data，在CK1的第一个下降沿来临之前，数据信号Data出现上升沿，数据信号Data的高电位持续时间为7.4s，在CK1的第一个下降沿过后4s，数据信号Data开始出现下降沿，然后保持低电位直至下一帧。

通过图3可知，在正常情况下，经过第一电平转换器202处理得到的高电压的时钟信号，有着确定的周期、占空比、相位关系，而第二电平转换器203只是将高电压的时钟信号转换为低电压的时钟信号，因此周期、占空比、相位关系不会发生改变。基于此，侦测模块对时钟信号的侦测包括多个方面。

在一种实施例中，侦测模块为侦测寄存器。寄存器是有限存贮容量的高速存贮部件，可用来暂存指令、数据和地址。侦测结果可以存储在侦测寄存器中。

在一种实施例中，侦测模块用于，侦测多个时钟信号的周期个数，以判断多个时钟信号是否有异常。

如图3中所示，在一帧的完整周期内，每个时钟信号均包括271个周期，因此转换后的每个时钟信号也包括271个周期，且每个周期均为60μs，当侦测到的周期数不是271，或者周期数为271，但时长为60μs的周期个数不等于271时，则说明时钟信号输出错误。

在一种实施例中，侦测模块用于，侦测多个时钟信号的周期和占空比，以判断多个时钟信号是否有异常。

如图3中所示，一帧的完整周期为16.667ms，每个时钟信号的周期为60μs，周期数量为271个，每个时钟信号的作用时间为：271*60＝16260μs，也即16.26ms，占空比为16.26÷16.667＝97.56％，因此转换后的每个时钟信号周期也为60μs，占空比也为97.56％，当侦测到的周期不是60μs，或者占空比不是97.56％时，则说明时钟信号输出错误。

在一种实施例中，侦测模块用于，侦测多个时钟信号之间的相位关系，以判断多个时钟信号是否有异常。

如图3所示，CK1、CK2、...、CK8的第一个上升沿分别对应时钟开启信号CK ON的第一、第二、...、第八个上升沿，CK1、CK2、...、CK8的第一个下降沿分别对应时钟关闭信号CKOFF的第一、第二、...、第八个下降沿，相邻的时钟信号间，第一个上升沿之间相隔时间为7.4μs，第二个上升沿之间相隔时间也为7.4μs，依次类推。同理，相邻的时钟信号间，第一个下降沿之间的间隔时间为7.4μs，第二个下降沿之间相隔时间也为7.4μs，依次类推。因此，转换后的各时钟信号之间的相位关系也是确定的，在侦测到有时钟信号之间的相位关系异常时，则说明时钟信号输出错误。

在上述实施例中，侦测模块通过侦测各时钟信号的周期、占空比、周期数量、相位关系等参数，判断时钟信号是否有异常。

在一种实施例中，侦测模块还用于，将多个时钟信号与标准时序进行对比，以判断所述多个时钟信号是否有异常。可以先在侦测寄存器中存储多个时钟信号的标准时序，再直接与实际输出的时钟信号进行对应，在两者不符时，则说明时钟信号输出错误。

图4示出了控制板200的信号输出流程，具体步骤包括：

S10：开机上电工作。

S20：时序控制器初始化完成。

S30：时序控制器在每个帧起始信号上升沿，进行清零操作。

在每帧开始时，时序控制器201输出帧起始信号STV，时序控制器201还包括复位模块(图未示出)，复位模块用于在每个帧起始信号STV的上升沿，对侦测模块进行复位操作，也即清零操作，将上次使用时侦测的各种数据清零，可以减小寄存器的存储量，使得运行更加流畅。

清零后，时序控制器201、第一电平转换模块202和第二电平转换模块203开始正常工作，向时序控制器201中输入低电位的时钟信号。

S40：侦测时钟信号是否正确。

时序控制器201中侦测模块，通过侦测多个时钟信号的周期个数、多个时钟信号的周期和占空比、多个时钟信号之间的相位关系等，来判断多个时钟信号是否有异常。

S50：若时钟信号正确，时序控制器正常输出。

当侦测结果为正常时，则时序控制器201继续向第一电平转换器202中输入时钟开启信号CK ON和时钟关闭信号CK OFF，第一电平转换器202也继续将时钟开启信号CK ON和时钟关闭信号CK OFF进行处理，向显示面板100输入高电压的时钟信号，以使GOA电路正常工作。

S60：若时钟信号错误，时序控制器停止输出时钟开启信号和时钟关闭信号。

当侦测结果为异常时，则时序控制器201停止向第一电平转换器202中输入时钟开启信号CK ON和时钟关闭信号CK OFF，第一电平转换器202也停止将时钟开启信号CK ON和时钟关闭信号CK OFF进行处理，无法继续向显示面板100输入高电压的多个时钟信号，因此异常信号不会进入显示面板中。

如图2中所示，控制板200还包括电源管理集成芯片204和可编程伽玛校对缓冲电路芯片205。电源管理集成芯片204用于向显示装置输出工作电压，如提供给各芯片的数字工作电压(DVDD)、提供给可编程伽玛校对缓冲电路芯片205和VCOM电路的模拟电压(AVDD)、提供给扫描驱动集成电路的栅开启电压(Vgh或Von)和关闭电压(Vgl或Voff)等。可编程伽玛校对缓冲电路芯片205主要用于产生并向显示面板100输入伽马参考电压。

在一种实施例中，时序控制器201还用于，在侦测到时钟信号异常时，切断电源管理集成芯片204的输出。

在一种实施例中，时序控制器201还用于，在侦测到时钟信号异常时，切断可编程伽玛校对缓冲芯片的输出。

通过上述步骤，在时钟信号出现异常时，及时停止时钟信号的输入至显示面板中，因此可以起到防止显示面板烧毁，产生明光，发生火灾的作用。

本申请还提供一种终端，包括显示装置和壳体，其中显示装置为上述任一实施例所述的显示装置。

根据上述实施例可知：

本申请提供一种显示装置和终端，显示装置包括显示面板和与显示面板电性连接的控制板，控制板包括时序控制器、第一电平转换器和第二电平转换器，时序控制器用于提供时钟开启信号和时钟关闭信号；第一电平转换器用于根据时钟开启信号确定显示面板所需时钟信号的上升沿，根据时钟关闭信号确定时钟信号的下降沿；第二电平转换器用于将高电压的时钟信号转换为低电压的时钟信号；其中，时序控制器还包括侦测模块，侦测模块用于侦测低电压的时钟信号是否有异常，在侦测到时钟信号正常时，控制时序控制器继续输出时钟开启信号和时钟关闭信号，在侦测到时钟信号异常时，控制时序控制器停止输出时钟开启信号和时钟关闭信号。通过设置第二电平转换器和侦测模块，将高电位的时钟信号转换成低电位的时钟信号，并对时钟信号的异常情况进行侦测，可以在出现异常时，及时停止将时钟信号输入至显示面板中，因此可以防止显示面板损坏。

综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (7)

1.一种显示装置，其特征在于，包括显示面板和与所述显示面板电性连接的控制板，所述控制板包括：

时序控制器，用于提供时钟开启信号和时钟关闭信号；

第一电平转换器，用于根据所述时钟开启信号确定所述显示面板所需时钟信号的上升沿，根据所述时钟关闭信号确定所述时钟信号的下降沿；

第二电平转换器，用于将高电压的所述时钟信号转换为低电压的时钟信号；

电源管理集成芯片，用于向所述显示面板输出工作电压；

可编程伽玛校对缓冲芯片，用于向所述显示面板输出伽马参考电压；

其中，所述时序控制器还包括侦测模块，所述侦测模块用于侦测低电压的时钟信号是否有异常，在侦测到所述时钟信号正常时，控制所述时序控制器继续输出所述时钟开启信号和所述时钟关闭信号，在侦测到所述时钟信号异常时，控制所述时序控制器停止输出所述时钟开启信号和所述时钟关闭信号；所述时序控制器还用于，在侦测到所述时钟信号异常时，切断所述电源管理集成芯片和所述可编程伽玛校对缓冲芯片的输出，所述侦测模块为侦测寄存器，所述侦测寄存器用于存储侦测结果。

2.如权利要求1所述的显示装置，其特征在于，所述侦测模块用于，侦测所述时钟信号的周期和占空比，以判断所述时钟信号是否有异常。

3.如权利要求1所述的显示装置，其特征在于，所述侦测模块用于，侦测所述时钟信号的周期个数，以判断所述时钟信号是否有异常。

4.如权利要求1所述的显示装置，其特征在于，所述侦测模块用于，侦测所述时钟信号之间的相位关系，以判断所述时钟信号是否有异常。

5.如权利要求1所述的显示装置，其特征在于，所述侦测模块用于，将所述时钟信号与标准时序进行对比，以判断所述时钟信号是否有异常。

6.如权利要求1所述的显示装置，其特征在于，所述时序控制器还用于输出帧起始信号，所述时序控制器还包括复位模块，所述复位模块用于在每个所述帧起始信号的上升沿，对所述侦测模块进行复位操作。

7.一种终端，其特征在于，包括显示装置和壳体，所述显示装置为权利要求1至6任一项所述的显示装置。

Images