CN111137837A - 薄膜封装件 - Google Patents

薄膜封装件 Download PDF

Info

Publication number
CN111137837A
CN111137837A CN201910897379.3A CN201910897379A CN111137837A CN 111137837 A CN111137837 A CN 111137837A CN 201910897379 A CN201910897379 A CN 201910897379A CN 111137837 A CN111137837 A CN 111137837A
Authority
CN
China
Prior art keywords
cover
partition wall
substrate
thin film
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910897379.3A
Other languages
English (en)
Inventor
朴昇旭
李在昌
郑载贤
罗圣勳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN111137837A publication Critical patent/CN111137837A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0051—Packages or encapsulation for reducing stress inside of the package structure between the package lid and the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/0004—Impedance-matching networks
    • H03H9/0014—Impedance-matching networks using bulk acoustic wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/132—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials characterized by a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Acoustics & Sound (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供一种薄膜封装件，所述薄膜封装件包括：基板；布线层，设置在所述基板上；微机电***(MEMS)元件，设置在所述基板的表面上；分隔壁，设置在所述基板上，以围绕所述MEMS元件，并且利用聚合物材料形成；盖，与所述基板和所述分隔壁形成腔；以及外连接电极，连接到所述布线层。所述外连接电极包括至少一个倾斜部，所述至少一个倾斜部设置在至少一个倾斜表面上，所述至少一个倾斜表面形成在所述基板、所述分隔壁和所述盖中的至少一者上。

Description

薄膜封装件
本申请要求于2018年11月02日在韩国知识产权局提交的第10-2018-0133452号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
以下描述涉及一种薄膜封装件。
背景技术
晶圆级封装(WLP)已经被薄膜封装所取代，薄膜封装是最近开发并且被认为是可在滤波器器件市场中创造技术优势的技术。另外，这样的薄膜封装用于实现装置的纤薄化和小型化，并且用于提高制造成本方面的竞争力。
发明内容
提供本发明内容以按照简化的形式介绍所选择的构思，并在下面的具体实施方式中进一步描述所述构思。本发明内容既不意在限定所要求保护主题的关键特征或必要特征，也不意在用于帮助确定所要求保护主题的范围。
在一个总体方面，一种薄膜封装件包括：基板；布线层，设置在所述基板上；微机电***(MEMS)元件，设置在所述基板的表面上；分隔壁，设置在所述基板上，以围绕所述MEMS元件，并且利用聚合物材料形成；盖，与所述基板和所述分隔壁形成腔；以及外连接电极，连接到所述布线层。所述外连接电极包括至少一个倾斜部，所述至少一个倾斜部设置在至少一个倾斜表面上，所述至少一个倾斜表面形成在所述基板、所述分隔壁和所述盖中的至少一者上。
所述盖可包括：第一盖，设置为覆盖所述腔；以及第二盖，设置为覆盖所述第一盖并且利用聚合物材料形成。
所述分隔壁可包括倾斜外表面，并且所述第二盖包括与所述分隔壁的所述倾斜外表面对应的倾斜表面。
所述至少一个倾斜部中的倾斜部可设置在所述第二盖的所述倾斜表面上。
钝化层可形成在所述分隔壁和所述第二盖之间。
所述分隔壁可包括倾斜外表面，并且所述第二盖可包括设置在所述分隔壁的所述倾斜外表面的内侧的倾斜表面。
所述至少一个倾斜部可包括：第一倾斜部，设置在所述第二盖的所述倾斜表面上；以及第二倾斜部，设置在所述分隔壁的所述倾斜外表面上。
所述外连接电极还可包括：第一水平部，设置在所述第二盖的上表面上并且连接到所述第一倾斜部；第二水平部，设置在所述分隔壁的上表面上并且连接到所述第一倾斜部和所述第二倾斜部；以及连接部，包括连接到所述第二倾斜部的一侧和连接到所述布线层的另一侧。
所述外连接电极可包括：第一水平部，设置在所述第二盖的上表面上；过孔部，穿透所述第二盖；第二水平部，设置在所述分隔壁的上部上；以及连接部，连接到所述布线层和所述至少一个倾斜部中的倾斜部。所述倾斜部可设置在所述至少一个倾斜表面中的设置在所述分隔壁上的倾斜表面上。
外连接电极可包括：水平部，设置在所述分隔壁的上部上并且连接到穿透所述第二盖的焊球；以及连接部，连接所述布线层和所述至少一个倾斜部中的倾斜部。所述倾斜部可设置在所述至少一个倾斜表面中的设置在所述分隔壁上的倾斜表面上。
所述至少一个倾斜表面中的倾斜表面可设置在所述基板的侧表面上。所述至少一个倾斜部中的倾斜部可设置在所述倾斜表面上。
所述薄膜封装件还可包括包封剂，所述包封剂形成为覆盖所述基板。
所述第二盖可利用金属材料形成。所述第二盖可连接到所述外连接电极。所述第二盖可被构造为接地电极。
所述薄膜封装件还可包括贯通电极，所述贯通电极将所述第二盖连接到所述布线层。
所述至少一个倾斜表面中的倾斜表面可设置在所述基板的侧表面上。所述至少一个倾斜部中的倾斜部可设置在所述倾斜表面上。
在另一总体方面，一种薄膜封装件包括：基板；布线层，设置在所述基板上；分隔壁，设置在所述基板上；第一盖，利用金属材料形成并且与所述基板和所述分隔壁形成腔；第二盖，形成为覆盖所述第一盖；以及外连接电极，连接到所述布线层和所述第一盖。
所述外连接电极可包括：第一倾斜部，设置在所述分隔壁的倾斜侧表面上；以及第一水平延伸部，设置在所述第一盖的上表面上。
所述薄膜封装件还可包括第二倾斜部，所述第二倾斜部从所述第一水平延伸部延伸并且设置在所述第二盖的倾斜侧表面上。
所述薄膜封装件还可包括第二水平延伸部，所述第二水平延伸部从所述第二倾斜部延伸并且设置在所述第二盖的上表面上。
通过以下具体实施方式、附图和权利要求，其他特征和方面将是明显的。
附图说明
图1是示出根据实施例的薄膜封装件的示意性截面图。
图2是示出根据另一实施例的薄膜封装件的示意性截面图。
图3是示出根据另一实施例的薄膜封装件的示意性截面图。
图4是示出根据另一实施例的薄膜封装件的示意性截面图。
图5是示出根据另一实施例的薄膜封装件的示意性截面图。
图6是示出根据另一实施例的薄膜封装件的示意性截面图。
图7是示出根据另一实施例的薄膜封装件的示意性截面图。
图8是示出根据另一实施例的薄膜封装件的示意性截面图。
图9是示出根据另一实施例的薄膜封装件的示意性截面图。
图10是示出根据另一实施例的薄膜封装件的示意性截面图。
图11是示出根据另一实施例的薄膜封装件的示意性截面图。
图12是示出根据另一实施例的薄膜封装件的示意性截面图。
在整个附图和具体实施方式中，相同的附图标记表示相同的元件。附图可不按比例绘制，并且为了清楚、说明和方便起见，可夸大附图中的元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式以帮助读者获得对这里所描述的方法、设备和/或***的全面理解。然而，这里所描述的方法、设备和/或***的各种改变、修改及等同物在理解本申请的公开内容之后将是明显的。例如，这里所描述的操作的顺序仅是示例，并不局限于这里所阐述的顺序，而是除了必须以特定顺序发生的操作之外，可做出在理解本申请的公开内容之后将是明显的改变。此外，为了提高清楚性和简洁性，可省略本领域中公知的特征的描述。
这里所描述的特征可按照不同的形式实施，并且将不被解释为局限于这里所描述的示例。更确切地说，已经提供这里所描述的示例仅为示出实现这里所描述的在理解本申请的公开内容之后将是明显的方法、设备和/或***的许多可行方式中的一些可行方式。
这里，注意的是，关于示例或实施例的术语“可”的使用(例如，关于示例或实施例可包括或实现什么)意味着存在包括或实现这样的特征的至少一个示例或实施例，但所有的示例和实施例不限于此。
在整个说明书中，当元件(诸如层、区域或基板)被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于它们之间的一个或更多个其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的其他元件。
如在这里所使用的，术语“和/或”包括相关所列项中的任意一项和任意两项或更多项的任意组合。
尽管这里可使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受限于这些术语。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，这里所描述的示例中所称的第一构件、组件、区域、层或部分也可称为第二构件、组件、区域、层或部分。
为了便于描述，这里可使用诸如“上方”、“上面”、“下方”和“下面”的空间相关术语，以描述如附图中所示的一个元件与另一元件的关系。这样的空间相关术语意图除了包含附图中描绘的方位之外还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件位于“上方”或“上面”的元件于是将相对于另一元件位于“下方”或“下面”。因此，术语“上方”根据装置的空间方位包括上方和下方两种方位。装置也可按照其他方式(例如，旋转90度或处于其他方位)定位，并且这里所使用的空间相关术语将被相应地解释。
这里所使用的术语仅用于描述各种示例，并不用于限制本公开。除非上下文另外明确说明，否则单数形式也意图包括复数形式。术语“包括”、“包含”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差，可能出现附图中示出的形状的变化。因此，这里所描述的示例不限于附图中示出的特定形状，而是包括在制造期间发生的形状的变化。
这里所描述的示例的特征可按照在理解本申请的公开内容之后将是明显的各种方式组合。此外，尽管这里所描述的示例具有各种构造，但在理解本申请的公开内容之后将是明显的其他构造是可行的。
图1是示出根据实施例的薄膜封装件100的示意性截面图。
参照图1，通过示例的方式，薄膜封装件100可包括基板110、分隔壁120、盖130和外连接电极140。
基板110可以是硅基板。例如，硅晶片或绝缘体上硅(SOI)基板可用作基板110。作为示例，基板110设置有布线层112，并且布线层112连接到外连接电极140。
微机电***(MEMS)元件105可设置在基板110上。MEMS元件105设置在分隔壁120的内部，并且通过示例的方式，MEMS元件105可以是体声波(BAW)谐振器、表面声波(SAW)谐振器、加速度传感器、角速度传感器等。
此外，布线层112可连接到设置在MEMS元件105上的电极。
分隔壁120设置在基板110的边缘区域上，并且形成位于基板110和盖130之间的腔C。换句话说，分隔壁120能够使基板110的中央部分与盖130的中央部分间隔开预定距离。分隔壁120可利用聚合物材料形成。此外，倾斜表面122形成在分隔壁120的侧表面上。此外，倾斜表面122的倾斜角度可以是锐角。此外，可在分隔壁120中形成槽124，稍后将描述的第一盖132的边缘安装在槽124上。
盖130可与基板110和分隔壁120形成腔C。此外，盖130可包括设置为覆盖腔C的第一盖132以及设置为覆盖第一盖132的第二盖134。
第一盖132可利用金属材料或聚合物材料形成。此外，第一盖132的边缘部分可安装在分隔壁120的槽124上并且安装在分隔壁120的槽124中。
第二盖134可利用聚合物材料形成。钝化层102可形成在第二盖134和分隔壁120之间。此外，钝化层102可形成气密式密封。然而，在另一示例中，可省略钝化层102。
第二盖134形成为覆盖分隔壁120的倾斜表面122。因此，在第二盖134中形成倾斜表面134a。如上所述，第二盖134形成为覆盖分隔壁120，从而改善气密式密封的可靠性。
外连接电极140可形成在第二盖134的上表面的一部分和倾斜表面134a上，并且可连接到基板110的布线层112。换句话说，外连接电极140可包括倾斜部142，并且倾斜部142的倾斜角度可以是锐角。
如上所述，外连接电极140包括形成在第二盖134的倾斜表面134a上的倾斜部142，从而减小施加到外连接电极140的应力。因此，可降低外连接电极140的破裂的风险或减少在制造工艺期间发生的缺陷。
更详细地，根据现有技术，外连接电极形成为具有竖直地设置的侧壁的阶梯形状，因此应力施加到外连接电极的设置在分隔壁120的侧壁上的部分，因此，可能存在外连接电极140破裂或在制造工艺期间缺陷率高的问题。
然而，由于外连接电极140的倾斜部142形成在第二盖134的倾斜表面134a上，因此与传统的外连接电极相比，可对其施加较小的应力，并且可容易地执行外连接电极140的形成工艺(作为示例，镀覆工艺和沉积工艺)。结果，与传统的外连接电极相比，可降低外连接电极140的破裂的风险或减少在制造工艺期间发生的缺陷。
另外，外连接电极140可使用诸如钼(Mo)或其合金的导电材料形成。然而，本公开不限于这样的示例，并且外连接电极140可利用诸如钌(Ru)、钨(W)、铱(Ir)、铂(Pt)、铜(Cu)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)等或它们的合金的导电材料形成。
作为示例，外连接电极140可利用薄膜形成。
焊球150可形成在外连接电极140上。焊球150可设置在盖130的上部上。
如上所述，外连接电极140包括倾斜部142，从而减小施加到外连接电极140的应力。因此，可降低外连接电极140的破裂的风险或减少在制造工艺期间发生的缺陷。
另外，第二盖134形成为覆盖分隔壁120的侧表面，从而改善气密式密封的可靠性。
图2是示出根据另一实施例的薄膜封装件200的示意性截面图。
参照图2，作为示例，薄膜封装件200可包括基板110、分隔壁220、盖230和外连接电极140。
分隔壁220设置在基板110的边缘区域上，并且形成位于基板110和盖230之间的腔C。换句话说，分隔壁220能够使基板110的中央部分与盖230的中央部分间隔开预定距离。分隔壁220可利用聚合物材料形成。此外，倾斜表面222形成在分隔壁220的侧表面上。倾斜表面222的倾斜角度可以是锐角。
盖230可与基板110和分隔壁220形成腔C。此外，盖230可包括设置为覆盖腔C的第一盖232以及设置为覆盖第一盖232的第二盖234。第一盖232可利用金属材料或聚合物材料形成。此外，第一盖232的边缘部分可通过分隔壁220的上表面支撑。
第二盖234可利用聚合物材料形成。钝化层102可形成在第二盖234和分隔壁220之间。钝化层102可形成气密式密封。然而，在另一示例中，可省略钝化层102。
第二盖234形成为覆盖分隔壁220的倾斜表面222。因此，在第二盖230中也形成倾斜表面234a。第二盖234形成为覆盖分隔壁220，从而改善气密式密封的可靠性。
图3是示出根据另一实施例的薄膜封装件300的示意性截面图。
参照图3，作为示例，薄膜封装件300可包括基板110、分隔壁320、盖330和外连接电极340。
分隔壁320设置在基板110的边缘区域上，并且形成位于基板110和盖330之间的腔C。换句话说，分隔壁320能够使基板110的中央部分与盖330的中央部分间隔开预定距离。分隔壁320可利用聚合物材料形成。此外，倾斜表面322形成在分隔壁320的侧表面上。倾斜表面322的倾斜角度可以是锐角。此外，可在分隔壁320中形成槽324，稍后将描述的第一盖332的边缘部分安装在槽324上。
盖330可与基板110和分隔壁320形成腔C。盖330可包括设置为覆盖腔C的第一盖332以及设置为覆盖第一盖332并且设置在分隔壁320的上部上的第二盖334。第一盖332可利用金属材料或聚合物材料形成。此外，第一盖332的边缘部分可安装在分隔壁320的槽324上。此外，第二盖334可利用聚合物材料形成。
此外，第二盖334的边缘部分可设置在分隔壁320的上表面上。在第二盖334中也形成倾斜表面334a。倾斜表面334a的倾斜角度也可以是锐角。
外连接电极340连接到基板110的布线层112并且形成为覆盖分隔壁320的一部分和盖330的一部分。作为示例，外连接电极340可包括：第一水平部341，形成在第二盖334的上表面上；第一倾斜部342，形成在第二盖334的倾斜表面334a上；第二水平部343，形成在分隔壁320的上表面上；第二倾斜部344，形成在分隔壁320的倾斜表面322上；以及连接部345，连接到基板110的布线层112。此外，第一倾斜部342的倾斜角度和第二倾斜部344的倾斜角度也可以是锐角。
因此，可减小施加到外连接电极340的应力。因此，可降低外连接电极340的破裂的风险或减少在制造工艺期间发生的缺陷。
另外，外连接电极340可使用诸如钼(Mo)或其合金的导电材料形成。然而，本公开不限于这样的示例，并且外连接电极340可利用诸如钌(Ru)、钨(W)、铱(Ir)、铂(Pt)、铜(Cu)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)等或它们的合金的导电材料形成。
作为示例，外连接电极340可利用薄膜形成。
焊球350可形成在外连接电极340上。焊球350可形成在第一水平部341上。
如上所述，外连接电极340的第一倾斜部342和第二倾斜部344分别形成在盖330的倾斜表面334a和分隔壁320的倾斜表面322上，从而减小施加到外连接电极340的应力。因此，可降低外连接电极340的破裂的风险或减少在制造工艺期间发生的缺陷。
图4是示出根据另一实施例的薄膜封装件400的示意性截面图。
参照图4，作为示例，薄膜封装件400可包括基板110、分隔壁420、盖430和外连接电极440。
分隔壁420设置在基板110的边缘区域上，并且与基板110和盖430形成腔C。换句话说，分隔壁420能够使基板110的中央部分与盖430的中央部分间隔开预定距离。分隔壁420可利用聚合物材料形成。此外，倾斜表面422形成在分隔壁420的侧表面上。倾斜表面422的倾斜角度可以是锐角。此外，可在分隔壁420中形成槽424，稍后将描述的第一盖432的边缘部分安装在槽424上。
钝化层402可形成在分隔壁420的上表面和倾斜表面422上。
盖430可与基板110和分隔壁420形成腔C。盖430可包括设置为覆盖腔C的第一盖432以及设置为覆盖第一盖432的第二盖434。第一盖432可利用金属材料或聚合物材料形成。此外，第一盖432的边缘部分可安装在分隔壁420的槽424上并且安装在分隔壁420的槽424中。此外，第二盖434可利用聚合物材料形成。
外连接电极440可连接到基板110的布线层112。换句话说，外连接电极440的一部分形成为覆盖分隔壁420，外连接电极440的另一部分形成为穿透盖430。作为示例，外连接电极440可包括：第一水平部441，形成在第二盖434的上表面上；过孔部442，形成在第二盖434的通孔436中；第二水平部443，设置在分隔壁420的上部上；倾斜部444，形成在分隔壁420的倾斜表面422上；以及连接部445，连接到基板110的布线层112。此外，倾斜部444的倾斜角度可以是锐角。
因此，可减小施加到外连接电极440的应力。因此，可降低外连接电极440的破裂或减少在制造工艺期间发生缺陷的风险。
另外，外连接电极440可使用诸如钼(Mo)或其合金的导电材料形成。然而，本公开不限于这样的示例，并且外连接电极440可利用诸如钌(Ru)、钨(W)、铱(Ir)、铂(Pt)、铜(Cu)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)等或它们的合金的导电材料形成。
作为示例，外连接电极440可利用薄膜形成。
焊球450可形成在外连接电极440上。换句话说，焊球450可形成在第一水平部441上。
如上所述，外连接电极440的倾斜部444形成在分隔壁420的倾斜表面422上，从而减小施加到外连接电极440的应力。因此，可降低外连接电极440的破裂的风险或减少在制造工艺期间发生的缺陷。
图5是示出根据另一实施例的薄膜封装件500的示意性截面图。
参照图5，作为示例，薄膜封装件500可包括基板110、分隔壁420、盖530和外连接电极540。
盖530可与基板110和分隔壁420形成腔C。盖530可包括设置为覆盖腔C的第一盖532以及设置为覆盖第一盖532的第二盖534。第一盖532可利用金属材料或聚合物材料形成。此外，第一盖532的边缘部分可安装在分隔壁420的槽424上并且安装在分隔壁420的槽424中。
第二盖534可利用聚合物材料形成。此外，在第二盖534中形成用于容纳焊球的孔534a，稍后将描述的焊球550***孔534a中。
钝化层402可形成在分隔壁420的上表面和倾斜表面422上。然而，可省略钝化层402。
外连接电极540连接到基板110的布线层112并且形成为覆盖分隔壁420的一部分。作为示例，外连接电极540可包括：水平部541，设置在分隔壁420的上部上；倾斜部543，设置在分隔壁420的倾斜表面422上；以及连接部545，连接到基板110的布线层112。此外，倾斜部543的倾斜角度也可以是锐角。
因此，可减小施加到外连接电极540的应力。因此，可降低外连接电极540的破裂的风险或减少在制造工艺期间发生的缺陷。
另外，外连接电极540可使用诸如钼(Mo)或其合金的导电材料形成。然而，本公开不限于这样的示例，并且外连接电极540可利用诸如钌(Ru)、钨(W)、铱(Ir)、铂(Pt)、铜(Cu)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)等或它们的合金的导电材料形成。
作为示例，外连接电极540可利用薄膜形成。
可在外连接电极540上形成焊球550。焊球550可连接到水平部541。
图6是示出根据另一实施例的薄膜封装件600的示意性截面图。
参照图6，作为示例，薄膜封装件600可包括基板610、分隔壁620、盖630和外连接电极640。
基板610可以是硅基板。例如，硅晶片或绝缘体上硅(SOI)基板可用作基板610。作为示例，布线层612设置在基板610上，并且布线层612连接到外连接电极640。
微机电***(MEMS)元件605可设置在基板610上。MEMS元件605设置在分隔壁620的内部，并且通过示例的方式，MEMS元件605可以是体声波(BAW)谐振器、表面声波(SAW)谐振器、加速度传感器、角速度传感器等。另外，布线层612可连接到设置在MEMS元件605上的电极。
作为示例，布线层612的一部分可设置为从基板610向外突出。
倾斜表面614可形成在基板610的侧表面上。倾斜表面614的倾斜角度可以是锐角。
分隔壁620设置在基板610的边缘区域上，并且形成位于基板610和盖630之间的腔C。换句话说，分隔壁620能够使基板610的中央部分与盖630的中央部分间隔开预定距离。分隔壁620可利用聚合物材料形成。此外，可在分隔壁620中形成槽622，稍后将描述的第一盖632安装在的槽622上。
盖630可与基板610和分隔壁620形成腔C。盖630可包括设置为覆盖腔C的第一盖632以及设置为覆盖第一盖632的第二盖634。第一盖632可利用金属材料或聚合物材料形成。此外，第一盖632的边缘部分可安装在分隔壁620的槽622上并且安装在分隔壁620的槽622中。
第二盖634可利用聚合物材料形成。此外，钝化层602可形成在第二盖634和分隔壁620之间。钝化层602可形成气密式密封。然而，在另一示例中，可省略钝化层602。
第二盖634形成为覆盖分隔壁620的侧表面。因此，可改善气密式密封的可靠性。
外连接电极640可连接到基板610的布线层612。作为示例，外连接电极640可包括：水平部641，形成在基板610的下表面上；倾斜部642，形成在基板610的倾斜表面614上；以及连接部643，连接到布线层612。此外，倾斜部642的倾斜角度可以是锐角。
如上所述，外连接电极640形成在基板610的倾斜表面614上，从而减小施加到外连接电极640的应力。因此，可降低外连接电极640的破裂的风险或减少在制造工艺期间发生的缺陷。
另外，外连接电极640可使用诸如钼(Mo)或其合金的导电材料形成。然而，本公开不限于这样的示例，并且外连接电极640可利用诸如钌(Ru)、钨(W)、铱(Ir)、铂(Pt)、铜(Cu)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)等或它们的合金的导电材料形成。
作为示例，外连接电极640可利用薄膜形成。
图7是示出根据另一实施例的薄膜封装件700的示意性截面图。
参照图7，作为示例，薄膜封装件700可包括基板610、分隔壁620、盖730和外连接电极640。
盖730可与基板610和分隔壁620形成腔C。盖730的边缘部分可设置在分隔壁620上。作为示例，盖730可利用金属材料或聚合物材料形成。
钝化层702可形成在分隔壁620的上表面和外表面上。此外，钝化层702可形成气密式密封。然而，在另一示例中，可省略钝化层702。
图8是示出根据另一实施例的薄膜封装件800的示意性截面图。
参照图8，作为示例，薄膜封装件800可包括基板610、分隔壁620、盖630、外连接电极640和包封剂850。
包封剂850形成为覆盖基板610的下表面和外连接电极640，并且可包括用于容纳焊球的孔852，连接到外连接电极640的焊球860***孔852中。包封剂850可保护外连接电极640和基板610。
图9是示出根据另一实施例的薄膜封装件900的示意性截面图。
参照图9，作为示例，薄膜封装件900可包括基板910、分隔壁920、盖930、外连接电极940和贯通电极950。
基板910可以是硅基板。例如，硅晶片或绝缘体上硅(SOI)基板可用作基板910。作为示例，布线层912设置在基板910上，并且布线层912连接到外连接电极940。
虽然未在附图中示出，但是包括下电极、压电层和上电极的谐振部(未示出)设置在基板910上。另外，布线层912可连接到下电极和上电极中的一者或两者。
作为示例，布线层912的一部分可设置为从基板910向外突出。
倾斜表面914可形成在基板910的侧表面上。另外，倾斜表面914的倾斜角度可以是锐角。
分隔壁920设置在基板910的边缘区域上，并且形成位于基板910和盖930之间的腔C。换句话说，分隔壁920能够使基板910的中央部分与盖930的中央部分间隔开预定距离。分隔壁920可利用聚合物材料形成。
盖930可与基板910和分隔壁920形成腔C。此外，盖930可包括设置为覆盖腔C的第一盖932以及设置为覆盖第一盖932的第二盖934。第一盖932可利用金属材料或聚合物材料形成。此外，第一盖932的边缘部分可安装在分隔壁920的上表面上。
第二盖934可利用聚合物材料或金属材料形成。此外，钝化层902可形成在第二盖934和分隔壁920之间。钝化层902可形成气密式密封。然而，在另一示例中，可省略钝化层902。
第二盖934形成为覆盖分隔壁920的侧表面。因此，可改善气密式密封的可靠性。
外连接电极940可连接到基板910的布线层912。作为示例，外连接电极940可包括：水平部941，形成在基板910的下表面上；倾斜部942，形成在基板910的倾斜表面914上；以及连接部943，连接到布线层912。倾斜部942的倾斜角度可以是锐角。
如上所述，外连接电极940形成在基板910的倾斜表面914上，从而减小施加到外连接电极940的应力。因此，可降低外连接电极940的破裂的风险或减少在制造工艺期间发生的缺陷。
另外，外连接电极940可使用诸如钼(Mo)或其合金的导电材料形成。然而，本公开不限于这样的示例，并且外连接电极940可利用诸如钌(Ru)、钨(W)、铱(Ir)、铂(Pt)、铜(Cu)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)等或它们的合金的导电材料形成。
作为示例，外连接电极940可利用薄膜形成。
贯通电极950可将利用金属材料形成的第二盖934(被构造为接地电极)连接到基板910的布线层912。为此，贯通电极950可设置在分隔壁920和盖930中。
图10是示出根据另一实施例的薄膜封装件1000的示意性截面图。
参照图10，作为示例，薄膜封装件1000可包括基板1010、分隔壁1020、盖1030和外连接电极1040。
基板1010可以是硅基板。例如，硅晶片或绝缘体上硅(SOI)基板可用作基板1010。作为示例，布线层1012可设置在基板1010上，并且布线层1012连接到外连接电极1040。
微机电***(MEMS)元件1005可设置在基板1010上。MEMS元件1005设置在分隔壁1020的内部，并且通过示例的方式，MEMS元件1005可以是体声波(BAW)谐振器、表面声波(SAW)谐振器、加速度传感器、角速度传感器等。
此外，布线层1012可连接到设置在MEMS元件1005上的电极。
分隔壁1020设置在基板1010的边缘区域上，并且形成位于基板1010和盖1030之间的腔C。换句话说，分隔壁1020能够使基板1010的中央部分与盖1030的中央部分间隔开预定距离。分隔壁1020可利用聚合物材料形成。此外，倾斜表面1022形成在分隔壁1020的侧表面上。倾斜表面1022的倾斜角度可以是锐角。此外，可在分隔壁1020中形成槽1024，稍后将描述的第一盖1032的边缘部分安装在槽1024上。
盖1030可与基板1010和分隔壁1020形成腔C。盖1030可包括设置为覆盖腔C的第一盖1032以及设置在第一盖1032的上部上的第二盖1034。第一盖1032可利用金属材料形成并且可被构造为接地电极。此外，倾斜表面1034a可形成在第二盖1034上。另外，倾斜表面1034a的倾斜角度可以是锐角。
外连接电极1040连接到基板1010的布线层1012并且形成为覆盖分隔壁1020的一部分和盖1030的一部分。作为示例，外连接电极1040可包括：第一水平部1041，形成在第二盖1034的上表面上；第一倾斜部1042，形成在第二盖1034的倾斜表面1034a上；第二水平部1043，设置在分隔壁1020的上表面上；第二倾斜部1044，形成在分隔壁1020的倾斜表面1022上；以及连接部1045，连接到基板1010的布线层1012。此外，第一倾斜部1042的倾斜角度和第二倾斜部1044的倾斜角度可以是锐角。
因此，可减小施加到外连接电极1040的应力。因此，可降低外连接电极1040的破裂的风险或减少在制造工艺期间发生的缺陷。
另外，第二水平部1043可连接到盖1030的被构造为接地电极的第一盖1032。
另外，外连接电极1040可使用诸如钼(Mo)或其合金的导电材料形成。然而，本公开不限于这样的示例，并且外连接电极1040可利用诸如钌(Ru)、钨(W)、铱(Ir)、铂(Pt)、铜(Cu)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)等或它们的合金的导电材料形成。
作为示例，外连接电极1040可利用薄膜形成。
焊球1050可形成在外连接电极1040上。焊球1050可形成在第一水平部1041上。
图11是示出根据另一实施例的薄膜封装件1100的示意性截面图。
参照图11，作为示例，薄膜封装件1100可包括基板1010、分隔壁1120、盖1130和外连接电极1140。
分隔壁1120设置在基板1010的边缘区域上，并且用于形成位于基板1010和盖1130之间的腔C。换句话说，分隔壁1120能够使基板1010的中央部分与盖1130的中央部分间隔开预定距离。分隔壁1120可利用聚合物材料形成。此外，倾斜表面1122形成在分隔壁1120的侧表面上。倾斜表面1122的倾斜角度可以是锐角。此外，可在分隔壁1120中形成槽1124，稍后将描述的第一盖1132的边缘安装在槽1124上。
盖1130可与基板1010和分隔壁1120形成腔C。盖1130可包括设置为覆盖腔C的第一盖1132以及设置为覆盖第一盖1132的第二盖1134。第一盖1132可利用金属材料形成。此外，第一盖1132可被构造为接地电极。此外，第一盖1132的边缘部分安装在分隔壁1120的槽1124上。
作为示例，第二盖1134可利用聚合物材料形成。第二盖1134可设置在分隔壁1120的倾斜表面1122上。因此，在第二盖1134中也形成倾斜表面1134a。如上所述，第二盖1134形成为覆盖分隔壁1120，从而改善气密式密封的可靠性。
钝化层1102可形成在第一盖1132的上表面、分隔壁1120的上表面和倾斜表面1122上。此外，钝化层1102可形成气密式密封。然而，在另一示例中，可省略钝化层1102。
外连接电极1140可连接到基板1010的布线层1012。作为示例，外连接电极1140可包括：水平部1141，形成在第二盖1134的上表面上；倾斜部1142，形成在第二盖1134的倾斜表面1134a上；第一连接部1143，连接到布线层1012；以及第二连接部1144，形成在盖1130的安装孔1136中并且连接到第一盖1132。倾斜部1142的倾斜角度可以是锐角。
如上所述，外连接电极1140形成在盖1130的倾斜表面1134a上，从而减小施加到外连接电极1140的应力。因此，可降低外连接电极1140的破裂的风险或减少在制造工艺期间发生的缺陷。
焊球1150可形成在外连接电极1140上。
另外，外连接电极1140可使用诸如钼(Mo)或其合金的导电材料形成。然而，本公开不限于这样的示例，并且外连接电极1140可利用诸如钌(Ru)、钨(W)、铱(Ir)、铂(Pt)、铜(Cu)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)等或它们的合金的导电材料形成。
作为示例，外连接电极1140可利用薄膜形成。
图12是示出根据另一实施例的薄膜封装件1200的示意性截面图。
参照图12，作为示例，根据第十二实施例的薄膜封装件1200可被构造为包括基板1010、分隔壁1220、盖1230和外连接电极1240。
分隔壁1220设置在基板1010的边缘区域上，并且形成位于基板1010和盖1230之间的腔C。换句话说，分隔壁1220能够使基板1010的中央部分与盖1230的中央部分间隔开预定距离。分隔壁1220可利用聚合物材料形成。此外，倾斜表面1222形成在分隔壁1220的侧表面上。倾斜表面1222的倾斜角度可以是锐角。
盖1230可与基板1010和分隔壁1220形成腔C。盖1230可包括设置为覆盖腔C的第一盖1232以及设置为覆盖第一盖1232的第二盖1234。此外，第一盖1232可设置在分隔壁1220的上部上。第一盖1232可利用金属材料形成，并且可用作接地电极。
通过示例的方式，第二盖1234可利用聚合物材料形成。第二盖1234形成为覆盖分隔壁1220的倾斜表面1222。因此，第一倾斜表面1234a形成在第二盖1234中。如上所述，第二盖1234形成为覆盖分隔壁1220，从而改善气密式密封的可靠性。此外，在第二盖1234中，可设置从第一倾斜表面1234a的端部水平延伸的台阶表面1234b和从台阶表面1234b延伸的第二倾斜表面1234c。
外连接电极1240可连接到基板1010的布线层1012。作为示例，外连接电极1240可包括：第一水平部1241，形成在盖1230的上表面上；第一倾斜部1242，设置在第二盖1234的连通孔1236中；第二水平部1243，从第一倾斜部1242沿水平方向延伸；第二倾斜部1244，从第二水平部1243延伸并且形成为覆盖第二盖1234的第一倾斜表面1234a；以及连接部1245，从第二倾斜部1244延伸并且连接到布线层1012。
如上所述，第二倾斜部1244形成为覆盖第二盖1234的第一倾斜表面1234a，从而减小施加到外连接电极1240的应力。第二倾斜部1244的倾斜角度可以是锐角。
第二水平部1243可连接到第一盖1232。
此外，虽然以上描述了外连接电极的倾斜部设置在盖的倾斜表面上的实施例、外连接电极的倾斜部设置在分隔壁的倾斜表面上的实施例、外连接电极的倾斜部设置在基板的倾斜表面上的实施例以及外连接电极的倾斜部设置在盖的倾斜表面和分隔壁的倾斜表面上的实施例，但实施例不限于此。例如，根据设计，外连接电极的倾斜部还可设置在盖的倾斜表面和基板的倾斜表面上，或者外连接电极的倾斜部还可设置在分隔壁的倾斜表面和基板的倾斜表面上，或者外连接电极的倾斜部还可设置在盖的倾斜表面、分隔壁的倾斜表面和基板的倾斜表面上。也就是说，倾斜表面可形成在所述基板、所述分隔壁和所述盖中的任意一者或者任意两者或更多者的任意组合上，外连接电极的倾斜部设置在该倾斜表面上。
如上所述，根据这里所公开的实施例，可实现薄膜封装件的纤薄化和小型化并且可降低制造成本。
虽然本公开包括特定的示例，但是在理解本申请的公开内容之后将是明显的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中做出形式和细节上的各种改变。这里所描述的示例将仅被视为描述性含义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合描述的***、架构、装置或者电路中的组件，和/或由其他组件或它们的等同物替换或者补充描述的***、架构、装置或者电路中的组件，则可获得适当的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物限定，并且在权利要求及其等同物的范围内的所有变化将被解释为包括在本公开中。

Claims (19)

1.一种薄膜封装件，包括：
基板；
布线层，设置在所述基板上；
微机电***元件，设置在所述基板的表面上；
分隔壁，设置在所述基板上，以围绕所述微机电***元件，并且利用聚合物材料形成；
盖，与所述基板和所述分隔壁形成腔；以及
外连接电极，连接到所述布线层，
其中，所述外连接电极包括至少一个倾斜部，所述至少一个倾斜部设置在至少一个倾斜表面上，所述至少一个倾斜表面形成在所述基板、所述分隔壁和所述盖中的至少一者上。
2.根据权利要求1所述的薄膜封装件，其中，所述盖包括：第一盖，设置为覆盖所述腔；以及第二盖，设置为覆盖所述第一盖并且利用聚合物材料形成。
3.根据权利要求2所述的薄膜封装件，其中，所述分隔壁包括倾斜外表面，并且所述第二盖包括与所述分隔壁的所述倾斜外表面对应的倾斜表面。
4.根据权利要求3所述的薄膜封装件，其中，所述至少一个倾斜部中的倾斜部设置在所述第二盖的所述倾斜表面上。
5.根据权利要求2所述的薄膜封装件，其中，钝化层形成在所述分隔壁和所述第二盖之间。
6.根据权利要求2所述的薄膜封装件，其中，所述分隔壁包括倾斜外表面，并且所述第二盖包括设置在所述分隔壁的所述倾斜外表面的内侧的倾斜表面。
7.根据权利要求6所述的薄膜封装件，其中，所述至少一个倾斜部包括：第一倾斜部，设置在所述第二盖的所述倾斜表面上；以及第二倾斜部，设置在所述分隔壁的所述倾斜外表面上。
8.根据权利要求7所述的薄膜封装件，其中，所述外连接电极还包括：第一水平部，设置在所述第二盖的上表面上并且连接到所述第一倾斜部；第二水平部，设置在所述分隔壁的上表面上并且连接到所述第一倾斜部和所述第二倾斜部；以及连接部，包括连接到所述第二倾斜部的一侧和连接到所述布线层的另一侧。
9.根据权利要求2所述的薄膜封装件，其中，所述外连接电极包括：第一水平部，设置在所述第二盖的上表面上；过孔部，穿透所述第二盖；第二水平部，设置在所述分隔壁的上部上；以及连接部，连接到所述布线层和所述至少一个倾斜部中的倾斜部，并且
其中，所述倾斜部设置在所述至少一个倾斜表面中的设置在所述分隔壁上的倾斜表面上。
10.根据权利要求2所述的薄膜封装件，其中，所述外连接电极包括：水平部，设置在所述分隔壁的上部上并且连接到穿透所述第二盖的焊球；以及连接部，连接所述布线层和所述至少一个倾斜部中的倾斜部，并且
其中，所述倾斜部设置在所述至少一个倾斜表面中的设置在所述分隔壁上的倾斜表面上。
11.根据权利要求1所述的薄膜封装件，其中，所述至少一个倾斜表面中的倾斜表面设置在所述基板的侧表面上，并且所述至少一个倾斜部中的倾斜部设置在所述倾斜表面上。
12.根据权利要求11所述的薄膜封装件，所述薄膜封装件还包括包封剂，所述包封剂形成为覆盖所述基板。
13.根据权利要求2所述的薄膜封装件，其中，所述第二盖利用金属材料形成，所述第二盖连接到所述外连接电极并且所述第二盖被构造为接地电极。
14.根据权利要求13所述的薄膜封装件，所述薄膜封装件还包括贯通电极，所述贯通电极将所述第二盖连接到所述布线层。
15.根据权利要求14所述的薄膜封装件，其中，所述至少一个倾斜表面中的倾斜表面设置在所述基板的侧表面上，并且所述至少一个倾斜部中的倾斜部设置在所述倾斜表面上。
16.一种薄膜封装件，包括：
基板；
布线层，设置在所述基板上；
分隔壁，设置在所述基板上；
第一盖，利用金属材料形成并且与所述基板和所述分隔壁形成腔；
第二盖，形成为覆盖所述第一盖；以及
外连接电极，连接到所述布线层和所述第一盖。
17.根据权利要求16所述的薄膜封装件，其中，所述外连接电极包括：第一倾斜部，设置在所述分隔壁的倾斜侧表面上；以及第一水平延伸部，设置在所述第一盖的上表面上。
18.根据权利要求17所述的薄膜封装件，所述薄膜封装件还包括第二倾斜部，所述第二倾斜部从所述第一水平延伸部延伸并且设置在所述第二盖的倾斜侧表面上。
19.根据权利要求18所述的薄膜封装件，所述薄膜封装件还包括第二水平延伸部，所述第二水平延伸部从所述第二倾斜部延伸并且设置在所述第二盖的上表面上。
CN201910897379.3A 2018-11-02 2019-09-23 薄膜封装件 Pending CN111137837A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180133452A KR102574417B1 (ko) 2018-11-02 2018-11-02 박막형 패키지
KR10-2018-0133452 2018-11-02

Publications (1)

Publication Number Publication Date
CN111137837A true CN111137837A (zh) 2020-05-12

Family

ID=70459829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910897379.3A Pending CN111137837A (zh) 2018-11-02 2019-09-23 薄膜封装件

Country Status (3)

Country Link
US (1) US10903816B2 (zh)
KR (1) KR102574417B1 (zh)
CN (1) CN111137837A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022233058A1 (zh) * 2021-05-07 2022-11-10 华为技术有限公司 一种封装结构及其制作方法、电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483248B2 (en) * 2017-03-23 2019-11-19 Skyworks Solutions, Inc. Wafer level chip scale filter packaging using semiconductor wafers with through wafer vias
CN115378397B (zh) 2022-03-22 2023-05-23 武汉敏声新技术有限公司 一种声学器件封装结构及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409869A (zh) * 1999-12-10 2003-04-09 壳箱有限公司 生产封装集成电路装置的方法及所生产的封装集成电路装置
KR100609121B1 (ko) * 2005-05-17 2006-08-08 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
CN1839543A (zh) * 2004-07-14 2006-09-27 株式会社村田制作所 压电器件
US20070262381A1 (en) * 2006-05-11 2007-11-15 Olympus Corporation Semiconductor device and method of manufacturing the same
JP2007318058A (ja) * 2006-04-27 2007-12-06 Murata Mfg Co Ltd 電子部品及びその製造方法
CN106533384A (zh) * 2015-09-14 2017-03-22 三星电机株式会社 声波装置及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585995B1 (ko) 2001-12-24 2006-06-07 쌍신전자통신주식회사 칩형 공진기 및 그 제조방법
JP2004129223A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
JP2004222244A (ja) * 2002-12-27 2004-08-05 Toshiba Corp 薄膜圧電共振器およびその製造方法
JP2006173557A (ja) * 2004-11-22 2006-06-29 Toshiba Corp 中空型半導体装置とその製造方法
JP5104432B2 (ja) 2008-03-17 2012-12-19 パナソニック株式会社 弾性表面波デバイス
US8471433B2 (en) 2009-10-14 2013-06-25 Panasonic Corporation Elastic wave device and electronic device using the same
US10367470B2 (en) 2016-10-19 2019-07-30 Qorvo Us, Inc. Wafer-level-packaged BAW devices with surface mount connection structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409869A (zh) * 1999-12-10 2003-04-09 壳箱有限公司 生产封装集成电路装置的方法及所生产的封装集成电路装置
CN1839543A (zh) * 2004-07-14 2006-09-27 株式会社村田制作所 压电器件
KR100609121B1 (ko) * 2005-05-17 2006-08-08 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
JP2007318058A (ja) * 2006-04-27 2007-12-06 Murata Mfg Co Ltd 電子部品及びその製造方法
US20070262381A1 (en) * 2006-05-11 2007-11-15 Olympus Corporation Semiconductor device and method of manufacturing the same
CN106533384A (zh) * 2015-09-14 2017-03-22 三星电机株式会社 声波装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022233058A1 (zh) * 2021-05-07 2022-11-10 华为技术有限公司 一种封装结构及其制作方法、电子设备

Also Published As

Publication number Publication date
US10903816B2 (en) 2021-01-26
KR102574417B1 (ko) 2023-09-04
US20200144986A1 (en) 2020-05-07
KR20200050630A (ko) 2020-05-12

Similar Documents

Publication Publication Date Title
CN111137837A (zh) 薄膜封装件
CN108540103B (zh) 声波谐振器及制造声波谐振器的方法
US10432172B2 (en) Bulk acoustic filter device and method of manufacturing the same
KR101296031B1 (ko) 압력 센서 및 그 제작 방법
US11186481B2 (en) Sensor device and manufacturing method thereof
US8174082B2 (en) Micromechanical component having multiple caverns, and manufacturing method
JP4724501B2 (ja) 超音波トランスデューサおよびその製造方法
CN107094002B (zh) 声波谐振器及其制造方法
US10630258B2 (en) Acoustic wave resonator and filter including the same
US20140306300A1 (en) Component and Method for Producing a Component
CN111683896B (zh) Mems设备
US10135421B2 (en) Bulk-acoustic wave filter device
US7510968B2 (en) Cap for semiconductor device package, and manufacturing method thereof
CN111245395B (zh) 声波谐振器
CN110912528A (zh) 体声波谐振器及制造体声波谐振器的方法
US20220368301A1 (en) Method of manufacturing collective substrate and collective substrate
US10784837B2 (en) Bulk acoustic wave resonator
CN111010109A (zh) 释放孔位于封装空间外的mems器件的封装
JP5130952B2 (ja) 圧電振動デバイスおよび圧電振動デバイスの製造方法
CN112534719B (zh) 谐振装置
US20180123561A1 (en) Filter
CN110553960A (zh) 细尘浓度传感器
WO2020085188A1 (ja) 共振装置
US11431318B2 (en) Acoustic resonator and method of manufacturing thereof
JP6994164B2 (ja) 共振子及び共振装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination