CN111129163B - 肖特基二极管及其制备方法 - Google Patents
肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN111129163B CN111129163B CN201911231350.8A CN201911231350A CN111129163B CN 111129163 B CN111129163 B CN 111129163B CN 201911231350 A CN201911231350 A CN 201911231350A CN 111129163 B CN111129163 B CN 111129163B
- Authority
- CN
- China
- Prior art keywords
- thermal oxidation
- region
- gallium oxide
- type gallium
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 152
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 152
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims abstract description 94
- 229910001195 gallium oxide Inorganic materials 0.000 claims abstract description 94
- 229910052751 metal Inorganic materials 0.000 claims abstract description 89
- 239000002184 metal Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000137 annealing Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 221
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000011268 retreatment Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 230000005684 electric field Effects 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 239000000463 material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体领域，特别涉及一种肖特基二极管及其制备方法。该方法包括：在衬底上外延n型氧化镓层；在所述n型氧化镓层上制备第一掩膜层；其中，所述第一掩膜层的窗口为待制备的热氧化处理区所对应的区域，其中，所述热氧化处理区包括至少一个第一热氧化区和两个第二热氧化区；对器件正面进行第一高温退火处理，形成热氧化处理区；去除所述第一掩膜层；制备正面的阳极金属层和背面的阴极金属层；其中，所述第一热氧化区位于阳极金属下方，每个第二热氧化区部分位于阳极金属下方。上述方法可以通过热氧化形成终端结构，降低阳极金属下方及边缘区电场，从而降低阳极反向漏电，改善击穿和导通特性。
Description
技术领域
本发明涉及半导体领域，特别涉及一种肖特基二极管及其制备方法。
背景技术
随着半导体器件应用在越来越多的技术领域，传统硅基等窄禁带半导体二极管遭遇到了诸多挑战，其中击穿电压难以满足要求日益增长的需求，成为影响进一步提升器件性能的关键因素之一。氧化镓(Ga2O3)与以SiC、GaN为代表的第三代半导体材料相比较，具有更宽的禁带宽度，击穿场强相当于Si的20倍以上，SiC和GaN的2倍以上，从理论上说，在制造相同耐压的二极管器件时，器件的导通电阻可降为SiC的1/10、GaN的1/3，Ga2O3材料的巴利伽优值是SiC的18倍、GaN材料的4倍以上，因此Ga2O3是一种性能优异的适于功率器件和高压开关器件制备的宽禁带半导体材料。
宽禁带氧化镓肖特基二极管具有高击穿、低导通电阻等优势，目前通过提高Ga2O3晶体材料质量和优化掺杂工艺等方法，不断提高肖特基二极管的器件性能，然而目前已有的肖特基二极管，其击穿电压和导通特性还远低于材料预期值。
发明内容
有鉴于此，本发明实施例提供了一种肖特基二极管及其制备方法，以提高现有的肖特基二极管的击穿电压和导通特性。
本发明实施例的第一方面提供了一种肖特基二极管的制备方法，包括：
在衬底上外延n型氧化镓层；
在所述n型氧化镓层上制备第一掩膜层；其中，所述第一掩膜层的窗口为待制备的热氧化处理区所对应的区域，所述热氧化处理区包括至少一个第一热氧化区和两个第二热氧化区；
对器件正面进行第一高温退火处理，形成热氧化处理区；
去除所述第一掩膜层；
制备正面的阳极金属层和背面的阴极金属层；
其中，所述阳极金属层在所述n型氧化镓层上的投影对应的区域为第一区域，所述阳极金属层在所述n型氧化镓层上的投影对应的区域以外的区域为第二区域，所述第一热氧化区位于第一区域；每个第二热氧化区的第一部分位于第一区域，每个第二热氧化区的第二部分位于第二区域。
可选的，所述热氧化处理区还包括：第三热氧化区，位于所述第二区域。
可选的，在形成热氧化处理区后，该方法还包括：对所述第一热氧化区、第二热氧化区和第三热氧化区中的至少一个进行再高温退火处理。
可选的，所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度。
可选的，所述n型氧化镓层为非均匀掺杂，所述n型氧化镓层为从上至下浓度增加的多层结构。
可选的，所述制备正面的阳极金属层包括：
在去除所述第一掩膜层后，淀积绝缘介质层；
通过干法刻蚀或湿法腐蚀去除预设阳极区域的绝缘介质层；
制备具有场板结构的正面的阳极金属层；其中，所述场板结构包括单层场板结构、多层场板结构和斜场板结构；
相应的，所述预设阳极区域为第一区域，预设阳极区域以外的区域为第二区域。
本发明实施例的第二方面提供了一种肖特基二极管，包括：
衬底；
n型氧化镓层，形成在所述衬底上；
阳极金属层，形成在所述n型氧化镓层上；
阴极金属层，形成在衬底的背面；
其中，所述n型氧化镓层中包括：至少一个第一热氧化区和两个第二热氧化区，所述阳极金属层在所述n型氧化镓层上的投影对应的区域为第一区域，所述阳极金属层在所述n型氧化镓层上的投影对应的区域以外的区域为第二区域，所述第一热氧化区位于第一区域，且与所述阳极金属层接触；每个第二热氧化区的第一部分位于第一区域，每个第二热氧化区的第二部分位于第二区域，且每个第二热氧化区的第一部分与所述阳极金属层接触。
可选的，所述n型氧化镓层中还包括：第三热氧化区，位于所述第二区域，且所述第三热氧化区的上表面为所述n型氧化镓层的上表面。
可选的，所述第一热氧化区、所述第二热氧化区和所述第三热氧化区的形成过程中退火温度和退火时间不相同。
可选的，所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度；
所述n型氧化镓层为非均匀掺杂，所述n型氧化镓层为从上至下浓度增加的多层结构。
本发明实施例在制备肖特基二极管时，对器件正面进行高温退火处理，形成热氧化处理区；其中，在n型氧化镓层上制备第一掩膜层可以在特定位置形成热氧化处理区，包括位于阳极金属层下方区域的至少一个第一热氧化区和部分位于阳极金属层下方的两个第二热氧化区。去除第一掩膜层后在器件正面特定位置制备阳极金属层，由于阳极金属层下方包括第一热氧化区和第二热氧化区，从而降低了阳极金属层下方及边缘区电场，降低了阳极金属层的反向漏电，进而改善了制备的肖特基二极管的击穿电压和导通特性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的肖特基二极管的制备方法流程示意图；
图2是本发明实施例提供的在衬底上外延n型氧化镓层后的剖面结构示意图；
图3是本发明实施例提供的在n型氧化镓层上制备第一掩膜层后的剖面结构示意图；
图4是本发明实施例提供的对器件正面进行高温退火处理形成热氧化处理区后的剖面结构示意图；
图5是本发明实施例提供的去除第一掩膜层后的剖面结构示意图；
图6是本发明实施例提供的制备正面的阳极金属层和背面的阴极金属层后的剖面结构示意图；
图7是本发明实施例提供的当第一氧化区为两个时形成的器件的剖面结构示意图；
图8～11是本发明实施例提供的制备包括第三热氧化区时的肖特基二极管对应的剖面结构示意图；
图12是本发明实施例提供的第一热氧化区的数量为两个和第三热氧化区的数量为四个的肖特基二极管的剖面结构示意图；
图13是本发明实施例提供的在n型氧化镓层上淀积掩膜层后的剖面结构示意图；
图14是本发明实施例提供的淀积绝缘介质层后的剖面结构示意图；
图15是本发明实施例提供的去除预设阳极区域的绝缘介质层后的剖面结构示意图；
图16是本发明实施例提供的制备具有场板结构的正面的阳极金属层后和制备背面的阴极金属层后的剖面结构示意图；
图17是本发明实施例提供的与图7对应的具有场板结构的正面的阳极金属层的肖特基二极管的剖面结构示意图；
图18是本发明实施例提供的与图11对应的具有场板结构的正面的阳极金属层的肖特基二极管的剖面结构示意图；
图19是本发明实施例提供的与图12对应的具有场板结构的正面的阳极金属层的肖特基二极管的剖面结构示意图；
图20是本发明实施例提供的肖特基二极管的剖面结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下对照附图并结合实施例，对本发明做进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1是本发明实施例提供的肖特基二极管的制备方法流程示意图，参示图1，该肖特基二极管的制备方法可以包括：
步骤S101，在衬底上外延n型氧化镓层。
本发明实施例中，参示图2，衬底201为n型重掺杂的氧化镓衬底。n型氧化镓层202是通过掺杂Si或Sn实现的轻掺杂氧化镓层，所述n型氧化镓层202的厚度根据实际需求进行设定。
步骤S102，在所述n型氧化镓层上制备第一掩膜层；其中，所述第一掩膜层的窗口为待制备的热氧化处理区所对应的区域，所述热氧化处理区包括至少一个第一热氧化区和两个第二热氧化区。
本发明实施例中，参示图3，为了在后续步骤中在特定的区域形成热氧化处理区，可以先在待制备的热氧化处理区以外所对应的区域制备第一掩膜层204，即使第一掩膜层204的窗口为待制备的热氧化处理区所对应的区域。
步骤S103，对器件正面进行高温退火处理，形成热氧化处理区。
本发明实施例中，参示图4，对器件正面进行高温退火处理，由于第一掩膜层204的遮挡，存在第一掩膜层204的区域对应的n型氧化镓层中不会形成热氧化处理区，而在第一掩膜层的对应区域以外的n型氧化镓层中形成热氧化处理区。
步骤S104，去除所述第一掩膜层。
本发明实施例中，参示图5，去除第一掩膜层形成如图5所示的器件结构。所述热氧化处理区包括第一热氧化区2051和第二热氧化区2052，上述氧化处理区的分类根据其和待制备的金属阳极的相对位置进行分类，所述第一热氧化区2051位于待制备的金属阳极的正下方对应的区域内，且数量至少为一个，所述第二热氧化区2052部分位于待制备的金属阳极的正下方对应的区域内，且数量固定为两个。与此相应的，当要制备不同数量的所述第一热氧化区2051时，所述第一掩膜层的窗口也对应改变。
步骤S105，制备正面的阳极金属层和背面的阴极金属层；其中，所述阳极金属层在所述n型氧化镓层上的投影对应的区域为第一区域，所述阳极金属层在所述n型氧化镓层上的投影对应的区域以外的区域为第二区域，所述第一热氧化区位于第一区域；每个第二热氧化区的第一部分位于第一区域，每个第二热氧化区的第二部分位于第二区域。
本发明实施例中，参示图6，去除第一掩膜层后在器件正面制备阳极金属层206，使阳极金属层206的左右边缘分别位于两个第二热氧化区2052所对应的区域内，即所述阳极金属层在所述n型氧化镓层上的投影对应的区域为第一区域，所述阳极金属层在所述n型氧化镓层上的投影对应的区域以外的区域为第二区域，在制备所述阳极金属层时，使所述第一热氧化区2051位于第一区域，每个第二热氧化区2052的第一部分位于第一区域，每个第二热氧化区2052的第二部分位于第二区域。经过高温退火处理的热氧化处理区相比较未进行高温退火处理的n型氧化镓层存在离子浓度差异，在特定的位置形成热氧化处理区，并且控制阳极金属层206和所述热氧化处理区的相对位置，可以使阳极金属层206下方及边缘区电场降低，降低阳极反向漏电，改善击穿和导通特性。当第一氧化区为两个时，最终形成的器件如图7所示。
本发明实施例在制备肖特基二极管时，对器件正面进行高温退火处理，形成热氧化处理区；在n型氧化镓层上制备第一掩膜层，由于第一掩膜层的遮挡作用，可以在n型氧化镓层中的特定位置形成热氧化处理区，即形成至少一个第一热氧化区和两个第二热氧化区。去除第一掩膜层后在器件正面制备阳极金属层，在器件的背面制备阴极金属层；其中，使阳极金属层的左右边缘分别位于所述第二热氧化区所对应的区域内，且所述第一热氧化区位于所述阳极金属层的下方，从而降低阳极金属下方及边缘区电场，从而降低阳极反向漏电，提高击穿特性和导通特性。
一些实施例中，参示图8～11，所述热氧化处理区还包括：第三热氧化区，位于所述第二区域。
本发明实施例中，可以通过高温退火表面处理在漂移层形成多个热氧化处理区，从而引入更多的浓度变化，进一步提高器件的击穿特性。基于如图2所示的器件结构，在n型氧化镓层202上制备第一掩膜层204，形成如图8所示的器件结构。参示图9，对器件正面进行高温退火处理，形成热氧化处理区；在形成热氧化处理区后，去除第一掩膜层204形成如图10所示的器件结构，热氧化处理区除第一热氧化区2051和第二热氧化区2052之外，还可以包括：位于所述第二区域的第三热氧化区2053。之后在如图10所示的器件结构上制备正面的阳极金属层206和背面的阴极金属层207形成如图11所示的器件结构。图8～11提供的结构仅仅是示意性的，所述第一热氧化区和所述第三热氧化区可以有更多个，例如，第一热氧化区的数量可以是两个或更多个，第三热氧化区的数量也可以是两个或更多个；比如图12提供的结构，在图12中，所述第一热氧化区的数量为两个，所述第三热氧化区的数量为四个。在本发明实施例中，在阳极下方的n型氧化镓层中引入了更多的横向浓度变化，进一步提升了器件的耐高压特性。
一些实施例中，在形成热氧化处理区后，还包括：对所述第一热氧化区、第二热氧化区和第三热氧化区中的至少一个进行再高温退火处理。
本发明实施例中，高温退火再处理是为了形成多个浓度不同和/或多个深度不同的所述第一热氧化区、所述第二热氧化区和所述第三热氧化区热氧化处理区，以提高器件的击穿特性和导通特性。在所述对器件正面进行高温退火处理，形成热氧化处理区之后，还可以再进行多次高温退火再处理，其中，在每次进行高温再处理时，可以改变设备的处理功率和处理时间，进行多种功率和多种时间的高温退火处理。经过多次高温再处理可以形成更多个浓度和/或深度不同的热氧化处理区，从而进一步提高器件的击穿特性和导通特性。
一些实施例中，所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度。
本发明实施例中，参示图2，衬底201为n型氧化镓衬底。在n型氧化镓衬底201上外延n型氧化镓层202，其中，n型氧化镓层202的掺杂浓度小于n型氧化镓衬底201的掺杂浓度，更有利于实现耐高压。
一些实施例中，所述n型氧化镓层为非均匀掺杂；所述n型氧化镓层为从上至下浓度增加的多层结构。
本发明实施例中，所述n型氧化镓层为从上至下浓度增加的多层结构，更有利于实现耐高压。
一些实施例中，所述在所述n型氧化镓层上制备第一掩膜层，可以包括：在所述n型氧化镓层上淀积掩膜层；通过光刻和湿法腐蚀将待制备的热氧化处理区对应的掩膜层去除，形成第一掩膜层。
本发明实施例中，参示图13，可以先在n型氧化镓层202上沉淀掩膜层203，再通过光刻和湿法腐蚀将待制备的热氧化处理区对应的掩膜层203去除，待制备的热氧化处理区以外所对应的区域形成第一掩膜层。实际上第一掩膜层的形成位置和形态均根据待制备的热氧化处理区的位置进行制备，最终形成由多个不连续的部分组成，例如图3和图8中的第一掩膜层204的形态。
一些实施例中，所述第一掩膜层可以包括SiO2、Si3N4、Al2O3、HfO2和MgO中的任意一种。
一些实施例中，所述去除所述第一掩膜层，可以包括：将形成热氧化处理区域的器件投入预设溶液中，直至将所述第一掩膜层去除，其中，所述预设溶液为所述第一掩膜层的腐蚀液。
一些实施例中，所述制备正面的阳极金属层可以包括：在去除所述第一掩膜层后，淀积绝缘介质层；通过干法刻蚀或湿法腐蚀去除预设阳极区域的绝缘介质层；制备具有场板结构的正面的阳极金属层；其中，所述场板结构包括单层场板结构、多层场板结构和斜场板结构；相应的，所述预设阳极区域为第一区域，预设阳极区域以外的区域为第二区域。
本发明实施例中，在去除第一掩膜层后，淀积绝缘介质层，再通过干法刻蚀或湿法腐蚀去除预设阳极区域的绝缘介质层；其中，预设阳极区域为具有场板结构的正面的阳极金属层与n型氧化镓层的接触部分，相应的，预设阳极区域为第一区域，预设阳极区域以外的区域为第二区域，用于使阳极下方的n型氧化镓层中引入横向浓度变化，从而优化阳极结处电场，提高击穿电压，同时兼顾导通电阻。同时，制备具有场板结构的正面的阳极金属层相比于没有场板结构的阳极金属层，具有更优的耐高压特性和导通特性，场板的结构可以根据实际情况进行选择，包括单层场板结构、多层场板结构和斜场板结构。
一些实施例中，可以在如图5所示的器件结构上形成具有场板结构的阳极金属层并制备背面阴极金属层，其步骤对应的结构示意图如图14～16所示。
本发明实施例中，参示图14～16，去除所述第一掩膜层后，淀积绝缘介质层208，通过干法刻蚀或湿法腐蚀去除预设阳极区域的绝缘介质层208，制备具有场板结构的正面的阳极金属层206；其中，预设阳极区域为第一区域，预设阳极区域以外的区域为第二区域，用于使阳极下方的n型氧化镓层中引入横向浓度变化，从而优化阳极结处电场，提高击穿电压，同时兼顾导通电阻。制备具有场板结构的阳极金属层206并制备背面的阴极金属层207形成如图16所述的肖特基二极管。实际操作中，制备阴极金属层207可以在上述步骤中的任意一步。
一些实施例中，如图7、图11和图12所示的肖特基二极管结构中，阳极金属层206均可以为具有场板结构的阳极金属层，其制备步骤与上文记载的相同，在此不再赘述，其各自对应的场板结构如图17、图18和图19所示。
图20是本发明实施例的提供的肖特基二极管的剖面结构示意图，包括：
衬底201；
n型氧化镓层202，形成在所述衬底201上；
阳极金属层206，形成在所述n型氧化镓层202上；
阴极金属层207，形成在衬底201的背面；
其中，所述n型氧化镓层202中包括：至少一个第一热氧化区2051和两个第二热氧化区2052，所述阳极金属层206在所述n型氧化镓层上202的投影对应的区域为第一区域，所述阳极金属层206在所述n型氧化镓层上202的投影对应的区域以外的区域为第二区域，所述第一热氧化区2051位于第一区域，且与所述阳极金属层206接触；每个第二热氧化区2052的第一部分位于第一区域，每个第二热氧化区2052的第二部分位于第二区域，且每个第二热氧化区2052的第一部分与所述阳极金属层206接触。
上述肖特基二极管，在n型氧化镓层上表面的特定区域形成有热氧化处理区，包括位于阳极金属层下方区域的至少一个第一热氧化区和部分位于阳极金属层下方的两个第二热氧化区，可以降低阳极金属下方及边缘区电场，从而降低阳极反向漏电，改善器件的击穿特性。
一些实施例中，所述n型氧化镓层中还包括：第三热氧化区，位于所述第二区域，且所述第三热氧化区的上表面为所述n型氧化镓层的上表面。
一些实施例中，所述第一热氧化区、所述第二热氧化区和所述第三热氧化区的形成过程中退火温度和退火时间不相同。
一些实施例中，所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度；
一些实施例中，所述n型氧化镓层为非均匀掺杂，所述n型氧化镓层为从上至下浓度增加的多层结构。
上述肖特基二极管中各部分的形成过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (6)
1.一种肖特基二极管的制备方法，其特征在于，包括：
在衬底上外延n型氧化镓层；
在所述n型氧化镓层上制备第一掩膜层；其中，所述第一掩膜层的窗口为待制备的热氧化处理区所对应的区域，所述热氧化处理区包括至少一个第一热氧化区和两个第二热氧化区；
对器件正面进行高温退火处理，形成热氧化处理区；
去除所述第一掩膜层；
制备正面的阳极金属层和背面的阴极金属层；
其中，所述阳极金属层在所述n型氧化镓层上的投影对应的区域为第一区域，所述阳极金属层在所述n型氧化镓层上的投影对应的区域以外的区域为第二区域，所述第一热氧化区位于第一区域；每个第二热氧化区的第一部分位于第一区域，每个第二热氧化区的第二部分位于第二区域；
所述热氧化处理区还包括：第三热氧化区，位于所述第二区域；
在形成热氧化处理区后，还包括：
对所述第一热氧化区、第二热氧化区和第三热氧化区中的至少一个进行高温退火再处理；
所述高温退火再处理用于形成多个浓度不同和/或多个深度不同的所述第一热氧化区、所述第二热氧化区和所述第三热氧化区。
2.如权利要求1所述的肖特基二极管的制备方法，其特征在于，
所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度。
3.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述n型氧化镓层为非均匀掺杂；
所述n型氧化镓层为从上至下浓度增加的多层结构。
4.如权利要求1所述的肖特基二极管的制备方法，其特征在于，所述制备正面的阳极金属层包括：
在去除所述第一掩膜层后，淀积绝缘介质层；
通过干法刻蚀或湿法腐蚀去除预设阳极区域的绝缘介质层；
制备具有场板结构的正面的阳极金属层；其中，所述场板结构包括单层场板结构、多层场板结构和斜场板结构；
相应的，所述预设阳极区域为第一区域，预设阳极区域以外的区域为第二区域。
5.一种肖特基二极管，其特征在于，包括：
衬底；
n型氧化镓层，形成在所述衬底上；
阳极金属层，形成在所述n型氧化镓层上；
阴极金属层，形成在衬底的背面；
其中，所述n型氧化镓层中包括：至少一个第一热氧化区和两个第二热氧化区，所述阳极金属层在所述n型氧化镓层上的投影对应的区域为第一区域，所述阳极金属层在所述n型氧化镓层上的投影对应的区域以外的区域为第二区域，所述第一热氧化区位于第一区域，且与所述阳极金属层接触；每个第二热氧化区的第一部分位于第一区域，每个第二热氧化区的第二部分位于第二区域，且每个第二热氧化区的第一部分与所述阳极金属层接触；
所述n型氧化镓层中还包括：
第三热氧化区，位于所述第二区域，且所述第三热氧化区的上表面为所述n型氧化镓层的上表面；
所述第一热氧化区、所述第二热氧化区和所述第三热氧化区的形成过程中退火温度和退火时间不相同；
所述第一热氧化区、所述第二热氧化区和所述第三热氧化区的浓度不同和/或深度不同。
6.如权利要求5所述的肖特基二极管，其特征在于，
所述衬底为n型氧化镓衬底，且掺杂浓度大于所述n型氧化镓层的掺杂浓度；
所述n型氧化镓层为非均匀掺杂，所述n型氧化镓层为从上至下浓度增加的多层结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911231350.8A CN111129163B (zh) | 2019-12-05 | 2019-12-05 | 肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911231350.8A CN111129163B (zh) | 2019-12-05 | 2019-12-05 | 肖特基二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111129163A CN111129163A (zh) | 2020-05-08 |
| CN111129163B true CN111129163B (zh) | 2023-06-27 |
Family
ID=70497580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911231350.8A Active CN111129163B (zh) | 2019-12-05 | 2019-12-05 | 肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129163B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112820643B (zh) * | 2020-12-28 | 2022-11-08 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd的制备方法及结构 |
| CN113964183A (zh) * | 2021-09-13 | 2022-01-21 | 西安电子科技大学 | 一种氟等离子体注入终端氧化镓功率二极管及其制备方法 |
| CN114709138A (zh) * | 2022-02-11 | 2022-07-05 | 西安电子科技大学杭州研究院 | 一种氧化镓肖特基二极管及其制备方法和制备*** |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011082392A (ja) * | 2009-10-08 | 2011-04-21 | Sumitomo Electric Ind Ltd | ショットキーバリアダイオード |
| CN103346083A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 氮化镓肖特基二极管及其制造方法 |
| CN110265486A (zh) * | 2019-06-20 | 2019-09-20 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd终端结构及制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101036A (ja) * | 2001-09-25 | 2003-04-04 | Sanyo Electric Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
| JP2007529908A (ja) * | 2004-03-19 | 2007-10-25 | フェアチャイルド・セミコンダクター・コーポレーション | 炭化ケイ素上に耐久性接触を有するデバイスおよびその製造方法 |
| US7737522B2 (en) * | 2005-02-11 | 2010-06-15 | Alpha & Omega Semiconductor, Ltd. | Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction |
| US7633135B2 (en) * | 2007-07-22 | 2009-12-15 | Alpha & Omega Semiconductor, Ltd. | Bottom anode Schottky diode structure and method |
| KR101261928B1 (ko) * | 2011-11-07 | 2013-05-08 | 현대자동차주식회사 | 실리콘 카바이드 쇼트키 베리어 다이오드의 제조방법 |
| US8772901B2 (en) * | 2011-11-11 | 2014-07-08 | Alpha And Omega Semiconductor Incorporated | Termination structure for gallium nitride schottky diode |
-
2019
- 2019-12-05 CN CN201911231350.8A patent/CN111129163B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011082392A (ja) * | 2009-10-08 | 2011-04-21 | Sumitomo Electric Ind Ltd | ショットキーバリアダイオード |
| CN103346083A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 氮化镓肖特基二极管及其制造方法 |
| CN110265486A (zh) * | 2019-06-20 | 2019-09-20 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd终端结构及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111129163A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11417779B2 (en) | Gallium oxide SBD terminal structure and preparation method | |
| CN111129163B (zh) | 肖特基二极管及其制备方法 | |
| US7491627B2 (en) | III-nitride device and method with variable epitaxial growth direction | |
| CN103858236A (zh) | 利用再生长栅极的GaN垂直JFET的方法和*** | |
| CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| CN110164769B (zh) | 氧化镓场效应晶体管及其制备方法 | |
| US8835288B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| CN114496784B (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN110223920B (zh) | 氧化镓场效应晶体管及其制备方法 | |
| CN110797391B (zh) | 肖特基二极管的制备方法 | |
| CN115579290A (zh) | 一种p-GaN增强型器件制备方法 | |
| CN108206220B (zh) | 金刚石肖特基二极管的制备方法 | |
| CN113782587A (zh) | 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法 | |
| CN111146294B (zh) | 肖特基二极管及其制备方法 | |
| CN111128746B (zh) | 肖特基二极管及其制备方法 | |
| KR20220125032A (ko) | Hemt 소자 및 이의 제조 방법 | |
| CN110676308A (zh) | 肖特基二极管的制备方法 | |
| KR101678874B1 (ko) | 반도체 소자 제조방법 | |
| CN114121657B (zh) | 一种氮化镓垂直结型场效应管的制备方法 | |
| KR20140131167A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN116417520B (zh) | 一种氧化镓场效应晶体管及其制备方法 | |
| CN113937154A (zh) | 一种iii族氮化物的增强型hemt的制备方法 | |
| CN111969048B (zh) | 氮化镓半导体功率器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |