CN111129159B - 一种掺铕的二氧化锡基薄膜晶体管及其制备方法 - Google Patents
一种掺铕的二氧化锡基薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN111129159B CN111129159B CN201911268137.4A CN201911268137A CN111129159B CN 111129159 B CN111129159 B CN 111129159B CN 201911268137 A CN201911268137 A CN 201911268137A CN 111129159 B CN111129159 B CN 111129159B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- europium
- thin film
- film transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 title claims abstract description 71
- 239000010409 thin film Substances 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 88
- 238000000151 deposition Methods 0.000 claims abstract description 46
- 238000000137 annealing Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000008021 deposition Effects 0.000 claims abstract description 29
- 238000001755 magnetron sputter deposition Methods 0.000 claims abstract description 19
- 238000005566 electron beam evaporation Methods 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 238000004528 spin coating Methods 0.000 claims abstract description 9
- 229910006404 SnO 2 Inorganic materials 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 28
- FWPIDFUJEMBDLS-UHFFFAOYSA-L tin(II) chloride dihydrate Chemical compound O.O.Cl[Sn]Cl FWPIDFUJEMBDLS-UHFFFAOYSA-L 0.000 claims description 22
- 239000002243 precursor Substances 0.000 claims description 16
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 15
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 claims description 11
- JVYYYCWKSSSCEI-UHFFFAOYSA-N europium(3+);trinitrate;hexahydrate Chemical compound O.O.O.O.O.O.[Eu+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O JVYYYCWKSSSCEI-UHFFFAOYSA-N 0.000 claims description 10
- 238000003756 stirring Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000001914 filtration Methods 0.000 claims description 8
- 239000005304 optical glass Substances 0.000 claims description 8
- 230000002146 bilateral effect Effects 0.000 claims 1
- 229910052738 indium Inorganic materials 0.000 abstract description 11
- 229910052725 zinc Inorganic materials 0.000 abstract description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract 1
- 229910010271 silicon carbide Inorganic materials 0.000 abstract 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 17
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 229910052693 Europium Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 1
- VEUACKUBDLVUAC-UHFFFAOYSA-N [Na].[Ca] Chemical compound [Na].[Ca] VEUACKUBDLVUAC-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02581—Transition metal or rare earth elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02628—Liquid deposition using solutions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
- H01L29/247—Amorphous materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种掺铕的二氧化锡基薄膜晶体管及其制备方法，该晶体管包括自下而上依次堆叠的基板(1)、栅电极(2)，SiO2栅绝缘层(3)，半导体层(4)和源漏电极(5)，所述的半导体层(4)包括Eu和SnO2，其中Eu和SnO2的摩尔比为(0.1‑0.5):1，通过(1)射频磁控溅射沉积；(2)离子源辅助的电子束蒸发沉积；(3)溶胶凝胶；(4)旋涂、沉积、退火处理；(5)射频磁控溅射沉积，退火处理后最终得到。与现有技术相比，本发明具有半导体层制备成本低、成分简单且不含In、Zn元素、透明、晶体管阈值电压可调控等优点。
Description
技术领域
本发明涉及半导体领域，尤其是涉及一种掺铕的二氧化锡基薄膜晶体管及其制备方法。
背景技术
虽然非晶硅薄膜晶体管和低温多晶硅薄膜晶体管仍是目前市场的主流，但氧化物薄膜晶体管由于具有高的透明性、与柔性衬底的兼容性、优良的电学性能，而且制备工艺简单，在电子显示设备中有很大的应用前景。
但是，大多数高迁移率的氧化物半导体(如氧化铟半导体、氧化铟锌半导体、氧化铟镓半导体、氧化铟镓锌半导体等等)都是以铟基为主，但地球上铟元素的丰度极低，价格昂贵。因此，含铟的氧化物半导体的成本相对比其它无铟氧化物半导体的成本要高。
在本背景技术部分中公开的上述信息仅用于加深对本发明构思的背景的理解，因此它可包含这个国家中对本领域普通技术人员来说没有形成为已知的现有技术的信息。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种半导体层制备成本低、成分简单且不含In、Zn元素、透明、晶体管阈值电压可调控的掺铕的二氧化锡基薄膜晶体管及其制备方法。
本发明的目的可以通过以下技术方案来实现：
纯SnO2半导体具有较高的载流子浓度，直接用于沟道层时，会造成薄膜晶体管无法关闭，或者阈值电压过负的情况。目前，解决这一问题的有效办法还是掺杂。在实践中，发明人发现用真空气相沉积***制备氧化物半导体沟道层时需要高昂真空设备以及昂贵的金属氧化物陶瓷靶材，工艺成本高。
溶胶凝胶法工艺制备氧化物薄膜晶体管具有低成本、大面积沉积、高产量以及容易控制成分等优势，故采用溶胶凝胶法制备掺Eu的SnO2基薄膜晶体管。
一种掺铕的二氧化锡基薄膜晶体管，该晶体管包括自下而上依次堆叠的基板、栅电极，SiO2栅绝缘层，半导体层和源漏电极，所述的半导体层包括Eu和SnO2，其中Eu原子的百分比为0-50at％。所述的SiO2栅绝缘层使半导体层和栅电极彼此绝缘。SnO2中Eu的使用可以抑制载流子浓度、降低关态电流及调控阈值电压。其作用机理为：Eu元素可以抑制氧化锡薄膜中的氧空位，而氧空位在氧化物中能提供2个电子作为类施主态存在。载流子浓度越低，关闭晶体管所需负栅压更小，载流子浓度更易耗尽，因此，阈值电压可根据Eu浓度进行调控。并且关态电流也会随着载流子浓度的减少而更小。
进一步地，所述的基板材料包括光学玻璃。
进一步地，所述的栅电极的材料包括ITO或ITO玻璃。ITO为掺锡氧化铟的简称，是一种n型半导体材料，具有高的导电率、高的可见光透过率、高的机械硬度和良好的化学稳定性。ITO玻璃是在钠钙基或硅硼基基片玻璃的基础上，利用磁控溅射的方法镀上一层氧化铟锡膜，俗称ITO膜，加工制作成的。
进一步地，所述的源漏电极包括左右对称布置的ITO源电极和ITO漏电极，沟道宽度为80-120μm。此处沟道宽度是指源电极和漏电极之间半导体层的宽度。
所述的基板、栅电极和SiO2栅绝缘层亦可用氧化硅片代替，所谓氧化硅片就是表面具有100-300nm的热氧化形成的SiO2层的重掺杂硅片，即氧化硅片同时包含了基板、栅电极和SiO2栅绝缘层，也可以说是用一片氧化硅片替代了基板、栅电极和SiO2栅绝缘层三层。虽然氧化硅片并不透明，但并不妨碍所制成的器件在其他集成电路的应用。
进一步地，所述的半导体层为n型半导体层。n型半导体即自由电子浓度远大于空穴浓度的杂质半导体。
进一步地，所述的半导体层为非晶材料。非晶态材料也叫无定形或玻璃态材料，这是一大类刚性固体，具有和晶态物质可相比较的高硬度和高粘滞系数。
进一步地，SiO2栅绝缘层能够防止栅极电流漏向源极与漏极，并且提供一个电容，当外加栅压的时候可以在所述半导体层中产生感应电荷，使器件导通。
一种如上所述的掺铕的二氧化锡基薄膜晶体管的制备方法，该方法包括以下步骤：
(1)采用射频磁控溅射沉积，将栅电极沉积在基板上；
(2)使用离子源辅助的电子束蒸发沉积，将SiO2栅绝缘层沉积在栅电极上；，所述的SiO2栅绝缘层厚度通过石英晶体膜厚监测***控制，使得SiO2栅绝缘层厚约为100nm，所述的栅电极需要进行部分掩膜，使SiO2栅绝缘层不完全覆盖栅电极，便于栅电极的接线。
(3)将氯化亚锡二水合物和硝酸铕六水合物溶于乙二醇单甲醚中，在搅拌，静置，过滤后得到前驱体溶液；
(4)将前驱体溶液旋涂在SiO2绝缘层上，使半导体层沉积在SiO2绝缘层上，并进行退火处理；退火处理，主要是指将材料曝露于高温一段很长时间后，然后再慢慢冷却的热处理制程。主要目的是释放应力、增加材料延展性和韧性、产生特殊显微结构等。
(5)利用射频磁控溅射沉积，将源漏电极沉积在半导体层上，并对源漏电极进行退火处理，得到掺铕的二氧化锡基薄膜晶体管。
进一步地，所述的硝酸铕六水合物、氯化亚锡二水合物和乙二醇单甲醚的摩尔体积比为0-0.0005mol:0.001-0.002mol:10ml，所述搅拌的温度为20-35℃，时间为6-12h，所述静置的时间为12-36h。
优选地，所述的硝酸铕六水合物、氯化亚锡二水合物和乙二醇单甲醚的摩尔体积比为0、0.0001mol、0.0003mol、0.0005mol:0.001mol:10ml，对应的Eu原子的掺杂百分比分别为0at％、10at％、30at％、50at％，其目的在于对比四种不同掺Eu浓度对晶体管性能的影响，说明通过掺Eu可调控晶体管阈值电压。
最优选地，掺杂30at％的Eu，其阈值电压约为-8V，迁移率约为4.0cm2/Vs，亚阈值摆幅约为0.63V/dec。
进一步地，步骤(4)中所述的退火处理，是以50℃为一个梯度，逐步加热至300℃再退火1h。
典型的升温程序包括：以10℃/min升温至50℃，停留5min；再以10℃/min升温至100℃，停留5min；然后以10℃/min升温至150℃，停留5min；接着以10℃/min升温至200℃，停留5min；最后以100℃/h升温至300℃再退火1h。此处退火处理的作用是减少半导体层的缺陷，提高载流子迁移率。
进一步地，步骤(5)中所述退火处理的温度为350-450℃，时间为0.5-2h。此处退火处理的作用是减少源漏电极和半导体层之间的缺陷，形成欧姆接触。
与现有技术相比，本发明具有以下优点：
(1)目前大多数高迁移率的氧化物半导体，如氧化铟半导体、氧化铟锌半导体、氧化铟镓半导体、氧化铟镓锌半导体等等，都是以铟基为主，但地球上铟元素的丰度极低，价格昂贵；本发明以锡基氧化物半导体取代铟基氧化物半导体，很大程度降低了成本；
(2)SnO2半导体虽然具有较高的载流子浓度，但直接用于沟道层时，会造成薄膜晶体管无法关闭，阈值电压过负；本发明以稀土元素铕的掺杂，降低载流子浓度，成功实现了晶体管阈值电压的调控；
(3)用真空气相沉积***趁机***制备氧化物半导体沟道层时很难实现灵活掺杂，而且工艺成本高，本发明采用溶胶凝胶法制备掺Eu的SnO2基薄膜晶体管，可以调控Eu的含量，进而调控阈值电压、迁移率和亚阈值摆幅等性能参数。
附图说明
图1为本发明掺铕的二氧化锡基薄膜晶体管结构示意图；
图2为本发明掺铕的二氧化锡基薄膜晶体管的转移曲线图；
图中标号所示：基板1、栅电极2、SiO2栅绝缘层3、半导体层4、源漏电极5。
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明。
对比例
一种掺杂0％原子比Eu的二氧化锡基薄膜晶体管的制备方法，该方法包括以下步骤：
(1)采用射频磁控溅射沉积，将栅电极2沉积在基板1上；
(2)使用离子源辅助的电子束蒸发沉积，将SiO2栅绝缘层3沉积在栅电极2上；
(3)将0.001mol氯化亚锡二水合物溶于10ml乙二醇单甲醚中，在20-35℃下搅拌8h，静置24h，过滤后得到前驱体溶液；
(4)将前驱体溶液旋涂在SiO2栅绝缘层3上，使半导体层4沉积在SiO2绝缘层3上，并进行退火处理，升温程序为：以10℃/min升温至50℃，停留5min；再以10℃/min升温至100℃，停留5min；然后以10℃/min升温至150℃，停留5min；接着以10℃/min升温至200℃，停留5min；最后以100℃/h升温至300℃再退火1h；
(5)利用射频磁控溅射沉积，将源漏电极5沉积在半导体层4上，并对源漏电极5在400℃退火处理1h，得到掺铕的二氧化锡基薄膜晶体管。
这种掺铕的二氧化锡基薄膜晶体管，包括自下而上依次堆叠的基板1、栅电极2，SiO2栅绝缘层3，半导体层4和源漏电极5，半导体层4就是刚才步骤(4)中制备的半导体层4。
本实施例中，基板1材料为光学玻璃，栅电极2的材料为ITO，源漏电极5包括左右对称布置的ITO源电极和ITO漏电极，源漏电极5的沟道宽度为100μm，半导体层为n型半导体层，且为非晶材料。
如图2所示，掺杂0％原子比的Eu时薄膜晶体管的转移特性取线；其晶体管无法关闭，迁移率约为14.4cm2/Vs，亚阈值摆幅约为1V/dec。
实施例1
一种掺杂10％原子比Eu的二氧化锡基薄膜晶体管的制备方法，该方法包括以下步骤：
(1)采用射频磁控溅射沉积，将栅电极2沉积在基板1上；
(2)使用离子源辅助的电子束蒸发沉积，将SiO2栅绝缘层3沉积在栅电极2上；
(3)将0.0001mol硝酸铕六水合物、0.001mol氯化亚锡二水合物溶于10ml乙二醇单甲醚中，在20-35℃下搅拌8h，静置24h，过滤后得到前驱体溶液；
(4)将前驱体溶液旋涂在SiO2栅绝缘层3上，使半导体层4沉积在SiO2绝缘层3上，并进行退火处理，升温程序为：以10℃/min升温至50℃，停留5min；再以10℃/min升温至100℃，停留5min；然后以10℃/min升温至150℃，停留5min；接着以10℃/min升温至200℃，停留5min；最后以100℃/h升温至300℃再退火1h；
(5)利用射频磁控溅射沉积，将源漏电极5沉积在半导体层4上，并对源漏电极5在400℃退火处理1h，得到掺铕的二氧化锡基薄膜晶体管。
这种掺铕的二氧化锡基薄膜晶体管，包括自下而上依次堆叠的基板1、栅电极2，SiO2栅绝缘层3，半导体层4和源漏电极5，半导体层4就是刚才步骤(4)中制备的半导体层4。
本实施例中，基板1材料为光学玻璃，栅电极2的材料为ITO，源漏电极5包括左右对称布置的ITO源电极和ITO漏电极，源漏电极5的沟道宽度为100μm，半导体层为n型半导体层，且为非晶材料。
如图2所示，掺杂10％原子比的Eu时薄膜晶体管的转移特性取线；其阈值电压约为-19.4V，迁移率约为13.8cm2/Vs，亚阈值摆幅约为0.7V/dec。
实施例2
一种掺杂30％原子比Eu的二氧化锡基薄膜晶体管的制备方法，该方法包括以下步骤：
(1)采用射频磁控溅射沉积，将栅电极2沉积在基板1上；
(2)使用离子源辅助的电子束蒸发沉积，将SiO2栅绝缘层3沉积在栅电极2上；
(3)将0.0003mol硝酸铕六水合物、0.001mol氯化亚锡二水合物溶于10ml乙二醇单甲醚中，在20-35℃下搅拌8h，静置24h，过滤后得到前驱体溶液；
(4)将前驱体溶液旋涂在SiO2栅绝缘层3上，使半导体层4沉积在SiO2绝缘层3上，并进行退火处理，升温程序为：以10℃/min升温至50℃，停留5min；再以10℃/min升温至100℃，停留5min；然后以10℃/min升温至150℃，停留5min；接着以10℃/min升温至200℃，停留5min；最后以100℃/h升温至300℃再退火1h；
(5)利用射频磁控溅射沉积，将源漏电极5沉积在半导体层4上，并对源漏电极5在400℃退火处理1h，得到掺铕的二氧化锡基薄膜晶体管。
这种掺铕的二氧化锡基薄膜晶体管，包括自下而上依次堆叠的基板1、栅电极2，SiO2栅绝缘层3，半导体层4和源漏电极5，半导体层4就是刚才步骤(4)中制备的半导体层4。
本实施例中，基板1材料为光学玻璃，栅电极2的材料为ITO，源漏电极5包括左右对称布置的ITO源电极和ITO漏电极，源漏电极5的沟道宽度为100μm，半导体层为n型半导体层，且为非晶材料。
如图2所示，掺杂30％原子比的Eu时薄膜晶体管的转移特性取线；其阈值电压约为-8V，迁移率约为4.0cm2/Vs，亚阈值摆幅约为0.63V/dec。
实施例3
一种掺杂50％原子比Eu的二氧化锡基薄膜晶体管的制备方法，该方法包括以下步骤：
(1)采用射频磁控溅射沉积，将栅电极2沉积在基板1上；
(2)使用离子源辅助的电子束蒸发沉积，将SiO2栅绝缘层3沉积在栅电极2上；
(3)将0.0005mol硝酸铕六水合物、0.001mol氯化亚锡二水合物溶于10ml乙二醇单甲醚中，在20-35℃下搅拌8h，静置24h，过滤后得到前驱体溶液；
(4)将前驱体溶液旋涂在SiO2栅绝缘层3上，使半导体层4沉积在SiO2绝缘层3上，并进行退火处理，升温程序为：以10℃/min升温至50℃，停留5min；再以10℃/min升温至100℃，停留5min；然后以10℃/min升温至150℃，停留5min；接着以10℃/min升温至200℃，停留5min；最后以100℃/h升温至300℃再退火1h；
(5)利用射频磁控溅射沉积，将源漏电极5沉积在半导体层4上，并对源漏电极5在400℃退火处理1h，得到掺铕的二氧化锡基薄膜晶体管。
这种掺铕的二氧化锡基薄膜晶体管，包括自下而上依次堆叠的基板1、栅电极2，SiO2栅绝缘层3，半导体层4和源漏电极5，半导体层4就是刚才步骤(4)中制备的半导体层4。
本实施例中，基板1材料为光学玻璃，栅电极2的材料为ITO，源漏电极5包括左右对称布置的ITO源电极和ITO漏电极，源漏电极5的沟道宽度为100μm，半导体层为n型半导体层，且为非晶材料。
如图2所示，掺杂50％原子比的Eu时薄膜晶体管的转移特性取线；其阈值电压约为-2V，迁移率约为2.2cm2/Vs，亚阈值摆幅约为0.60V/dec。阈值电压越接近0V，亚阈值摆幅越低，就意味着工作能耗越低，迁移率越高，会使电流驱动能力更强，不仅液晶屏显示更亮，而且电流可驱动像素更多，可实现更高对比度、更大尺寸以及更高清的显示效果。
实施例4
一种掺杂20％原子比Eu的二氧化锡基薄膜晶体管的制备方法，该方法包括以下步骤：
(1)采用射频磁控溅射沉积，将栅电极2沉积在基板1上；
(2)使用离子源辅助的电子束蒸发沉积，将SiO2栅绝缘层3沉积在栅电极2上；
(3)将0.0002mol硝酸铕六水合物、0.001mol氯化亚锡二水合物溶于10ml乙二醇单甲醚中，在20-35℃下搅拌6h，静置12h，过滤后得到前驱体溶液；
(4)将前驱体溶液旋涂在SiO2栅绝缘层3上，使半导体层4沉积在SiO2绝缘层3上，并进行退火处理，升温程序为：以10℃/min升温至50℃，停留5min；再以10℃/min升温至100℃，停留5min；然后以10℃/min升温至150℃，停留5min；接着以10℃/min升温至200℃，停留5min；最后以100℃/h升温至300℃再退火1h；
(5)利用射频磁控溅射沉积，将源漏电极5沉积在半导体层4上，并对源漏电极5在350℃退火处理0.5h，得到掺铕的二氧化锡基薄膜晶体管。
这种掺铕的二氧化锡基薄膜晶体管，包括自下而上依次堆叠的基板1、栅电极2，SiO2栅绝缘层3，半导体层4和源漏电极5，半导体层4就是刚才步骤(4)中制备的半导体层4。
本实施例中，基板1材料为光学玻璃，栅电极2的材料为ITO玻璃，源漏电极5包括左右对称布置的ITO源电极和ITO漏电极，源漏电极5的沟道宽度为80μm，半导体层为n型半导体层，且为非晶材料。
实施例5
一种掺杂40％原子比Eu的二氧化锡基薄膜晶体管的制备方法，该方法包括以下步骤：
(1)采用射频磁控溅射沉积，将栅电极2沉积在基板1上；
(2)使用离子源辅助的电子束蒸发沉积，将SiO2栅绝缘层3沉积在栅电极2上；
(3)将0.0004mol硝酸铕六水合物、0.001mol氯化亚锡二水合物溶于10ml乙二醇单甲醚中，在20-35℃下搅拌12h，静置36h，过滤后得到前驱体溶液；
(4)将前驱体溶液旋涂在SiO2栅绝缘层3上，使半导体层4沉积在SiO2绝缘层3上，并进行退火处理，升温程序为：以10℃/min升温至50℃，停留5min；再以10℃/min升温至100℃，停留5min；然后以10℃/min升温至150℃，停留5min；接着以10℃/min升温至200℃，停留5min；最后以100℃/h升温至300℃再退火1h；
(5)利用射频磁控溅射沉积，将源漏电极5沉积在半导体层4上，并对源漏电极5在450℃退火处理2h，得到掺铕的二氧化锡基薄膜晶体管。
这种掺铕的二氧化锡基薄膜晶体管，包括自下而上依次堆叠的基板1、栅电极2，SiO2栅绝缘层3，半导体层4和源漏电极5，半导体层4就是刚才步骤(4)中制备的半导体层4。
本实施例中，基板1材料为光学玻璃，栅电极2的材料为ITO玻璃，源漏电极5包括左右对称布置的ITO源电极和ITO漏电极，源漏电极5的沟道宽度为120μm，半导体层为n型半导体层，且为非晶材料。
Claims (8)
1.一种掺铕的二氧化锡基薄膜晶体管的制备方法，其特征在于，该晶体管包括自下而上依次堆叠的基板(1)、栅电极(2)，SiO2栅绝缘层(3)，半导体层(4)和源漏电极(5)，所述的半导体层(4)包括Eu和SnO2，其中Eu和SnO2的摩尔比为(0.1-0.5):1；
所述的半导体层为n型半导体层；
该方法包括以下步骤：
(1)采用射频磁控溅射沉积，将栅电极(2)沉积在基板(1)上；
(2)使用离子源辅助的电子束蒸发沉积，将SiO2栅绝缘层(3)沉积在栅电极(2)上；
(3)将氯化亚锡二水合物和硝酸铕六水合物溶于乙二醇单甲醚中，在搅拌，静置，过滤后得到前驱体溶液；
(4)将前驱体溶液旋涂在SiO2栅绝缘层(3)上，使半导体层(4)沉积在SiO2绝缘层(3)上，并进行退火处理；
(5)利用射频磁控溅射沉积，将源漏电极(5)沉积在半导体层(4)上，并对源漏电极(5)进行退火处理，得到掺铕的二氧化锡基薄膜晶体管。
2.根据权利要求1所述的一种掺铕的二氧化锡基薄膜晶体管的制备方法，其特征在于，所述的基板(1)材料包括光学玻璃。
3.根据权利要求1所述的一种掺铕的二氧化锡基薄膜晶体管的制备方法，其特征在于，所述的栅电极(2)的材料包括ITO。
4.根据权利要求1所述的一种掺铕的二氧化锡基薄膜晶体管的制备方法，其特征在于，所述的源漏电极(5)包括左右对称布置的ITO源电极和ITO漏电极，源漏电极(5)的沟道宽度为80-120μm。
5.根据权利要求1所述的一种掺铕的二氧化锡基薄膜晶体管的制备方法，其特征在于，所述的半导体层为非晶材料。
6.根据权利要求1所述的一种掺铕的二氧化锡基薄膜晶体管的制备方法，其特征在于，所述的硝酸铕六水合物、氯化亚锡二水合物和乙二醇单甲醚的摩尔体积比为0.0001-0.0005mol:0.001-0.002mol:10ml，所述搅拌的温度为20-35℃，时间为6-12h，所述静置的时间为12-36h。
7.根据权利要求1所述的一种掺铕的二氧化锡基薄膜晶体管的制备方法，其特征在于，步骤(4)中所述的退火处理，是以50℃为一个梯度，逐步加热至300℃再退火1h。
8.根据权利要求1所述的一种掺铕的二氧化锡基薄膜晶体管的制备方法，其特征在于，步骤(5)中所述退火处理的温度为350-450℃，时间为0.5-2h。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911268137.4A CN111129159B (zh) | 2019-12-11 | 2019-12-11 | 一种掺铕的二氧化锡基薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911268137.4A CN111129159B (zh) | 2019-12-11 | 2019-12-11 | 一种掺铕的二氧化锡基薄膜晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111129159A CN111129159A (zh) | 2020-05-08 |
| CN111129159B true CN111129159B (zh) | 2024-02-27 |
Family
ID=70498738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911268137.4A Active CN111129159B (zh) | 2019-12-11 | 2019-12-11 | 一种掺铕的二氧化锡基薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129159B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018169024A1 (en) * | 2017-03-17 | 2018-09-20 | Ricoh Company, Ltd. | Field-effect transistor, method for producing same, display element, display device, and system |
| CN109742152A (zh) * | 2018-12-30 | 2019-05-10 | 复旦大学 | 一种稀土Er掺杂SnO2薄膜晶体管及其制备方法 |
-
2019
- 2019-12-11 CN CN201911268137.4A patent/CN111129159B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018169024A1 (en) * | 2017-03-17 | 2018-09-20 | Ricoh Company, Ltd. | Field-effect transistor, method for producing same, display element, display device, and system |
| CN109742152A (zh) * | 2018-12-30 | 2019-05-10 | 复旦大学 | 一种稀土Er掺杂SnO2薄膜晶体管及其制备方法 |
Non-Patent Citations (2)
| Title |
|---|
| Chien-Yie Tsay et al.Fabrication of p-type conductivity in SnO2 thin films through Ga doping.《Journal of Alloys and Compounds》.2014,第644页第1段-第650页第1段. * |
| Jeong-Seok Park et al.Realization of Eu-doped p-SnO2 thin film by spray pyrolysis deposition.《Ceramics International》.2019,第430页第1段-第434页第2段，图4、6. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111129159A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101263538B1 (ko) | 반도체 박막, 그의 제조 방법 및 박막 트랜지스터 | |
| TWI453915B (zh) | Thin film transistor | |
| KR101312774B1 (ko) | 반도체 박막, 그의 제조 방법 및 박막 트랜지스터 | |
| TWI478347B (zh) | A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device | |
| KR101284587B1 (ko) | Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법 | |
| WO2008156312A2 (en) | Oxide semiconductors and thin film transistors comprising the same | |
| JP2010040552A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US8207530B2 (en) | Oxide semiconductor and thin film transistor including the same | |
| KR101212626B1 (ko) | 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액 | |
| CN103155154A (zh) | 半导体薄膜、薄膜晶体管及其制造方法 | |
| CN102522429A (zh) | 一种基于金属氧化物的薄膜晶体管及其制备方法和应用 | |
| CN103325842B (zh) | 氧化物半导体薄膜及一种薄膜晶体管 | |
| CN110416087A (zh) | 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法 | |
| CN104022159B (zh) | 用作薄膜晶体管沟道层的非晶氧化物薄膜及其制备方法 | |
| CN112908852A (zh) | 一种铪掺杂氧化铟薄膜晶体管及其制备方法 | |
| CN111129159B (zh) | 一种掺铕的二氧化锡基薄膜晶体管及其制备方法 | |
| CN111969067A (zh) | 一种氧化铟薄膜晶体管及其制备方法 | |
| JP2010219214A (ja) | 半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ | |
| CN105449000A (zh) | 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法 | |
| CN108682614B (zh) | 一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法 | |
| CN107916398B (zh) | 一种c轴对称结晶氧化物半导体薄膜的制备方法和应用 | |
| CN108987471B (zh) | 工况nbts稳定性良好的氧化物半导体薄膜及其晶体管 | |
| WO2017124672A1 (en) | Oxide semiconductor material, thin-film transistor, and fabrication method thereof | |
| KR20130029272A (ko) | 박막 트랜지스터 | |
| Chen et al. | Regulation of precursor solution concentration for In-Zn oxide thin film transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |