CN108682614B - 一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法 - Google Patents

一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN108682614B
CN108682614B CN201810379608.8A CN201810379608A CN108682614B CN 108682614 B CN108682614 B CN 108682614B CN 201810379608 A CN201810379608 A CN 201810379608A CN 108682614 B CN108682614 B CN 108682614B
Authority
CN
China
Prior art keywords
aluminum
thin film
channel layer
zinc
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810379608.8A
Other languages
English (en)
Other versions
CN108682614A (zh
Inventor
岳兰
孟繁新
任达森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guizhou Minzu University
Original Assignee
Guizhou Minzu University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guizhou Minzu University filed Critical Guizhou Minzu University
Priority to CN201810379608.8A priority Critical patent/CN108682614B/zh
Publication of CN108682614A publication Critical patent/CN108682614A/zh
Application granted granted Critical
Publication of CN108682614B publication Critical patent/CN108682614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02623Liquid deposition
    • H01L21/02628Liquid deposition using solutions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441Deposition of conductive or insulating materials for electrodes
    • H01L21/443Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及薄膜晶体管技术领域,具体是一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法。本发明以锌锡铝钾氧化物材料作为沟道层,以有机聚四乙烯苯酚(PVP)材料作为绝缘层,以铝作为源、漏、栅电极,在普通玻璃基底上制备了顶栅共面结构的TFT。本发明中,沟道层及介质层均采用溶胶凝胶法的浸渍提拉工艺来制备,源、漏、栅电极采用真空热蒸发的方法制备。最终得到了一种具有较高饱和迁移率62.3cm2/Vs,较低亚阈值摆幅0.09V/decade,接近于零的阈值电压0.23V,较低的关态电流(<10‑9A),较低的漏电流(<10‑10A),开关比大于106以及工作于增强模式的锌锡铝钾氧化物薄膜晶体管。本发明为低成本制备高性能、低能耗的氧化物薄膜晶体管提供了可行性方案。

Description

一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法
技术领域
本发明涉及薄膜晶体管技术领域,具体是一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法。
背景技术
薄膜晶体管(TFT)作为有源矩阵有机发光二极管显示(Active Matrix OriganicLight-Emitting Diode,AMOLED)技术中的核心元件,其包括基底、沟道层、绝缘层、栅极、源极和漏极等几个重要组成部分。目前,基于透明非晶氧化物半导体(TAOS)薄膜作为沟道层的氧化物TFT,凭借其迁移率高、可见光透明性好以及均匀性优良等特点成为最具潜力应用于AMOLED的新一代TFT技术。
在氧化物TFT中,基于铟镓锌氧化物(In-Ga-Zn-O,IGZO)材料的沟道层TFT的研究已取得了一些实质性的进展,但考虑到In、Ga的消耗与日聚增,价格持续上涨,开发不含In、Ga的新型TAOS沟道层材料是本领域的重点研究方向。
锌锡氧化物(Zn-Sn-O,ZTO)具备良好的环境稳定性、高的可见光透过率、易形成平整的非晶薄膜以及组成元素丰富等优点,有潜力用于制备不含In、Ga的高迁移率氧化物沟道层材料。然而,ZTO中天然存在着氧空位及金属离子间隙等缺陷,其作为TFT沟道层时载流子浓度过高,导致TFT常工作于耗尽模式且呈现出高的关态电流,从而产生大的能耗。
尽管本研究领域目前将一些低负电性的元素(例如,La、Al、Hf、 W、Si、B、Li、S、Ba等)引入到ZTO材料中,以通过抑制ZTO材料中氧空位的形成来降低其电子载流子浓度,最终降低ZTO TFT的关态电流。然而,研究表明ZTO材料的电子迁移率也会随上述掺杂元素含量的增加被减小,导致TFT的饱和迁移率急剧被降低;此外,由于上述这些低负电性元素的离子往往为高价态(+3价~+6价),很难通过改变高价态杂掺元素含量对ZTO材料载流子浓度实现精确调控,使得高价态元素的掺杂在降低TFT关态电流的同时,器件开态电流也被大幅度的降低,导致TFT呈现出较低的开关比。
因此,能否对ZTO薄膜的载流子浓度实现精确调控已成为研制兼具低关态电流、高饱和迁移率、高的开关比以及工作于增强模式的 ZTO TFT器件的关键。
发明内容
为了解决现有技术中存在的上述技术问题,本发明提供一种低成本且兼具良好电学性能及低能耗的以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法。
一种以锌锡铝钾氧化物为沟道层的薄膜晶体管的制备方法,包括如下步骤:
(1)将Zn(C2H3O2)2·5H2O、SnCl2·2H2O、AlCl3·6H2O和 KCl·3H2O溶于乙二醇中,以乙醇胺作为稳定剂,50-80℃下搅拌24-48 小时形成透明的前驱体溶液;
(2)将所得的前驱体溶液静置老化后,在玻璃基底上浸渍提拉镀膜,将提拉结束后的湿膜放入烘箱内,在200-250℃温度下预处理 20-60分钟,然后经350-500℃退火1-5小时,得到锌锡铝钾氧化物沟道层;
(3)结合掩膜,利用真空热蒸发的方法在步骤(2)所得锌锡铝钾氧化物沟道层上制备源电极和漏电极;
(4)采用浸渍提拉工艺,在包含源电极和漏电极的锌锡铝钾氧化物沟道层上用溶有聚四乙烯苯酚的有机溶液制备PVP绝缘层;
(5)结合掩膜,利用真空热蒸发的方法在PVP绝缘层上面制备栅电极,即得以锌锡铝钾氧化物为沟道层的薄膜晶体管。
所述步骤(1),其中乙醇胺与乙二醇体积之比为(0.1:100-1:100)。
所述步骤(1),其中前驱体溶液浓度为0.2-0.6M, Zn(C2H3O2)2·5H2O、SnCl22H2O、AlCl3·6H2O、KCl·3H2O中锌离子、锡离子、铝离子、钾离子的摩尔比为1:2:0.07:0.1。
所述步骤(2)中,在玻璃基底上浸渍提拉镀膜,其提拉速度为 0.1-0.5mm/s。通过提拉速度为0.1-0.5mm/s的渍提拉镀膜,从而制备了表面平整(薄膜的平均粗糙度和方均根粗糙度均低于1nm)、厚度均匀的锌锡铝钾氧化物薄膜,这有利于沟道层与绝缘层间良好界面的形成,有助于提升器件的饱和迁移率。
所述步骤(2)中,前驱体溶液在玻璃基底上浸渍提拉、烘箱内烘烤及退火的次数均为2-4次。通过控制浸渍提拉、烘箱内烘烤及退火的次数,从而形成了致密的锌锡铝钾氧化物薄膜,降低了因半导体沟道层中缺陷态对电子载流子捕获或散射造成器件饱和迁移率劣化的影响。
所述步骤(3)中,采用真空热蒸发的方法,具体操作步骤是:以氧化铝为掩膜制备源电极、漏电极,控制热蒸发电流为65A,热蒸发电压为60-80V,且最终得到的薄膜晶体管的源电极和漏电极均为金属铝电极。以获得与锌锡铝钾氧化物沟道层欧姆接触的源电极和漏电极。
所述步骤(4)中,聚四乙烯苯酚溶液浓度为75mg/mL,有机溶剂为无水乙醇或丙酮;浸渍提拉工艺中控制提拉速度为1.0mm/s,提拉2次,提拉后于70-120℃中烘烤60分钟。此条件下可以制备得到具备较低漏电流密度、表面平整(薄膜的平均粗糙度和方均根粗糙度均低于1nm)、厚度均匀、致密的绝缘层,这不仅有利于降低器件的漏电流,还劣化了因半导体沟道层/绝缘层界面处的缺陷态对电子载流子捕获或散射造成器件饱和迁移率恶化的影响。
所述步骤(5)中,利用真空热蒸发的方法在PVP绝缘层上面制备栅电极,是以氧化铝为掩膜制备栅电极,并控制热蒸发电流为65A,热蒸发电压为60-80V,且制备得到的薄膜晶体管的栅电极为金属铝电极。这样获得的栅电极具备低电阻率(<10-6Ω·cm)的优势,有助于减少栅电极与源电极、漏电极间的RC信号延迟。
对制备过程进行控制,使最终得到的薄膜晶体管的沟道层为厚度 45-80nm的锌锡铝钾氧化物薄膜;绝缘层为厚度160nm的聚四乙烯苯酚薄膜;源电极、漏电极及栅电极均为厚度为80-120nm的金属铝薄膜。上述厚度的控制,是在保证薄膜晶体管器件具备高性能、低能耗的前提下,尽可能的降低其厚度,以满足器件小型化发展的趋势。
目前,低成本的溶胶凝胶法制备TFT的氧化物沟道层近年来受到了研究人员的青睐。然而,相比传统溅射法而言,基于溶胶凝胶法制备氧化物沟道层的TFT器件迁移率普遍偏低,而在240HZ的8K4K超高清电流驱动的AMOLED显示中要求TFT的迁移率至少需30cm2/Vs以上,且基于溶胶凝胶法工艺的TFT还存在漏电流过高的问题,因此,如果能够改善沟道层材料本身的性能,有利于促进基于溶胶凝胶法制备氧化物TFT器件性能的提升。
考虑到铝离子以及钾离子与氧的结合能力要高于锌或锡离子与氧的结合能力,理论上来讲,铝和钾共掺杂对ZTO体系的氧空位缺陷 (提供电子载流子)能起到一定抑制效果。由于铝离子和钾离子分别为高金属价态(+3价)和低金属价态(+1价),铝和钾共掺杂可通过改变高金属价态铝离子(Al3+)的掺杂含量对ZTO材料中的氧空位缺陷浓度起到粗调,通过调整低金属价态钾离子(K1+)的掺杂含量对ZTO材料中的氧空位缺陷浓度起到微调,以实现对ZTO薄膜的电子载流子浓度的精确调控。更值得一提的是铝离子以及钾离子的外层电子结构对方向的变化不敏感,将其引入非晶ZTO材料中,有望在分子比较无序的状态下使材料兼具比较高的电子迁移率。此外,铝元素以及钾元素无毒、来源丰富、价格低廉,还可以作为ZTO薄膜非晶态结构的稳定剂。上述优点使得锌锡铝钾氧化物材料如果被用作TFT沟道层有望为基于低成本溶胶凝胶法制备兼具良好电学性能(TFT的饱和迁移率> 30cm2/Vs、关态电流<10-9A、亚阈值摆幅<0.20V/decade以及开关比>106)及低能耗(TFT具备接近于零且正的阈值电压以及漏电流< 10-10A)的氧化物TFT提供解决方案。
与现有技术相比,本发明创造的技术效果体现在:
本发明以锌锡铝钾氧化物材料作为沟道层,以有机聚四乙烯苯酚(PVP)材料作为绝缘层,以铝作为源、漏、栅电极,在普通玻璃基底上制备了顶栅共面结构的TFT。本发明中,沟道层及介质层均采用溶胶凝胶法的浸渍提拉工艺来制备,源、漏、栅电极采用真空热蒸发的方法制备。最终得到了一种具有较高饱和迁移率62.3cm2/Vs,较低亚阈值摆幅0.09V/decade,接近于零的阈值电压0.23V,较低的关态电流(<10-9A),较低的漏电流(<10-10A),开关比大于106以及工作于增强模式的锌锡铝钾氧化物薄膜晶体管。本发明为低成本制备高性能、低能耗的氧化物薄膜晶体管提供了可行性方案。
附图说明
图1是实施例1所得的以锌锡铝钾氧化物为沟道层的薄膜晶体管的转移特性曲线图。
图2是实施例1所得的以锌锡铝钾氧化物为沟道层的薄膜晶体管的漏电流曲线图。
具体实施方式
下面结合具体的实施方式来对本发明的技术方案做进一步的限定,但要求保护的范围不仅局限于所作的描述。
实施例1
一种以锌锡铝钾氧化物为沟道层的薄膜晶体管,使用玻璃作为基底,以锌锡铝钾氧化物薄膜作为沟道层,以有机PVP薄膜作为绝缘层,以铝薄膜作为源电极、漏电极以及栅电极,制备顶栅共面结构的TFT,并通过如下方法制备:
(1)将分析纯的Zn(C2H3O2)2·5H2O、SnCl2·2H2O、AlCl3·6H2O 和KCl·3H2O溶于乙二醇中,以乙醇胺作为稳定剂,70℃下搅拌30小时形成透明的前驱体溶液,其中前驱体溶液浓度为0.2M, Zn(C2H3O2)2·5H2O、SnCl2·2H2O、AlCl3·6H2O和KCl·3H2O中锌离子、锡离子、铝离子、钾离子的摩尔比为1:2:0.07:0.1,乙醇胺与乙二醇体积之比为0.2:100;
(2)将所得的前驱体溶液静置72h老化后,在玻璃基底上以 0.1mm/s的速度浸渍提拉镀膜,将提拉结束后的湿膜放入烘箱内,在 250℃温度下预处理30分钟,然后经400℃退火4小时,前驱体溶液在玻璃基底上浸渍提拉、烘箱内烘烤及退火的次数均为3次,得到60nm厚的锌锡铝钾氧化物沟道层;
(3)在沟道层上用宽长比为400μm/40μm的氧化铝掩膜制备 120nm厚的金属铝薄膜作为源电极和漏电极,控制热蒸发电流为65A,热蒸发电压为80V,且最终得到的薄膜晶体管的源电极和漏电极均为金属铝电极;
(4)将步骤(3)所得的含源、漏电极层的沟道层浸入PVP丙酮前驱体溶液,经提速为1.0mm/s的提拉涂覆后,置于温度为120℃的烘箱中烘烤60min,重复提拉涂覆以烘烤操作2次,形成厚度为160nm的有机PVP薄膜,作为绝缘层;所述PVP丙酮前驱体溶液是将 Sigma-Aldrich公司的PVP粉末溶于丙酮溶剂中进行搅拌,得到浓度为 75mg/mL的PVP丙酮前驱体溶液;
(5)采用真空热蒸发的方法,在步骤(4)所得的绝缘层上,辅以氧化铝掩膜制备120nm厚的金属铝薄膜作为栅电极以氧化铝为掩膜制备栅电极,并控制热蒸发电流为65A,热蒸发电压为80V,且制备得到的薄膜晶体管的栅电极为金属铝电极,即得以锌锡铝钾氧化物为沟道层的薄膜晶体管。
本实施例中,基于锌锡铝钾氧化物沟道层的TFT器件的转移曲线如图1所示。可以得出,该器件工作于增强模式,具有较高饱和迁移率62.3cm2/Vs,较低亚阈值摆幅0.09V/decade,接近于零的阈值电压 0.23V,较低的关态电流(<10-9A)以及大于106开关比。从图2可以看出,该器件还具备有较小漏电流(<10-10A),说明该器件具备较低的能耗。
实施例2
一种以锌锡铝钾氧化物为沟道层的薄膜晶体管,使用玻璃作为基底,以锌锡铝钾氧化物薄膜作为沟道层,以有机PVP薄膜作为绝缘层,以铝薄膜作为源电极、漏电极以及栅电极,制备顶栅共面结构的TFT,并通过如下方法制备:
(1)将分析纯的Zn(C2H3O2)2·5H2O、SnCl2·2H2O、AlCl3·6H2O 和KCl·3H2O溶于乙二醇中,以乙醇胺作为稳定剂,50℃下搅拌24小时形成透明的前驱体溶液,其中前驱体溶液浓度为0.35M, Zn(C2H3O2)2·5H2O、SnCl2·2H2O、AlCl3·6H2O和KCl·3H2O中锌离子、锡离子、铝离子、钾离子的摩尔比为1:2:0.07:0.1,乙醇胺与乙二醇体积之比为0.1:100;
(2)将所得的前驱体溶液静置72h老化后,在玻璃基底上以 0.3mm/s的速度浸渍提拉镀膜,将提拉结束后的湿膜放入烘箱内,在 200℃温度下预处理20分钟,然后经350℃退火1小时,前驱体溶液在玻璃基底上浸渍提拉、烘箱内烘烤及退火的次数均为2次,得到50nm厚的锌锡铝钾氧化物沟道层;
(3)在沟道层上用宽长比为400μm/40μm的氧化铝掩膜制备 80nm厚的金属铝薄膜作为源电极和漏电极,控制热蒸发电流为65A,热蒸发电压为60V,且最终得到的薄膜晶体管的源电极和漏电极均为金属铝电极;
(4)将步骤(3)所得的含源、漏电极层的沟道层浸入PVP丙酮前驱体溶液,经提速为1.0mm/s的提拉涂覆后,置于温度为70℃的烘箱中烘烤60min,重复提拉涂覆以烘烤操作2次,形成厚度为160nm的有机PVP薄膜,作为绝缘层;所述PVP前驱体溶液是将Sigma-Aldrich公司的PVP粉末溶于无水乙醇溶剂中进行搅拌,得到浓度为75mg/mL 的PVP无水乙醇前驱体溶液;
(5)采用真空热蒸发的方法,在步骤(4)所得的绝缘层上,辅以氧化铝掩膜制备100nm厚的金属铝薄膜作为栅电极以氧化铝为掩膜制备栅电极,并控制热蒸发电流为65A,热蒸发电压为55V,且制备得到的薄膜晶体管的栅电极为金属铝电极,即得以锌锡铝钾氧化物为沟道层的薄膜晶体管。
本实施例中,以锌锡铝钾氧化物为沟道层的薄膜晶体管器件工作于增强模式,具有较高饱和迁移率51.7cm2/Vs,较低亚阈值摆幅0.19 V/decade,接近于零的阈值电压0.37V,较低的关态电流(<10-9A)、较小漏电流(<10-10A)以及大于106开关比。
实施例3
一种以锌锡铝钾氧化物为沟道层的薄膜晶体管,使用玻璃作为基底,以锌锡铝钾氧化物薄膜作为沟道层,以有机PVP薄膜作为绝缘层,以铝薄膜作为源电极、漏电极以及栅电极,制备顶栅共面结构的TFT,并通过如下方法制备:
(1)将分析纯的Zn(C2H3O2)2·5H2O、SnCl2·2H2O、AlCl3·6H2O 和KCl·3H2O溶于乙二醇中,以乙醇胺作为稳定剂,80℃下搅拌48小时形成透明的前驱体溶液,其中前驱体溶液浓度为0.6M, Zn(C2H3O2)2·5H2O、SnCl2·2H2O、AlCl3·6H2O和KCl·3H2O中锌离子、锡离子、铝离子、钾离子的摩尔比为1:2:0.07:0.1,乙醇胺与乙二醇体积之比为1:100;
(2)将所得的前驱体溶液静置72h老化后,在玻璃基底上以 0.5mm/s的速度浸渍提拉镀膜,将提拉结束后的湿膜放入烘箱内,在250℃温度下预处理60分钟,然后经500℃退火5小时,前驱体溶液在玻璃基底上浸渍提拉、烘箱内烘烤及退火的次数均为4次,得到80nm厚的锌锡铝钾氧化物沟道层;
(3)在沟道层上用宽长比为400μm/40μm的氧化铝掩膜制备 120nm厚的金属铝薄膜作为源电极和漏电极,控制热蒸发电流为65A,热蒸发电压为80V,且最终得到的薄膜晶体管的源电极和漏电极均为金属铝电极;
(4)将步骤(3)所得的含源、漏电极层的沟道层浸入PVP丙酮前驱体溶液,经提速为1.0mm/s的提拉涂覆后,置于温度为120℃的烘箱中烘烤60min,重复提拉涂覆以烘烤操作2次,形成厚度为160nm的有机PVP薄膜,作为绝缘层;所述PVP丙酮前驱体溶液是将 Sigma-Aldrich公司的PVP粉末溶于丙酮溶剂中进行搅拌,得到浓度为 75mg/mL的PVP丙酮前驱体溶液;
(5)采用真空热蒸发的方法,在步骤(4)所得的绝缘层上,辅以氧化铝掩膜制备120nm厚的金属铝薄膜作为栅电极以氧化铝为掩膜制备栅电极,并控制热蒸发电流为65A,热蒸发电压为80V,且制备得到的薄膜晶体管的栅电极为金属铝电极,即得以锌锡铝钾氧化物为沟道层的薄膜晶体管。
本实施例中,以锌锡铝钾氧化物为沟道层的薄膜晶体管器件工作于增强模式,具有较高饱和迁移率66.9cm2/Vs,较低亚阈值摆幅0.16 V/decade,接近于零的阈值电压0.15V,较低的关态电流(<10-9A)、较小漏电流(<10-10A)以及大于106开关比。
将实施例1-3所得的以锌锡铝钾氧化物为沟道层的薄膜晶体管的饱和迁移率、亚阈值摆幅、阈值电压进行对比:
饱和迁移率 亚阈值摆幅 阈值电压
实施例1 62.3cm<sup>2</sup>/Vs 0.09V/decade 0.23V
实施例2 51.7cm<sup>2</sup>/Vs 0.19V/decade 0.37V
实施例3 66.9cm<sup>2</sup>/Vs 0.16V/decade 0.15V
以上数据可说明,本发明为低成本制备高性能、低能耗的氧化物薄膜晶体管提供了可行性方案。
最后,应当指出,以上实施例仅是本发明较有代表性的例子。显然,本发明的技术方案并不限于上述实施例,还可以有许多变形。本领域的普通技术人员能从本发明公开的内容直接导出或联想到的所有变形,均应认为是本发明的保护范围。

Claims (9)

1.一种以锌锡铝钾氧化物为沟道层的薄膜晶体管的制备方法,其特征在于,包括如下步骤:
(1)将Zn(C2H3O2)2·5H2O、SnCl2·2H2O、AlCl3·6H2O和KCl·3H2O溶于乙二醇中,以乙醇胺作为稳定剂,50-80℃下搅拌24-48小时形成透明的前驱体溶液,其中前驱体溶液浓度为0.2-0.6mol/L,Zn(C2H3O2)2·5H2O、SnCl2·2H2O、AlCl3·6H2O、KCl·3H2O中锌离子、锡离子、铝离子、钾离子的摩尔比为1:2:0.07:0.1;
(2)将所得的前驱体溶液静置老化后,在玻璃基底上浸渍提拉镀膜,将提拉结束后的湿膜放入烘箱内,在200-250℃温度下预处理20-60分钟,然后经350-500℃退火1-5小时,得到锌锡铝钾氧化物沟道层;
(3)结合掩膜,利用真空热蒸发的方法在步骤(2)所得锌锡铝钾氧化物沟道层上制备源电极和漏电极;
(4)采用浸渍提拉工艺,在包含源电极和漏电极的锌锡铝钾氧化物沟道层上用溶有PVP的有机溶液制备PVP绝缘层;
(5)结合掩膜,利用真空热蒸发的方法在PVP绝缘层上面制备栅电极,即得以锌锡铝钾氧化物为沟道层的薄膜晶体管。
2.根据权利要求1所述的以锌锡铝钾氧化物为沟道层的薄膜晶体管的制备方法,其特征在于,所述步骤(1),其中乙醇胺与乙二醇体积之比为(0.1:100-1:100)。
3.根据权利要求1所述的以锌锡铝钾氧化物为沟道层的薄膜晶体管的制备方法,其特征在于,所述步骤(2)中,在玻璃基底上浸渍提拉镀膜,其提拉速度为0.1-0.5mm/s。
4.根据权利要求1所述的以锌锡铝钾氧化物为沟道层的薄膜晶体管的制备方法,其特征在于,所述步骤(2)中,前驱体溶液在玻璃基底上浸渍提拉、烘箱内烘烤及退火的次数均为2-4次。
5.根据权利要求1所述的以锌锡铝钾氧化物为沟道层的薄膜晶体管的制备方法,其特征在于,所述步骤(3)中,采用真空热蒸发的方法,具体操作步骤是:以氧化铝为掩膜制备源电极、漏电极,控制热蒸发电流为65A,热蒸发电压为60-80V,且最终得到的薄膜晶体管的源电极和漏电极均为金属铝电极。
6.根据权利要求1所述的以锌锡铝钾氧化物为沟道层的薄膜晶体管的制备方法,其特征在于,所述步骤(4)中,PVP溶液浓度为75mg/mL,有机溶剂为无水乙醇或丙酮;浸渍提拉工艺中控制提拉速度为1.0mm/s,提拉2次,提拉后于70-120℃中烘烤60分钟。
7.根据权利要求1所述的以锌锡铝钾氧化物为沟道层的薄膜晶体管的制备方法,其特征在于,所述步骤(5)中,利用真空热蒸发的方法在PVP绝缘层上面制备栅电极,是以氧化铝为掩膜制备栅电极,并控制热蒸发电流为65A,热蒸发电压为60-80V,且制备得到的薄膜晶体管的栅电极为金属铝电极。
8.根据权利要求1所述的以锌锡铝钾氧化物为沟道层的薄膜晶体管的制备方法,其特征在于,控制最终得到的薄膜晶体管沟道层为厚度45-80nm的锌锡铝钾氧化物薄膜;绝缘层为厚度160nm的PVP薄膜;源电极、漏电极及栅电极均为厚度为80-120nm的金属铝薄膜。
9.通过权利要求1-8任一项所述的以锌锡铝钾氧化物为沟道层的薄膜晶体管的制备方法制备得到的以锌锡铝钾氧化物为沟道层的薄膜晶体管。
CN201810379608.8A 2018-04-25 2018-04-25 一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法 Active CN108682614B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810379608.8A CN108682614B (zh) 2018-04-25 2018-04-25 一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810379608.8A CN108682614B (zh) 2018-04-25 2018-04-25 一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN108682614A CN108682614A (zh) 2018-10-19
CN108682614B true CN108682614B (zh) 2020-10-09

Family

ID=63802389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810379608.8A Active CN108682614B (zh) 2018-04-25 2018-04-25 一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN108682614B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769162B (zh) * 2020-06-28 2024-05-07 贵州民族大学 一种顶栅结构非晶氧化物薄膜晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768945A (zh) * 2012-07-12 2012-11-07 复旦大学 一种溶胶凝胶法制氧化铟镓锌半导体薄膜的方法
CN102779758A (zh) * 2012-07-24 2012-11-14 复旦大学 一种以铟锌铝氧化物为沟道层的薄膜晶体管的制备方法
CN104022159A (zh) * 2014-06-17 2014-09-03 浙江大学 用作薄膜晶体管沟道层的非晶氧化物薄膜及其制备方法
CN104681622A (zh) * 2013-11-27 2015-06-03 北京大学 一种非晶氧化锌基薄膜晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768945A (zh) * 2012-07-12 2012-11-07 复旦大学 一种溶胶凝胶法制氧化铟镓锌半导体薄膜的方法
CN102779758A (zh) * 2012-07-24 2012-11-14 复旦大学 一种以铟锌铝氧化物为沟道层的薄膜晶体管的制备方法
CN104681622A (zh) * 2013-11-27 2015-06-03 北京大学 一种非晶氧化锌基薄膜晶体管及其制备方法
CN104022159A (zh) * 2014-06-17 2014-09-03 浙江大学 用作薄膜晶体管沟道层的非晶氧化物薄膜及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Investigation of co-sputtered LiZnSnO thin film transistors;Hong Yoon Jung et al.;《Thin Solid Films》;20120811;第435-440页 *

Also Published As

Publication number Publication date
CN108682614A (zh) 2018-10-19

Similar Documents

Publication Publication Date Title
KR101097322B1 (ko) 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
Norris et al. Spin-coated zinc oxide transparent transistors
Lan et al. Low-voltage high-stability indium–zinc oxide thin-film transistor gated by anodized neodymium-doped aluminum
CN101719514B (zh) 场效应晶体管及其制造工艺
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
US20150263176A1 (en) Thin film transistor and manufacturing method for the same
Islam et al. Solution-processed la alloyed ZrO x high-k dielectric for high-performance ZnO thin-film transistors
CN103325842B (zh) 氧化物半导体薄膜及一种薄膜晶体管
Zhao et al. Effect of La Addition on the Electrical Characteristics and Stability of Solution-Processed LaInO Thin-Film Transistors With High-${k} $ ZrO 2 Gate Insulator
CN103346089A (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
Wang et al. The electrical performance and gate bias stability of an amorphous InGaZnO thin-film transistor with HfO2 high-k dielectrics
CN108735821B (zh) 一种镨铟锌氧化物薄膜晶体管及其制备方法
Tang et al. Influence of Ga doping on electrical performance and stability of ZnO thin-film transistors prepared by atomic layer deposition
CN108682614B (zh) 一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法
CN108336135B (zh) 一种钕铟锌氧化物薄膜晶体管及其制备方法
CN107104151A (zh) 一种双栅电极金属氧化物薄膜晶体管及其制备方法
Ruzgar et al. The influence of low indium composition ratio on sol–gel solution-deposited amorphous zinc oxide thin film transistors
Chen et al. Advances in mobility enhancement of ITZO thin-film transistors: a review
CN105870173B (zh) 一种柔性全透明非晶氧化物薄膜晶体管及其制备方法
Yang et al. Preparation and electrical properties of Ni-doped InZnO thin film transistors
Liu et al. High-performance ZnO thin-film transistors fabricated at low temperature on glass substrates
CN105449000A (zh) 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法
Hu et al. Fabrication of Schottky-barrier-oxide-semiconductor thin-film transistors via a simple aluminum reaction method
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
Li et al. Impact of the source/drain electrode process on the mobility-threshold trade-off for InSnZnO thin-film transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant