CN111105762A - 扫描信号线驱动电路、显示装置及扫描信号线的驱动方法 - Google Patents

Abstract

一种扫描信号线驱动电路、具备其的显示装置以及扫描信号线的驱动方法，在有源矩阵型的显示装置中，作为基于多相的栅极时钟信号来驱动显示部的多个栅极总线的栅极驱动器，分别在显示部的一侧设置第1栅极驱动器，在显示部的另一侧设置第2栅极驱动器。第1栅极驱动器和第2栅极驱动器各自包含：多个缓冲电路，其连接到上述多个栅极总线；以及多个双稳态电路，其被相互级联连接而构成移位寄存器，各双稳态电路控制2个缓冲电路。在第1栅极驱动器与第2栅极驱动器之间，上述多个双稳态电路构成为隔行配置，由各双稳态电路控制的2个缓冲电路双方包含升压电容器，2个缓冲电路中的一个缓冲电路为了隔离升压效应而包含晶体管。

Description

扫描信号线驱动电路、显示装置及扫描信号线的驱动方法

技术领域

本发明涉及显示装置，更详细地说，涉及用于驱动配设于显示装置的显示部的扫描信号线的扫描信号线驱动电路和驱动方法。

背景技术

以往，已知一种矩阵型的显示装置，其具备显示部，上述显示部包含：多个数据信号线(也被称为“源极总线”)；多个扫描信号线(也被称为“栅极总线”)，其与该多个数据信号线交叉；以及多个像素形成部，其沿着该多个数据信号线和该多个扫描信号线配置成矩阵状。这种矩阵型的显示装置具备：数据信号线驱动电路(也被称为“数据驱动器”或“源极驱动器”)，其用于驱动该多个数据信号线；以及扫描信号线驱动电路(也被称为“栅极驱动器”)，其用于驱动该多个扫描信号线。扫描信号线驱动电路将多个扫描信号分别施加到该多个扫描信号线，以使得在各帧期间中该多个扫描信号线被依次选择，数据信号线驱动电路与这样的该多个扫描信号线的依次选择联动地将表示应当显示的图像信号的多个数据信号施加到该多个数据信号线。由此，构成表示应当显示的图像的图像数据的多个像素数据分别被提供到上述多个像素形成部。

此外，以往在有源矩阵型的液晶显示装置中，扫描信号线驱动电路大多是在构成作为包含如上所述的显示部的显示面板的液晶面板的基板的周边部中作为IC(IntegratedCircuit；集成电路)芯片来搭载。但是，近年来，直接在基板上形成扫描信号线驱动电路的情形逐渐变多。这种扫描信号线驱动电路被称为“单片栅极驱动器”等，包含这种扫描信号线驱动电路的显示面板被称为“栅极驱动器单片面板”或“GDM面板”。

作为上述单片栅极驱动器，如图30的(A)、(B)所示，已知一种单片栅极驱动器，其包括以隔着显示部相对的方式配置的第1栅极驱动器和第2栅极驱动器。在这种构成中，作为将扫描信号从栅极驱动器提供到栅极总线的方式，除了如图30的(A)所示的那样对各栅极总线的两端施加扫描信号的双侧输入方式以外，还已知如图30的(B)所示的那样对显示部的栅极总线的一端和另一端交替地施加扫描信号的单侧输入方式(例如从第1栅极驱动器对第奇数个栅极总线施加扫描信号并从第2栅极驱动器对第偶数个栅极总线施加扫描信号的方式)(例如参照日本特开2014-71451号公报)。

一般地，栅极驱动器具有将各自包含1个双稳态电路的多个单位电路进行级联连接的构成，多个单位电路各自连接到显示面板的上述多个栅极总线中的任意一个栅极总线，对所连接的栅极总线施加扫描信号。如图30的(B)所示，在第1栅极驱动器和第2栅极驱动器以隔着显示部对应的方式配置的单侧输入方式中，第奇数个栅极总线连接第1栅极驱动器内的单位电路，第偶数个栅极总线连接第2栅极驱动器内的单位电路。即，上述多个栅极总线所连接的单位电路交替地配置于上述多个栅极总线的一侧(第1栅极驱动器内)和另一侧(第2栅极驱动器内)。因此，如图30的(B)所示的单侧输入方式的栅极驱动器被称为“隔行配置方式”的栅极驱动器。

若在单侧输入方式中采用这种隔行配置方式，则与使用如图30的(A)所示的双侧输入方式的栅极驱动器的情况相比，能实现窄边框化。但是，在隔行配置方式的栅极驱动器中，对各栅极总线仅从其一个端部提供扫描信号，因此在其另一个端部，扫描信号的波形钝化，对像素电容进行充电的速度降低。因此，在中型或大型的显示面板中，难以使用隔行配置方式的栅极驱动器来显示良好的图像。故此，在尺寸比较大的显示面板中，采用的是如图30的(A)所示的双侧输入方式，因而难以实现窄边框化。

对此，在日本特开2014-71451号公报所公开的液晶显示装置中，具有将第1栅极驱动部和第2栅极驱动部的多个级(单位电路)进行隔行配置的构成，在各栅极总线的一侧连结有第1栅极驱动部或第2栅极驱动部的级STLi，在各栅极总线的另一侧连结有放电电路(放电晶体管)Tri(参照该公报的图3)。根据这种构成，从两个栅极驱动部不是同时输出栅极驱动电压而是交替输出栅极驱动电压，由此，级的个数减少，通过在各级之间具备其它放电单元(放电晶体管)来辅助栅极总线的放电，栅极驱动电压的放电延迟得以防止(参照该公报的[0042]、[0065]～[0066]段)。

但是，在上述公报所公开的液晶显示装置中，对栅极总线的放电进行辅助的放电晶体管在栅极总线的放电开始后开始从截止状态向导通状态的转变，因此无法充分地进行高速的放电。另外，在该液晶显示装置中，各栅极总线的充电是仅从与该栅极总线的一侧连结的级来进行，因而充电能力低。因此，上述公报所公开的构成不适合于具备尺寸大的显示面板的显示装置。

发明内容

因此，希望提供一种显示装置，即使具备尺寸大的显示面板，也能对栅极总线高速地进行放电和充电这两者，并且能实现窄边框化。

(1)本发明的若干实施方式的扫描信号线驱动电路是选择性地驱动配设于显示装置的显示部的多个扫描信号线的扫描信号线驱动电路，具备：

第1扫描信号线驱动部，其配置于上述多个扫描信号线的一端侧，基于多相时钟信号而进行动作；以及

第2扫描信号线驱动部，其配置于上述多个扫描信号线的另一端侧，基于上述多相时钟信号而进行动作，

第1扫描信号线驱动部包含：

第1移位寄存器，其具有多个第1双稳态电路，上述多个第1双稳态电路与以相互相邻的2个以上的扫描信号线为1组将上述多个扫描信号线分组从而得到的多个扫描信号线组一对一地对应，并被相互级联连接；以及

多个缓冲电路，其以与上述多个扫描信号线一对一地对应的方式连接到上述一端侧，

第2扫描信号线驱动部包含：

第2移位寄存器，其具有多个第2双稳态电路，上述多个第2双稳态电路与以相互相邻的2个以上的扫描信号线为1组将上述多个扫描信号线分组从而得到的多个扫描信号线组一对一地对应，并被相互级联连接；以及

多个缓冲电路，其以与上述多个扫描信号线一对一地对应的方式连接到上述另一端侧，

上述多个扫描信号线被分组成：与上述多个第1双稳态电路对应的上述多个扫描信号线组中的任何一组和与上述多个第2双稳态电路对应的上述多个扫描信号线组中的任何一组均不一致，

上述第1移位寄存器和上述第2移位寄存器构成为，上述多个第1双稳态电路与上述多个第2双稳态电路根据上述分组以相互不同的相位依次输出有效的信号，

上述第1扫描信号线驱动部和上述第2扫描信号线驱动部构成为，

分别连接到与上述多个第1双稳态电路中的每一个第1双稳态电路对应的组的上述2个以上的扫描信号线的上述一端侧的缓冲电路被供应上述多相时钟信号中的相位相互不同的时钟信号，

分别连接到与上述多个第2双稳态电路中的每一个第2双稳态电路对应的组的上述2个以上的扫描信号线的上述另一端侧的缓冲电路被供应上述多相时钟信号中的相位相互不同的时钟信号，

分别连接到同一扫描信号线的上述一端侧和上述另一端侧的缓冲电路被供应上述多相时钟信号中的同一时钟信号，

连接到上述多个扫描信号线中的每一个扫描信号线的上述一端侧的缓冲电路包含缓冲晶体管，该缓冲晶体管具有：控制端子，其接收对应的第1双稳态电路的输出信号；第1导通端子，其接收上述被供应的时钟信号；以及第2导通端子，其连接到对应的扫描信号线的上述一端侧，

连接到上述多个扫描信号线中的每一个扫描信号线的上述另一端侧的缓冲电路包含缓冲晶体管，该缓冲晶体管具有：控制端子，其接收对应的第2双稳态电路的输出信号；第1导通端子，其接收上述被供应的时钟信号；以及第2导通端子，其连接到对应的扫描信号线的上述另一端侧。

根据这种构成，多个缓冲电路以与显示部中的多个扫描信号线一对一地对应的方式连接到该多个扫描信号线的一端侧，且多个缓冲电路以与该多个扫描信号线一对一地对应的方式连接到该多个扫描信号线的另一端，基于来自1个第1双稳态电路的输出信号，2个以上的缓冲电路对2个以上的扫描信号线从一端侧分别进行充放电，基于来自1个第2双稳态电路的输出信号，2个以上的其它缓冲电路对2个以上的扫描信号线从另一端侧分别进行充放电。由此，由于移位寄存器的面积被削减，因此能实现显示面板的窄边框化，并且通过对上述多个扫描信号线从两端进行充放电，从而即使对尺寸大的显示部也能进行高速的驱动。另外，即使在与1个第1或第2双稳态电路对应的多个缓冲电路之间存在充放电能力的差，通过使上述多个第1双稳态电路和上述多个第2双稳态电路以相互不同的相位输出有效的信号，也能将上述多个扫描信号线的驱动均匀化。由此，能进行不出现条纹图案等的良好的显示。

(2)另外，本发明的若干实施方式的扫描信号线驱动电路包含上述(1)的构成，

连接到上述多个扫描信号线中的每一个扫描信号线的上述一端侧的上述缓冲电路和连接到上述多个扫描信号线中的每一个扫描信号线的上述另一端侧的上述缓冲电路均还包含电容器和传输门，

上述缓冲晶体管的上述控制端子经由上述电容器连接到上述第2导通端子，并且经由上述传输门连接到对应的双稳态电路的输出端，

上述传输门构成为，传输上述第1扫描信号线驱动部和上述第2扫描信号线驱动部的电源电压中的使上述缓冲晶体管导通的电源电压所对应的规定值与使上述缓冲晶体管截止的电压值之间的范围内的电压，阻止处于该范围外且使上述缓冲晶体管导通的电压的传输。

(3)另外，本发明的若干实施方式的扫描信号线驱动电路包含上述(1)的构成，

上述多个第1双稳态电路与以相互相邻的2个扫描信号线为1组将上述多个扫描信号线分组从而得到的多个扫描信号线组一对一地对应，

上述多个第2双稳态电路与以相互相邻的2个扫描信号线为1组将上述多个扫描信号线分组从而得到的多个扫描信号线组一对一地对应，

连接到与上述多个第1双稳态电路和上述多个第2双稳态电路的各个双稳态电路对应的组的2个扫描信号线中的1个扫描信号线并接收该双稳态电路的输出信号的缓冲电路是第1类型缓冲电路，上述第1类型缓冲电路包含上述缓冲晶体管作为第1晶体管，并且还包含第1电容器，

上述第1晶体管的上述控制端子经由上述第1电容器连接到上述第1晶体管的上述第2导通端子，并且直接连接到对应的双稳态电路的输出端，

连接到与上述各个双稳态电路对应的组的上述2个扫描信号线中的另1个扫描信号线并接收该双稳态电路的输出信号的缓冲电路是第2类型缓冲电路，上述第2类型缓冲电路包含上述缓冲晶体管作为第2晶体管，并且还包含第2电容器和传输门，

上述第2晶体管的上述控制端子经由上述第2电容器连接到上述第2晶体管的上述第2导通端子，并且经由上述传输门连接到对应的双稳态电路的输出端，

上述传输门构成为，传输上述第1扫描信号线驱动部和上述第2扫描信号线驱动部的电源电压中的使上述第2晶体管导通的电源电压所对应的规定值与使上述第2晶体管截止的电压值之间的范围内的电压，阻止处于该范围外且使上述第2晶体管导通的电压的传输。

(4)另外，本发明的若干实施方式的扫描信号线驱动电路包含上述(3)的构成，

为了减小或消除上述第1类型缓冲电路对扫描信号线的驱动能力与上述第2类型缓冲电路对扫描信号线的驱动能力的差，进行针对上述第1晶体管及上述第2晶体管的相互不同的尺寸的设定和针对上述第1电容器及上述第2电容器的相互不同的电容值的设定中的一方或双方。

(5)另外，本发明的若干实施方式的扫描信号线驱动电路包含上述(2)或(3)的构成，

上述传输门包含场效应晶体管，上述场效应晶体管的控制端子被提供上述第1扫描信号线驱动部和上述第2扫描信号线驱动部的电源电压中的使包含上述传输门的缓冲电路的缓冲晶体管导通的电源电压，

包含上述传输门的缓冲电路的缓冲晶体管的控制端子经由上述场效应晶体管连接到上述对应的双稳态电路的输出端。

(6)另外，本发明的若干实施方式的扫描信号线驱动电路包含上述(2)或(3)的构成，

上述传输门包含相互并联连接的2个同一导电类型的场效应晶体管，

上述2个场效应晶体管中的每一个场效应晶体管的控制端子被提供上述多相时钟信号中的任意一个时钟信号，提供到上述2个场效应晶体管中的一个场效应晶体管的控制端子的时钟信号与提供到另一个场效应晶体管的控制端子的时钟信号是相互相反的相位，

包含上述传输门的缓冲电路的缓冲晶体管的控制端子经由上述2个场效应晶体管连接到上述对应的双稳态电路的输出端。

(7)另外，本发明的若干实施方式的显示装置具有显示部，上述显示部设置有：多个数据信号线；多个扫描信号线，其与该多个数据信号线交叉；以及多个像素形成部，其沿着该多个数据信号线和该多个扫描信号线配置成矩阵状，上述显示装置具备；

数据信号线驱动电路，其驱动上述数据信号线；

扫描信号线驱动电路，其是上述(1)至(6)中的任意一个构成；以及

显示控制电路，其控制上述数据信号线驱动电路和上述扫描信号线驱动电路。

(8)另外，本发明的若干实施方式的显示装置包含上述(7)的构成，

上述扫描信号线驱动电路与上述显示部一体地形成于同一基板上。

(9)另外，本发明的若干实施方式的显示装置包含上述(7)的构成，

上述显示控制电路控制上述数据信号线驱动电路和上述扫描信号线驱动电路，使得在1帧期间中，在上述多个扫描信号线被驱动的扫描期间之间包含上述多个扫描信号线的驱动被停止的非扫描期间，

上述多相时钟信号包括相位相互不同的多个时钟信号，上述多个时钟信号的电压电平在上述扫描期间内在与上述多个扫描信号线的选择状态和非选择状态分别对应的导通电平与截止电平之间以规定周期交替地变化，

上述显示控制电路生成上述多相时钟信号，使得在上述非扫描期间开始前，上述多个时钟信号的电压电平依次从导通电平变化为截止电平并维持为截止电平，在上述非扫描期间结束后，上述多个时钟信号的电压电平依次从截止电平变化为导通电平并在导通电平与截止电平之间电压电平以上述规定周期交替地变化。

(10)另外，本发明的若干实施方式的驱动方法是用于选择性地驱动配设于显示装置的显示部的多个扫描信号线的驱动方法，上述驱动方法具备：

第1扫描信号线驱动步骤，在上述多个扫描信号线的一端侧基于多相时钟信号来驱动上述多个扫描信号线；以及

第2扫描信号线驱动步骤，在上述多个扫描信号线的另一端侧基于上述多相时钟信号来驱动上述多个扫描信号线，

上述第1扫描信号线驱动步骤包含：

第1移位动作步骤，从多个第1双稳态电路依次输出有效的信号，上述多个第1双稳态电路与以相互相邻的2个以上的扫描信号线为1组将上述多个扫描信号线分组从而得到的多个扫描信号线组一对一地对应，并被相互级联连接而构成第1移位寄存器；以及

第1充放电步骤，通过多个缓冲电路对上述多个扫描信号线进行充放电，该多个缓冲电路以与上述多个扫描信号线一对一地对应的方式连接到上述一端侧，

上述第2扫描信号线驱动步骤包含：

第2移位动作步骤，从多个第2双稳态电路依次输出有效的信号，上述多个第2双稳态电路与以相互相邻的2个以上的扫描信号线为1组将上述多个扫描信号线分组从而得到的多个扫描信号线组一对一地对应，并被相互级联连接而构成第2移位寄存器；以及

第2充放电步骤，通过多个缓冲电路对上述多个扫描信号线进行充放电，该多个缓冲电路以与上述多个扫描信号线一对一地对应的方式连接到上述另一端侧，

上述多个扫描信号线被分组成：与上述多个第1双稳态电路对应的上述多个扫描信号线组中的任何一组和与上述多个第2双稳态电路对应的上述多个扫描信号线组中的任何一组均不一致，

在上述第1移位动作步骤和上述第2移位动作步骤中，从上述多个第1双稳态电路与上述多个第2双稳态电路根据上述分组以相互不同的相位依次输出上述有效的信号，

上述第1充放电步骤包含：第1时钟供应步骤，对分别连接到与上述多个第1双稳态电路中的每一个第1双稳态电路对应的组的上述2个以上的扫描信号线的上述一端侧的缓冲电路，供应上述多相时钟信号中的相位相互不同的时钟信号，

上述第2充放电步骤包含：第2时钟供应步骤，对分别连接到与上述多个第2双稳态电路中的每一个第2双稳态电路对应的组的上述2个以上的扫描信号线的上述另一端侧的缓冲电路，供应上述多相时钟信号中的相位相互不同的时钟信号，

在上述第1时钟供应步骤和上述第2时钟供应步骤中，分别连接到同一扫描信号线的上述一端侧和上述另一端侧的缓冲电路被供应上述多相时钟信号中的同一时钟信号，

在上述第1充放电步骤中，连接到上述多个扫描信号线中的每一个扫描信号线的上述一端侧的缓冲电路通过具有接收对应的第1双稳态电路的输出信号的控制端子、接收上述被供应的时钟信号的第1导通端子、以及连接到对应的扫描信号线的上述一端侧的第2导通端子的缓冲晶体管，在从上述对应的第1双稳态电路输出了有效的信号时，基于上述被供应的时钟信号对上述对应的扫描信号线从上述一端侧进行充放电，

在上述第2充放电步骤中，连接到上述多个扫描信号线中的每一个扫描信号线的上述另一端侧的缓冲电路通过具有接收对应的第2双稳态电路的输出信号的控制端子、接收上述被供应的时钟信号的第1导通端子、以及连接到对应的扫描信号线的上述另一端侧的第2导通端子的缓冲晶体管，在从上述对应的第2双稳态电路输出了有效的信号时，基于上述被供应的时钟信号对上述对应的扫描信号线从上述另一端侧进行充放电。

本发明的上述及其它目的、特征、方面以及效果通过参照附图并根据本发明的下述详细的说明将会进一步明确。

附图说明

图1是表示第1实施方式的显示装置的整体构成的框图。

图2是表示上述第1实施方式的像素形成部的电构成的电路图。

图3是表示与上述第1实施方式有关的第1单侧输入方式的栅极驱动器的构成的概略电路图。

图4是表示上述第1单侧输入方式的栅极驱动器的单位电路的构成的电路图。

图5是表示与上述第1实施方式有关的第2单侧输入方式即隔行配置方式的栅极驱动器的整体构成的概略电路图。

图6是表示上述第1实施方式的栅极驱动器的整体构成的概略电路图。

图7是用于说明上述第1实施方式的第1栅极驱动器的构成的概略电路图。

图8是表示上述第1实施方式的栅极驱动器的单位电路的基本构成的电路图。

图9是表示上述第1实施方式的栅极驱动器的单位电路的详细构成例的电路图。

图10是用于说明上述第1实施方式的栅极驱动器的动作的电路图。

图11是用于说明上述第1实施方式的栅极驱动器的动作的信号波形图。

图12是用于说明上述第1实施方式的作用/效果的详细的信号波形图。

图13是表示第2实施方式的显示装置的栅极驱动器的单位电路的基本构成的电路图。

图14是表示上述第2实施方式的栅极驱动器的单位电路的详细构成例的电路图。

图15是用于说明上述第2实施方式的栅极驱动器的动作的电路图。

图16是用于说明上述第2实施方式的栅极驱动器的作用/效果的详细的信号波形图。

图17是用于说明第3实施方式的显示装置的栅极驱动器的基本构成的电路图。

图18是用于说明上述第3实施方式的栅极驱动器的作用/效果的详细的信号波形图。

图19是表示第4实施方式的显示装置的栅极驱动器的整体构成的概略电路图。

图20是表示上述第4实施方式的栅极驱动器的单位电路的基本构成的电路图。

图21是表示上述第4实施方式的栅极驱动器的单位电路的详细构成例的电路图。

图22是用于说明上述第4实施方式的栅极驱动器的动作的电路图。

图23是用于说明上述第4实施方式的栅极驱动器的动作的信号波形图。

图24是表示第5实施方式的显示装置的栅极驱动器的单位电路的基本构成的电路图。

图25是表示上述第5实施方式的栅极驱动器的单位电路的详细构成例的电路图。

图26是用于说明上述第5实施方式的栅极驱动器的动作的电路图。

图27是用于说明第6实施方式的显示装置的触摸面板的构成的示意图。

图28是用于说明上述第6实施方式的触摸面板的概略动作的时序图。

图29是用于说明上述第6实施方式的栅极驱动器的动作的信号波形图。

图30的(A)是用于说明双侧输入方式的栅极驱动器的示意图，图30的(B)是用于说明单侧输入方式的栅极驱动器的示意图。

具体实施方式

以下，参照附图来说明实施方式。此外，在以下提及的各晶体管中，栅极端子相当于控制端子，漏极端子和源极端子中的一方相当于第1导通端子，另一方相当于第2导通端子。另外，虽然本实施方式的晶体管全部设为N沟道型的薄膜晶体管(TFT)，但本发明不限于此。此外，在N沟道型晶体管中，2个导通端子中的电位高的一方为漏极端子，电位低的一方为源极端子，但在本说明书中，即使是在动作中这2个导通端子的电位高低发生反转的情况下，也将这2个导通端子中的一方固定地称为“漏极端子”，将另一方称为“源极端子”。另外，本说明书中的“连接”除非另有说明均指“电连接”，在不脱离本发明的主旨的范围内，不仅包含是指直接连接的情况，也包含是指经由其它元件的间接连接的情况。

＜1.第1实施方式＞

＜1.1整体构成和动作概要＞

图1是表示本实施方式的有源矩阵型的液晶显示装置的整体构成的框图。该液晶显示装置具备：显示控制电路200；源极驱动器300，其作为数据信号线驱动电路；以及液晶面板600，其包含显示部500和作为扫描信号线驱动电路的栅极驱动器。在本实施方式中，在构成液晶面板600的2个基板中的一个基板(被称为“有源矩阵基板”)上，构成显示部500的像素电路与栅极驱动器形成为一体，如图1所示，栅极驱动器包括隔着显示部500相对配置的第1栅极驱动器410和第2栅极驱动器420。

在显示部500设置有：多个(M个)源极总线SL1～SLM，其作为数据信号线；多个(N个)栅极总线GL(1)～GL(N)，其作为与该多个源极总线SL1～SLM交叉的扫描信号线；以及多个(M×N个)像素形成部Ps(i，j)(i＝1～N、j＝1～M)，其沿着该多个源极总线SL1～SLM和该多个栅极总线GL(1)～GL(N)配置成矩阵状。各像素形成部Ps(i，j)与该多个源极总线SL1～SLM中的任意1个对应，并且与该多个栅极总线GL(1)～GL(N)中的任意1个对应。此外，液晶面板600的方式不限于在垂直于液晶层的方向施加电场的VA(Vertical Alignment：垂直取向)方式或TN(Twisted Nematic：扭曲向列)方式等，也可以是在与液晶层大致平行的方向施加电场的IPS(In-Plane Switching：面内开关)方式。

图2是表示显示部500中的1个像素形成部Ps(i，j)的电构成的电路图。如图2所示，各像素形成部Ps(i，j)包括：N沟道型的薄膜晶体管(TFT)10，其作为像素开关元件，栅极端子连接到经过对应的交叉点的栅极总线GL(i)，并且源极端子连接到经过该交叉点的源极总线SLj；像素电极Ep，其连接到该薄膜晶体管10的漏极端子；共用电极Ec，其是设置为上述多个像素形成部Ps(i，j)(i＝1～N、j＝1～M)共用的相对电极；以及液晶层，其设置为上述多个像素形成部Ps(i，j)(i＝1～N、j＝1～M)共用，被夹持在像素电极Ep与共用电极Ec之间。并且，像素电容Cp包括由像素电极Ep与共用电极Ec形成的液晶电容Clc。此外，通常，为了将电荷可靠地保持在像素电容Cp中，与液晶电容Clc并联地设置有辅助电容，但由于辅助电容与本发明没有直接关系，因此，省略其说明和图示。另外，在液晶面板600是IPS方式的情况下，共用电极Ec形成于构成该液晶面板600的2个基板中的上述一个基板(有源矩阵基板)，并与薄膜晶体管10和像素电极Ep一起构成像素电路，而在液晶面板600是VA方式等的情况下，共用电极Ec形成于该2个基板中的另一个基板。

作为像素形成部Ps(i，j)中的薄膜晶体管10，能采用沟道层使用了非晶硅的薄膜晶体管(a-Si TFT)、沟道层使用了微晶硅的薄膜晶体管、沟道层使用了氧化物半导体的薄膜晶体管(氧化物TFT)、沟道层使用了低温多晶硅的薄膜晶体管(LTPS-TFT)等。作为氧化物TFT，例如能采用具有包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)的氧化物半导体层的薄膜晶体管。关于这些方面，第1栅极驱动器410和第2栅极驱动器420内的薄膜晶体管也是同样的。

显示控制电路200接收从外部提供的图像信号DAT和定时控制信号TG，并输出数字视频信号DV、用于控制源极驱动器300的动作的数据侧控制信号SCT、以及分别用于控制第1栅极驱动器410和第2栅极驱动器420的第1扫描侧控制信号GCT1和第2扫描侧控制信号GCT2。数据侧控制信号SCT包含起始脉冲信号、源极时钟信号以及锁存选通信号等。第1扫描侧控制信号GCT1包含第1栅极起始脉冲信号GSP1和相位相互不同的第1至第4栅极时钟信号GCK1～GCK4等，第2扫描侧控制信号GCT2包含第2栅极起始脉冲信号GSP2和上述第1至第4栅极时钟信号GCK1～GCK4等。在本实施方式中，包括第1栅极驱动器410和第2栅极驱动器420的栅极驱动器通过包括第1至第4栅极时钟信号GCK1～GCK4的4相时钟信号而进行动作。

源极驱动器300基于来自显示控制电路200的数字视频信号DV和数据侧控制信号SCT，分别对源极总线SL1～SLM施加数据信号D1～DM。此时，在源极驱动器300中，在产生源极时钟信号的脉冲的定时，依次保持表示应当施加到各源极总线SL的电压的数字视频信号DV。并且，在产生锁存选通信号的脉冲的定时，上述保持的数字视频信号DV被转换为模拟电压。该转换后的模拟电压作为数据信号D1～DM一齐施加到所有源极总线SL1～SLM。

第1栅极驱动器410配置于栅极总线GL(1)～GL(N)的一端侧，基于来自显示控制电路200的第1扫描侧控制信号GCT1，分别对栅极总线GL(1)～GL(N)的一端侧施加扫描信号G(1)～G(N)。另一方面，第2栅极驱动器420配置于栅极总线GL(1)～GL(N)的另一端侧，基于来自显示控制电路200的第2扫描侧控制信号GCT2，分别对栅极总线GL(1)～GL(N)的另一端侧施加扫描信号G(1)～G(N)。由此，在各帧期间中，有效的扫描信号从两端依次施加到栅极总线GL(1)～GL(N)，并且，有效的扫描信号向各栅极总线GL(i)(i＝1～N)的施加以1帧期间(1个垂直扫描期间)为周期反复进行。

在液晶面板600的背面侧设置有未图示的背光源单元，从而，将背光源光照射到液晶面板600的背面。该背光源单元也由显示控制电路200驱动，但也可以是通过其它方法来驱动的构成。此外，在液晶面板600是反射型的情况下，不需要背光源单元。

如上所述，对源极总线SL1～SLM施加数据信号D1～DM，对栅极总线GL(1)～GL(N)施加扫描信号G(1)～G(N)。另外，从未图示的电源电路向共用电极Ec供应规定的共用电压Vcom。而且，向背光源供应用于驱动该背光源的信号。通过这样的显示部500中的源极总线SL1～SLM、栅极总线GL(1)～GL(N)以及共用电极Ec的驱动，基于数字视频信号DV的像素数据被写入各像素形成部Ps(i，j)，并且光从背光源照射到液晶面板600的背面，从而，将从外部提供的图像信号DAT所表示的图像显示于显示部500。

＜1.2栅极驱动器的基本构成＞

接下来，说明本实施方式的栅极驱动器。首先，在说明本实施方式的栅极驱动器的构成和动作的详细内容之前，说明与该栅极驱动器有关的单侧输入方式的栅极驱动器。

图3是表示仅在栅极总线GL(1)～GL(N)的一端侧设置有栅极驱动器400的单侧输入方式的栅极驱动器(以下称为“第1单侧输入方式的栅极驱动器”)400的构成的概略电路图。该栅极驱动器400包含移位寄存器401和输出缓冲部402，与本实施方式同样地，基于包括第1至第4栅极时钟信号GCK1～GCK4的4相栅极时钟信号而进行动作。

移位寄存器401包含相互级联连接的N个双稳态电路SR(1)～SR(N)，构成为根据4相时钟信号GCK1～GCK4将从显示控制电路提供的起始脉冲从第一级的双稳态电路SR(1)向最后一级的双稳态电路SR(N)依次传送。输出缓冲部402包含与移位寄存器401的N个双稳态电路SR(1)～SR(N)分别对应的N个缓冲电路Buff(1)～Buff(N)，第1至第4栅极时钟信号GCK1～GCK4与这N个缓冲电路Buff(1)～Buff(N)循环地对应。N个缓冲电路Buff(1)～Buff(N)的输出端分别连接着N个栅极总线GL(1)～GL(N)，各缓冲电路Buff(i)接收对应的双稳态电路SR(i)的输出信号和对应的栅极时钟信号GCKk(是i＝1～N、k为1～4中的任意一者)，根据这些信号生成应当施加到栅极总线GL(i)的扫描信号G(i)。例如，第n个缓冲电路Buff(n)根据第n级的双稳态电路SR(n)的输出信号和第1栅极时钟信号GCK1生成扫描信号G(n)并将其施加到第n个栅极总线GL(n)。

图4是表示与上述第1单侧输入方式的栅极驱动器400中的1级的双稳态电路对应的电路部分(以下称为“栅极驱动器的单位电路”或简称为“单位电路”)的构成的电路图，示出了第n级的单位电路的构成。该第n级的单位电路包括移位寄存器401的第n级的双稳态电路SR(n)和输出缓冲部402的第n个缓冲电路Buff(n)。

双稳态电路SR(n)包括2个N沟道型的薄膜晶体管TA1、TA2。晶体管TA1的漏极端子连接到高电平电源线VDD，晶体管TA2的源极端子连接到低电平电源线VSS，晶体管A1的源极端子与晶体管TA2的漏极端子相互连接而构成输出端(以下将包含该输出端的节点称为“状态节点”)。晶体管TA1的栅极端子相当于置位端子S，晶体管TA2的栅极端子相当于复位端子R，双稳态电路SR(n)通过将电荷对连接到状态节点NA(n)的电容(由缓冲电路Buff(n)的后述的晶体管TB的栅极电容等构成的电容)进行充电或放电，从而成为2个状态中的任意一个状态。即，当对作为晶体管TA1的栅极端子的置位端子S提供了有效的信号(高电平信号(H电平信号))时，双稳态电路SR(n)成为置位状态(状态节点NA(n)的电压为H电平的状态)，当对作为晶体管TA2的栅极端子的复位端子R提供了有效的信号(H电平信号)时，双稳态电路SR(n)成为复位状态(状态节点NA(n)的电压为L电平的状态)。在图4所示的第n级的双稳态电路SR(n)中，置位端子S连接到第n-2个栅极总线GL(n-2)，复位端子R连接到第n+3个栅极总线GL(n+3)。此外，在双稳态电路SR(n)为置位状态时，从其输出端输出有效的信号。在此的有效的信号是指H电平的信号(还包含通过后述的升压动作而成为了比通常的H电平高的电平的信号)。

缓冲电路Buff(n)包含作为N沟道型的薄膜晶体管的缓冲晶体管TB和升压电容器Cbst。对缓冲晶体管TB的漏极端子提供与该缓冲电路Buff(n)对应的第1栅极时钟信号GCK1。缓冲晶体管TB的栅极端子相当于缓冲电路Buff(n)的输入端，连接到上述状态节点NA(n)。缓冲晶体管TB的源极端子相当于缓冲电路Buff(n)的输出端，经由升压电容器Cbst连接到缓冲晶体管TB的栅极端子，并且连接到栅极总线GL(n)。

图5是表示包括分别配置于栅极总线GL(1)～GL(N)的一端侧和另一端侧的第1栅极驱动器410a和第2栅极驱动器420a的隔行配置方式的栅极驱动器(以下称为“第2单侧输入方式的栅极驱动器”)的构成的概略电路图(参照图30的(B))。在使用这种隔行配置方式的栅极驱动器的显示装置中，成为连接到第1栅极驱动器410a的栅极总线与连接到第2栅极驱动器420a的栅极总线交替地配置于显示部500的形态。

该隔行配置方式的栅极驱动器也基于包括第1至第4栅极时钟信号GCK1～GCK4的4相栅极时钟信号而进行动作，但该栅极驱动器中的第1栅极驱动器410a基于第1栅极时钟信号GCK1和第3栅极时钟信号GCK3而进行动作，第2栅极驱动器420a基于第2栅极时钟信号GCK2和第4栅极时钟信号GCK4而进行动作。第1栅极驱动器410a包含第1移位寄存器411a和第1输出缓冲部412a。第1移位寄存器411a具有将从上述第1单侧输入方式的栅极驱动器400的移位寄存器401的N个双稳态电路SR(1)～SR(N)中每隔1个选出的双稳态电路(…、SR(n-2)、SR(n)、SR(n+2)、…)级联连接的构成，第1输出缓冲部412a包含与这些双稳态电路(…、SR(n-2)、SR(n)、SR(n+2)、…)分别对应的缓冲电路(…、Buff(n-2)、Buff(n)、Buff(n+2)、…)。第1输出缓冲部412a的各缓冲电路Buff(k)基于与其对应的双稳态电路SR(k)的输出信号、以及第1栅极时钟信号GCK1和第3栅极时钟信号GCK3中的任意一者，生成应当施加到栅极总线GL(k)的扫描信号G(k)(k＝…、n-2、n、n+2、…)。另一方面，第2栅极驱动器420a包含第2移位寄存器421a和第2输出缓冲部422a。第2移位寄存器421a具有将上述N个双稳态电路SR(1)～SR(N)中的未包含于第1移位寄存器411a的双稳态电路(…、SR(n-1)、SR(n+1)、SR(n+3)、…)级联连接的构成，第2输出缓冲部422a包含与这些双稳态电路(…、SR(n-1)、SR(n+1)、SR(n+3)、…)分别对应的缓冲电路(…、Buff(n-1)、Buff(n+1)、Buff(n+3)、…)。第2输出缓冲部422a的各缓冲电路Buff(k)基于与其对应的双稳态电路SR(k)的输出信号、以及第2栅极时钟信号GCK2和第4栅极时钟信号GCK4中的任意一者，生成应当施加到栅极总线GL(k)的扫描信号G(k)(k＝…、n-1、n+1、n+3、…)。

根据如图5所示的上述构成的隔行配置方式的栅极驱动器，由于仅从单侧对显示部(有源区域)500的各栅极总线GL(i)施加扫描信号G(i)(i＝1～N)，所以第1栅极驱动器410和第2栅极驱动器420各自所占的面积变小，能实现显示装置的窄边框化。但是，由于仅从各栅极总线GL(i)的一个端部对其施加扫描信号G(i)，因此在各栅极总线GL(i)的另一个端部，扫描信号的波形钝化，对像素电容进行充电的速度降低。此外如已述的那样，在日本特开2014-71451号公报中公开了不仅使用隔行配置方式的栅极驱动器而且具备对栅极总线的放电进行辅助的放电单元的液晶显示装置。但是，在该液晶显示装置中，各栅极总线的充电是仅从该栅极总线的一侧进行的。因此，该栅极驱动器的驱动能力对于显示面板的高速驱动或尺寸大的显示面板的驱动而言是不充分的。

因此，本实施方式的栅极驱动器为了不仅能通过隔行配置方式实现窄边框化、而且对尺寸大的显示面板也能进行高速驱动，如下述的这样构成。

图6是表示本实施方式的栅极驱动器的整体构成的概略电路图。该栅极驱动器也与图5所示的栅极驱动器同样地，包含分别配置于栅极总线GL(1)～GL(N)的一端侧和另一端侧的第1栅极驱动器410和第2栅极驱动器420，基于包括第1至第4栅极时钟信号GCK1～GCK4的4相时钟信号而进行动作。另外，本实施方式的第1栅极驱动器410包含第1移位寄存器411和第1输出缓冲部412，第1移位寄存器411具有将从上述第1单侧输入方式的栅极驱动器400的移位寄存器401的N个双稳态电路SR(1)～SR(N)中每隔1个选出的双稳态电路(…、SR(n-2)、SR(n)、SR(n+2)、…)级联连接的构成。本实施方式的第2栅极驱动器420包含第2移位寄存器421和第2输出缓冲部422，第2移位寄存器421具有将上述N个双稳态电路SR(1)～SR(N)中的未包含于第1移位寄存器411的双稳态电路(…、SR(n-1)、SR(n+1)、SR(n+3)、…)级联连接的构成。但是，在本实施方式的栅极驱动器中，与图5所示的栅极驱动器不同，第1移位寄存器411和第2移位寄存器421的各双稳态电路SR(i)与2个缓冲电路Buff(i-1)、Buff(i)对应，将其输出信号提供到该2个缓冲电路Buff(i-1)、Buff(i)从而对它们进行控制(i＝1～N)。

因而，如图6所示，各栅极总线GL(i)的两端连接着缓冲电路Buff(i)(i＝1～N)。与此对应地，在本实施方式中，第1至第4栅极时钟信号GCK1～GCK4被提供到第1栅极驱动器410和第2栅极驱动器420这两者，在各个第1输出缓冲部412和第2输出缓冲部422中，第1至第4栅极时钟信号GCK1～GCK4与N个缓冲电路Buff(1)～Buff(N)循环地对应。不过，同一栅极时钟信号与连接到同一栅极总线的一端和另一端的缓冲电路对应。各缓冲电路Buff(i)接收对应的双稳态电路的输出信号和对应的栅极时钟信号GCKk(k为1～4中的任意一者)，根据这些信号生成应当施加到栅极总线GL(i)的扫描信号G(i)。例如在第1输出缓冲部412中，第n个缓冲电路Buff(n)根据双稳态电路SR(n)的输出信号和第1栅极时钟信号GCK1生成扫描信号G(n)并将其施加到第n个栅极总线GL(n)，第n-1个缓冲电路Buff(n-1)根据双稳态电路SR(n)的输出信号和第4栅极时钟信号GCK4生成扫描信号G(n-1)并将其施加到第n-1个栅极总线GL(n-1)。

此外，为了使第1移位寄存器411所包含的双稳态电路实际上作为移位寄存器进行动作，需要在第一级的双稳态电路之前和最后一级的双稳态电路之后根据栅极时钟信号的相数、由1个双稳态电路控制的双稳态电路的个数来配置虚设的双稳态电路，但与此相关的具体构成对于本领域技术人员而言是明确的，因此省略说明(这一点对于以下描述的其它实施方式或变形例也是同样的)。

以下，关注于第1栅极驱动器410更详细地说明本实施方式的栅极驱动器的构成。图7是表示第1栅极驱动器410的构成的概略电路图。如图7所示，第1移位寄存器411包含相互级联连接的双稳态电路SR(n)、SR(n+2)。在此，双稳态电路SR(n)、SR(n+2)分别相当于图3所示的第1单侧输入方式的栅极驱动器400的第n级和第n+2级的双稳态电路SR(n)、SR(n+2)。在本实施方式中，双稳态电路SR(n)的输出端连接到第n-1个和第n个缓冲电路Buff(n-1)、Buff(n)的输入端，双稳态电路SR(n+2)的输出端连接到第n+1个和第n+2个缓冲电路Buff(n+1)、Buff(n+2)的输入端。另外，第4栅极时钟信号GCK4、第1栅极时钟信号GCK1、第2栅极时钟信号GCK2以及第3栅极时钟信号GCK3分别输入到缓冲电路Buff(n-1)～Buff(n+2)。以下，将1个双稳态电路SR(i)和其所连接的2个缓冲电路Buff(i-1)、Buff(i)视为栅极驱动器的单位电路(以下，在将该单位电路与本实施方式的栅极驱动器的其它单位电路进行区分的情况下，将其称为“第i单位电路”)。因而，在图7中，1个双稳态电路SR(n)和2个缓冲电路Buff(n-1)、Buff(n)构成1个单位电路(第n单位电路)，1个双稳态电路SR(n+2)和2个缓冲电路Buff(n+1)、Buff(n+2)构成另1个单位电路(第n+2单位电路)。

图8是表示本实施方式的栅极驱动器的第n单位电路的基本构成的电路图。其它单位电路虽然其输入信号或输出信号不同，但是具有相同的构成。以下，将图8所示的第n单位电路举为例子来说明本实施方式的单位电路的基本构成。

本实施方式的栅极驱动器的第n单位电路包含1个双稳态电路SR(n)和第n-1个缓冲电路Buff(n-1)及第n个缓冲电路Buff(n)。双稳态电路SR(n)具有与第1单侧输入方式的栅极驱动器的双稳态电路SR(n)即图4所示的双稳态电路SR(n)相同的构成，包含2个N沟道型的薄膜晶体管TA1、TA2。晶体管TA1的源极端子与晶体管TA2的漏极端子相互连接，该连接点相当于双稳态电路SR(n)的输出端。包含该输出端的节点利用附加于它的电容，能择一地保持H电平和L电平的电压(以下将该节点称为“第1状态节点”)。

第n-1个缓冲电路Buff(n-1)具有与图4所示的缓冲电路Buff(n)相同的构成，包含作为N沟道型的薄膜晶体管的缓冲晶体管TB1和升压电容器Cbst。不过，对缓冲晶体管TB1的漏极端子提供与该缓冲电路Buff(n-1)对应的第4栅极时钟信号GCK4，相当于输入端的缓冲晶体管TB1的栅极端子连接到双稳态电路SR(n)的第1状态节点NAA(n)。

第n个缓冲电路Buff(n)除了包含作为N沟道型的薄膜晶体管的缓冲晶体管TB2和升压电容器Cbst以外，还包含N沟道型的薄膜晶体管MS。对缓冲晶体管TB2的漏极端子提供与该缓冲电路Buff(n)对应的第1栅极时钟信号GCK1。缓冲晶体管TB2的栅极端子经由晶体管MS连接到相当于双稳态电路SR(n)的输出端的第1状态节点NAA(n)，晶体管MS的导通端子中的连接到该输出端的端子相当于缓冲电路Buff(n)的输入端。缓冲晶体管TB2的源极端子相当于缓冲电路Buff(n)的输出端，经由升压电容器Cbst连接到缓冲晶体管TB2的栅极端子，并且连接到栅极总线GL(n)。

第n个缓冲电路Buff(n)的上述晶体管MS的栅极端子连接到高电平电源线VDD(以下，将该高电平电源线VDD的电压称为“高电平电源电压”，用相同的附图标记“VDD”表示)。因此，若将晶体管MS的阈值电压设为Vth(MS)，则晶体管MS在其源极端子和漏极端子中的任何一者的电压均比VDD-Vth(MS)高时是截止状态。因而，即使在缓冲晶体管TB2为导通状态时第1栅极时钟信号GCK1的脉冲经由升压电容器Cbst使其栅极端子的电压即包含该栅极端子的节点(以下称为“第2状态节点”)NAB(n)的电压上升，该电压上升也不会对晶体管MS的相反侧的第1状态节点NAA(n)的电压带来影响。另外，即使在第n-1个缓冲电路Buff(n-1)的缓冲晶体管TB1为导通状态时第4栅极时钟信号GCK4的脉冲经由升压电容器Cbst使其栅极端子的电压即第1状态节点NAA(n)的电压上升，该电压上升也不会对晶体管MS的相反侧的第2状态节点NAB(n)的电压带来影响。其原因是，晶体管MS基于其作为场效应晶体管的特性，而作为传输VDD-Vth(MS)以下的电压、阻止超过VDD-Vth(MS)的电压的传输的传输门而进行动作。即晶体管MS作为传输使缓冲晶体管TB2导通的高电平电源电压VDD附近的值(VDD-Vth(MS))以下的电压、阻止超过该高电平电源电压VDD附近的值的电压的传输的传输门而进行动作。作为这种传输门的晶体管MS具有使得在第1状态节点NAA(n)与第2状态节点NAB(n)之间一方节点的升压效应不会对另一方节点带来影响的功能。因此，以下将该晶体管MS称为“升压隔离晶体管”。

＜1.3栅极驱动器的详细构成＞

图9是用于说明本实施方式的栅极驱动器的详细构成例的电路图，示出了第1栅极驱动器410的单位电路的实际的构成例、即图8所示的第n单位电路的实际的构成例。在此，将第1栅极驱动器410的第n单位电路举为例子进行说明，但其它单位电路也具有同样的构成。

在图9所示的构成例中，第n双稳态电路SR(n)是通过将N沟道型的薄膜晶体管M1、M2、M3、M5、M6、M6+、M8、M9、M14如图9所示的那样连接而实现的，其置位端子S连接到第n-2个栅极总线GL(n-2)，其复位端子R连接到第n+3个栅极总线GL(n+3)。该第n双稳态电路SR(n)的晶体管M1、M9分别相当于图8所示的晶体管TA1、TA2。这些晶体管M1、M9的连接点构成双稳态电路SR(n)的输出端，包含该输出端的节点是第1状态节点NAA(n)。另外，双稳态电路SR(n)具有清除端子CLR作为用于将移位寄存器初始化的清除信号的输入端子，晶体管M2、M3的栅极端子连接到清除端子CLR。此外，以下将包含晶体管M5与M6的连接点的节点NB(n)称为“第3状态节点”。

图9所示的第n-1个缓冲电路Buff(n-1)具有与图8所示的第n-1个缓冲电路Buff(n-1)相同的构成，包含N沟道型的薄膜晶体管M10A和升压电容器CbsA。这些晶体管M10A和电容器CbsA分别相当于图8所示的缓冲电路Buff(n-1)的缓冲晶体管TB1和升压电容器Cbst。缓冲晶体管M10A的漏极端子被提供与缓冲电路Buff(n-1)对应的第4栅极时钟信号GCK4，其源极端子连接到第n-1个栅极总线GL(n-1)。

图9所示的第n个缓冲电路Buff(n)具有与图8所示的第n个缓冲电路Buff(n)相同的构成，包含2个N沟道型的薄膜晶体管M10B、MS和升压电容器CbsB。这些晶体管M10B、MS和电容器CbsB分别相当于图8所示的缓冲电路Buff(n)的缓冲晶体管TB2、升压隔离晶体管MS、升压电容器Cbst。缓冲晶体管M10B的漏极端子被提供与缓冲电路Buff(n)对应的栅极时钟信号GCK1，其源极端子连接到第n个栅极总线GL(n)。此外，缓冲晶体管M10B的栅极端子经由升压隔离晶体管MS连接到第1状态节点NAA(n)，包含该栅极端子的节点是第2状态节点NAB(n)。

＜1.4栅极驱动器的动作＞

图10是用于说明本实施方式的栅极驱动器的动作的电路图，示出了显示部500的栅极总线GL(i)(i＝1、…、n-3、n-2、n-1、n、n+1、n+2，…)以及分别连接到它们的一端和另一端的第1栅极驱动器410和第2栅极驱动器420中的第1输出缓冲部412和第2输出缓冲部422的缓冲电路Buff(i)。图11是用于说明本实施方式的栅极驱动器的动作的信号波形图。以下，参照示出本实施方式的栅极驱动器的单位电路的构成的图9以及图10和图11来说明本实施方式的栅极驱动器的动作。

在显示装置起动时对栅极驱动器的各单位电路的双稳态电路SR(i)的清除端子CLR提供在规定期间内为H电平的信号作为初始化信号。由此，各单位电路的第1至第3状态节点NAA(i)、NAB(i)、NB(i)的电压成为低电平(L电平)(i＝1～N)。现在考虑在该初始化后，在第1栅极驱动器410中，连接到第n双稳态电路SR(n)的置位端子S的第n-2个栅极总线GL(n-2)的电压如图11所示在时刻t2从L电平变化为H电平时的动作。此时在第n双稳态电路SR(n)中，由于晶体管M1变化为导通状态，所以第1状态节点NAA(n)被预充电为H电平(该H电平是比高电平电源电压VDD低了晶体管M1的阈值电压Vth(M1)的电压电平，以下称为“预充电电压电平”)。由于对晶体管MS的栅极端子提供有高电平电源电压VDD，因此随着晶体管M1成为导通状态，第2状态节点NAB(n)也被预充电为H电平。如后所述，晶体管MS的阈值电压Vth(MS)大于晶体管M1的阈值电压Vth(M1)，因此该H电平是比高电平电源电压VDD低了晶体管MS的阈值电压Vth(MS)的电压电平，以下也将其称为“预充电电压电平”。

在时刻t3，第4栅极时钟信号GCK4从L电平变化为H电平(参照图11)。由此，在第1输出缓冲部412中，经由缓冲晶体管M10A的第n-1个栅极总线GL(n-1)的充电被开始。此时，该栅极总线GL(n-1)的电压变化经由升压电容器CbsA将第1状态节点NAA(n)的电压推高，由此，比通常的H电平高很多的电压被施加到缓冲晶体管M10A的栅极端子。其结果是，晶体管M10A完全成为导通状态，第n-1个栅极总线GL(n-1)从一端侧(图10的左侧)被充电为完全的H电平。另外，此时在第2输出缓冲部422内的第n-1个缓冲电路Buff(n-1)中，在通过第n-1双稳态电路SR(n-1)使第2状态节点NAB(n-1)预充电为H电平且晶体管M10B被设为了导通状态之后，第2状态节点NAB(n-1)的电压经由升压电容器CbsB被推高。由此，晶体管M10B成为完全的导通状态，第n-1个栅极总线GL(n-1)从另一端侧(图10的右侧)也被充电为完全的H电平。此外，该第2状态节点NAB(n-1)经由升压隔离晶体管MS连接到第1状态节点NAA(n-1)，且如后所述，晶体管MS的阈值电压Vth(MS)大于晶体管M1的阈值电压Vth(M1)。因此，第2状态节点NAB(n-1)的电压在电容器CbsB的升压动作的紧前(第4栅极时钟信号GCK4即将上升之前)，不会高于比高电平电源电压VDD低了晶体管MS的阈值电压Vth(MS)的值(VDD-Vth(MS))。

在时刻t4，第1栅极时钟信号GCK1从L电平变化为H电平(参照图11)。如已述的那样，在该变化前的时刻t2，通过第1栅极驱动器410内的第n双稳态电路SR(n)，第2状态节点NAB(n)也被预充电为H电平且缓冲晶体管M10B成为导通状态，但从时刻t2到t4，第1栅极时钟信号GCK1是L电平。当在时刻t4，第1栅极时钟信号GCK1变化为H电平时，经由缓冲晶体管M10B的第n个栅极总线GL(n)的充电被开始。此时，该栅极总线GL(n)的电压变化经由升压电容器CbsB将第2状态节点NAB(n)的电压推高，由此，比通常的H电平高很多的电压被施加到缓冲晶体管M10B的栅极端子。其结果是，晶体管M10B完全成为导通状态，第n个栅极总线GL(n)从一端侧(图10的左侧)被充电为完全的H电平。另外，此时在第2输出缓冲部422内的第n个缓冲电路Buff(n)中，在通过第n+1双稳态电路SR(n+1)使第1状态节点NAA(n+1)预充电为H电平且晶体管M10A被设为了导通状态之后，经由升压电容器CbsA，第1状态节点NAA(n+1)的电压被推高。由此，晶体管M10A成为完全的导通状态，第n个栅极总线GL(n)从另一端侧(图10的右侧)也被充电为完全的H电平。此外，第2状态节点NAB(n)经由升压隔离晶体管MS连接到第1状态节点NAA(n)。该升压隔离晶体管MS在第1状态节点NAA(n)和第2状态节点NAB(n)中的任何一者的升压动作时均是截止状态。因此，第1状态节点NAA(n)的升压动作不会对第2状态节点NAB(n)的电压带来影响，第2状态节点NAB(n)的升压动作也不会对第1状态节点NAA(n)的电压带来影响。

在时刻t5，第4栅极时钟信号GCK4从H电平变化为L电平(参照图11)。由此，第n-1个栅极总线GL(n-1)的电荷经由第1输出缓冲部412的缓冲电路Buff(n-1)的缓冲晶体管M10A从上述一端侧(图10的左侧)被放电，并且还经由第2输出缓冲部422的缓冲电路Buff(n-1)的缓冲晶体管M10B从上述另一端侧(图10的右侧)被放电。其结果是，第n-1个栅极总线GL(n-1)的电压快速地向L电平变化。这样，在时刻t3成为了选择状态的第n-1个栅极总线GL(n-1)在时刻t5向非选择状态变化(参照图11)。

在时刻t6，第1栅极时钟信号GCK1从H电平变化为L电平(参照图11)。由此，第n个栅极总线GL(n)的电荷经由第1输出缓冲部412的缓冲电路Buff(n)的缓冲晶体管M10B从上述一端侧(图10的左侧)被放电，并且还经由第2输出缓冲部422的缓冲电路Buff(n)的缓冲晶体管M10A从上述另一端侧(图10的右侧)被放电。其结果是，第n个栅极总线GL(n)的电压快速地向L电平变化。这样，在时刻t4成为了选择状态的第n个栅极总线GL(n)在时刻t6向非选择状态变化(参照图11)。

第n+1个栅极总线GL(n+1)通过由连接到其两端的2个缓冲电路Buff(n+1)进行的同样的充电和放电，在时刻t5成为选择状态，在时刻t7向非选择状态变化。第n+2个栅极总线GL(n+2)通过由连接到其两端的2个缓冲电路Buff(n+2)进行的充电和放电，在时刻t6成为选择状态，在时刻t8向非选择状态变化。并且，第n+3个栅极总线GL(n+3)通过由连接到其两端的2个缓冲电路Buff(n+3)进行的充电，在时刻t7从L电平向H电平变化。

当在时刻t7，第n+3个栅极总线GL(n+3)的电压向H电平变化时，在图9的第n双稳态电路(n)中，复位端子R被提供H电平，晶体管M9变化为导通状态，由此，第1状态节点NAA(n)的电荷被放电，第1状态节点NAA(n)的电压向L电平变化。此时，第2状态节点NAB(n)的电荷也经由晶体管MS被放电，第2状态节点NAB(n)的电压也向L电平变化。其结果是，第n双稳态电路SR(n)成为复位状态。另一方面，第3状态节点NB(n)经由连接成二极管的状态的晶体管M5连接到高电平电源线VDD，因此，当在时刻t7由于晶体管M9变化为导通状态而晶体管M6成为截止状态时，第3状态节点NB(n)会变化为H电平。由此，晶体管M8成为导通状态，第1状态节点NAA(n)被提供低电平电源电压VSS(在此，将低电平电源线VSS的电压称为“低电平电源电压”，用与低电平电源线相同的附图标记“VSS”表示)。这会向将第1状态节点NAA(n)维持为L电平并且使晶体管M6截止而将第3状态节点NB(n)维持为H电平的方向起作用。

这样，直至在下一帧期间中由于第n-2个栅极总线GL(n-2)的电压变化为H电平而晶体管M1成为导通状态为止，第1状态节点NAA(n)被可靠地维持为L电平，并且第3状态节点NB(n)被可靠地维持为H电平。即，直至连接到置位端子S的栅极总线GL(n+2)的电压下一次成为H电平为止，该双稳态电路SR(n)被稳定地维持为复位状态。此外，在第3状态节点NB(n)为H电平的期间，晶体管M14是导通状态，栅极总线GL(n)被稳定地维持为L电平(参照图9)。

根据如上构成的栅极驱动器，在被提供第1扫描侧控制信号GCT1的第1栅极驱动器410中，第1扫描侧控制信号GCT1所包含的起始脉冲在第1移位寄存器411内的级联连接的双稳态电路内被依次传送，并且在被提供第2扫描侧控制信号GCT2的第2栅极驱动器420中，第2扫描侧控制信号GCT2所包含的起始脉冲在第2移位寄存器421内的级联连接的双稳态电路内被依次传送(参照图1、图6、图9)。即，第1移位寄存器411内的级联连接的双稳态电路依次输出有效的信号(还包含升压动作后的电平在内的H电平的信号)，第2移位寄存器421内的级联连接的双稳态电路也依次输出有效的信号。与此相应地，通过第1输出缓冲部412的缓冲电路对显示部500的栅极总线GL(1)～GL(N)的一端侧施加相当于扫描信号G(1)～G(N)的H电平或L电平的电压，并且通过第2输出缓冲部422的缓冲电路对上述栅极总线GL(1)～GL(N)的另一端侧施加相当于扫描信号G(1)～G(N)的H电平或L电平的电压(参照图9～图11)。由此，显示部500的栅极总线GL(1)～GL(N)按每规定期间依次成为选择状态(H电平)(参照图11)。

＜1.5效果＞

根据如上所述的本实施方式，通过第1栅极驱动器410(的第1输出缓冲部412)和第2栅极驱动器420(的第2输出缓冲部422)对显示部500的各栅极总线GL(i)(i＝1～N)从其两端施加H电平或L电平的电压作为扫描信号G(i)(图6、图10)。由此，能对各栅极总线GL(i)快速地进行充电和放电，因此针对尺寸大的显示部500也能通过高速的驱动良好地显示图像。另一方面，在本实施方式中，通过第1移位寄存器411和第2移位寄存器421的1个双稳态电路SR(i)控制2个缓冲电路Buff(i-1)、Buff(i)(i＝1～N)，因此，移位寄存器的实现所需的面积减少，能实现作为显示面板的液晶面板600的窄边框化。

另外，在本实施方式中，在包含分别配置于栅极总线GL(1)～GL(N)的一端侧和另一端侧的第1栅极驱动器410和第2栅极驱动器420的栅极驱动器中采用的是隔行配置方式。即，在栅极驱动器仅配置于栅极总线GL(1)～GL(N)的一端侧的单侧输入方式(图3)中，在第1栅极驱动器410中使用第1移位寄存器411，并且在第2栅极驱动器420中使用第2移位寄存器421，其中，第1移位寄存器411是将从该栅极驱动器的移位寄存器所包含的N个双稳态电路SR(1)～SR(N)中每隔1个选出的双稳态电路(…、SR(n-2)、SR(n)、SR(n+2)、…)级联连接的构成，第2移位寄存器421是将该N个双稳态电路SR(1)～SR(N)中的未包含于第1移位寄存器411的双稳态电路(…、SR(n-1)、SR(n+1)、SR(n+3)、…)级联连接的构成。由此，补偿由1个双稳态电路SR(i)控制的2个缓冲电路Buff(i-1)、Buff(i)之间的充放电能力的差异，从而能进行不出现条纹图案等的良好的显示。以下，详细地说明这一点。

如已述的那样，在本实施方式的栅极驱动器中，各单位电路包含1个双稳态电路SR(i)和由其控制的2个缓冲电路Buff(i-1)、Buff(i)(i＝1～N)。从图9可知，连接到第i-1个栅极总线GL(i-1)的缓冲电路Buff(i-1)的缓冲晶体管M10A由第1状态节点NAA(i)的电压控制，连接到第i个栅极总线GL(i)的缓冲电路Buff(i)的缓冲晶体管M10B由第2状态节点NAB(i)的电压控制(以下，将包含由第1状态节点NAA(i)的电压控制的缓冲晶体管M10A的缓冲电路称为“A类型缓冲电路”，将包含由第2状态节点NAB(i)的电压控制的缓冲晶体管M10B的缓冲电路称为“B类型缓冲电路”)。以下，关注于图9所示的包含第n双稳态电路(n)和其所连接的2个缓冲电路Buff(n-1)、Buff(n)的第n单位电路，来说明A类型缓冲电路与B类型缓冲电路的充放电能力的差异。

图12是用于说明基于隔行配置方式的本实施方式的作用/效果的详细的信号波形图，将第n单位电路的第1状态节点NAA(n)和第2状态节点NAB(n)的电压波形与栅极时钟信号GCK1、GCK4和栅极总线GL(n)的电压的波形一起示出。在图12中，第1状态节点NAA(n)的电压波形用粗实线示出，第2状态节点NAB(n)的电压波形用粗虚线示出。

如已述的那样，当在时刻t2，在第n单位电路(的双稳态电路SR(n))中，连接到置位端子S的栅极总线GL(n-2)的电压变化为H电平时，晶体管M1成为导通状态，第1状态节点NAA(n)被预充电为H电平。若将晶体管M1的阈值电压设为用Vth(M1)表示的阈值电压，则此时第1状态节点NAA(n)的电压Vnaa成为

Vnaa＝VDD-Vth(M1)。

第2状态节点NAB(n)经由阈值电压为Vth(MS)的晶体管MS连接到第1状态节点NAA(n)，因此，此时第2状态节点NAB(n)的电压Vnab成为

Vnab＝VDD-Vth(MS)。

在此，晶体管MS由于其栅极端子始终被施加设为导通状态的高电平电源电压VDD而易于劣化，因此该阈值电压Vth(MS)(＞0)设为了比晶体管M1的阈值电压Vth(M1)大的阈值电压。因而，如图12所示，第2状态节点NAB(n)的预充电电压Vnab＝VDD-Vth(MS)低于第1状态节点NAA(n)的预充电电压Vnaa＝VDD-Vth(M1)。

当在时刻t3，对作为A类型缓冲电路的第n-1个缓冲电路Buff(n-1)的缓冲晶体管M10A的漏极端子提供的第4栅极时钟信号GCK4变化为H电平时，由于经由基于该变化的升压电容器CbsA的升压动作，第1状态节点NAA(n)的电压Vnaa上升(电容器CbsA所致的升压效应)。即，当上述第4栅极时钟信号GCK4变化为H电平时，经由缓冲晶体管M10A的第n-1个栅极总线GL(n-1)的充电被开始，由此导致的该栅极总线GL(n-1)的电压变化经由升压电容器CbsA使第1状态节点NAA(n)的电压Vnaa上升。其结果是，晶体管M10A完全成为导通状态，第n-1个栅极总线GL(n-1)从一端侧被充电为完全的H电平(参照图9、图12)。另外，当在时刻t4，对作为B类型缓冲电路的第n个缓冲电路Buff(n)的缓冲晶体管M10B的漏极端子提供的第1栅极时钟信号GCK1变化为H电平时，由于经由基于该变化的升压电容器CbsB的升压动作，第2状态节点NAB(n)的电压Vnab上升(电容器CbsB所致的升压效应)。即，当上述第1栅极时钟信号GCK1变化为H电平时，经由缓冲晶体管M10B的第n个栅极总线GL(n)的充电被开始，由此导致的该栅极总线GL(n)的电压变化经由升压电容器CbsB使第2状态节点NAB(n)的电压Vnab上升。其结果是，晶体管M10B完全成为导通状态，第n个栅极总线GL(n)从一端侧被充电为完全的H电平(参照图9、图12)。从图9可知，第2状态节点NAB(n)所连接的晶体管的数量比第1状态节点NAA(n)所连接的晶体管的数量少很多，其结果是，附加于第2状态节点NAB(n)的总电容比附加于第1状态节点NAA(n)的总电容小很多。因而，电容器CbsB对第2状态节点NAB(n)的电压Vnab的升压效应比电容器CbsA对第1状态节点NAA(n)的电压Vnaa的升压效应大很多。其结果是，如图12所示，由在时刻t4第1栅极时钟信号GCK1变化为H电平所致的升压动作后的第2状态节点NAB(n)的电压Vnab1高于由在时刻t3第4栅极时钟信号GCK4变化为H电平所致的升压动作后的第1状态节点NAA(n)的电压Vnaa1。

当在时刻t5，第4栅极时钟信号GCK4变化为L电平时，该变化经由电容器CbsA使第1状态节点NAA(n)的电压Vnaa下降到VDD-Vth(M1)。另外，当在时刻t6，第1栅极时钟信号GCK1变化为L电平时，该变化经由电容器CbsB使第2状态节点NAB(n)的电压Vnab下降到VDD-Vth(MS)。

之后，当在时刻t7，连接到第n单位电路(的双稳态电路SR(n))的复位端子R的栅极总线GL(n+3)的电压变化为H电平时，晶体管M9变化为导通状态。由此，第1状态节点NAA(n)的电压成为作为L电平的低电平电源电压Vss。此时，晶体管MS成为导通状态，第2状态节点NAB(n)的电压也成为低电平电源电压Vss。

如上述那样，在包含应当选择第n-1个栅极总线GL(n-1)的期间(t3～t5)和应当选择第n个栅极总线GL(n)的期间(t4～t6)的期间(t2～t7)中，第1状态节点NAA(n)和第2状态节点NAB(n)的电压波形成为如图12所示的波形，两者相互不同。这样，对A类型缓冲电路的缓冲晶体管M10A的栅极端子提供的第1状态节点NAA(n)的电压与对B类型缓冲电路的缓冲晶体管M10B的栅极端子提供的第2状态节点NAB(n)的电压具有相互不同的波形，因此A类型缓冲电路(Buff(n-1))与B类型缓冲电路(Buff(n))在对栅极总线的充放电能力上不同。因此，假如通过A类型缓冲电路或B类型缓冲电路中的一种类型的缓冲电路对1个栅极总线GL(n)从两端进行驱动，则会在连接到由A类型缓冲电路驱动的栅极总线的像素电路的显示亮度与连接到由B类型缓冲电路驱动的栅极总线的像素电路的显示亮度之间产生不同，该不同有可能被视认为条纹图案。

但是在本实施方式中，采用了隔行配置方式，因此如图10所示，各栅极总线GL(i)的两端中的一端由A类型缓冲电路(的晶体管M10A)施加H电平或L电平的电压作为扫描信号G(i)，另一端由B类型缓冲电路(的晶体管M10B)施加H电平或L电平的电压作为扫描信号G(i)。因而，栅极驱动器对显示部500的栅极总线GL(1)～GL(N)的充放电能力得以均匀化，由此，能在显示部500中进行不出现条纹图案等的良好的显示。

如上所示，根据本实施方式，通过对各栅极总线GL(i)从两端施加扫描信号G(i)，针对尺寸大的显示部500也能快速地进行驱动(参照图1)，通过由移位寄存器的1个双稳态电路SR(i)来控制2个缓冲电路Buff(i-1)、Buff(i)，能实现显示面板(液晶面板600)的窄边框化(参照图6)，而且通过使用升压隔离晶体管MS并采用隔行配置方式将对栅极总线GL(1)～GL(N)的充放电能力均匀化，从而能在显示部500进行不出现条纹图案等的良好的显示(参照图10)。

＜2.第2实施方式＞

接下来，说明第2实施方式的显示装置。本实施方式的显示装置也是有源矩阵型的液晶显示装置，并且除了作为扫描信号线驱动电路的栅极驱动器的缓冲电路以外，具有与上述第1实施方式同样的构成(参照图1、图2、图6、图11)。以下，以栅极驱动器的缓冲电路的构成为中心说明本实施方式，关于其它构成，对相同或对应的部分标注同一附图标记，省略详细说明。

＜2.1栅极驱动器的构成＞

图13是表示本实施方式的栅极驱动器的第n单位电路的基本构成的电路图。其它单位电路虽然其输入信号或输出信号不同，但是具有相同的构成。以下，将图13所示的第n单位电路举为例子来说明本实施方式的单位电路的基本构成。

本实施方式的栅极驱动器的第n单位电路包含1个双稳态电路SR(n)和第n-1个及第n个缓冲电路Buff(n-1)、Buff(n)。双稳态电路SR(n)具有与上述第1实施方式的双稳态电路SR(n)同样的构成(图8)，因此对同一部分标注同一附图标记而省略说明。

第n-1个缓冲电路Buff(n-1)具有与图8所示的第n个缓冲电路Buff(n)相同的构成，除了包含作为N沟道型的薄膜晶体管的缓冲晶体管TB1和升压电容器Cbst以外，还包含作为N沟道型的薄膜晶体管的升压隔离晶体管MS。对缓冲晶体管TB1的漏极端子施加与该缓冲电路Buff(n-1)对应的第4栅极时钟信号GCK4。缓冲晶体管TB1的栅极端子经由晶体管MS连接到双稳态电路SR(n)的输出端(晶体管TA1与TA2的连接点)，晶体管MS的导通端子中的连接到该输出端的端子相当于缓冲电路Buff(n-1)的输入端。缓冲晶体管TB1的源极端子相当于缓冲电路Buff(n-1)的输出端，经由升压电容器Cbst连接到缓冲晶体管TB1的栅极端子，并且连接到第n-1个栅极总线GL(n-1)。在本实施方式中，将包含缓冲晶体管TB1的栅极端子的节点NAA(n)称为“第1状态节点”，将双稳态电路SR(n)的相当于晶体管TA1与TA2的连接点(输出端)的节点NA(n)称为“主状态节点”。主状态节点NA(n)经由升压隔离晶体管MS连接到第1状态节点NAA(n)。

第n个缓冲电路Buff(n)具有与图8所示的第n个缓冲电路Buff(n)相同的构成，对应的构成要素被标注相同的附图标记。此外，晶体管MS的导通端子中的连接到双稳态电路SR(n)的主状态节点(输出端)的端子相当于缓冲电路Buff(n)的输入端，缓冲晶体管TB2的源极端子相当于缓冲电路Buff(n)的输出端，并连接到第n个栅极总线GL(n)。另外，包含缓冲晶体管TB2的栅极端子的节点是第2状态节点NAB(n)。

图14是用于说明本实施方式的栅极驱动器的详细构成例的电路图，示出了第1栅极驱动器410的单位电路的实际的构成例、即图13所示的第n单位电路的实际的构成例。在此，将第1栅极驱动器410的与第n双稳态电路SR(n)对应的单位电路举为例子进行说明，但其它单位电路也具有同样的构成。

在图14所示的构成例中，第n双稳态电路SR(n)具有与上述第1实施方式的图9所示的第n双稳态电路SR(n)相同的构成，包含N沟道型的薄膜晶体管M1、M2、M3、M5、M6、M6+、M8、M9、M14。晶体管M1、M9分别相当于图13所示的晶体管TA1、TA2。另外，置位端子S、复位端子R以及清除端子CLR被提供与对图9所示的第n双稳态电路SR(n)的对应的端子提供的信号相同的信号。此外，在图14的双稳态电路SR(n)中，包含晶体管M1与M9的连接点的节点是主状态节点NA(n)。

图14所示的第n-1个缓冲电路Buff(n-1)具有与图13所示的第n-1个缓冲电路Buff(n-1)相同的构成，包含2个N沟道型的薄膜晶体管M10A、MS和升压电容器CbsA。这些晶体管M10A、MS和电容器CbsA分别相当于图13所示的缓冲电路Buff(n-1)的缓冲晶体管TB1、升压隔离晶体管MS以及升压电容器Cbst。此外，缓冲晶体管M10A的栅极端子包含于第1状态节点NAA(n)，第1状态节点NAA(n)经由升压隔离晶体管MS连接到第n双稳态电路SR(n)的主状态节点NA(n)。

图14所示的第n个缓冲电路Buff(n)具有与图13所示的第n个缓冲电路Buff(n)相同的构成，包含2个N沟道型的薄膜晶体管M10B、MS和升压电容器CbsB。这些晶体管M10B、MS和电容器CbsB分别相当于图13所示的缓冲电路Buff(n)的缓冲晶体管TB2、升压隔离晶体管MS、升压电容器Cbst。此外，包含缓冲晶体管M10B的栅极端子的第2状态节点NAB(n)经由升压隔离晶体管MS连接到第n双稳态电路SR(n)的主状态节点NA(n)。

＜2.2栅极驱动器的动作＞

图15是用于说明本实施方式的栅极驱动器的动作的电路图，示出了显示部500的栅极总线GL(i)(i＝1、…、n-3、n-2、n-1、n、n+1、n+2、…)以及分别连接到上述栅极总线GL(i)(i＝1、…、n-3、n-2、n-1、n、n+1、n+2、…)的一端和另一端的第1栅极驱动器410和第2栅极驱动器420中的第1输出缓冲部412和第2输出缓冲部422的缓冲电路Buff(i)。本实施方式的表示栅极驱动器的动作的信号波形基本上与上述第1实施方式相同(参照图11)。以下，参照表示本实施方式的栅极驱动器的单位电路的构成的图14以及图15和图11，说明本实施方式的栅极驱动器的动作。

在显示装置起动时对栅极驱动器的各单位电路的双稳态电路SR(i)的清除端子CLR提供在规定期间内为H电平的信号作为初始化信号。由此在本实施方式中，各单位电路的主状态节点NA(i)以及第1至第3状态节点NAA(i)、NAB(i)、NB(i)的电压成为L电平(i＝1～N)。现在考虑在该初始化后，在第1栅极驱动器410中，连接到第n双稳态电路SR(n)的置位端子S的第n-2个栅极总线GL(n-2)的电压如图11所示在时刻t2从L电平变化为H电平时的动作。本实施方式的栅极驱动器与上述第1实施方式的栅极驱动器相比，仅在连接到各双稳态电路SR(i)的缓冲电路Buff(i-1)中包含升压隔离晶体管MS这一点上不同(参照图9和图14)，输入信号没有差异。因而，本实施方式的栅极驱动器当栅极总线GL(n-2)的电压在时刻t2从L电平变化为H电平时，进行与参照图11针对上述第1实施方式的栅极驱动器所说明的动作(图11所示的时刻t2～时刻t8的动作)同样的动作。

不过，在本实施方式中，如图13和图14所示，各双稳态电路SR(i)所连接的2个缓冲电路Buff(i)、Buff(i-1)中的任何一者均包含升压隔离晶体管MS，第1状态节点NAA(i)和第2状态节点NAB(i)均经由各自的升压隔离晶体管MS连接到主状态节点NA(i)。因此，对第1状态节点NAA(i)和第2状态节点NAB(i)的升压效应成为相同程度。以下，参照图16说明这一点。

＜2.3效果＞

图16是用于说明基于隔行配置方式的本实施方式的作用/效果的详细的信号波形图，将第n单位电路的第1状态节点NAA(n)和第2状态节点NAB(n)的电压波形与栅极时钟信号GCK1、GCK4和栅极总线GL(n)的电压波形一起示出。在图16中，第1状态节点NAA(n)的电压波形用粗实线示出，第2状态节点NAB(n)的电压波形用粗虚线示出。

如已述的那样，当在时刻t2，在第n单位电路(的双稳态电路SR(n))中，连接到置位端子S的栅极总线GL(n-2)的电压变化为H电平时，晶体管M1成为导通状态，主状态节点NA(n)被预充电为H电平。此时，主状态节点NA(n)的电压Vna成为

Vna＝VDD-Vth(M1)。

第1状态节点NAA(n)经由阈值电压为Vth(MS)的晶体管MS连接到主状态节点NA(n)，第2状态节点NAB(n)也经由阈值电压为Vth(MS)的其它晶体管MS连接到主状态节点NA(n)(参照图13和图14)。因此，第1状态节点NAA(n)的电压Vnaa和第2状态节点NAB(n)的电压Vnab均用下式表示。

Vnaa＝Vnab＝VDD-Vth(NS)

此外，2个缓冲电路Buff(n-1)、Buff(n)的升压隔离晶体管MS的阈值电压相互相等，是Vth(MS)，并且设为大于晶体管M1的阈值电压Vth(M1)。

当在时刻t3，对作为A类型缓冲电路的第n-1个缓冲电路Buff(n-1)的缓冲晶体管M10A的漏极端子提供的第4栅极时钟信号GCK4变化为H电平时，由于经由基于该变化的升压电容器CbsA的升压动作，第1状态节点NAA(n)的电压Vnaa上升(参照图14、图16)。另外，当在时刻t4，对作为B类型缓冲电路的第n个缓冲电路Buff(n)的缓冲晶体管M10B的漏极端子提供的第1栅极时钟信号GCK1变化为H电平时，由于经由基于该变化的升压电容器CbsB的升压动作，第2状态节点NAB(n)的电压Vnab上升(参照图14、图16)。从图14可知，连接到第1状态节点NAA(n)的晶体管的数量与连接到第2状态节点NAB(n)的晶体管的数量相等，附加于第1状态节点NAA(n)的总电容与附加于第2状态节点NAB(n)的总电容能视为相同。因而，电容器CbsA对第1状态节点NAA(n)的电压Vna的升压效应与电容器CbsB对第2状态节点NAB(n)的电压Vnab的升压效应是相同程度。其结果是，如图16所示，由在时刻t3第4栅极时钟信号GCK4变化为H电平所致的升压动作后的第1状态节点NAA(n)的电压Vnaa与由在时刻t4第1栅极时钟信号GCK1变化为H电平所致的升压动作后的第2状态节点NAB(n)的电压Vnab成为相同的电平。

这样的第1状态节点NAA(n)和第2状态节点NAB(n)的电压Vnaa、Vnab被分别提供到缓冲晶体管M10A、M10B的栅极端子，因此能稳定地进行用于栅极总线的驱动的充放电。但是，在第1状态节点NAA(n)与第2状态节点NAB(n)中，升压动作的开始定时不同，因此升压动作开始前的预充电的期间(期间t2～t3与期间t2～t4)的长度不同。另外，在第1状态节点NAA(n)与第2状态节点NAB(n)中，升压动作的结束定时也不同，因此升压动作结束后的预充电的期间(期间t5～t7与期间t6～t7)的长度也不同。故此，在包含由第1状态节点NAA(n)的电压Vnaa控制的缓冲晶体管M10A的A类型缓冲电路与包含由第2状态节点NAB(n)的电压Vnab控制的缓冲晶体管M10B的B类型缓冲电路之间，对栅极总线的驱动能力(充放电能力)产生不小的差。

相对于此，在本实施方式中，采用了隔行配置方式，因此如图15所示，各栅极总线GL(i)的两端中的一个端部由A类型缓冲电路(的晶体管M10A)施加H电平或L电平的电压作为扫描信号G(i)，另一个端部由B类型缓冲电路(的晶体管M10B)施加H电平或L电平的电压作为扫描信号G(i)。因而，栅极驱动器对显示部500的栅极总线GL(1)～GL(N)的充放电能力得以均匀化，由此，在显示部500中能进行不出现条纹图案等的良好的显示。

因而，根据本实施方式，不仅在A类型缓冲电路还在B类型缓冲电路中使用升压隔离晶体管MS，从而既能平衡良好地稳定驱动栅极总线，又能得到与上述第1实施方式同样的效果。

＜3.第3实施方式＞

接下来，说明第3实施方式的显示装置。本实施方式的显示装置也是有源矩阵型的液晶显示装置，并且除了作为扫描信号线驱动电路的栅极驱动器的缓冲电路以外，具有与上述第1实施方式同样的构成(参照图1、图2、图6～图11)。以下，以栅极驱动器的缓冲电路的构成为中心说明本实施方式，关于其它构成，对相同或对应的部分标注同一附图标记，省略详细说明。

＜3.1栅极驱动器的构成＞

图17是用于说明本实施方式的栅极驱动器的基本构成的电路图，示出了用于驱动第n个栅极总线GL(n)的第n单位电路和第n+1单位电路的构成。第n单位电路包含于第1栅极驱动器410，包含第n双稳态电路SR(n)和其所连接的2个缓冲电路Buff(n-1)、Buff(n)。第n+1单位电路包含于第2栅极驱动器420，包含第n+1双稳态电路SR(n+1)和其所连接的2个缓冲电路Buff(n)、Buff(n+1)。

从示出上述第1实施方式的栅极驱动器的构成的图6～图8可知，关于用于驱动第n个栅极总线GL(n)的第n单位电路和第n+1单位电路，图17所示的构成与上述第1实施方式的对应部分的构成基本上相同。但是，本实施方式的栅极驱动器在缓冲电路Buff(i)的缓冲晶体管TB1、TB2的尺寸以及升压电容器Cbst的电容值的设定上具有特征，在这一点上不同于上述第1实施方式。

即，在本实施方式和上述第1实施方式中，如图12所示，栅极驱动器的缓冲电路Buff(i)(i＝1～N)之中的A类型缓冲电路中提供到缓冲晶体管M10A(TB1)的栅极端子的第1状态节点NAA的电压Vnaa与B类型缓冲电路中提供到缓冲晶体管M10B(TB2)的栅极端子的第2状态节点NAB的电压Vnab如图12所示的那样波形不同。这是由升压电容器Cbst的升压效应的程度以及对第1状态节点NAA或第2状态节点NAB提供电压的晶体管(图9所示的晶体管M1、MS、图8所示的晶体管TA1、MS)的阈值电压Vth的差异造成的。在此，升压效应的程度依赖于升压电容器Cbst的电容值与附加于第1状态节点NAA或第2状态节点NAB的总电容值之比(以下简称为“电容比”)。因此，考虑到这些晶体管的阈值电压和电容比来设定A类型及B类型缓冲电路的缓冲晶体管的尺寸和升压电容器的电容值，使得包含由第1状态节点NAA的电压Vnaa控制的缓冲晶体管的A类型缓冲电路的驱动能力与包含由第2状态节点NAB的电压Vnab控制的缓冲晶体管的B类型缓冲电路的驱动能力相等。此外，薄膜晶体管等场效应晶体管或MOS型晶体管的驱动能力一般由沟道宽度与沟道长度L之比W/L决定，以下，假设沟道长度L是固定的。因而，以下，设定晶体管尺寸是指设定沟道宽度W。

关于设定如上所述的A类型及B类型缓冲电路的缓冲晶体管的尺寸和升压电容器的电容值，假设在第n单位电路中采用图9所示的详细构成，而举例说明作为该第n单位电路的A类型及B类型缓冲电路的缓冲电路Buff(n-1)、Buff(n)。

＜3.2效果＞

图18是用于说明本实施方式的栅极驱动器的作用/效果的详细的信号波形图，将第n单位电路的第1状态节点NAA(n)和第2状态节点NAB(n)的电压波形与栅极时钟信号GCK1、GCK4和栅极总线GL(n)的电压的波形一起示出。在图18中，第1状态节点NAA(n)的电压波形用粗实线表示，第2状态节点NAB(n)的电压波形用粗虚线表示。

当在时刻t2，在第n单位电路(的双稳态电路SR(n))中，连接到置位端子S的栅极总线GL(n-2)的电压变化为H电平时，晶体管M1(TA1)成为导通状态，第1状态节点NAA(n)被预充电为H电平。此时，与上述第1实施方式同样地(参照图12)，第1状态节点NAA(n)的电压Vnaa成为

Vnaa＝VDD-Vth(M1)，

第2状态节点NAB(n)的电压Vnab成为

Vnab＝VDD-Vth(MS)。

在此，由于晶体管MS易于劣化，因此设为Vth(MS)＞Vth(M1)。因而，如图18所示，第2状态节点NAB(n)的预充电电压Vnab＝VDD-Vth(MS)低于第1状态节点NAA(n)的预充电电压Vnaa＝VDD-Vth(M1)。

当在时刻t3，对作为A类型缓冲电路的第n-1个缓冲电路Buff(n-1)的缓冲晶体管M10A(TB1)的漏极端子提供的第4栅极时钟信号GCK4变化为H电平时，该变化经由升压电容器CbsA使第1状态节点NAA(n)的电压Vnaa上升(参照图8、图18)。另外，当在时刻t4，对作为B类型缓冲电路的第n个缓冲电路Buff(n)的缓冲晶体管M10B(TB2)的漏极端子提供的第1栅极时钟信号GCK1变化为H电平时，该变化经由升压电容器CbsB使第2状态节点NAB(n)的电压Vnab上升(参照图8、图18)。

在上述第1实施方式中，在这种升压动作后，第2状态节点的电压Vnab的升压动作所致的到达值Vnab1高于第1状态节点的电压Vnaa的升压动作所致的到达值Vnaa1。相对于此，在本实施方式中，例如将A类型缓冲电路Buff(n-1)的升压电容器CbsA和B类型缓冲电路Buff(n)的升压电容器CbsB设定为不同的值(在此，假设A类型缓冲电路的缓冲晶体管M10A(TB1)的沟道宽度WA与B类型缓冲电路的缓冲晶体管M10B(TB2)的沟道宽度WB相同)，使得升压动作所致的这些到达值Vnaa1和Vnab1相互相等。由此，A类型缓冲电路对栅极总线的驱动能力与B类型缓冲电路对栅极总线的驱动能力成为相等。另外，也可以取而代之，将缓冲晶体管M10A(TB1)的沟道宽度WA与缓冲晶体管M10B(TB2)的沟道宽度WB设定为不同的值，使得A类型缓冲电路对栅极总线的驱动能力与B类型缓冲电路对栅极总线的驱动能力相等。而且，还可以将升压电容器CbsA的电容值与升压电容器CbsB的电容值设定为不同的值，并且将沟道宽度WA与沟道宽度WB设定为不同的值，使得A类型缓冲电路对栅极总线的驱动能力与B类型缓冲电路对栅极总线的驱动能力相等。

这样，在本实施方式中，栅极驱动器构成为，包含缓冲晶体管M10A(TB1)的A类型缓冲电路对栅极总线的驱动能力与包含缓冲晶体管M10B(TB2)的B类型缓冲电路对栅极总线的驱动能力相等，因此除了能得到与上述第1实施方式同样的效果以外，还能得到如下效果：能基于隔行配置(图6、图10)对各栅极总线GL(i)从其两端平衡良好地进行驱动。由此，通过使栅极总线GL(i)从选择状态转变到非选择状态时由于寄生电容而像素电极Ep的电压发生变化时的变化量(被称为“馈通电压”或“下拉电压”等)在显示部500的两端侧成为相同程度，从而能抑制该下拉电压所致的闪烁的发生。另外，通过以使得A类型缓冲电路的缓冲晶体管M10A(TB1)的驱动能力与B类型缓冲电路的缓冲晶体管M10B(TB2)的驱动能力相等的方式将缓冲晶体管M10A、M10B(TB1、TB2)的沟道宽度WA、WB或升压电容器CbsA、CbsB的电容值设定为比以往小，还能实现窄边框化。

＜4.第4实施方式＞

在上述的各实施方式的栅极驱动器中，由1个双稳态电路SR(i)来控制2个缓冲电路Buff(i-1)、Buff(i)(参照图6)，但也可以构成为由1个双稳态电路来控制3个以上的缓冲电路。以下将包含以由1个双稳态电路来控制4个缓冲电路的方式构成的栅极驱动器的显示装置作为第4实施方式进行说明。

本实施方式的显示装置也是有源矩阵型的液晶显示装置，并且除了作为扫描信号线驱动电路的栅极驱动器以外，具有与上述第1实施方式同样的构成(参照图1、图2)。以下，以栅极驱动器的构成为中心说明本实施方式，关于其它构成，对相同或对应的部分标注同一附图标记，省略详细说明。

＜4.1栅极驱动器的构成＞

图19是表示本实施方式的显示装置的栅极驱动器的整体构成的概略电路图。该栅极驱动器也包含分别配置于栅极总线GL(1)～GL(N)的一端侧和另一端侧的第1栅极驱动器410和第2栅极驱动器420。但是，该栅极驱动器与上述第1实施方式的栅极驱动器不同，构成为基于包括第1至第6栅极时钟信号GCK1～GCK6的6相时钟信号而进行动作，栅极驱动器的各双稳态电路控制4个缓冲电路。本实施方式的第1栅极驱动器410包含第1移位寄存器411和第1输出缓冲部412，第1移位寄存器411具有将从图3所示的单侧输入方式的栅极驱动器400的移位寄存器401的N个双稳态电路SR(1)～SR(N)中每隔3个选出的双稳态电路(…、SR(n-4)、SR(n)、SR(n+4)、…)级联连接的构成。

本实施方式的第2栅极驱动器420包含第2移位寄存器421和第2输出缓冲部422，第2移位寄存器421具有将从图3所示的单侧输入方式的栅极驱动器400的移位寄存器401的N个双稳态电路SR(1)～SR(N)中每隔3个选出的其它双稳态电路(…、SR(n-6)、SR(n-2)、SR(n+2)、…)级联连接的构成。第1移位寄存器411和第2移位寄存器421的各双稳态电路SR(j)与4个缓冲电路Buff(j-3)、Buff(j-2)、Buff(j-1)、Buff(j)对应，将其输出信号提供到该4个缓冲电路Buff(j-3)、Buff(j-2)、Buff(j-1)、Buff(j)从而对它们进行控制(j＝4、8、12、…)。

如图19所示，在本实施方式中，各栅极总线GL(i)在其两端连接着缓冲电路Buff(i)(i＝1～N)。与此对应地，在本实施方式中，第1至第6栅极时钟信号GCK1～GCK6被提供到第1栅极驱动器410和第2栅极驱动器420这两者，在各个第1输出缓冲部412和第2输出缓冲部422中，第1至第6栅极时钟信号GCK1～GCK6与N个缓冲电路Buff(1)～Buff(N)循环地对应。各缓冲电路Buff(i)接收对应的双稳态电路的输出信号和对应的栅极时钟信号GCKk(k为1～6中的任意一者)，根据这些信号生成应当施加到栅极总线GL(i)的扫描信号G(i)。例如在第1输出缓冲部412中，第n-3个至第n个缓冲电路Buff(n-3)～Buff(n)接收双稳态电路SR(n)的输出信号并且分别接收第1至第4栅极时钟信号GCK1～GCK4，根据这些信号分别生成扫描信号G(n-3)～G(n)并将其分别施加到第n-3个至第n个栅极总线GL(n-3)～GL(n)。

以下，关注于第1栅极驱动器410更详细地说明本实施方式的栅极驱动器的构成。以下，在本实施方式的栅极驱动器中，1个单位电路包括1个双稳态电路和由其控制的4个缓冲电路，将包括双稳态电路SR(n)和由其控制的4个缓冲电路Buff(n-3)～Buff(n)的单位电路称为“第n单位电路”。

图20是表示本实施方式的栅极驱动器的第n单位电路的基本构成的电路图。其它单位电路虽然其输入信号或输出信号不同，但是具有相同的构成。以下，将图20所示的第n单位电路举为例子来说明本实施方式的单位电路的构成。

本实施方式的栅极驱动器的第n单位电路的双稳态电路SR(n)具有与上述第1实施方式的栅极驱动器的双稳态电路SR(n)同样的构成(图8)，包含2个N沟道型的薄膜晶体管TA1、TA2。晶体管TA1的源极端子与晶体管TA2的漏极端子相互连接，该连接点相当于双稳态电路SR(n)的输出端。包含该输出端的节点利用附加于它的电容，能择一地保持H电平和L电平的电压(以下，将该节点称为“主状态节点”)。在该双稳态电路SR(n)中，晶体管TA1、TA2的栅极端子分别相当于置位端子S和复位端子R。在本实施方式中，与上述第1实施方式不同，与由1个双稳态电路SR(n)控制4个缓冲电路Buff(n-3)～Buff(n)对应地，置位端子S连接到第n-4个栅极总线GL(n-4)，复位端子R连接到第n+3个栅极总线GL(n+3)，使得在应当分别选择连接到这些缓冲电路Buff(n-3)～Buff(n)的栅极总线GL(n-3)～GL(n)的期间内从双稳态电路SR(n)输出H电平。

如图20所示，由双稳态电路SR(n)控制的4个缓冲电路Buff(n-3)～Buff(n)具有相互相同的构成，各缓冲电路具有与上述第1实施方式的B类型缓冲电路Buff(n)相同的构成(参照图8)。即，该4个缓冲电路Buff(n-3)～Buff(n)各自包含缓冲晶体管TB、升压隔离晶体管MS以及升压电容器Cbst，在该4个缓冲电路Buff(n-3)～Buff(n)中的任何一者中，缓冲晶体管TB的栅极端子均经由升压隔离晶体管MS连接到双稳态电路SR(n)的主状态节点NA(n)，升压隔离晶体管MS具有连接到高电平电源线VDD的栅极端子。在本实施方式中，将在缓冲电路Buff(n-3)～Buff(n)中包含缓冲晶体管TB的栅极端子的节点分别称为“1A状态节点”、“1B状态节点”、“1C状态节点”、“1D状态节点”。

＜4.2栅极驱动器的详细构成＞

图21是用于说明本实施方式的栅极驱动器的详细构成例的电路图，示出了第1栅极驱动器410的第n单位电路的实际的构成例、即图20所示的第n单位电路的实际的构成例。在此，将第1栅极驱动器410的第n单位电路举为例子进行说明，但其它单位电路也具有同样的构成。

在图21所示的构成例中，双稳态电路SR(n)包含N沟道型的薄膜晶体管M1、M2、M3、M5、M6、M6+、M8、M9、M14B、M14D，除晶体管M14B、M14D以外，具有与上述第1实施方式的图9所示的第n双稳态电路SR(n)相同的构成。该构成例的晶体管M14B、M14D分别连接到第n-2个栅极总线GL(n-2)、第n个栅极总线GL(n)。晶体管M1、M9分别相当于图20所示的晶体管TA1、TA2。另外，置位端子S连接到第n-4个栅极总线GL(n-4)，复位端子R连接到第n+3个栅极总线GL(n+3)，使得在应当分别选择连接到由该双稳态电路SR(n)控制的4个缓冲电路Buff(n-3)～Buff(n)的栅极总线GL(n-3)～GL(n)的期间内从双稳态电路SR(n)输出H电平。清除端子CLR被提供与对图9所示的第n双稳态电路SR(n)的对应的端子提供的信号相同的信号。此外，在图21的双稳态电路SR(n)中，晶体管M1与M9的连接点是主状态节点NA(n)。

图21所示的第n-3个至第n个缓冲电路Buff(n-3)～Buff(n)具有分别与图20所示的第n-3个至第n个缓冲电路Buff(n-3)～Buff(n)相同的构成，它们之中的第n-3个缓冲电路Buff(n-3)包含2个N沟道型的薄膜晶体管M10A、MS和升压电容器CbsA，第n-2个缓冲电路Buff(n-2)包含2个N沟道型的薄膜晶体管M10B、MS和升压电容器CbsB，第n-1个缓冲电路Buff(n-1)包含2个N沟道型的薄膜晶体管M10C、MS和升压电容器CbsC，第n个缓冲电路Buff(n)包含2个N沟道型的薄膜晶体管M10D、MS和升压电容器CbsD。在此，晶体管M10A～M10D相当于图20所示的缓冲电路Buff(n-3)～Buff(n)的缓冲晶体管TB，升压电容器CbsA～CbsD相当于图20所示的缓冲电路Buff(n-3)～Buff(n)的升压电容器Cbst。另外，将包含晶体管M10A的栅极端子的节点称为“1A状态节点NAA(n)”，将包含晶体管M10B的栅极端子的节点称为“1B状态节点NAB(n)”，将包含晶体管M10C的栅极端子的节点称为“1C状态节点NAC(n)”，将包含晶体管M10D的栅极端子的节点称为“1D状态节点NAD(n)”。此外，缓冲晶体管M10A～M10D各自的栅极端子经由升压隔离晶体管MS连接到主状态节点NA(n)。

＜4.3栅极驱动器的动作＞

图22是用于说明本实施方式的栅极驱动器的动作的电路图，示出了显示部500的栅极总线GL(i)(i＝1、…、n-3、n-2、n-1、n、n+1、n+2，…)以及分别连接到上述栅极总线GL(i)(i＝1、…、n-3、n-2、n-1、n、n+1、n+2，…)的一端和另一端的第1栅极驱动器410和第2栅极驱动器420中的第1输出缓冲部412和第2输出缓冲部422的缓冲电路Buff(i)(参照图19)。图23是用于说明本实施方式的栅极驱动器的动作的信号波形图。以下，参照示出本实施方式的栅极驱动器的单位电路的构成的图21以及图22和图23来说明本实施方式的栅极驱动器的动作。

在显示装置起动时对栅极驱动器的各单位电路的双稳态电路SR(i)的清除端子CLR提供在规定期间内为H电平的信号作为初始化信号。由此在本实施方式中，各单位电路的主状态节点NA(i)和第3状态节点NB(n)以及1A状态节点NAA(n)～1D状态节点NAD(n)的电压成为L电平(i＝1～N)。现在考虑在该初始化后，在第1栅极驱动器410中，连接到第n双稳态电路SR(n)的置位端子S的第n-4个栅极总线GL(n-4)的电压在图23所示的时刻t1从L电平变化为H电平时的动作。此时在第n双稳态电路SR(n)中，晶体管M1变化为导通状态，由此主状态节点NA(n)被预充电为H电平。各晶体管MS的栅极端子被提供有高电平电源电压VDD，因此晶体管M1成为导通状态，由此，1A状态节点NAA(n)～1D状态节点NAD(n)也被预充电为H电平。

在时刻t2，第1栅极时钟信号GCK1从L电平变化为H电平(参照图23)。由此，在第1输出缓冲部412内的第n-3个缓冲电路Buff(n-3)中，经由缓冲晶体管M10A的第n-3个栅极总线GL(n-3)的充电被开始。此时，该栅极总线GL(n-3)的电压变化经由升压电容器CbsA将1A状态节点NAA(n)的电压推高，由此，比通常的H电平高很多的电压被施加到缓冲晶体管M10A的栅极端子。其结果是，晶体管M10A完全成为导通状态，第n-3个栅极总线GL(n-3)从一端侧(图22的左侧)被充电为完全的H电平。另外，此时在第2输出缓冲部422内的第n-3个缓冲电路Buff(n-3)中，在通过第n-2双稳态电路SR(n-2)使1C状态节点NAC(n-2)预充电为H电平且晶体管M10C被设为了导通状态后，经由升压电容器CbsC，1C状态节点NAC(n-2)的电压被推高。由此，晶体管M10C成为完全的导通状态，第n-3个栅极总线GL(n-3)从另一端侧(图22的右侧)也被充电为完全的H电平。

在时刻t3，第2栅极时钟信号GCK2从L电平变化为H电平(参照图23)。如已述的那样，在该变化前的时刻t1，通过第1栅极驱动器410内的第n双稳态电路SR(n)，1B状态节点NAB(n)也被预充电为H电平且缓冲晶体管M10B成为导通状态，但从时刻t1到t3，第2栅极时钟信号GCK2是L电平。当在时刻t3，第2栅极时钟信号GCK2变化为H电平时，经由缓冲晶体管M10B的第n-2个栅极总线GL(n-2)的充电被开始。此时，该栅极总线GL(n-2)的电压变化经由升压电容器CbsB将1B状态节点NAB(n)的电压推高，由此，比通常的H电平高很多的电压被施加到缓冲晶体管M10B的栅极端子。其结果是，晶体管M10B完全成为导通状态，第n-2个栅极总线GL(n-2)从一端侧(图22的左侧)被充电为完全的H电平。另外，此时在第2输出缓冲部422内的第n-2个缓冲电路Buff(n-2)中，在通过第n-2双稳态电路SR(n-2)使1D状态节点NAD(n-2)预充电为H电平且晶体管M10D设为了导通状态后，经由升压电容器CbsD，1D状态节点NAD(n-2)的电压被推高。由此，晶体管M10D成为完全的导通状态，第n-2个栅极总线GL(n-2)从另一端侧(图22的右侧)也被充电为完全的H电平。

当在时刻t4，第3栅极时钟信号GCK3从L电平变化为H电平时(参照图23)也是同样，在第1输出缓冲部412的缓冲电路Buff(n-1)中，通过对1C状态节点NAC(n)的电压的升压动作，缓冲晶体管M10C成为完全的导通状态，第n-1个栅极总线GL(n-1)从一端侧(图22的左侧)被充电为完全的H电平。与此同时，在第2输出缓冲部422的缓冲电路Buff(n-1)中，通过对1A状态节点NAA(n+2)的电压的升压动作，缓冲晶体管M10A成为完全的导通状态，第n-1个栅极总线GL(n-1)从另一端侧(图22的右侧)也被充电为完全的H电平。

当在时刻t5，第4栅极时钟信号GCK4从L电平变化为H电平时(参照图23)也是同样，在第1输出缓冲部412的缓冲电路Buff(n)中，通过对1D状态节点NAD(n)的电压的升压动作，缓冲晶体管M10D成为完全的导通状态，第n个栅极总线GL(n)从一端侧(图22的左侧)被充电为完全的H电平。与此同时，在第2输出缓冲部422的缓冲电路Buff(n)中，通过对1B状态节点NAB(n+2)的电压的升压动作，缓冲晶体管M10B成为完全的导通状态，第n个栅极总线GL(n)从另一端侧(图22的右侧)也被充电为完全的H电平。

另外，在时刻t4，第1栅极时钟信号GCK1从H电平变化为L电平(参照图23)。由此，第n-3个栅极总线GL(n-3)的电荷经由第1输出缓冲部412的缓冲电路Buff(n-3)的缓冲晶体管M10A从上述一端侧(图23的左侧)被放电，并且还经由第2输出缓冲部422的缓冲电路Buff(n-3)的缓冲晶体管M10C从上述另一端侧(图23的右侧)被放电。其结果是，第n-3个栅极总线GL(n-3)的电压快速地向L电平变化。这样，在时刻t2成为了选择状态的第n-3个栅极总线GL(n-3)在时刻t4向非选择状态变化(参照图23)。

当在时刻t5，第2栅极时钟信号GCK2从H电平变化为L电平时(参照图23)也是同样，第n-2个栅极总线GL(n-2)的电荷经由第1输出缓冲部412的缓冲电路Buff(n-2)的缓冲晶体管M10B从上述一端侧(图23的左侧)被放电，并且还经由第2输出缓冲部422的缓冲电路Buff(n-2)的缓冲晶体管M10D从上述另一端侧(图23的右侧)被放电。其结果是，第n-2个栅极总线GL(n-2)的电压快速地向L电平变化。这样，在时刻t3成为了选择状态的第n-2个栅极总线GL(n-2)在时刻t5向非选择状态变化(参照图23)。

当在时刻t6，第3栅极时钟信号GCK3从H电平变化为L电平时(参照图23)也是同样，第n-1个栅极总线GL(n-1)的电荷经由第1输出缓冲部412的缓冲电路Buff(n-1)的缓冲晶体管M10C从上述一端侧(图23的左侧)被放电，并且还经由第2输出缓冲部422的缓冲电路Buff(n-1)的缓冲晶体管M10A从上述另一端侧(图23的右侧)被放电。其结果是，第n-1个栅极总线GL(n-1)的电压快速地向L电平变化。这样，在时刻t4成为了选择状态的第n-1个栅极总线GL(n-1)在时刻t6向非选择状态变化(参照图23)。

当在时刻t7，第4栅极时钟信号GCK4从H电平变化为L电平时(参照图23)也是同样，第n个栅极总线GL(n)的电荷经由第1输出缓冲部412的缓冲电路Buff(n)的缓冲晶体管M10D从上述一端侧(图23的左侧)被放电，并且还经由第2输出缓冲部422的缓冲电路Buff(n)的缓冲晶体管M10B从上述另一端侧(图23的右侧)被放电。其结果是，第n个栅极总线GL(n)的电压快速地向L电平变化。这样，在时刻t5成为了选择状态的第n个栅极总线GL(n)在时刻t7向非选择状态变化(参照图23)。

当在时刻t8，第n+3个栅极总线GL(n+3)的电压向H电平变化时，在图21的双稳态电路(n)中，对复位端子R提供H电平而晶体管M9变化为导通状态，因此，主状态节点NA(n)的电荷被放电，主状态节点NA(n)的电压向L电平变化。此时，1A状态节点NAA(n)～1D状态节点NAD(n)的电荷也经由对应的晶体管MS被放电，1A状态节点NAA(n)～1D状态节点NAD(n)的电压也向L电平变化。由此，图21的双稳态电路SR(n)成为复位状态。另一方面，第3状态节点NB(n)经由连接成二极管的状态的晶体管M5连接到高电平电源线VDD，因此当在时刻t8由于晶体管M9变化为导通状态而晶体管M6成为截止状态时，第3状态节点NB(n)变化为H电平。由此，晶体管M8成为导通状态，对主状态节点NA(n)提供低电平电源电压VSS。这会向将主状态节点NA(n)维持为L电平并且使晶体管M6截止而使第3状态节点NB(n)维持为H电平的方向起作用。

这样，直至在下一帧期间中由于第n-4个栅极总线GL(n-4)的电压变化为H电平而晶体管M1成为导通状态为止，主状态节点NA(n)被可靠地维持为L电平，并且第3状态节点NB(n)被可靠地维持为H电平。即，直至连接到置位端子S的栅极总线GL(n-4)的电压下一次成为H电平为止，该双稳态电路SR(n)被稳定地维持为复位状态。此外，在第3状态节点NB(n)为H电平的期间，晶体管M14B、M14D是导通状态，栅极总线GL(n)被稳定地维持为L电平(参照图21)。

根据如上构成的栅极驱动器，也与上述第1实施方式的栅极驱动器同样，从栅极总线GL(1)～GL(N)的两端侧分别施加基于第1扫描侧控制信号GCT1和第2扫描侧控制信号GCT2生成的扫描信号G(1)～G(N)，从而栅极总线GL(1)～GL(N)被驱动。由此，显示部500的栅极总线GL(1)～GL(N)按每规定期间依次被充电为H电平、即按每规定期间依次成为选择状态(参照图23)。

＜4.4效果＞

根据如上所述的本实施方式，与上述第1实施方式同样，即使针对尺寸大的显示部500也能快速地进行驱动，并且能实现显示面板(液晶面板600)的窄边框化，而且能在显示部500进行不出现条纹图案等的良好的显示(参照图10、图22)。另外，根据本实施方式，由1个双稳态电路控制4个缓冲电路，从而移位寄存器的电路量得以削减(图19～图21)，因此与上述第1实施方式相比(参照图6～图9)，能实现进一步的窄边框化。

＜5.第5实施方式＞

接下来，说明第5实施方式的显示装置。本实施方式的显示装置也是有源矩阵型的液晶显示装置，并且除了作为扫描信号线驱动电路的栅极驱动器的缓冲电路以外，具有与上述第1实施方式同样的构成(参照图1、图2、图6、图11)。以下，以栅极驱动器的缓冲电路的构成为中心说明本实施方式，关于其它构成，对相同或对应的部分标注同一附图标记，省略详细说明。

＜5.1栅极驱动器的构成＞

图24是表示本实施方式的栅极驱动器的第n单位电路的基本构成的电路图。其它单位电路虽然其输入信号或输出信号不同，但是具有相同的构成。以下将图24所示的第n单位电路举为例子来说明本实施方式的单位电路的基本构成。

本实施方式的栅极驱动器的第n单位电路包含1个双稳态电路SR(n)以及第n-1个和第n个缓冲电路Buff(n-1)、Buff(n)。双稳态电路SR(n)和第n-1个缓冲电路Buff(n-1)分别具有与上述第1实施方式的双稳态电路SR(n)和第n-1个缓冲电路Buff(n-1)相同的构成(图8)，因此对同一部分标注同一附图标记而省略说明。

在本实施方式的第n个缓冲电路Buff(n)中，图8所示的第n个缓冲电路Buff(n)的升压隔离晶体管MS被置换为包括相互并联连接的2个N沟道型的薄膜晶体管的升压隔离电路MS，其它构成与图8的缓冲电路Buff(n)是同样的。即，本实施方式的第n个缓冲电路Buff(n)包含作为N沟道型的薄膜晶体管的缓冲晶体管TB2、升压电容器Cbst以及升压隔离电路MS。缓冲晶体管TB2的漏极端子被提供第1栅极时钟信号GCK1，源极端子连接到第n个栅极总线GL(n)。缓冲晶体管TB2的栅极端子经由升压电容器Cbst连接到上述源极端子，并且经由升压隔离电路MS连接到双稳态电路SR(n)的输出端即晶体管TA1与TA2的连接点。

升压隔离电路MS的2个晶体管中的一个晶体管的栅极端子被提供第1栅极时钟信号GCK1，另一个晶体管的栅极端子被提供第3栅极时钟信号GCK3。此外，对升压隔离电路MS的2个晶体管的栅极端子分别提供的2个时钟信号不限于第1栅极时钟信号GCK1和第3栅极时钟信号GCK3，只要是相互相反的相位的时钟信号即可，也可以是其它时钟信号。例如，在使用图11所示的包括第1至第4栅极时钟信号的4相的时钟信号的情况下，也可以对该2个晶体管中的一个晶体管的栅极端子提供第2栅极时钟信号，对另一个晶体管的栅极端子提供第4栅极时钟信号。这样的本实施方式的升压隔离电路MS作为具有与上述第1实施方式的升压隔离晶体管MS(参照图8)实际上相同的功能的传输门而进行动作。

图25是用于说明本实施方式的栅极驱动器的详细构成例的电路图，示出了第1栅极驱动器410的单位电路的实际的构成例、即图24所示的第n单位电路的实际的构成例。以下，将第1栅极驱动器410的与第n双稳态电路SR(n)对应的单位电路举为例子进行说明，但其它单位电路也具有同样的构成。

图25所示的第n单位电路除了第n个缓冲电路Buff(n)以外具有与图9所示的上述第1实施方式的第n单位电路相同的构成，因此对同一部分标注同一附图标记而省略说明。

图25所示的第n个缓冲电路Buff(n)具有与图24所示的第n个缓冲电路Buff(n)相同的构成，包含N沟道型的薄膜晶体管M10B和升压电容器CbsB以及升压隔离电路MS。它们之中的晶体管M10B、电容器CbsB以及电路MS分别相当于图24所示的缓冲电路Buff(n)的缓冲晶体管TB2、升压电容器Cbst以及升压隔离电路MS。此外，包含缓冲晶体管M10B的栅极端子的第2状态节点NAB(n)经由升压隔离电路MS连接到第n双稳态电路SR(n)的第1状态节点NAA(n)。

＜5.2栅极驱动器的动作＞

图26是用于说明本实施方式的栅极驱动器的动作的电路图，示出了显示部500的栅极总线GL(i)(i＝1、…、n-3、n-2、n-1、n、n+1、n+2、…)以及分别连接到上述栅极总线GL(i)(i＝1、…、n-3、n-2、n-1、n、n+1、n+2、…)的一端和另一端的第1栅极驱动器410和第2栅极驱动器420中的第1输出缓冲部412和第2输出缓冲部422的缓冲电路Buff(i)。

如已述的那样，本实施方式的升压隔离电路MS包含相互并联连接的2个N沟道型的晶体管(更一般地为同一导通类型的晶体管)，构成为提供到该2个晶体管中的一个晶体管的栅极端子的时钟信号与提供到另一个晶体管的栅极端子的时钟信号成为相互相反的相位。因而，该升压隔离电路MS具有与栅极端子被提供有高电平电源电压VDD的N沟道型晶体管即在上述第1实施方式中使用的升压隔离晶体管MS相同的功能。具体地说，即使连接到该升压隔离电路MS的一侧的第2状态节点NAB(n)的电压通过升压动作而上升，该电压上升也不会对连接到升压隔离电路MS的另一侧的第1状态节点NAA(n)的电压带来影响。另外，即使连接到该升压隔离电路MS的上述另一侧的第1状态节点NAA(n)的电压通过升压动作而上升，该电压上升也不会对连接到升压隔离电路MS的上述一侧的第2状态节点NAB(n)的电压带来影响。

因而，本实施方式的栅极驱动器进行与上述第1实施方式的栅极驱动器同样的动作、即如图11所示的动作。

＜5.3效果＞

根据如上所述的本实施方式，关于栅极驱动器的动作，进行与上述第1实施方式同样的动作，起到与上述第1实施方式同样的效果。而且，根据本实施方式，基于升压隔离电路MS的构成起到如下效果。

如图8所示，在上述第1实施方式中，在动作中，对作为N沟道型的薄膜晶体管的升压隔离晶体管MS的栅极端子始终施加高电平电源电压VDD。因此，该升压隔离晶体管MS在使用时间变长时，其特性会劣化。相对于此，在本实施方式中，使用上述那样的升压隔离电路MS来代替该升压隔离晶体管MS，对该升压隔离电路MS的2个晶体管中的每一个晶体管的栅极端子提供时钟信号。因此，与对栅极端子提供高电平电源电压的情况相比，施加到升压隔离电路MS的晶体管的应力被缓和，能抑制其特性的劣化(的速度)。由此，能提供既起到与上述第1实施方式同样的效果又提高了可靠性的栅极驱动器。

＜6.第6实施方式＞

接下来，说明第6实施方式的显示装置。本实施方式的显示装置是触摸面板被一体化的有源矩阵型的液晶显示装置。

＜6.1触摸面板的构成和动作＞

图27是用于说明本实施方式的触摸面板的构成的示意图。在本实施方式中，使用FFS(Fringe Field Switching：边缘场开关)方式的液晶面板。该液晶面板包含像素电路、多个源极总线、与该多个源极总线交叉的多个栅极总线、形成有栅极驱动器等的有源矩阵基板610，在该有源矩阵基板610上，多个矩形状的共用电极要素50配置成矩阵状。1个共用电极要素50例如是1边为几mm的大致正方形，比像素电极大。

在有源矩阵基板610的边框区域安装有源极驱动器IC(Integrated Circuit：集成电路)310，该源极驱动器IC包含用于实现触摸面板的功能的传感器驱动/读取电路。在有源矩阵基板610上，还配设有与上述多个共用电极要素50以一对一的方式对应并与源极总线并行地延伸的多个传感器信号线51。各共用电极要素50通过几个接触孔53与其所对应的传感器信号线51电连接，并且通过该对应的传感器信号线51连接到源极驱动器IC。各共用电极要素50是为了在其与像素电极之间施加用于进行图像显示的电压而使用的，并且还用于形成用来检测触摸位置的电容。

本实施方式的显示装置关于与参照图27所说明的触摸面板有关的构成以外的部分，具有与上述第1实施方式同样的构成，对同一或对应的部分标注同一附图标记而省略详细说明(参照图1、图2、图6～图10)。此外，上述多个共用电极要素50相当于上述第1实施方式的共用电极Ec(参照图2)。

图28是用于说明本实施方式的触摸面板的概略动作的时序图。如图28所示，本实施方式的显示装置构成为，在1个垂直扫描期间(1帧期间)中，对液晶面板600进行用于显示图像的数据写入的图像写入期间Tvideo与对液晶面板600的显示区域500的触摸位置进行检测的触摸位置检测期间Tsens交替地出现。

在图像写入期间Tvideo内，源极驱动器IC310在通过传感器信号线51对各共用电极要素50提供直流电压作为共用电压Vcom的状态下，与栅极驱动器对栅极总线GL(1)～GL(N)的驱动联动地对源极总线SL1～SLM进行驱动，由此将表示显示图像的各像素数据作为数据电压写入到对应的像素电路。

另一方面，在触摸位置检测期间Tsens内，源极驱动器IC310在栅极总线GL(1)～GL(N)和源极总线SL1～SLM的驱动停止的状态下，通过传感器信号线51将具有固定的振幅的交流信号提供到各共用电极要素50。当人的手指等触摸液晶面板的显示区域500时，会在触摸的位置的共用电极要素50与人的手指等之间形成电容。源极驱动器IC310基于上述交流信号来检测该触摸的位置(触摸位置)的共用电极要素50的电容变化。通过这样检测触摸位置的共用电极要素50的电容变化，从而实现触摸面板的功能。

＜6.2栅极驱动器的动作＞

在本实施方式中，由于如上述那样实现触摸面板的功能，因此图像写入期间Tvideo是栅极总线的扫描期间，触摸位置检测期间Tsens是栅极总线的非扫描期间。本实施方式的栅极驱动器进行与如下构成对应的动作：在1个垂直扫描期间中与图像写入期间Tvideo对应的扫描期间和与触摸位置检测期间Tsens对应的非扫描期间交替出现。

图29是用于说明这种本实施方式的栅极驱动器的动作的信号波形图。如图29所示，在本实施方式中，在依次扫描栅极总线GL(1)～GL(N)的中途，扫描被中断而触摸位置检测期间Tsens开始，在该触摸位置检测期间Tsens结束后，该中断的扫描再次开始。显示控制电路200生成第1扫描侧控制信号GCT1和第2扫描侧控制信号GCT2，使得在该触摸位置检测期间Tsens内第1至第4栅极时钟信号GCK1～GCK4被维持为L电平。

在图29所示的动作例中，在第n-1个栅极总线GL(n-1)的选择期间与第n个栅极总线GL(n)的选择期间之间设置有触摸位置检测期间Tsens。第1至第4栅极时钟信号GCK1～GCK4在触摸位置检测期间Tsens之前的时刻t2～t5分别变化为L电平后，维持为L电平(栅极时钟信号的停止)，且分别在触摸位置检测期间Tsens之后的时刻t10～t13变化为H电平，之后，按通常的周期重复H电平和L电平(栅极时钟信号的再次开始)。

通过这样在包含触摸位置检测期间Tsens的期间(t5～t10)将第1至第4栅极时钟信号GCK1～GCK4停止，从而，第n-1单位电路的第2状态节点NAB(n-1)的电压在时刻t3由于基于第4栅极时钟信号GCK4向H电平的变化的升压动作而变化为比通常的H电平高很多的电平后，在时刻t5伴随着第4栅极时钟信号GCK4向L电平的变化而向预充电电压电平(接近高电平电源电压的电压电平(VDD-Vth(MS)))降低，在触摸位置检测期间Tsens后直至第3栅极时钟信号GCK3变化为H电平的时刻t12为止被维持为该预充电电压电平，在时刻t12向L电平变化。第n单位电路的第1状态节点NAA(n)的电压在时刻t3由于基于第4栅极时钟信号GCK4向H电平的变化的升压动作而变化为比通常的H电平高很多的电平后，在时刻t5伴随着第4栅极时钟信号GCK4向L电平的变化而向预充电电压电平(接近高电平电源电压的电压电平(VDD-Vth(M1)))降低，在触摸位置检测期间Tsens后直至第4栅极时钟信号GCK4变化为H电平的时刻t13为止被维持为该预充电电压电平，在时刻t13向L电平变化。通过这样的第n-1单位电路的第2状态节点NAB(n-1)的电压和第n单位电路的第1状态节点NAA(n)的电压，第n-1个栅极总线GL(n-1)在触摸位置检测期间Tsens之前的时刻t3～t5的期间被设为选择状态(H电平)(参照图10、图29)，此后直至在下一个垂直扫描期间内成为选择状态为止被维持为非选择状态(L电平)。

另外，通过如上述那样在包含触摸位置检测期间Tsens的期间(t5～t10)将第1至第4栅极时钟信号GCK1～GCK4停止，从而，第n单位电路的第2状态节点NAB(n)的电压在第3栅极时钟信号GCK3变化为H电平的时刻t2变化为预充电电压电平即接近高电平电源电压的电压电平(VDD-Vth(MS))之后，直至触摸位置检测期间Tsens之后的时刻t10为止被维持为该预充电电压电平，在时刻t10通过基于第1栅极时钟信号GCK1向H电平的变化的升压动作而上升后，在时刻t12伴随着第1栅极时钟信号GCK1向L电平的变化而向该预充电电压降低，并在第4栅极时钟信号GCK4向H电平变化的时刻t13变化为L电平。第n+1单位电路的第1状态节点NAA(n+1)的电压在第4栅极时钟信号GCK4变化为H电平的时刻t3变化为预充电电压电平即接近高电平电源电压的电压电平(VDD-Vth(M1))后，直至触摸位置检测期间Tsens之后的时刻t10为止被维持为该预充电电压电平，在时刻t10通过基于第1栅极时钟信号GCK1向H电平的变化的升压动作而上升后，在时刻t12伴随着第1栅极时钟信号GCK1向L电平的变化而向该预充电电压降低，并在第1栅极时钟信号GCK1向H电平变化的时刻t14变化为L电平。通过这样的第n单位电路的第2状态节点NAB(n)的电压和第n+1单位电路的第1状态节点NAA(n+1)的电压来分别控制缓冲晶体管M10B、M10A，从而，第n个栅极总线GL(n)在触摸位置检测期间Tsens之后的时刻t10～t12的期间被设为选择状态(H电平)(参照图10、图29)，此后直至在下一个垂直扫描期间内成为选择状态为止被维持为非选择状态(L电平)。

这样，通过上述那样的第1至第4栅极时钟信号GCK1～GCK4的停止，在触摸位置检测期间Tsens的期间，所有栅极总线GL(1)～GL(N)被维持为非选择状态(L电平)，并且在触摸位置检测期间Tsens的紧后，从对在该触摸位置检测期间Tsens的紧前所选择的栅极总线GL(n-1)的下一个栅极总线GL(n)的选择起再次开始栅极总线GL(1)～GL(N)的扫描。

＜6.3效果＞

在上述那样的本实施方式中，2个缓冲电路Buff(i-1)、Buff(i)由1个双稳态电路SR(i)控制(i＝1～N)，该2个缓冲电路Buff(i-1)、Buff(i)根据相互不同的栅极时钟信号GCKa、GCKb(a＝1～4、b＝1～4、a≠b)并经由缓冲晶体管M10A、M10B(TB1、TB2)使栅极总线GL(i-1)、GL(i)进行充放电(图6～图10)。故此，如上所述，通过在具有触摸面板功能的显示装置中设置将用于显示图像的扫描停止的触摸位置检测期间，从而，即使栅极总线GL(1)～GL(N)的选择扫描在中途被中断(图28)，也能正常地进行用于显示图像的栅极总线GL(1)～GL(N)的驱动(图29)。因而，根据本实施方式，能得到既能设置用于图像显示的扫描停止的触摸位置检测期间Tsens来实现高性能的触摸面板功能，又能与上述第1实施方式同样地对尺寸大的显示部500也快速地进行驱动，能实现显示面板的窄边框化等效果。

＜7.变形例＞

以上详细地说明了本发明，但以上的说明在所有方面均为例示性内容而非限制性内容。可理解能不脱离本发明的范围地想到许多其它变更或变形。

例如，在上述各实施方式的栅极驱动器中，由1个双稳态电路控制的缓冲电路的个数是2个或4个，但在由1个双稳态电路控制3个或5个以上的缓冲电路的构成中，也能应用本发明。此外，在上述第4实施方式中，由1个双稳态电路控制的4个缓冲电路中的任何一者均包含升压隔离晶体管MS(图20～图22)，但也可以是该4个缓冲电路中的任意1个缓冲电路不包含升压隔离晶体管MS，缓冲晶体管TB直接连接到该1个双稳态电路的输出端(晶体管TA1与TA2的连接点)。更一般地说，也可以是，在由1个双稳态电路控制的多个缓冲电路中的任意1个缓冲电路中不包含升压隔离晶体管MS，缓冲晶体管TB直接连接到该1个双稳态电路的输出端(晶体管TA1与TA2的连接点)。在这种构成中，也能使得各缓冲晶体管的栅极端子不会受到其它缓冲晶体管的栅极端子的电压的升压效应的影响。

另外，具备分别配置于显示部的N个栅极总线的一端侧和另一端侧的第1及第2栅极驱动器的栅极驱动器的隔行配置方式不限于上述各实施方式的隔行配置构成，更一般地说，还包含下述这样的构成。即，第1栅极驱动器基于多相栅极时钟信号而进行动作，并包含：q1个第1双稳态电路，其与将显示部的N个栅极总线以相互相邻的p个(2≤p＜N)为1组分组从而得到的q1个(q1≥2)栅极总线组一对一地对应；以及N个第1缓冲电路，其与N个栅极总线一对一地对应。第2栅极驱动器基于上述多相栅极时钟信号而进行动作，并包含：q2个第2双稳态电路，其与将上述N个栅极总线以相互相邻的p个为1组分组从而得到的q2个(q2≥2、|q1-q2|≤1)栅极总线组一对一地对应；以及N个第2缓冲电路，其与N个栅极总线一对一地对应。在第1栅极驱动器中，上述q1个第1双稳态电路被相互级联连接而构成移位寄存器，各第1双稳态电路控制分别连接到对应的组的p个栅极总线的一端侧的p个第1缓冲电路，该p个第1缓冲电路基于上述多相栅极时钟信号中的相位相互不同的栅极时钟信号来驱动对应的p个栅极总线。在第2栅极驱动器中，上述q2个第2双稳态电路被相互级联连接而构成移位寄存器，各第2双稳态电路控制分别连接到对应的组的p个栅极总线的另一端侧的p个第2缓冲电路，该p个第2缓冲电路基于上述多相栅极时钟信号的相位相互不同的栅极时钟信号来驱动对应的p个栅极总线。此外，连接到同一栅极总线的第1缓冲电路和第2缓冲电路被提供上述多相栅极时钟信号中的同一栅极时钟信号。以这种构成为前提，以使得与上述q1个第1双稳态电路对应的q1个栅极总线组中的任何一组和与上述q2个第2双稳态电路对应的q2个栅极总线组中的任何一组均不一致的方式构成的栅极驱动器是隔行配置方式的栅极驱动器。根据这种隔行配置方式的栅极驱动器，各栅极总线的一端侧由第1缓冲电路驱动，该第1缓冲电路由以相互不同的相位依次输出有效的信号的2个移位寄存器(以相互不同的相位进行动作的2个移位寄存器)中的一方所包含的第1双稳态电路来控制，该栅极总线的另一端侧由第2缓冲电路驱动，该第2缓冲电路由该2个移位寄存器中的另一方所包含的第2双稳态电路来控制。这种栅极驱动器的构成包含已述的各实施方式的栅极驱动器的构成。

此外，还能将以上说明的实施方式及其变形例的显示装置的特征在不违背其性质的前提下任意地组合而构成各种变形例的显示装置。另外，以上作为实施方式举例说明了液晶显示装置，但本发明不限于此，只要是矩阵型的显示装置即可，还能应用于有机EL(Electro luminescence：电致发光)显示装置等其它类型的显示装置。

Claims (12)

1.一种扫描信号线驱动电路，选择性地驱动配设于显示装置的显示部的多个扫描信号线，其特征在于，具备：

第1扫描信号线驱动部，其配置于上述多个扫描信号线的一端侧，基于多相时钟信号而进行动作；以及

第2扫描信号线驱动部，其配置于上述多个扫描信号线的另一端侧，基于上述多相时钟信号而进行动作，

第1扫描信号线驱动部包含：

第1移位寄存器，其具有多个第1双稳态电路，上述多个第1双稳态电路与以相互相邻的2个以上的扫描信号线为1组将上述多个扫描信号线分组从而得到的多个扫描信号线组一对一地对应，并被相互级联连接；以及

多个缓冲电路，其以与上述多个扫描信号线一对一地对应的方式连接到上述一端侧，

第2扫描信号线驱动部包含：

第2移位寄存器，其具有多个第2双稳态电路，上述多个第2双稳态电路与以相互相邻的2个以上的扫描信号线为1组将上述多个扫描信号线分组从而得到的多个扫描信号线组一对一地对应，并被相互级联连接；以及

多个缓冲电路，其以与上述多个扫描信号线一对一地对应的方式连接到上述另一端侧，

上述多个扫描信号线被分组成：与上述多个第1双稳态电路对应的上述多个扫描信号线组中的任何一组和与上述多个第2双稳态电路对应的上述多个扫描信号线组中的任何一组均不一致，

上述第1移位寄存器和上述第2移位寄存器构成为，上述多个第1双稳态电路与上述多个第2双稳态电路根据上述分组以相互不同的相位依次输出有效的信号，

上述第1扫描信号线驱动部和上述第2扫描信号线驱动部构成为，

分别连接到与上述多个第1双稳态电路中的每一个第1双稳态电路对应的组的上述2个以上的扫描信号线的上述一端侧的缓冲电路被供应上述多相时钟信号中的相位相互不同的时钟信号，

分别连接到与上述多个第2双稳态电路中的每一个第2双稳态电路对应的组的上述2个以上的扫描信号线的上述另一端侧的缓冲电路被供应上述多相时钟信号中的相位相互不同的时钟信号，

分别连接到同一扫描信号线的上述一端侧和上述另一端侧的缓冲电路被供应上述多相时钟信号中的同一时钟信号，

连接到上述多个扫描信号线中的每一个扫描信号线的上述一端侧的缓冲电路包含缓冲晶体管，该缓冲晶体管具有：控制端子，其接收对应的第1双稳态电路的输出信号；第1导通端子，其接收上述被供应的时钟信号；以及第2导通端子，其连接到对应的扫描信号线的上述一端侧，

连接到上述多个扫描信号线中的每一个扫描信号线的上述另一端侧的缓冲电路包含缓冲晶体管，该缓冲晶体管具有：控制端子，其接收对应的第2双稳态电路的输出信号；第1导通端子，其接收上述被供应的时钟信号；以及第2导通端子，其连接到对应的扫描信号线的上述另一端侧。

2.根据权利要求1所述的扫描信号线驱动电路，

连接到上述多个扫描信号线中的每一个扫描信号线的上述一端侧的上述缓冲电路和连接到上述多个扫描信号线中的每一个扫描信号线的上述另一端侧的上述缓冲电路均还包含电容器和传输门，

上述缓冲晶体管的上述控制端子经由上述电容器连接到上述第2导通端子，并且经由上述传输门连接到对应的双稳态电路的输出端，

上述传输门构成为，传输上述第1扫描信号线驱动部和上述第2扫描信号线驱动部的电源电压中的使上述缓冲晶体管导通的电源电压所对应的规定值与使上述缓冲晶体管截止的电压值之间的范围内的电压，阻止处于该范围外且使上述缓冲晶体管导通的电压的传输。

3.根据权利要求1所述的扫描信号线驱动电路，

上述多个第1双稳态电路与以相互相邻的2个扫描信号线为1组将上述多个扫描信号线分组从而得到的多个扫描信号线组一对一地对应，

上述多个第2双稳态电路与以相互相邻的2个扫描信号线为1组将上述多个扫描信号线分组从而得到的多个扫描信号线组一对一地对应，

连接到与上述多个第1双稳态电路和上述多个第2双稳态电路的各个双稳态电路对应的组的2个扫描信号线中的1个扫描信号线并接收该双稳态电路的输出信号的缓冲电路是第1类型缓冲电路，上述第1类型缓冲电路包含上述缓冲晶体管作为第1晶体管，并且还包含第1电容器，

上述第1晶体管的上述控制端子经由上述第1电容器连接到上述第1晶体管的上述第2导通端子，并且直接连接到对应的双稳态电路的输出端，

连接到与上述各个双稳态电路对应的组的上述2个扫描信号线中的另1个扫描信号线并接收该双稳态电路的输出信号的缓冲电路是第2类型缓冲电路，上述第2类型缓冲电路包含上述缓冲晶体管作为第2晶体管，并且还包含第2电容器和传输门，

上述第2晶体管的上述控制端子经由上述第2电容器连接到上述第2晶体管的上述第2导通端子，并且经由上述传输门连接到对应的双稳态电路的输出端，

上述传输门构成为，传输上述第1扫描信号线驱动部和上述第2扫描信号线驱动部的电源电压中的使上述第2晶体管导通的电源电压所对应的规定值与使上述第2晶体管截止的电压值之间的范围内的电压，阻止处于该范围外且使上述第2晶体管导通的电压的传输。

4.根据权利要求3所述的扫描信号线驱动电路，

为了减小或消除上述第1类型缓冲电路对扫描信号线的驱动能力与上述第2类型缓冲电路对扫描信号线的驱动能力的差，进行针对上述第1晶体管及上述第2晶体管的相互不同的尺寸的设定和针对上述第1电容器及上述第2电容器的相互不同的电容值的设定中的一方或双方。

5.根据权利要求2或3所述的扫描信号线驱动电路，

上述传输门包含场效应晶体管，上述场效应晶体管的控制端子被提供上述第1扫描信号线驱动部和上述第2扫描信号线驱动部的电源电压中的使包含上述传输门的缓冲电路的缓冲晶体管导通的电源电压，

包含上述传输门的缓冲电路的缓冲晶体管的控制端子经由上述场效应晶体管连接到上述对应的双稳态电路的输出端。

6.根据权利要求2或3所述的扫描信号线驱动电路，

上述传输门包含相互并联连接的2个同一导电类型的场效应晶体管，

上述2个场效应晶体管中的每一个场效应晶体管的控制端子被提供上述多相时钟信号中的任意一个时钟信号，提供到上述2个场效应晶体管中的一个场效应晶体管的控制端子的时钟信号与提供到另一个场效应晶体管的控制端子的时钟信号是相互相反的相位，

包含上述传输门的缓冲电路的缓冲晶体管的控制端子经由上述2个场效应晶体管连接到上述对应的双稳态电路的输出端。

7.一种显示装置，具有显示部，上述显示部设置有：多个数据信号线；多个扫描信号线，其与该多个数据信号线交叉；以及多个像素形成部，其沿着该多个数据信号线和该多个扫描信号线配置成矩阵状，上述显示装置的特征在于，具备；

数据信号线驱动电路，其驱动上述数据信号线；

权利要求1至4中的任意一项所述的扫描信号线驱动电路；以及

显示控制电路，其控制上述数据信号线驱动电路和上述扫描信号线驱动电路。

8.根据权利要求7所述的显示装置，

上述扫描信号线驱动电路与上述显示部一体地形成于同一基板上。

9.根据权利要求7所述的显示装置，

上述显示控制电路控制上述数据信号线驱动电路和上述扫描信号线驱动电路，使得在1帧期间中，在上述多个扫描信号线被驱动的扫描期间之间包含上述多个扫描信号线的驱动被停止的非扫描期间，

上述多相时钟信号包括相位相互不同的多个时钟信号，上述多个时钟信号的电压电平在上述扫描期间内在与上述多个扫描信号线的选择状态和非选择状态分别对应的导通电平与截止电平之间以规定周期交替地变化，

上述显示控制电路生成上述多相时钟信号，使得在上述非扫描期间开始前，上述多个时钟信号的电压电平依次从导通电平变化为截止电平并维持为截止电平，在上述非扫描期间结束后，上述多个时钟信号的电压电平依次从截止电平变化为导通电平并在导通电平与截止电平之间电压电平以上述规定周期交替地变化。

10.一种驱动方法，是用于选择性地驱动配设于显示装置的显示部的多个扫描信号线的驱动方法，其特征在于，具备：

第1扫描信号线驱动步骤，在上述多个扫描信号线的一端侧基于多相时钟信号来驱动上述多个扫描信号线；以及

第2扫描信号线驱动步骤，在上述多个扫描信号线的另一端侧基于上述多相时钟信号来驱动上述多个扫描信号线，

上述第1扫描信号线驱动步骤包含：

第1移位动作步骤，从多个第1双稳态电路依次输出有效的信号，上述多个第1双稳态电路与以相互相邻的2个以上的扫描信号线为1组将上述多个扫描信号线分组从而得到的多个扫描信号线组一对一地对应，并被相互级联连接而构成第1移位寄存器；以及

第1充放电步骤，通过多个缓冲电路对上述多个扫描信号线进行充放电，该多个缓冲电路以与上述多个扫描信号线一对一地对应的方式连接到上述一端侧，

上述第2扫描信号线驱动步骤包含：

第2移位动作步骤，从多个第2双稳态电路依次输出有效的信号，上述多个第2双稳态电路与以相互相邻的2个以上的扫描信号线为1组将上述多个扫描信号线分组从而得到的多个扫描信号线组一对一地对应，并被相互级联连接而构成第2移位寄存器；以及

第2充放电步骤，通过多个缓冲电路对上述多个扫描信号线进行充放电，该多个缓冲电路以与上述多个扫描信号线一对一地对应的方式连接到上述另一端侧，

上述多个扫描信号线被分组成：与上述多个第1双稳态电路对应的上述多个扫描信号线组中的任何一组和与上述多个第2双稳态电路对应的上述多个扫描信号线组中的任何一组均不一致，

在上述第1移位动作步骤和上述第2移位动作步骤中，从上述多个第1双稳态电路与上述多个第2双稳态电路根据上述分组以相互不同的相位依次输出上述有效的信号，

上述第1充放电步骤包含：第1时钟供应步骤，对分别连接到与上述多个第1双稳态电路中的每一个第1双稳态电路对应的组的上述2个以上的扫描信号线的上述一端侧的缓冲电路，供应上述多相时钟信号中的相位相互不同的时钟信号，

上述第2充放电步骤包含：第2时钟供应步骤，对分别连接到与上述多个第2双稳态电路中的每一个第2双稳态电路对应的组的上述2个以上的扫描信号线的上述另一端侧的缓冲电路，供应上述多相时钟信号中的相位相互不同的时钟信号，

在上述第1时钟供应步骤和上述第2时钟供应步骤中，分别连接到同一扫描信号线的上述一端侧和上述另一端侧的缓冲电路被供应上述多相时钟信号中的同一时钟信号，

在上述第1充放电步骤中，连接到上述多个扫描信号线中的每一个扫描信号线的上述一端侧的缓冲电路通过具有接收对应的第1双稳态电路的输出信号的控制端子、接收上述被供应的时钟信号的第1导通端子、以及连接到对应的扫描信号线的上述一端侧的第2导通端子的缓冲晶体管，在从上述对应的第1双稳态电路输出了有效的信号时，基于上述被供应的时钟信号对上述对应的扫描信号线从上述一端侧进行充放电，

在上述第2充放电步骤中，连接到上述多个扫描信号线中的每一个扫描信号线的上述另一端侧的缓冲电路通过具有接收对应的第2双稳态电路的输出信号的控制端子、接收上述被供应的时钟信号的第1导通端子、以及连接到对应的扫描信号线的上述另一端侧的第2导通端子的缓冲晶体管，在从上述对应的第2双稳态电路输出了有效的信号时，基于上述被供应的时钟信号对上述对应的扫描信号线从上述另一端侧进行充放电。

11.根据权利要求10所述的驱动方法，

连接到上述多个扫描信号线中的每一个扫描信号线的上述一端侧的上述缓冲电路和连接到上述多个扫描信号线中的每一个扫描信号线的上述另一端侧的上述缓冲电路均还包含电容器和传输门，

上述缓冲晶体管的上述控制端子经由上述电容器连接到上述第2导通端子，并且经由上述传输门连接到对应的双稳态电路的输出端，

在上述传输门中，用于上述第1扫描信号线驱动步骤和上述第2扫描信号线驱动步骤的电源电压中的使上述缓冲晶体管导通的电源电压所对应的规定值与使上述缓冲晶体管截止的电压值之间的范围内的电压被传输，处于该范围外且使上述缓冲晶体管导通的电压的传输被阻止。

12.根据权利要求10所述的驱动方法，

上述多个第1双稳态电路与以相互相邻的2个扫描信号线为1组将上述多个扫描信号线分组从而得到的多个扫描信号线组一对一地对应，

上述多个第2双稳态电路与以相互相邻的2个扫描信号线为1组将上述多个扫描信号线分组从而得到的多个扫描信号线组一对一地对应，

连接到与上述多个第1双稳态电路和上述多个第2双稳态电路的各个双稳态电路对应的组的2个扫描信号线中的1个扫描信号线并接收该双稳态电路的输出信号的缓冲电路是第1类型缓冲电路，上述第1类型缓冲电路包含上述缓冲晶体管作为第1晶体管，并且还包含第1电容器，

上述第1晶体管的上述控制端子经由上述第1电容器连接到上述第1晶体管的上述第2导通端子，并且直接连接到对应的双稳态电路的输出端，

连接到与上述各个双稳态电路对应的组的上述2个扫描信号线中的另1个扫描信号线并接收该双稳态电路的输出信号的缓冲电路是第2类型缓冲电路，上述第2类型缓冲电路包含上述缓冲晶体管作为第2晶体管，并且还包含第2电容器和传输门，

上述第2晶体管的上述控制端子经由上述第2电容器连接到上述第2晶体管的上述第2导通端子，并且经由上述传输门连接到对应的双稳态电路的输出端，

在上述传输门中，用于上述第1扫描信号线驱动步骤和上述第2扫描信号线驱动步骤的电源电压中的使上述第2晶体管导通的电源电压所对应的规定值与使上述第2晶体管截止的电压值之间的范围内的电压被传输，处于该范围外且使上述第2晶体管导通的电压的传输被阻止。

Images