CN111081652B - 压入配合半导体装置 - Google Patents
压入配合半导体装置 Download PDFInfo
- Publication number
- CN111081652B CN111081652B CN201910997693.9A CN201910997693A CN111081652B CN 111081652 B CN111081652 B CN 111081652B CN 201910997693 A CN201910997693 A CN 201910997693A CN 111081652 B CN111081652 B CN 111081652B
- Authority
- CN
- China
- Prior art keywords
- press
- lead
- fit
- die pad
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 16
- 150000001875 compounds Chemical class 0.000 claims description 12
- 238000000465 moulding Methods 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000009966 trimming Methods 0.000 claims description 3
- 230000009972 noncorrosive effect Effects 0.000 claims description 2
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000565 sealant Substances 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010137 moulding (plastic) Methods 0.000 description 3
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49589—Capacitor integral with or on the leadframe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
- H01R12/58—Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
- H01R12/585—Terminals having a press fit or a compliant portion and a shank passing through a hole in the printed circuit board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
一种压入配合半导体装置包括引线框架,所述引线框架具有管芯垫、具有内部和外部引线端的引线,和压入配合引线。所述压入配合引线具有外部引线端与内部引线端之间的环状部分,且所述环状部分具有经设定大小和塑形以收容压入配合连接销的中心孔。管芯附接到所述管芯垫且电连接到所述引线的所述内部引线端和所述压入配合引线的所述内部引线端。所述管芯、电连接件和内部引线端覆盖有形成壳体的密封剂。所述引线的所述外部引线端延伸超出所述壳体。所述壳体具有从中延伸穿过的孔,所述孔与所述压入配合引线的所述中心孔对准,使得能够推动压入配合连接销穿过所述孔以将所述装置连接到电路板。
Description
技术领域
本发明大体上涉及半导体装置和半导体装置封装,并且更具体地说,涉及具有穿孔的半导体装置,所述穿孔允许装置压入配合到另一装置,如印刷电路板。
背景技术
压入配合技术为用于接合电子装置组合件的经论证且被广泛使用和接受的互连方法。压入配合技术用于关于印刷电路板(PCB)的插座***应用中,其中PCB组合件和功能性子组合件使用压入配合顺应性销与压入配合连接器电连接且机械连接。压入配合顺应性销用于底板、中间板和子板PCB组合件上以克服与焊接、重工、热循环、安装和维修相关联的挑战。
然而,PCB平台具有尺寸劣势。对于如车辆中的远程运动感测或压力感测的小应用,难以减小PCB平台的占据面积。并且,相较于基于合金引线框架的装置,PCB成本较高。因此,能够针对基于引线框架的装置调适压入配合技术将为有利的。
发明内容
根据本发明的第一方面,提供一种制品,包括:
引线框架,所述引线框架具有外部框架;位于所述外部框架内的管芯垫;大体上垂直于所述管芯垫的第一侧和所述外部框架的第一侧的第一多条引线,所述第一多条引线中的每条引线具有与所述管芯垫的所述第一侧间隔开但接近于所述第一侧的内部引线端和附接到所述外部框架的所述第一侧的外部引线端;至少一个连接杆,其从所述外部框架的所述第一侧延伸到所述管芯垫的所述第一侧以为所述管芯垫提供支撑;和第一压入配合引线,其从所述外部框架的第二侧延伸朝向所述管芯垫的第二侧,其中所述第一压入配合引线包括具有与所述外部框架的所述第二侧整合在一起的第一端的第一臂、从所述第一臂的第二端延伸的环状部分,和从所述环状部分延伸朝向所述管芯垫的所述第二侧的内部引线端,其中所述环状部分具有形成于其中的中心孔,且其中所述中心孔经设定大小以收容压入配合连接销。
在一个或多个实施例中,所述第一压入配合引线的所述内部引线端为T形。
在一个或多个实施例中,所述第一压入配合引线包括从所述内部引线端垂直延伸到所述外部框架的第三侧的第二臂。
在一个或多个实施例中,所述制品进一步包括邻近于所述第一压入配合引线的第二压入配合引线,所述第二压入配合引线包括具有与所述外部框架的所述第二侧整合在一起的第一端的第二臂、从所述第二臂的第二端延伸的第二环状部分,和从所述第二环状部分延伸朝向所述管芯垫的所述第二侧的内部引线端,且其中所述第二环状部分具有形成于其中的经设定大小以收容压入配合连接销的第二中心孔。
在一个或多个实施例中,所述引线框架包括:大体上垂直于所述管芯垫的第三侧和所述外部框架的所述第三侧的第二多条引线,所述第三多条引线中的每条引线具有与所述管芯垫的所述第三侧间隔开但接近于所述第三侧的内部引线端和附接到所述外部框架的所述第三侧的外部引线端;和从所述管芯垫的所述第三侧延伸到所述外部框架的所述第三侧以为所述管芯垫提供支撑的第二连接杆。
在一个或多个实施例中,所述引线框架包括:大体上垂直于所述管芯垫的第四侧和所述外部框架的第四侧的第三多条引线,所述第四多条引线中的每条引线具有与所述管芯垫的所述第四侧间隔开但接近于所述第四侧的内部引线端和附接到所述外部框架的所述第四侧的外部引线端;和从所述管芯垫的所述第四侧延伸到所述外部框架的所述第四侧以为所述管芯垫提供支撑的第三连接杆。
在一个或多个实施例中,所述外部框架和所述管芯垫为矩形。
在一个或多个实施例中,所述制品包括所述引线框架,且所述引线框架包括镀覆有非腐蚀性金属的铜。
在一个或多个实施例中,所述制品进一步包括:
集成电路管芯,所述集成电路管芯附接到所述管芯垫且电连接到所述第一多条引线的所述内部引线端;和
密封剂,所述密封剂形成于所述集成电路管芯、所述集成电路管芯与所述第一多条引线之间的电连接件,和所述引线框架上方,其中所述密封剂形成主体,且其中压入配合孔形成于所述密封剂中,所述压入配合孔与所述压入配合引线中的所述中心孔对准使得压入配合连接销能够***所述孔中且完全延伸穿过所述制品。
在一个或多个实施例中,所述外部框架被切除且所述第一多条引线的所述外部引线端延伸超出所述主体的外部边缘。
在一个或多个实施例中,所述集成电路管芯还电连接到所述第一压入配合引线的所述内部引线端。
在一个或多个实施例中,所述压入配合孔的直径大于所述压入配合引线的所述中心孔的直径。
在一个或多个实施例中,所述集成电路管芯通过接合线与所述第一多条引线电连接。
在一个或多个实施例中,所述引线框架进一步包括邻近于所述第一压入配合引线的第二压入配合引线,所述第二压入配合引线包括具有与所述外部框架的所述第二侧整合在一起的第一端的第二臂、从所述第二臂的第二端延伸的第二环状部分,和从所述第二环状部分延伸朝向所述管芯垫的所述第二侧的内部引线端,其中所述第二环状部分具有形成于其中的经设定大小以收容压入配合连接销的第二中心孔,且其中所述第一与第二压入配合引线各自包括第二臂,所述第二臂从所述引线的所述内部引线端垂直延伸使得所述第一压入配合引线的所述第二臂与所述第二压入配合引线的所述第二臂对准但间隔开,且其中所述制品进一步包括支撑在相对端处且电连接到所述第一压入配合引线的所述第二臂中的一个和所述第二压入配合引线的所述第二臂中的一个的至少一个无源装置。
根据本发明的第二方面,提供一种压入配合半导体装置,包括:
管芯垫;
大体上垂直于所述管芯垫的第一侧的第一多条引线,所述第一多条引线中的每条引线具有与所述管芯垫的所述第一侧间隔开但接近于所述第一侧的内部引线端和进一步与所述管芯垫间隔开的外部引线端;
与所述管芯垫的第二侧间隔开且延伸远离所述管芯垫的第二侧的第一压入配合引线,其中所述第一压入配合引线包括具有远离所述管芯垫的第一端的第一臂、从所述第一臂的第二端延伸的环状部分,和从所述环状部分延伸朝向所述管芯垫的所述第二侧的内部引线端,其中所述环状部分具有形成于其中的中心孔,且其中所述中心孔经设定大小以收容压入配合连接销;
集成电路管芯,所述集成电路管芯附接到所述管芯垫且电连接到所述第一多条引线的所述内部引线端和所述第一压入配合引线的所述内部引线端;和
密封剂,所述密封剂形成于所述集成电路管芯、所述集成电路管芯与所述第一多条引线的所述内部引线端、所述压入配合引线的所述内部引线端之间的电连接件,和所述压入配合引线的所述环状部分上方,其中所述密封剂形成主体,且其中在所述密封剂中形成压入配合孔,所述压入配合孔与所述压入配合引线中的所述中心孔对准使得压入配合连接销能够***所述孔中且完全延伸穿过所述压入配合装置。
在一个或多个实施例中,所述压入配合孔的直径大于所述压入配合引线的所述中心孔的直径。
在一个或多个实施例中,所述集成电路管芯通过接合线与所述引线电连接。
在一个或多个实施例中,所述压入配合装置进一步包括:
邻近于所述第一压入配合引线的第二压入配合引线,其中所述第一与第二压入配合引线中的每一个包括第二臂,所述第二臂从所述内部引线端延伸朝向邻近压入配合引线的所述第二臂;和
无源装置,所述无源装置横跨且电连接到所述第一与第二压入配合引线的所述第二臂,其中所述无源装置由所述密封剂覆盖。
根据本发明的第三方面,提供一种组装压入配合半导体装置的方法,包括:
提供引线框架,所述引线框架具有外部框架;位于所述外部框架内的管芯垫;大体上垂直于所述管芯垫的第一侧和所述外部框架的第一侧的多条引线,其中每条引线具有与所述管芯垫的所述第一侧间隔开但接近于所述第一侧的内部引线端和附接到所述外部框架的所述第一侧的外部引线端;至少一个连接杆,其从所述外部框架延伸到所述管芯垫以为所述管芯垫提供支撑;和第一压入配合引线,其从所述外部框架的第二侧延伸朝向所述管芯垫的第二侧,其中所述第一压入配合引线包括具有与所述外部框架的所述第二侧整合在一起的第一端的第一臂、从所述第一臂的第二端延伸的环状部分,和从所述环状部分延伸朝向所述管芯垫的所述第二侧的内部引线端,其中所述环状部分具有形成于其中的中心孔,且其中所述中心孔经设定大小以收容压入配合连接销;
将集成电路(IC)管芯附接到所述引线框架的所述管芯垫;
将所述IC管芯电连接到所述多条引线的所述内部引线端和所述第一压入配合引线的所述内部引线端;
通过模制化合物密封所述IC管芯、电连接件和所述引线框架,其中在所述密封期间,在所述模制化合物中形成与所述压入配合引线的所述中心孔对准的孔;和
微调所述引线框架,其中所述外部框架被切除且所述多条引线的所述外部引线端延伸超出所述模制化合物的外部边缘以使得所述IC管芯能够与外部装置连通。
在一个或多个实施例中,所述引线框架进一步包括邻近于所述第一压入配合引线的第二压入配合引线,其中所述第一与第二压入配合引线中的每一个包括第二臂,所述第二臂从所述引线的所述内部引线端延伸朝向邻近压入配合引线的所述第二臂,且其中所述方法进一步包括:
跨越邻近的所述第一与第二压入配合引线的所述第二臂附接和电连接无源装置,其中所述无源装置覆盖有所述模制化合物。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见,且参考这些实施例予以阐明。
附图说明
本发明的实施例从以下详细描述、所附权利要求书和附图将变得更显而易见,其中相同的附图标记识别类似或相同的元件。
图1为根据本发明的实施例的半导体装置的透视图;
图2为图1的半导体装置的顶部平面图;
图3为其中***有公型压入配合连接器销的图1和2的半导体装置的横截面侧视图;且
图4示出用于组装图1到3的半导体装置的一系列步骤。
具体实施方式
本文公开本发明的详述的说明性实施例。然而,出于描述本发明的例子实施例的目的,本文公开的具体结构和功能细节仅仅为代表性的。本发明可以许多替代形式体现并且不应被理解为仅限于本文所阐述的实施例。图式不一定按比例缩放,这是因为一些元件相较于其它元件可相对更小或更大,存在此类差异以突出显示本发明的特征。本文中所使用的术语仅仅是为了描述特定实施例,且并不希望限制本发明的例子实施例。
如本文中所使用,除非上下文另外明确指示,否则单数形式“一(a/an)”和“所述”既定还包含复数形式。另外应理解,术语“包括(comprises、comprising、includes和/或including)”指定所陈述特征、步骤或组件的存在,但是不排除一个或多个其它特征、步骤或组件的存在或添加。还应该注意,在一些替代的实施方案中,提到的功能/动作可不按图中所提到的次序出现。举例来说,取决于所涉及的功能性/动作,连续示出的两个图实际上可大体同时执行或有时可以相反次序执行。
本发明适用于可插拔式半导体装置。本发明提供一种封装设计解决方案,其具有穿过封装的孔以允许装置使用标准公销压入配合且因此可通过母座直接插拔而不需要任何PCB。本发明的关键特征为集成到半导体封装中的穿孔,可穿过所述穿孔***压入配合连接销以用于连接到母座。使用标准半导体封装模制过程在合金引线框架和塑料环氧树脂模制化合物中预制压入配合孔以在封装主体中形成孔。
在一个实施例中,本发明为一种引线框架,其具有外部框架、位于外部框架内的管芯垫,和大体上垂直于管芯垫的第一侧和外部框架的第一侧的第一多条引线。所述第一多条引线中的每条引线具有与管芯垫的第一侧间隔开但接近于第一侧的内部引线端和附接到外部框架的第一侧的外部引线端。存在从外部框架的第一侧延伸到管芯垫的第一侧以为管芯垫提供支撑的至少一个连接杆。还存在从外部框架的第二侧延伸朝向管芯垫的第二侧的第一压入配合引线。所述第一压入配合引线包括具有与外部框架的第二侧整合在一起的第一端的第一臂、从第一臂的第二端延伸的环状部分,和从环状部分延伸朝向管芯垫的第二侧的内部引线端。所述环状部分具有形成于其中的经设定大小以收容公型压入配合连接销的中心孔。
在又一实施例中,本发明提供一种组装压入配合半导体装置的方法。所述方法包括提供引线框架,其具有外部框架、位于外部框架内的管芯垫,和大体上垂直于管芯垫的第一侧和外部框架的第一侧的多条引线。所述引线中的每条引线具有与管芯垫的第一侧间隔开但接近于第一侧的内部引线端和附接到外部框架的第一侧的外部引线端。存在从外部框架的第一侧延伸到管芯垫的第一侧以为管芯垫提供支撑的至少一个连接杆。压入配合引线从外部框架的第二侧延伸朝向管芯垫的第二侧。所述压入配合引线包括具有与外部框架的第二侧整合在一起的第一端的第一臂、从第一臂的第二端延伸的环状部分,和从环状部分延伸朝向管芯垫的第二侧的内部引线端。所述环状部分具有形成于其中的经设定大小以收容压入配合连接销的中心孔。集成电路(IC)管芯附接到引线框架的管芯垫且将管芯电连接到引线的内部引线端和第一压入配合引线的内部引线端。所述方法进一步包括通过塑料模制化合物密封管芯、电连接件和引线框架。在模制化合物中形成与压入配合引线的中心孔对准的孔。最后,微调外部框架,其中所述第一多条引线的外部引线端延伸超出模制化合物的外部边缘以使得管芯能够与外部装置连通。
现在参考图1和2,示出根据本发明的实施例的封装半导体装置10的透视图和俯视图。半导体装置10具有由塑料模制化合物形成的壳体12和从壳体12向外延伸的多条引线14。半导体装置10可容纳例如电源装置、专用IC(ASIC)等各种集成电路,且虽然示出为从装置10的两个相对侧竖直延伸,但引线14可从装置10的一个、两个、三个或甚至全部四个侧部延伸。此外,引线14可弯曲成不同形状,立如J形引线或鸥翼形引线。壳体12还具有完全延伸穿过壳体12的一对压入配合孔16。虽然两个压入配合孔16在装置10的一端处并排示出,但本领域的技术人员应理解,可存在多于或少于两个压入配合孔16,且孔16在一端处无需并排放置,但可间隔开,例如,每一端处一个孔(即,位于封装的相对端处)。
图3为沿着图2中的线3-3切割的装置10的横截面侧视图,其中压入配合销20***到孔16中的一个中,除所述孔后示出为空白区(仅为了清楚起见)以外,因为在真实的横截面图中将看到孔16的相对侧,因此将难以看到公销可如何***到孔中。装置10为基于引线框架的装置,因此用于组装装置的引线框架18的一部分可见。孔16经设定大小和塑形以收容公型连接销,如公型连接销20。当各种大小和类型的压入配合连接销可商购时,本领域的技术人员应理解,特定封装的孔经设定大小和塑形以收容预选销。因此,孔的内径将取决于预选销而不同。封装厚度(即,壳体12的厚度)也可为销选择或封装厚度规范的因素。
图4为示出压入配合半导体装置,如装置10的组装的一系列图。在图4的左上侧处,示出根据本发明的实施例的引线框架30的顶部平面图。引线框架30具有外部框架32、位于外部框架32内的管芯垫34,和大体上垂直于管芯垫34的相应侧和外部框架32的相应侧的多条引线36。更具体地说,每条引线36具有与管芯垫34的相应侧间隔开但接近于所述相应侧的内部引线端38和附接到外部框架32的相应侧的外部引线端40。一个或多个连接杆42从外部框架32的相应侧延伸到管芯垫34以为管芯垫34提供支撑。引线框架30和管芯垫34大体上为矩形,但这并非要求,因为可视需要呈各种形状。引线36安置于管芯垫34的三个侧上,但这也并非要求,因为引线36可仅从两侧(参见图1的装置10)或甚至仅从一侧延伸。
引线框架30还包括从外部框架32的至少一侧延伸朝向管芯垫34的一条或多条压入配合引线46(在实施例中示出两条)。压入配合引线46中的每一个包括具有与外部框架32整合在一起的第一端的第一臂48、从第一臂48的第二端延伸的环状部分50,和从环状部分50延伸朝向管芯垫34的内部引线端52。环状部分50具有形成于其中的经设定大小以收容压入配合连接销,如图3所示的连接销20的中心孔54。
在一个实施例中,压入配合引线46的内部引线端52为T形。压入配合引线46还可包括从内部引线端52垂直延伸到外部框架32的邻近侧的第二臂56。在另一实施例中,压入配合引线46还包括从内部引线端52垂直延伸的一个或多个第三臂57(在此实施例中示出两个)。第三臂57与邻近压入配合引线上的互补第三臂间隔开。互补第三引线臂57可用于收容无源装置的相对端,如下文所论述。
引线框架30优选地通过冲孔、冲压、切割或蚀刻由铜片形成,如本领域中已知,且底层金属(例如Cu)可镀覆有一种或多种其它金属或合金,例如Ni、Pd和Au。
移动到图4的右上侧,集成电路管芯58附接到管芯垫34且电连接到引线36的内部引线端38。管芯58可使用已知管芯附接方法,包括焊料、胶粘剂或胶带附接到管芯垫34。在所示实施例中,接合线60用于将管芯58的有源表面上的接合垫(未示出)连接到内部引线端38。然而,如果使用倒装芯片管芯,那么管芯可通过直接连接到内部引线端的管芯接合垫,例如通过导电凸块或球置于引线顶上。压入配合引线46的T形内部引线端52还可电连接到管芯58。
在一个实施例中,无源装置62安装在引线框架30上且横跨邻近压入配合引线46的第三臂57。在所示实施例中,压入配合引线46中的每一个具有两个邻近第三臂57,其与邻近压入配合引线上的互补第三臂间隔开使得两个无源装置62安装在引线框架30上,如所示。无源装置62可包括电阻器、电容器、电感器等等,如本领域中已知。
在管芯58和任何无源装置62附接到引线框架30且电连接之后,密封剂64形成于集成电路管芯58、集成电路管芯58与引线36之间的电连接件,和引线框架30上方。密封剂64形成主体。在图4的右上方通过虚线示出主体的轮廓,同时在左下侧和右侧示出密封剂64。压入配合孔66优选地使用已知转移模制技术形成于密封剂64中。形成于壳体中的压入配合孔66与压入配合引线46中的中心孔54对准,使得压入配合连接销20(图4的左下图)可***其中且完全延伸穿过所述壳体。在一个实施例中,壳体中压入配合孔66的直径大于压入配合引线46的中心孔54的直径。例如,在一个实施例中,中心孔54为1.05mm且压入配合孔为1.5mm。
如本领域的技术人员将理解,执行微调和形成过程,其中外部框架32被切除且引线36的外部引线端40延伸超出壳体的外部边缘,由此提供封装半导体装置68。压入配合引线46的外部引线端(即,第一臂48和第二臂56)取决于设计要求可或可不延伸超出壳体的外部边缘。
在一些图式或图式的部分中,密封剂64可示出为透明的,但这仅仅使得组合件的底层组件可视化。密封剂64通常为不透明的。
如现将显而易见,本发明提供将压入配合孔集成到半导体封装中,这可不需要PCB,因此节约面积和成本。另外,将孔集成到半导体封装中实现材料成本的降低和过程步骤的减少。例如,如果孔钻孔于半导体装置中,那么钻孔将为额外方法步骤且经钻孔密封剂将为废料。
本发明适用于任何引线框架材料,包括Cu、预镀覆Cu,和用于将例如电容器、电阻器或电感器等组件连接到引线框架的任何合金、焊料或导电材料。本发明适用于常规和新半导体封装的任何塑料模制化合物。本发明还适用于任何压入配合销直径和任何压入配合孔直径。也就是说,应理解,形成于封装装置中的孔的大小和形状可取决于压入配合连接销的大小和形状而不同。
除非另有明确陈述,否则每个数值和范围应解释为近似值,如同词语“约”或“大致”在所述值或范围之前一样。
另外应理解,在不脱离如在所附权利要求书中涵盖的本发明的实施例的情况下,本领域的技术人员可对已描述并且示出以解释本发明的实施例的各部分的细节、材料和布置进行各种改变。
在包括任何权利要求的此说明书中,术语“每个(each)”可用于指代多个先前叙述元件或步骤的一个或多个指定的特性。当与开放式术语“包括”一起使用时,术语“每个”的叙述不排除附加的未列出的元件或步骤。因此,应理解,设备可具有附加的未列出的元件,并且方法可具有附加的未列出的步骤,其中附加的未列出的元件或步骤不具有一个或多个指定的特性。
本文中提及“一个实施例”或“实施例”意指结合所述实施例描述的特定特征、结构或特性可包括在本发明的至少一个实施例中。本说明书中各个位置的短语“在一个实施例中”的出现不必完全是指相同实施例,也不是与其它实施例相互排斥的单独或替代实施例。同样的情况适用于术语“实施方案”。
Claims (10)
1.一种引线框架制品,其特征在于,包括:
引线框架,所述引线框架具有外部框架;位于所述外部框架内的管芯垫;大体上垂直于所述管芯垫的第一侧和所述外部框架的第一侧的第一多条引线,所述第一多条引线中的每条引线具有与所述管芯垫的所述第一侧间隔开但接近于所述第一侧的内部引线端和附接到所述外部框架的所述第一侧的外部引线端;至少一个连接杆,其从所述外部框架的所述第一侧延伸到所述管芯垫的所述第一侧以为所述管芯垫提供支撑;和第一压入配合引线,其从所述外部框架的第二侧延伸朝向所述管芯垫的第二侧,其中所述第一压入配合引线包括具有与所述外部框架的所述第二侧整合在一起的第一端的第一臂、从所述第一臂的第二端延伸的环状部分,和从所述环状部分延伸朝向所述管芯垫的所述第二侧的内部引线端,其中所述环状部分具有形成于其中的中心孔,且其中所述中心孔经设定大小以收容压入配合连接销。
2.根据权利要求1所述的制品,其特征在于,所述第一压入配合引线的所述内部引线端为T形。
3.根据权利要求1所述的制品,其特征在于,进一步包括邻近于所述第一压入配合引线的第二压入配合引线,所述第二压入配合引线包括具有与所述外部框架的所述第二侧整合在一起的第一端的第二臂、从所述第二臂的第二端延伸的第二环状部分,和从所述第二环状部分延伸朝向所述管芯垫的所述第二侧的内部引线端,且其中所述第二环状部分具有形成于其中的经设定大小以收容压入配合连接销的第二中心孔。
4.根据权利要求3所述的制品,其特征在于,所述引线框架包括:大体上垂直于所述管芯垫的第三侧和所述外部框架的所述第三侧的第二多条引线,所述第二多条引线中的每条引线具有与所述管芯垫的所述第三侧间隔开但接近于所述第三侧的内部引线端和附接到所述外部框架的所述第三侧的外部引线端;和从所述管芯垫的所述第三侧延伸到所述外部框架的所述第三侧以为所述管芯垫提供支撑的第二连接杆。
5.根据权利要求4所述的制品,其特征在于,所述引线框架包括:大体上垂直于所述管芯垫的第四侧和所述外部框架的第四侧的第三多条引线,所述第三多条引线中的每条引线具有与所述管芯垫的所述第四侧间隔开但接近于所述第四侧的内部引线端和附接到所述外部框架的所述第四侧的外部引线端;和从所述管芯垫的所述第四侧延伸到所述外部框架的所述第四侧以为所述管芯垫提供支撑的第三连接杆。
6.根据权利要求1所述的制品,其特征在于,所述外部框架和所述管芯垫为矩形。
7.根据权利要求1所述的制品,其特征在于,所述制品包括所述引线框架,且所述引线框架包括镀覆有非腐蚀性金属的铜。
8.根据权利要求1所述的制品,其特征在于,进一步包括:
集成电路管芯,所述集成电路管芯附接到所述管芯垫且电连接到所述第一多条引线的所述内部引线端;和
密封剂,所述密封剂形成于所述集成电路管芯、所述集成电路管芯与所述第一多条引线之间的电连接件,和所述引线框架上方,其中所述密封剂形成主体,且其中压入配合孔形成于所述密封剂中,所述压入配合孔与所述压入配合引线中的所述中心孔对准使得压入配合连接销能够***所述孔中且完全延伸穿过所述制品。
9.一种压入配合半导体装置,其特征在于,包括:
管芯垫;
大体上垂直于所述管芯垫的第一侧的第一多条引线,所述第一多条引线中的每条引线具有与所述管芯垫的所述第一侧间隔开但接近于所述第一侧的内部引线端和进一步与所述管芯垫间隔开的外部引线端;
与所述管芯垫的第二侧间隔开且延伸远离所述管芯垫的第二侧的第一压入配合引线,其中所述第一压入配合引线包括具有远离所述管芯垫的第一端的第一臂、从所述第一臂的第二端延伸的环状部分,和从所述环状部分延伸朝向所述管芯垫的所述第二侧的内部引线端,其中所述环状部分具有形成于其中的中心孔,且其中所述中心孔经设定大小以收容压入配合连接销;
集成电路管芯,所述集成电路管芯附接到所述管芯垫且电连接到所述第一多条引线的所述内部引线端和所述第一压入配合引线的所述内部引线端;和
密封剂,所述密封剂形成于所述集成电路管芯、所述集成电路管芯与所述第一多条引线的所述内部引线端、所述压入配合引线的所述内部引线端之间的电连接件,和所述压入配合引线的所述环状部分上方,其中所述密封剂形成主体,且其中在所述密封剂中形成压入配合孔,所述压入配合孔与所述压入配合引线中的所述中心孔对准使得压入配合连接销能够***所述孔中且完全延伸穿过所述压入配合装置。
10.一种组装压入配合半导体装置的方法,其特征在于,包括:
提供引线框架,所述引线框架具有外部框架;位于所述外部框架内的管芯垫;大体上垂直于所述管芯垫的第一侧和所述外部框架的第一侧的多条引线,其中每条引线具有与所述管芯垫的所述第一侧间隔开但接近于所述第一侧的内部引线端和附接到所述外部框架的所述第一侧的外部引线端;至少一个连接杆,其从所述外部框架延伸到所述管芯垫以为所述管芯垫提供支撑;和第一压入配合引线,其从所述外部框架的第二侧延伸朝向所述管芯垫的第二侧,其中所述第一压入配合引线包括具有与所述外部框架的所述第二侧整合在一起的第一端的第一臂、从所述第一臂的第二端延伸的环状部分,和从所述环状部分延伸朝向所述管芯垫的所述第二侧的内部引线端,其中所述环状部分具有形成于其中的中心孔,且其中所述中心孔经设定大小以收容压入配合连接销;
将集成电路(IC)管芯附接到所述引线框架的所述管芯垫;
将所述IC管芯电连接到所述多条引线的所述内部引线端和所述第一压入配合引线的所述内部引线端;
通过模制化合物密封所述IC管芯、电连接件和所述引线框架,其中在所述密封期间,在所述模制化合物中形成与所述压入配合引线的所述中心孔对准的孔;和
微调所述引线框架,其中所述外部框架被切除且所述多条引线的所述外部引线端延伸超出所述模制化合物的外部边缘以使得所述IC管芯能够与外部装置连通。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/164,776 | 2018-10-18 | ||
US16/164,776 US10790220B2 (en) | 2018-10-18 | 2018-10-18 | Press-fit semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111081652A CN111081652A (zh) | 2020-04-28 |
CN111081652B true CN111081652B (zh) | 2023-01-06 |
Family
ID=70279785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910997693.9A Active CN111081652B (zh) | 2018-10-18 | 2019-10-18 | 压入配合半导体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10790220B2 (zh) |
CN (1) | CN111081652B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017006406B4 (de) * | 2017-07-07 | 2021-04-29 | Tdk-Micronas Gmbh | Gehäustes IC-Bauelement |
CN112448561B (zh) * | 2019-08-30 | 2022-04-15 | 台达电子企业管理(上海)有限公司 | 电源模块及电源模块的制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102403298A (zh) * | 2010-09-07 | 2012-04-04 | 飞思卡尔半导体公司 | 用于半导体器件的引线框 |
CN102725914A (zh) * | 2010-04-07 | 2012-10-10 | 三菱电机株式会社 | 压配合端子及半导体装置 |
CN107210279A (zh) * | 2015-05-21 | 2017-09-26 | 三菱电机株式会社 | 电力用半导体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4992987A (en) * | 1989-03-29 | 1991-02-12 | Sgs-Thomson Microelectronics, Inc. | Battery package for integrated circuits |
US5570273A (en) * | 1993-08-31 | 1996-10-29 | Sgs-Thomson Microelectronics, Inc. | Surface mountable integrated circuit package with low-profile detachable module |
US5557504A (en) * | 1993-08-31 | 1996-09-17 | Sgs-Thomson Microelectronics, Inc. | Surface mountable integrated circuit package with detachable module |
US5761050A (en) * | 1996-08-23 | 1998-06-02 | Cts Corporation | Deformable pin connector for multiple PC boards |
US6494734B1 (en) * | 1997-09-30 | 2002-12-17 | Fci Americas Technology, Inc. | High density electrical connector assembly |
JP4295384B2 (ja) * | 1999-03-08 | 2009-07-15 | 富士通コンポーネント株式会社 | コネクタ |
US6846186B2 (en) * | 2002-04-30 | 2005-01-25 | Stmicroelectronics, Inc. | BGA memory module with battery pack |
US7157791B1 (en) * | 2004-06-11 | 2007-01-02 | Bridge Semiconductor Corporation | Semiconductor chip assembly with press-fit ground plane |
WO2007074352A1 (en) * | 2005-12-29 | 2007-07-05 | Infineon Technologies Ag | Electronic component and a method of fabricating an electronic component |
US20090072334A1 (en) * | 2007-07-31 | 2009-03-19 | Yamaha Corporation | Semiconductor device, pre-mold package, and manufacturing method therefor |
US7683494B1 (en) * | 2008-06-18 | 2010-03-23 | Zilog, Inc. | Press-fit integrated circuit package involving compressed spring contact beams |
DE102010003367B4 (de) * | 2010-03-26 | 2015-06-25 | Infineon Technologies Ag | Einpress-Verbindungen für Elektronikmodule |
US9431733B1 (en) * | 2015-02-11 | 2016-08-30 | Dell Products, Lp | Double action compliant connector pin |
US9570832B2 (en) * | 2015-03-19 | 2017-02-14 | Semiconductor Components Industries, Llc | Press-fit pin for semiconductor packages and related methods |
-
2018
- 2018-10-18 US US16/164,776 patent/US10790220B2/en active Active
-
2019
- 2019-10-18 CN CN201910997693.9A patent/CN111081652B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102725914A (zh) * | 2010-04-07 | 2012-10-10 | 三菱电机株式会社 | 压配合端子及半导体装置 |
CN102403298A (zh) * | 2010-09-07 | 2012-04-04 | 飞思卡尔半导体公司 | 用于半导体器件的引线框 |
CN107210279A (zh) * | 2015-05-21 | 2017-09-26 | 三菱电机株式会社 | 电力用半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20200126895A1 (en) | 2020-04-23 |
US10790220B2 (en) | 2020-09-29 |
CN111081652A (zh) | 2020-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10573582B2 (en) | Semiconductor systems having dual leadframes | |
US10804626B2 (en) | Press-fit power module and related methods | |
CN100356510C (zh) | 半导体器件及其制造方法 | |
KR101388328B1 (ko) | 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
US7176062B1 (en) | Lead-frame method and assembly for interconnecting circuits within a circuit module | |
EP0567814A1 (en) | Printed circuit board for mounting semiconductors and other electronic components | |
CN111081652B (zh) | 压入配合半导体装置 | |
US6617200B2 (en) | System and method for fabricating a semiconductor device | |
US20040046005A1 (en) | Stack package and manufacturing method thereof | |
JPH0812895B2 (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
CN105914153B (zh) | 用于制造包括外部互连引脚的3d电子模块的工艺 | |
JP3156630B2 (ja) | パワー回路実装ユニット | |
KR20050006547A (ko) | 반도체 패키지 제조용 회로기판 및 이를 이용한 반도체패키지 | |
US20060057781A1 (en) | Plastic leadframe and compliant fastener | |
JPS62266858A (ja) | 半導体搭載用基板 | |
KR100351920B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR100646489B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
JPH0582978B2 (zh) | ||
EP2261965A1 (en) | Crimp bump interconnection | |
JPS6286844A (ja) | 金属ベ−スチツプキヤリアの製造法 | |
KR20050118821A (ko) | 인쇄회로기판 | |
JP2007109459A (ja) | 電子部品用接触端子、電子部品用コネクター及びその製造方法及びその実装方法 | |
JP2007194527A (ja) | 電子回路モジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |