CN111081190A - Goa电路、显示面板及薄膜晶体管的阈值电压补偿方法 - Google Patents

Goa电路、显示面板及薄膜晶体管的阈值电压补偿方法 Download PDF

Info

Publication number
CN111081190A
CN111081190A CN201911309888.6A CN201911309888A CN111081190A CN 111081190 A CN111081190 A CN 111081190A CN 201911309888 A CN201911309888 A CN 201911309888A CN 111081190 A CN111081190 A CN 111081190A
Authority
CN
China
Prior art keywords
thin film
film transistor
goa circuit
clock signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911309888.6A
Other languages
English (en)
Other versions
CN111081190B (zh
Inventor
薛炎
韩佰祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201911309888.6A priority Critical patent/CN111081190B/zh
Priority to US16/646,152 priority patent/US11594182B2/en
Priority to PCT/CN2019/128662 priority patent/WO2021120272A1/zh
Publication of CN111081190A publication Critical patent/CN111081190A/zh
Application granted granted Critical
Publication of CN111081190B publication Critical patent/CN111081190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供了一种GOA电路、显示面板及薄膜晶体管的阈值电压补偿方法，GOA电路仅包括5个TFT，可以实现显示面板的超窄边框，且采用了双栅极结构作为第一薄膜晶体管(T1)，因此GOA电路中的阈值电压(Vth)不仅受顶栅控制(顶栅连接GOA中节点)，同时受底栅控制(可调电压源(VLS))，具体地，TFT的Vth整体偏负，可将底栅电压调负，如果TFT的Vth正偏，可以将底栅电压调负，使得GOA电路更加稳定，增加GOA电路的寿命。并且可以减少第一节点(Q)漏电，从而GOA电路能够输出超宽脉冲信号。

Description

GOA电路、显示面板及薄膜晶体管的阈值电压补偿方法
技术领域
本申请涉及显示技术领域，尤其涉及一种GOA电路、显示面板及薄膜晶体管的阈值电压补偿方法。
背景技术
目前有源矩阵有机发光二极体(Active-matrix organic light-emittingdiode，AMOLED)显示面板水平扫描线的驱动是由外接集成电路来实现的，外接集成电路可以控制各级行扫描线的逐级开启，而采用GOA(Gate Driver on Array)方法，可以将行扫描驱动电路集成在显示面板基板上，能够减少外接IC的数量，从而降低了显示面板的生产成本，并且能够实现显示装置的窄边框化。氧化物薄膜晶体管具有高的迁移率，和良好的器件稳定性，目前广泛的应用于GOA电路中。
在氧化物薄膜晶体管(TFT)的制程中，工艺波动会影响整体面板阈值电压的均匀性，此外，氧化物薄膜晶体管受到电学，光照及温度变异等外界条件干扰，器件的阈值电压较易发生偏移。综合以上因素，为保证GOA电路在阈值电压不均匀或变异前提下能够正常工作，GOA电路中需要设置很多的子电路，因而每级GOA的设计较为复杂，TFT的数量众多，不利于显示面板的窄边框化，与窄边框设计初衷不符。
发明内容
本申请实施例提供一种电子装置，可以自由折叠电子装置的屏幕，可以使得屏幕在展平状态与折叠状态之间自由切换，提升电子装置的屏占比与便携性。
为达到上述目的，本发明提供一种GOA电路，包括级联的多个GOA电路单元，其中第n级GOA电路单元包括：第一至第五薄膜晶体管(T1～T5)、以及电容(Cbt)；所述第一薄膜晶体管(T1)为双栅型薄膜晶体管，所述第一薄膜晶体管(T1)的顶部栅极接入第一时钟信号(CK1)，所述第一薄膜晶体管(T1)的底部栅极连接一可调电压源(VLS)，所述第一薄膜晶体管(T1)的源极连接第n-1级GOA电路单元的信号G(n-1)，所述第一薄膜晶体管(T1)的漏极连接所述第四薄膜晶体管(T4)的栅极；所述第二薄膜晶体管(T2)的栅极连接第一节点(Q)，所述第二薄膜晶体管(T2)的源极连接所述第五薄膜晶体管(T5)的漏级，所述第二薄膜晶体管(T2)的漏极接入第二时钟信号(CK2)；所述第三薄膜晶体管(T3)的栅极接入高电压源(VGH)，所述第三薄膜晶体管(T3)的漏极接入高电压源(VGH)，所述第三薄膜晶体管(T3)的源极连接所述第四薄膜晶体管(T4)的漏极；所述第四薄膜晶体管(T4)的源极接入低电压源(VGL)；所述第五薄膜晶体管(T5)的栅极连接第二节点(QB)，所述第五薄膜晶体管(T5)的源极接入所述低电压源(VGL)；所述电容(Cbt)一端连接所述第一节点(Q)，另一端连接第n级GOA电路单元的输出信号G(n)。
进一步地，所述第一时钟信号(CK1)的占空比为0.5的矩形波。
进一步地，所述第一至第五薄膜晶体管(T1～T5)皆为铟镓锌氧化物薄膜晶体管；和\或，所述GOA电路为OLED面板的GOA电路；和\或，所述GOA电路为LCD面板的GOA电路单元。
进一步地，所述第n级GOA电路单元的输出信号G(n)作为级传信号输入下一级GOA电路。
本发明还提供一种显示面板，包括显示区以及非显示区，在所述非显示区，包括：如前文所述的GOA电路，所述GOA电路相对设置靠近所述显示区左右两侧；反馈补偿***，相对设于所述显示区的上下两侧，所述反馈补偿***连接一覆晶薄膜；所述反馈补偿***用以探测所述GOA电路中的第一薄膜晶体管(T1)的电性，并根据电性变化情况，调节所述第一薄膜晶体管(T1)底栅电压，使所述第一薄膜晶体管(T1)的电性得到恢复；总线信号，设于所述GOA电路远离所述显示区的一侧，所述反馈补偿***连接所述总线信号。
进一步地，所述反馈补偿***包括一镜像电路以及控制模块；所述镜像电路包括所述GOA电路的部分元件，包括：所述第一薄膜晶体管(T1)，所述第一薄膜晶体管(T1)的顶部栅极连接一第一时钟信号(CK1)或数据信号(Data)，所述第一薄膜晶体管(T1)的底部栅极接入可调电压源(VLS)，所述第一薄膜晶体管(T1)的源极连接所述高电压源(VGH)或扫描信号(STV)，所述第一薄膜晶体管(T1)的漏极连接所述第一节点(Q)；所述第二薄膜晶体管(T2)的栅极连接所述第一节点(Q)，所述第二薄膜晶体管(T2)的源极连接所述第二电容(Cbt)的一端，所述第二薄膜晶体管(T2)的漏极接入第二时钟信号(CK2)或所述低电压源(VGL)；所述第二电容(Cbt)的另一端连接所述第一节点(Q)；第六薄膜晶体管(T6)，所述第六薄膜晶体管(T6)的栅极连接所述高电压源(VGH)或所述低电压源(VGL)，所述第六薄膜晶体管(T6)的漏极接入所述控制模块的感应线，所述第六薄膜晶体管(T6)的源极连接所述第一节点(Q)；所述控制模块集成于所述覆晶薄膜中的驱动IC上。
进一步地，所述第一时钟信号(CK1)、所述第二时钟信号(CK2)以及所述扫描信号(STV)通过外部时序控制器提供。
进一步地，所述第一时钟信号(CK1)、所述第二时钟信号(CK2)以及所述扫描信号(STV)相组合，先后对应于一开机状态以及关机状态；所述开机状态以及所述关机状态皆包括阶段S1～阶段S3；在开机状态下，所述GOA电路工作状态对应阶段S1～阶段S3：在所述阶段S1中，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为高电位，所述第一薄膜晶体管(T1)、所述第二薄膜晶体管(T2)以及所述第四薄膜晶体管(T4)打开；在所述阶段S2中，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为低电位，所述第一薄膜晶体管(T1)关闭，所述第二时钟信号(CK2)由低电位升为高电位；在所述阶段S3中，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为低电位，所述第一薄膜晶体管(T1)维持关闭，所述第二时钟信号(CK2)由高电位降为低电位，所述第二薄膜晶体管(T2)打开；在开机状态下，在所述反馈补偿***中，所述第一薄膜晶体管(T1)的顶部栅极连接一第一时钟信号(CK1)，所述第一薄膜晶体管(T1)的源极连接所述扫描信号(STV)，所述第二薄膜晶体管(T2)的漏极接入第二时钟信号(CK2)，所述第六薄膜晶体管(T6)的栅极连接所述低电压源(VGL)；所述反馈补偿***的工作状态对应如下阶段S1～阶段S3：在阶段S1中，所述第一时钟信号(CK1)与所述扫描信号(STV)为高电位，所述第一薄膜晶体管(T1)以及所述第二薄膜晶体管(T2)打开；在阶段S2中，所述第一时钟信号(CK1)与所述扫描信号(STV)为低电位，所述第一薄膜晶体管(T1)关闭，所述第二时钟信号(CK2)由低电位升为高电位；在阶段S3中，所述第一时钟信号(CK1)为低电位，所述第一薄膜晶体管(T1)关闭。
进一步地，在所述关机状态下，在所述反馈补偿***中，所述第一薄膜晶体管(T1)的顶部栅极连接一所述数据信号(Data)，所述第一薄膜晶体管(T1)的源极连接所述高电压源(VGH)，所述第二薄膜晶体管(T2)的漏极接入所述低电压源(VGL)，所述第六薄膜晶体管(T6)的栅极连接所述高电压源(VGH)。
本发明还提供一种薄膜晶体管的阈值电压补偿方法，包括：提供前文所述的显示面板；进入所述第一时钟信号(CK1)、所述第二时钟信号(CK2)以及所述扫描信号(STV)相组合的开机状态，在所述开机状态下，所述GOA电路工作状态对应如下阶段S1～阶段S3：进入所述阶段S1，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为升为高电位，所述第一薄膜晶体管(T1)打开，所述第一节点(Q)升为高电位，所述存储电容(Cst)开始充电，所述第二薄膜晶体管(T2)以及所述第四薄膜晶体管(T4)打开，所述第四薄膜晶体管(T4)的宽长比远比所述第三薄膜晶体管(T3)大，第二节点(QB)输出低电位，所述第n级GOA电路单元的输出信号G(n)输出低电位；进入所述阶段S2，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为低电位，所述第一薄膜晶体管(T1)关闭，所述第二时钟信号(CK2)由低电位升为高电位，所述第n级GOA电路单元的输出信号G(n)升为高电位；进入所述阶段S3，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为低电位，所述第一薄膜晶体管(T1)维持关闭，所述第二时钟信号(CK2)由高电位降为低电位，所述第二薄膜晶体管(T2)打开，所述第n级GOA电路单元的输出信号G(n)拉低为低电位，第一节点(Q)被耦合至高电位；在开机状态下，调整所述反馈补偿***的连接状态，所述第一薄膜晶体管(T1)的顶部栅极连接一第一时钟信号(CK1)，所述第一薄膜晶体管(T1)的源极连接所述扫描信号(STV)，所述第二薄膜晶体管(T2)的漏极接入第二时钟信号(CK2)，所述第六薄膜晶体管(T6)的栅极连接所述低电压源(VGL)；调整所述反馈补偿***的电性，使所述反馈补偿***的第一薄膜晶体管(T1)的四端电压与所述GOA电路中第一薄膜晶体管(T1)的四端电压一致，具体通过如下阶段S1～阶段S3：进入阶段S1，所述第一时钟信号(CK1)与所述扫描信号(STV)为高电位，所述第一薄膜晶体管(T1)以及所述第二薄膜晶体管(T2)打开，所述第一节点(Q)升为高电位，所述存储电容(Cst)开始充电；进入阶段S2中，所述第一时钟信号(CK1)与所述扫描信号(STV)为低电位，所述第一薄膜晶体管(T1)关闭，所述第二时钟信号(CK2)由低电位升为高电位，存储电容(Cst)开始放电电，第一节点(Q)电位被耦合至更高电位；进入阶段S3，所述第一时钟信号(CK1)为低电位，所述第一薄膜晶体管(T1)关闭，第一节点(Q)的电位被耦合至高电位；进入关机状态，调整所述反馈补偿***的连接状态，所述第一薄膜晶体管(T1)的顶部栅极连接一所述数据信号(Data)，所述第一薄膜晶体管(T1)的源极连接所述高电压源(VGH)，所述第二薄膜晶体管(T2)的漏极接入所述低电压源(VGL)，所述第六薄膜晶体管(T6)的栅极连接所述高电压源(VGH)；所述控制模块探测所述反馈补偿***中的所述感应线电位，此时Sense电位为Vdata-Vth，Vdata为所述数据信号(Data)的电压，Vth为第一薄膜晶体管(T1)的阈值电压；控制模块将检测得到的偏移值，在面板下次开机的时候，调节所述第一薄膜晶体管(T1)的底栅电压，用以将Vth补偿。
本发明有益效果：本发明提供了一种GOA电路、显示面板及薄膜晶体管的阈值电压补偿方法，GOA电路仅包括5个TFT，可以实现显示面板的超窄边框，且采用了双栅极结构作为第一薄膜晶体管(T1)，因此GOA电路中的阈值电压(Vth)不仅受顶栅控制(顶栅连接GOA中节点)，同时受底栅控制(可调电压源(VLS))，具体地，TFT的Vth整体偏负，可将底栅电压调负，如果TFT的Vth正偏，可以将底栅电压调负，使得GOA电路更加稳定，增加GOA电路的寿命。并且可以减少第一节点(Q)漏电，从而GOA电路能够输出超宽脉冲信号。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本发明提供的GOA电路的电路图。
图2为本发明提供的GOA电路的时序图。
图3为本发明提供的不同双栅极薄膜晶体管的底部电压与阈值电压调节的关系线性图。
图4为本发明提供的显示面板的平面图。
图5为图4提供的GOA电路区域的部分剖面图。
图6为图4提供的反馈补偿***的功能模块图。
图7为图6提供的时序图。
图8为图6在关机状态下的阈值电压不同偏移值的变化模拟图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图1所示，本发明提供一种GOA电路，包括级联的多个GOA电路单元，其中第n级GOA电路单元包括：第一至第五薄膜晶体管(T1～T5)，电容(Cbt)。
所述第一薄膜晶体管(T1)为双栅型薄膜晶体管，所述第一薄膜晶体管(T1)的顶部栅极接入第一时钟信号(CK1)，所述第一薄膜晶体管(T1)的底部栅极连接一可调电压源(VLS)，所述第一薄膜晶体管(T1)的源极连接第n-1级GOA电路单元的信号G(n-1)，所述第一薄膜晶体管(T1)的漏极连接所述第四薄膜晶体管(T4)的栅极。
如图2所示，所述第一时钟信号(CK1)的占空比为0.5的矩形波。
所述第二薄膜晶体管(T2)的栅极连接第一节点(Q)，所述第二薄膜晶体管(T2)的源极连接所述第五薄膜晶体管(T5)的漏级，所述第二薄膜晶体管(T2)的漏极接入第二时钟信号(CK2)。
所述第三薄膜晶体管(T3)的栅极接入高电压源(VGH)，所述第三薄膜晶体管(T3)的漏极接入高电压源(VGH)，所述第三薄膜晶体管(T3)的源极连接所述第四薄膜晶体管(T4)的漏极。
所述第四薄膜晶体管(T4)的源极接入低电压源(VGL)。
所述第五薄膜晶体管(T5)的栅极连接第二节点(Qb)，所述第五薄膜晶体管(T5)的源极接入所述低电压源(VGL)。
所述电容(Cbt)一端连接所述第一节点(Q)，另一端连接第n级GOA电路单元的输出信号G(n)。所述第n级GOA电路单元的输出信号G(n)作为级传信号输入下一级GOA电路单元。
所述第一至第五薄膜晶体管(T1～T5)皆为铟镓锌氧化物薄膜晶体管；和\或，所述GOA电路为OLED面板的GOA电路；和\或，所述GOA电路为LCD面板的GOA电路。
本发明提供了一种GOA电路，该第一薄膜晶体管(T1)的阈值电压(Vth)不仅受顶栅控制(顶栅连接GOA电路中节点)，同时受底栅控制(可调电位控制)。在GOA电路工作过程中，能够使底栅实现第一薄膜晶体管(T1)的Vth可控，实现GOA电路中第一薄膜晶体管(T1)的Vth可调节。
经过实验数据的调试，本发明对第一薄膜晶体管(T1)的底栅电压对Vth可控如图3所示(底栅电压VLS)，从图3中可以看出底栅电压与阈值电压成线性反比。
所述GOA电路为OLED面板的GOA电路；和\或，所述GOA电路为LCD面板的GOA电路。
图3中，针对3种型号的薄膜晶体管进行了调试，W20L8(标记11)、W600L8(标记12)以及W2560L8(标记13)作出了拟合曲线，本发明不仅仅针对上述三种尺寸的说明。
在背板产出后，关机时序探测，第一薄膜晶体管(T1)的Vth整体偏负，可将底栅电压调正。如果第一薄膜晶体管(T1)的Vth正偏，可以将底栅电压调负，可以实现电性可控。
如图4所示，本发明提供一种显示面板110包括显示区110以及非显示区120，所述显示面板110为超窄边框的显示面板。
在所述非显示区120，包括：所述的GOA电路101、反馈补偿***102以及总线信号103。
其中，每一级的GOA电路101包括5颗TFT，可以减小GOA的空间，实现窄边框化。
如图5所示，为本发明GOA电路区域的剖面图，具体的层次结构包括：基板105、缓冲层106以及介电层108。
所述基板105包括单栅区130以及双栅区140，在所述介电层中108设有薄膜晶体管1301，所述薄膜晶体管1301为单栅结构。
在双栅区内，也包括单栅区的薄膜晶体管器件，另外还包括一底部栅极107，设于所述缓冲层106中。所述单栅结构的薄膜晶体1301管为P型结构的薄膜晶体管或N型结构的薄膜晶体管。
继续参照图4所示，所述GOA电路101相对设置靠近所述显示区110左右两侧。
所述反馈补偿***102相对设于所述显示区110的上下两侧，所述反馈补偿***102连接一覆晶薄膜；所述反馈补偿***102用以探测GOA电路中的第一薄膜晶体管(T1)的电性，并根据电性变化情况，调节所述第一薄膜晶体管(T1)底栅电压，使第一薄膜晶体管(T1)的电性得到恢复。
所述总线信号103设于所述GOA电路101元远离所述显示区110的一侧，所述反馈补偿***102连接所述总线信号103。
如图6所示，所述反馈补偿***103包括一镜像电路1021以及控制模块1022。
所述镜像电路1021包括所述GOA电路101的部分元件，用以在关机阶段探测第一薄膜晶体管(T1)的电性，由于镜像电路的第一薄膜晶体管(T1)的尺寸与GOA电路中T1尺寸一致，通过阶段的调试可以是四端连接的电位也一致，反馈补偿***T1的电性能够成功镜像到GOA的T1中，所述镜像电路具体包括：
所述第一薄膜晶体管(T1)，所述第一薄膜晶体管(T1)的顶部栅极连接一第一时钟信号(CK1)或数据信号(Data)，所述第一薄膜晶体管(T1)的底部栅极接入可调电压源(VLS)，所述第一薄膜晶体管(T1)的源极连接所述高电压源(VGH)或扫描信号(STV)，所述第一薄膜晶体管(T1)的漏极连接所述第一节点(Q)。
所述第二薄膜晶体管(T2)的栅极连接所述第一节点(Q)，所述第二薄膜晶体管(T2)的源极连接所述第二电容(Cbt)的一端，所述第二薄膜晶体管(T2)的漏极接入第二时钟信号(CK2)或所述低电压源(VGL)。
所述第二电容(Cbt)的另一端连接所述第一节点(Q)。
第六薄膜晶体管(T6)，所述第六薄膜晶体管(T6)的栅极连接所述高电压源(VGH)或所述低电压源(VGL)，所述第六薄膜晶体管(T6)的漏极接入所述控制模块的感应线(Sense)，所述第六薄膜晶体管(T6)的源极连接所述第一节点(Q)。
所述控制模块集成于所述覆晶薄膜中的驱动IC上。
所述第一时钟信号(CK1)、所述第二时钟信号(CK2)以及所述扫描信号(STV)通过外部时序控制器提供。
所述第一时钟信号(CK1)、所述第二时钟信号(CK2)以及所述扫描信号(STV)相组合，先后对应于一开机状态以及关机状态。
所述开机状态以及所述关机状态皆包括阶段S1～阶段S3。
请参照图2所示，在开机状态下，所述GOA电路工作状态对应阶段S1～阶段S3。
在阶段S1中，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为高电位，所述第一薄膜晶体管(T1)、所述第二薄膜晶体管(T2)以及所述第四薄膜晶体管(T4)打开。
在阶段S2中，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为低电位，所述第一薄膜晶体管(T1)关闭，所述第二时钟信号(CK2)由低电位升为高电位。
在阶段S3中，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为低电位，所述第一薄膜晶体管(T1)维持关闭，所述第二时钟信号(CK2)由高电位降为低电位，所述第二薄膜晶体管(T2)打开。
在开机状态下，在所述反馈补偿***中，所述第一薄膜晶体管(T1)的顶部栅极连接一第一时钟信号(CK1)，所述第一薄膜晶体管(T1)的源极连接所述扫描信号(STV)，所述第二薄膜晶体管(T2)的漏极接入第二时钟信号(CK2)，所述第六薄膜晶体管(T6)的栅极连接所述低电压源(VGL)。
如图7所示，所述反馈补偿***的工作状态对应如下阶段S1～阶段S3。
在所述阶段S1中，所述第一时钟信号(CK1)与所述扫描信号(STV)为高电位，所述第一薄膜晶体管(T1)以及所述第二薄膜晶体管(T2)打开。
在所述阶段S2中，所述第一时钟信号(CK1)与所述扫描信号(STV)为低电位，所述第一薄膜晶体管(T1)关闭，所述第二时钟信号(CK2)由低电位升为高电位；
在所述阶段S3中，所述第一时钟信号(CK1)为低电位，所述第一薄膜晶体管(T1)关闭。
在所述关机状态下，在所述反馈补偿***中，所述第一薄膜晶体管(T1)的顶部栅极连接一所述数据信号(Data)，所述第一薄膜晶体管(T1)的源极连接所述高电压源(VGH)，所述第二薄膜晶体管(T2)的漏极接入所述低电压源(VGL)，所述第六薄膜晶体管(T6)的栅极连接所述高电压源(VGH)，此时反馈补偿***的数据为低电位，并不会打开面板。
打开第六薄膜晶体管(T6)，感应线(Sense)电位变为Vdata-Vth，如果第一薄膜晶体管(T1)的Vth发生偏移，感应线信号探测到电位发生变化。
如图8所示，实验模拟了第一薄膜晶体管(T1)的Vth不偏移、正偏4V以及正偏8V时，探测到的电压变化情况。
当Vth偏移0V时，探测到电位为10.3V；Vth正偏4V时，探测到电位为6.3V；Vth正偏8V时，探测到电位为2.3V。
已知数据信号(data)的电压为10V，初始Vth为-0.3V，因此反馈得到T1的Vth偏移8V，说明该反馈电路能够在关机状态时精准探测到第一薄膜晶体管(T1)的Vth。进而通过模拟计算出将Vth调整回-0.3V时，对应的TFT底栅电压，通过控制模块进行数模转化以及模数转化，在下次开机时，调节底栅的VLS电压信号，从而将GOA电路中TFT的Vth补偿回去。
另外本发明的显示面板，在面板出厂前，设定关机程序，能够探测得到面板的TFT的Vth变化情况，并根据电性变化情况，智能调节底栅电压，使TFT的电性得到恢复。增加GOA电路的寿命。并且反馈补偿***与GOA电路共用总线信号，无需额外引入信号源，反馈补偿***的控制模块可以继承与驱动IC，且感应线从驱动IC引出接入反馈补偿***，无需引入额外的成本。
本发明一种薄膜晶体管的阈值电压补偿方法，包括如下步骤。
步骤S1)提供所述的显示面板。
步骤S2)进入所述第一时钟信号(CK1)、所述第二时钟信号(CK2)以及所述扫描信号(STV)相组合的开机状态，在所述开机状态下，所述GOA电路工作状态对应如下阶段S1～阶段S3：进入阶段S1，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为升为高电位，所述第一薄膜晶体管(T1)打开，所述第一节点(Q)升为高电位，所述存储电容(Cst)开始充电，所述第二薄膜晶体管(T2)以及所述第四薄膜晶体管(T4)打开，所述第四薄膜晶体管(T4)的宽长比远比所述第三薄膜晶体管(T3)大，第二节点(QB)输出低电位，所述第n级GOA电路单元的输出信号G(n)输出低电位；进入阶段S2，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为低电位，所述第一薄膜晶体管(T1)关闭，所述第二时钟信号(CK2)由低电位升为高电位，所述第n级GOA电路单元的输出信号G(n)升为高电位；进入阶段S3，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为低电位，所述第一薄膜晶体管(T1)维持关闭，所述第二时钟信号(CK2)由高电位降为低电位，所述第二薄膜晶体管(T2)打开，所述第n级GOA电路单元的输出信号G(n)拉低为低电位，第一节点(Q)被耦合至高电位；
步骤S3)在开机状态下，调整所述反馈补偿***的连接状态，所述第一薄膜晶体管(T1)的顶部栅极连接一第一时钟信号(CK1)，所述第一薄膜晶体管(T1)的源极连接所述扫描信号(STV)，所述第二薄膜晶体管(T2)的漏极接入第二时钟信号(CK2)，所述第六薄膜晶体管(T6)的栅极连接所述低电压源(VGL)。
步骤S4)调整所述反馈补偿***的电性，使所述反馈补偿***的第一薄膜晶体管(T1)的四端电压与所述GOA电路中第一薄膜晶体管(T1)的四端电压一致，具体通过如下阶段S1～阶段S3：进入所述阶段S1，所述第一时钟信号(CK1)与所述扫描信号(STV)为高电位，所述第一薄膜晶体管(T1)以及所述第二薄膜晶体管(T2)打开，所述第一节点(Q)升为高电位，所述存储电容(Cst)开始充电；进入所述阶段S2中，所述第一时钟信号(CK1)与所述扫描信号(STV)为低电位，所述第一薄膜晶体管(T1)关闭，所述第二时钟信号(CK2)由低电位升为高电位，存储电容(Cst)开始放电电，第一节点(Q)电位被耦合至更高电位；进入所述阶段S3，所述第一时钟信号(CK1)为低电位，所述第一薄膜晶体管(T1)关闭，第一节点(Q)的电位被耦合至高电位；
步骤S5)进入关机状态，调整所述反馈补偿***的连接状态，所述第一薄膜晶体管(T1)的顶部栅极连接一所述数据信号(Data)，所述第一薄膜晶体管(T1)的源极连接所述高电压源(VGH)，所述第二薄膜晶体管(T2)的漏极接入所述低电压源(VGL)，所述第六薄膜晶体管(T6)的栅极连接所述高电压源(VGH)。
步骤S6)所述控制模块探测所述反馈补偿***中的所述感应线电位，此时Sense电位为Vdata-Vth，也是第一节点(Q)的电位，Vdata为所述数据信号(Data)的电压，Vth为第一薄膜晶体管(T1)的阈值电压。
步骤S7)控制模块将检测得到的偏移值，在面板下次开机的时候，调节所述第一薄膜晶体管(T1)的底栅电压，将Vth补偿，若Vth整体偏负，可将底栅电压调负。若TFT的Vth正偏，可以将底栅电压调负。
进而减少第一节点(Q)点漏电，从而GOA能够输出超宽脉冲信号。
本发明提供了一种GOA电路、显示面板及薄膜晶体管的阈值电压补偿方法，GOA电路仅包括5个TFT，可以实现显示面板的超窄边框，且采用了双栅极结构作为第一薄膜晶体管(T1)，因此GOA电路中的阈值电压(Vth)不仅受顶栅控制(顶栅连接GOA中节点)，同时受底栅控制(可调电压源(VLS))，具体地，TFT的Vth整体偏负，可将底栅电压调负，如果TFT的Vth正偏，可以将底栅电压调负，使得GOA电路更加稳定，增加GOA电路的寿命。并且可以减少第一节点(Q)漏电，从而GOA电路能够输出超宽脉冲信号。
本发明提供的显示面板设置了反馈补偿***，所述反馈补偿***包括一镜像电路以及控制模块。所述镜像电路用以在关机阶段探测第一薄膜晶体管(T1)的电性，由于镜像电路的第一薄膜晶体管(T1)的尺寸与GOA电路中T1尺寸一致，通过阶段的调试可以是四端连接的电位也一致，反馈补偿***T1的电性能够成功镜像到GOA的T1中，进而可以通过控制模块在下次开机的时候对底栅电压进行调节。
并且本发明的控制模块集成与所述驱动IC上，探测线从驱动IC单独引入，并不需要外部的补偿电路即可实现补偿，无需引入额外的成本。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种GOA电路，其特征在于，包括级联的多个GOA电路单元，其中第n级GOA电路单元包括：第一至第五薄膜晶体管(T1～T5)、以及电容(Cbt)；
所述第一薄膜晶体管(T1)为双栅型薄膜晶体管，所述第一薄膜晶体管(T1)的顶部栅极接入第一时钟信号(CK1)，所述第一薄膜晶体管(T1)的底部栅极连接一可调电压源(VLS)，所述第一薄膜晶体管(T1)的源极连接第n-1级GOA电路单元的信号G(n-1)，所述第一薄膜晶体管(T1)的漏极连接所述第四薄膜晶体管(T4)的栅极；
所述第二薄膜晶体管(T2)的栅极连接第一节点(Q)，所述第二薄膜晶体管(T2)的源极连接所述第五薄膜晶体管(T5)的漏级，所述第二薄膜晶体管(T2)的漏极接入第二时钟信号(CK2)；
所述第三薄膜晶体管(T3)的栅极接入高电压源(VGH)，所述第三薄膜晶体管(T3)的漏极接入高电压源(VGH)，所述第三薄膜晶体管(T3)的源极连接所述第四薄膜晶体管(T4)的漏极；
所述第四薄膜晶体管(T4)的源极接入低电压源(VGL)；
所述第五薄膜晶体管(T5)的栅极连接第二节点(QB)，所述第五薄膜晶体管(T5)的源极接入所述低电压源(VGL)；
所述电容(Cbt)一端连接所述第一节点(Q)，另一端连接第n级GOA电路单元的输出信号G(n)。
2.如权利要求1所述的GOA电路，其特征在于，所述第一时钟信号(CK1)的占空比为0.5的矩形波。
3.如权利要求1所述的GOA电路，其特征在于，所述第一至第五薄膜晶体管(T1～T5)皆为铟镓锌氧化物薄膜晶体管；和\或，
所述GOA电路为OLED面板的GOA电路；和\或，
所述GOA电路为LCD面板的GOA电路。
4.如权利要求1所述的GOA电路，其特征在于，所述第n级GOA电路单元的输出信号G(n)作为级传信号输入下一级GOA电路单元。
5.一种显示面板，其特征在于，包括显示区以及非显示区，在所述非显示区，包括：
如权利要求1～4任一项所述的GOA电路，所述GOA电路相对设置靠近所述显示区左右两侧；
反馈补偿***，相对设于所述显示区的上下两侧，所述反馈补偿***连接一覆晶薄膜；所述反馈补偿***用以探测所述GOA电路中的第一薄膜晶体管(T1)的电性，并根据电性变化情况，调节所述第一薄膜晶体管(T1)底栅电压，使所述第一薄膜晶体管(T1)的电性得到恢复；
总线信号，设于所述GOA电路远离所述显示区的一侧，所述反馈补偿***连接所述总线信号。
6.如权利要求5所述的显示面板，其特征在于，
所述反馈补偿***包括一镜像电路以及控制模块；
所述镜像电路包括所述GOA电路的部分元件，包括：
所述第一薄膜晶体管(T1)，所述第一薄膜晶体管(T1)的顶部栅极连接一第一时钟信号(CK1)或数据信号(Data)，所述第一薄膜晶体管(T1)的底部栅极接入可调电压源(VLS)，所述第一薄膜晶体管(T1)的源极连接所述高电压源(VGH)或扫描信号(STV)，所述第一薄膜晶体管(T1)的漏极连接所述第一节点(Q)；
所述第二薄膜晶体管(T2)的栅极连接所述第一节点(Q)，所述第二薄膜晶体管(T2)的源极连接所述第二电容(Cbt)的一端，所述第二薄膜晶体管(T2)的漏极接入第二时钟信号(CK2)或所述低电压源(VGL)；
所述第二电容(Cbt)的另一端连接所述第一节点(Q)；
第六薄膜晶体管(T6)，所述第六薄膜晶体管(T6)的栅极连接所述高电压源(VGH)或所述低电压源(VGL)，所述第六薄膜晶体管(T6)的漏极接入所述控制模块的感应线，所述第六薄膜晶体管(T6)的源极连接所述第一节点(Q)；
所述控制模块集成于所述覆晶薄膜中的驱动IC上。
7.如权利要求6所述的显示面板，其特征在于，
所述第一时钟信号(CK1)、所述第二时钟信号(CK2)以及所述扫描信号(STV)通过外部时序控制器提供。
8.如权利要求6所述的显示面板，其特征在于，
所述第一时钟信号(CK1)、所述第二时钟信号(CK2)以及所述扫描信号(STV)相组合，先后对应于一开机状态以及关机状态；
所述开机状态以及所述关机状态皆包括阶段S1～阶段S3；
在开机状态下，所述GOA电路工作状态对应阶段S1～阶段S3：
在阶段S1中，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为高电位，所述第一薄膜晶体管(T1)、所述第二薄膜晶体管(T2)以及所述第四薄膜晶体管(T4)打开；
在阶段S2中，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为低电位，所述第一薄膜晶体管(T1)关闭，所述第二时钟信号(CK2)由低电位升为高电位；
在阶段S3中，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为低电位，所述第一薄膜晶体管(T1)维持关闭，所述第二时钟信号(CK2)由高电位降为低电位，所述第二薄膜晶体管(T2)打开；
在开机状态下，在所述反馈补偿***中，所述第一薄膜晶体管(T1)的顶部栅极连接一第一时钟信号(CK1)，所述第一薄膜晶体管(T1)的源极连接所述扫描信号(STV)，所述第二薄膜晶体管(T2)的漏极接入第二时钟信号(CK2)，所述第六薄膜晶体管(T6)的栅极连接所述低电压源(VGL)；
所述反馈补偿***的工作状态对应如下阶段S1～阶段S3：
在所述阶段S1中，所述第一时钟信号(CK1)与所述扫描信号(STV)为高电位，所述第一薄膜晶体管(T1)以及所述第二薄膜晶体管(T2)打开；
在所述阶段S2中，所述第一时钟信号(CK1)与所述扫描信号(STV)为低电位，所述第一薄膜晶体管(T1)关闭，所述第二时钟信号(CK2)由低电位升为高电位；
在所述阶段S3中，所述第一时钟信号(CK1)为低电位，所述第一薄膜晶体管(T1)关闭。
9.如权利要求8所述的显示面板，其特征在于，
在所述关机状态下，在所述反馈补偿***中，所述第一薄膜晶体管(T1)的顶部栅极连接一所述数据信号(Data)，所述第一薄膜晶体管(T1)的源极连接所述高电压源(VGH)，所述第二薄膜晶体管(T2)的漏极接入所述低电压源(VGL)，所述第六薄膜晶体管(T6)的栅极连接所述高电压源(VGH)；所述第六薄膜晶体管(T6)打开。
10.一种薄膜晶体管的阈值电压补偿方法，其特征在于：
提供如权利要求5～9任一项所述的显示面板；
进入所述第一时钟信号(CK1)、所述第二时钟信号(CK2)以及所述扫描信号(STV)相组合的开机状态，在所述开机状态下，所述GOA电路工作状态对应阶段S1～阶段S3：进入所述阶段S1，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为升为高电位，所述第一薄膜晶体管(T1)打开，所述第一节点(Q)升为高电位，所述存储电容(Cst)开始充电，所述第二薄膜晶体管(T2)以及所述第四薄膜晶体管(T4)打开，所述第四薄膜晶体管(T4)的宽长比远比所述第三薄膜晶体管(T3)大，第二节点(QB)输出低电位，所述第n级GOA电路单元的输出信号G(n)输出低电位；进入所述阶段S2，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为低电位，所述第一薄膜晶体管(T1)关闭，所述第二时钟信号(CK2)由低电位升为高电位，所述第n级GOA电路单元的输出信号G(n)升为高电位；进入所述阶段S3，所述第一时钟信号(CK1)与所述第n-1级GOA电路单元的信号G(n-1)为低电位，所述第一薄膜晶体管(T1)维持关闭，所述第二时钟信号(CK2)由高电位降为低电位，所述第二薄膜晶体管(T2)打开，所述第n级GOA电路单元的输出信号G(n)拉低为低电位，第一节点(Q)被耦合至高电位；
在开机状态下，调整所述反馈补偿***的连接状态，所述第一薄膜晶体管(T1)的顶部栅极连接一第一时钟信号(CK1)，所述第一薄膜晶体管(T1)的源极连接所述扫描信号(STV)，所述第二薄膜晶体管(T2)的漏极接入第二时钟信号(CK2)，所述第六薄膜晶体管(T6)的栅极连接所述低电压源(VGL)；
调整所述反馈补偿***的电性，使所述反馈补偿***的第一薄膜晶体管(T1)的四端电压与所述GOA电路中第一薄膜晶体管(T1)的四端电压一致，具体通过如下阶段S1～阶段S3：进入阶段S1，所述第一时钟信号(CK1)与所述扫描信号(STV)为高电位，所述第一薄膜晶体管(T1)以及所述第二薄膜晶体管(T2)打开，所述第一节点(Q)升为高电位，所述存储电容(Cst)开始充电；进入阶段S2中，所述第一时钟信号(CK1)与所述扫描信号(STV)为低电位，所述第一薄膜晶体管(T1)关闭，所述第二时钟信号(CK2)由低电位升为高电位，存储电容(Cst)开始放电电，第一节点(Q)电位被耦合至更高电位；进入阶段S3，所述第一时钟信号(CK1)为低电位，所述第一薄膜晶体管(T1)关闭，第一节点(Q)的电位被耦合至高电位；
进入关机状态，调整所述反馈补偿***的连接状态，所述第一薄膜晶体管(T1)的顶部栅极连接一所述数据信号(Data)，所述第一薄膜晶体管(T1)的源极连接所述高电压源(VGH)，所述第二薄膜晶体管(T2)的漏极接入所述低电压源(VGL)，所述第六薄膜晶体管(T6)的栅极连接所述高电压源(VGH)；
所述控制模块探测所述反馈补偿***中的所述感应线电位，此时Sense电位为Vdata-Vth，Vdata为所述数据信号(Data)的电压，Vth为第一薄膜晶体管(T1)的阈值电压；
控制模块将检测得到的偏移值，在面板下次开机的时候，调节所述第一薄膜晶体管(T1)的底栅电压，用以将Vth补偿。
CN201911309888.6A 2019-12-18 2019-12-18 Goa电路、显示面板及薄膜晶体管的阈值电压补偿方法 Active CN111081190B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911309888.6A CN111081190B (zh) 2019-12-18 2019-12-18 Goa电路、显示面板及薄膜晶体管的阈值电压补偿方法
US16/646,152 US11594182B2 (en) 2019-12-18 2019-12-26 Gate driver on array (GOA) circuit, display panel and threshold voltage compensating method for a thin film transistor
PCT/CN2019/128662 WO2021120272A1 (zh) 2019-12-18 2019-12-26 Goa 电路、显示面板及薄膜晶体管的阈值电压补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911309888.6A CN111081190B (zh) 2019-12-18 2019-12-18 Goa电路、显示面板及薄膜晶体管的阈值电压补偿方法

Publications (2)

Publication Number Publication Date
CN111081190A true CN111081190A (zh) 2020-04-28
CN111081190B CN111081190B (zh) 2021-08-24

Family

ID=70315481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911309888.6A Active CN111081190B (zh) 2019-12-18 2019-12-18 Goa电路、显示面板及薄膜晶体管的阈值电压补偿方法

Country Status (3)

Country Link
US (1) US11594182B2 (zh)
CN (1) CN111081190B (zh)
WO (1) WO2021120272A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331722A (zh) * 2020-11-05 2021-02-05 北海惠科光电技术有限公司 薄膜晶体管及其阈值电压的调整方法、显示装置及介质
CN112397029A (zh) * 2020-11-17 2021-02-23 武汉华星光电半导体显示技术有限公司 像素驱动电路及ltpo显示面板
CN112908259A (zh) * 2021-03-24 2021-06-04 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN113380169A (zh) * 2021-06-02 2021-09-10 深圳市华星光电半导体显示技术有限公司 栅极驱动电路和显示面板
CN115101005A (zh) * 2022-07-05 2022-09-23 深圳市华星光电半导体显示技术有限公司 像素电路及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201123728A (en) * 2009-12-22 2011-07-01 Au Optronics Corp Shift register
CN103871362A (zh) * 2012-12-17 2014-06-18 乐金显示有限公司 有机发光显示器
CN105741781A (zh) * 2016-04-12 2016-07-06 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
KR20170026971A (ko) * 2015-08-31 2017-03-09 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 장치 및 방법
CN107316614A (zh) * 2017-08-22 2017-11-03 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路
US20180357946A1 (en) * 2017-06-09 2018-12-13 Samsung Electronics Co., Ltd. Display driving device including source driver and timing controller and operating method of display driving device
CN110136652A (zh) * 2019-05-24 2019-08-16 深圳市华星光电半导体显示技术有限公司 一种goa电路及阵列基板
CN110415648A (zh) * 2019-07-16 2019-11-05 深圳市华星光电半导体显示技术有限公司 Goa电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229325B1 (en) * 1999-02-26 2001-05-08 Micron Technology, Inc. Method and apparatus for burn-in and test of field emission displays
US7030847B2 (en) * 2000-11-07 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
CN103927965B (zh) * 2014-03-21 2017-02-22 京东方科技集团股份有限公司 驱动电路及驱动方法、goa单元、goa电路及显示装置
KR102244015B1 (ko) * 2015-01-29 2021-04-27 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 장치
KR102481068B1 (ko) * 2016-01-04 2022-12-27 삼성디스플레이 주식회사 표시장치
US10810962B2 (en) * 2016-07-20 2020-10-20 Mitsubishi Electric Corporation Shift register circuit and display panel
KR20180081196A (ko) * 2017-01-05 2018-07-16 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
CN109979398B (zh) 2019-05-07 2020-08-04 深圳市华星光电半导体显示技术有限公司 一种goa电路、显示面板及显示装置
CN110148382B (zh) 2019-05-08 2020-08-04 深圳市华星光电半导体显示技术有限公司 一种goa电路、显示面板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201123728A (en) * 2009-12-22 2011-07-01 Au Optronics Corp Shift register
CN103871362A (zh) * 2012-12-17 2014-06-18 乐金显示有限公司 有机发光显示器
KR20170026971A (ko) * 2015-08-31 2017-03-09 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 장치 및 방법
CN105741781A (zh) * 2016-04-12 2016-07-06 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
US20180357946A1 (en) * 2017-06-09 2018-12-13 Samsung Electronics Co., Ltd. Display driving device including source driver and timing controller and operating method of display driving device
CN107316614A (zh) * 2017-08-22 2017-11-03 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路
CN110136652A (zh) * 2019-05-24 2019-08-16 深圳市华星光电半导体显示技术有限公司 一种goa电路及阵列基板
CN110415648A (zh) * 2019-07-16 2019-11-05 深圳市华星光电半导体显示技术有限公司 Goa电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331722A (zh) * 2020-11-05 2021-02-05 北海惠科光电技术有限公司 薄膜晶体管及其阈值电压的调整方法、显示装置及介质
CN112331722B (zh) * 2020-11-05 2024-05-28 北海惠科光电技术有限公司 薄膜晶体管及其阈值电压的调整方法、显示装置及介质
CN112397029A (zh) * 2020-11-17 2021-02-23 武汉华星光电半导体显示技术有限公司 像素驱动电路及ltpo显示面板
CN112908259A (zh) * 2021-03-24 2021-06-04 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN113380169A (zh) * 2021-06-02 2021-09-10 深圳市华星光电半导体显示技术有限公司 栅极驱动电路和显示面板
CN115101005A (zh) * 2022-07-05 2022-09-23 深圳市华星光电半导体显示技术有限公司 像素电路及显示面板
CN115101005B (zh) * 2022-07-05 2023-07-25 深圳市华星光电半导体显示技术有限公司 像素电路及显示面板

Also Published As

Publication number Publication date
WO2021120272A1 (zh) 2021-06-24
CN111081190B (zh) 2021-08-24
US20220310019A1 (en) 2022-09-29
US11594182B2 (en) 2023-02-28

Similar Documents

Publication Publication Date Title
CN111081190B (zh) Goa电路、显示面板及薄膜晶体管的阈值电压补偿方法
US11631359B2 (en) Display panel
US10978114B2 (en) Shift register unit, gate driving circuit, display device and driving method to reduce noise
US10297195B2 (en) Pixel circuit and driving method thereof, array substrate, display panel and display device
US9875691B2 (en) Pixel circuit, driving method thereof and display device
US20200294461A1 (en) Shift register unit, gate drive circuit and display device
US8917224B2 (en) Pixel unit circuit and OLED display apparatus
CN107818759B (zh) 像素驱动电路及像素驱动方法、阵列基板以及显示装置
US20210150989A1 (en) Shift register unit and driving method, gate driving circuit, and display device
WO2018209937A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US20170169778A1 (en) Goa circuit of reducing power consumption
US20150028762A1 (en) Pixel circuit and method for driving the same, display panel and display apparatus
US20170083163A1 (en) Touch display circuit and driving method thereof, display apparatus
CN103971640A (zh) 一种像素驱动电路及其驱动方法和显示装置
KR101691492B1 (ko) 쉬프트 레지스터, 이의 구동방법, 및 이를 이용하는 디스플레이 장치
CN103021331A (zh) 一种像素驱动电路及其驱动方法、阵列基板和显示装置
US11308859B2 (en) Shift register circuit and method of driving the same, gate driver circuit, array substrate and display device
CN114078430A (zh) 像素电路及显示面板
EP3660825A1 (en) Pixel circuit and drive method therefor, display panel and display apparatus
US11900873B2 (en) Display panels, methods of driving the same, and display devices
WO2021184899A1 (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN112201213B (zh) 像素电路与显示装置
US11282442B2 (en) Pixel driving circuit and driving method thereof, and display panel
US9590620B2 (en) Gate driving circuit and display panel using the same
US11763724B2 (en) Shift register unit and method for driving shift register unit, gate drive circuit, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant