CN111064911B - 全局快门成像器装置 - Google Patents

全局快门成像器装置 Download PDF

Info

Publication number
CN111064911B
CN111064911B CN201910984345.8A CN201910984345A CN111064911B CN 111064911 B CN111064911 B CN 111064911B CN 201910984345 A CN201910984345 A CN 201910984345A CN 111064911 B CN111064911 B CN 111064911B
Authority
CN
China
Prior art keywords
coupled
storage node
capacitive storage
node
transfer transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910984345.8A
Other languages
English (en)
Other versions
CN111064911A (zh
Inventor
P·马林格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Publication of CN111064911A publication Critical patent/CN111064911A/zh
Application granted granted Critical
Publication of CN111064911B publication Critical patent/CN111064911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)

Abstract

本公开的实施例涉及全局快门成像器装置。成像器装置的像素包括被配置为对光信号进行积分的光敏区域。第一电容性存储节点被配置为接收表示由光敏区域生成的电荷的数目的信号。第二电容性存储节点被配置为接收参考信号。第一转移晶体管被耦合在第一电容性存储节点与光敏区域之间。第二转移晶体管被耦合在第二电容性存储节点与提供参考信号的端子之间。第一和第二两个转移晶体管具有公共传导电极和公共衬底，其中该公共衬底被耦合到第一电容性存储节点。

Description

全局快门成像器装置
优先权声明
本申请要求于2018年10月17日提交的法国专利申请第1859583号的优先权，其内容在此通过引用整体并入法律允许的最大程度。
技术领域
实现和实施例涉及集成电路，并且更具体地涉及包括像素的矩阵的全局快门成像器集成电路。
背景技术
成像器电路通常包括像素的矩阵，像素的矩阵中的每个像素包括光电二极管和转移电路，转移电路被配置为将电荷从像素转移到处理电路。
例如，处理电路可以包括模数转换器。
在全局快门成像器电路中，可以同时地转移像素的电荷。
转移包括(例如，以电压形式的)用于存储电荷的阶段。
在这种成像器中，像素的矩阵的每一列与处理电路相关联，处理电路将连续地连接到该列的每个像素，以便同时地转移所有像素的电荷。
在低光度条件下，光电二极管生成少量的电荷。表示电荷数目的弱信号由于噪声和每个像素中包含的晶体管的漏电流而失真。
因此需要恢复尽可能未失真的信号，以便将其发送到处理电路。
发明内容
根据一个方面，提出了一种包括像素的矩阵的成像器装置，其中每个像素包括：
-光敏区域，被配置为对光信号进行积分；
-端子，被配置为递送参考信号(例如，参考电压)；
-第一电容性存储节点，被配置为接收表示由光敏区域生成的电荷的数目的信号；
-第二电容性存储节点，被配置为接收参考信号；
-第一转移晶体管，耦合在第一电容性存储节点与光敏区域之间，以及第二转移晶体管，耦合在第二电容性存储节点与端子之间，该两个转移晶体管具有公共传导电极和公共衬底，公共衬底被耦合到第一电容性存储节点。
“耦合”被理解为意指经由其它部件的直接或间接电连接。
参考电压有利地是用于初始化像素的节点的电压，使得电荷随后能够被转移到光敏区域之外。
由于第一电容性存储节点被耦合到两个晶体管的公共衬底，这提供了将衬底和第一存储节点放置在相同电压处。
在低光度的条件下，借助于这种耦合，两个晶体管的结点呈现出通常被称为“暗电流”的低泄漏电流。
根据一个实施例，两个转移晶体管被并联耦合。
根据另一个可能的实施例，两个转移晶体管被串联耦合。
根据一个实施例，公共衬底被反向偏置。
反向偏置衬底提供了进一步减小两个晶体管的结点处的漏电流。有利地，例如，施加到衬底的反向电压可以在10mV与300mV之间。
附图说明
通过阅读实施例的详细描述(并非完全限制)并且从附图中，本发明的其它优点和特征将变得更加清楚，其中：
图1示出了包括像素的矩阵MAT的成像器装置的示例实施例；
图2示出了矩阵的像素的示例实施例；
图3是示意性地示出了如何在半导体衬底上和半导体衬底中产生图2的像素的一部分的横截面图；以及
图4示出了成像器装置的示例实施例，其中用于每个像素的两个转移晶体管被串联耦合。
具体实施方式
图1示出了成像器装置DIS的示例实施例，成像器装置DIS包括包含若干列Cn的像素PX的矩阵MAT，例如大于一千的列的数目。矩阵MAT还包括若干行Lg。
每个列Cn被耦合到处理电路和偏置电路，处理电路被配置为当像素被读取时在从像素提取的信号上执行操作(例如，模数转换操作)，偏置电路(例如，电流源)被配置为在矩阵的每一列上递送基本上相同并且有利地稳定的偏置电流。
“基本上相同”被理解为意指例如具有小于10％的误差范围的相等性。
“稳定”电流被理解为强度变化保持低于1％的电流。
图2示出了矩阵MAT的像素PX的示例实施例。
为简化起见，这里仅表示两个列VXA和VXB。
这里的偏置电路包括电流源GEN1和GEN2。
例如，电流源GEN1被配置为在列VXA上递送偏置电流，并且电流源GEN2被配置为在列VXB上递送偏置电流。
矩阵的每个像素PX具有传统结构并且本身是已知的。像素可以有利地是具有两个电容性存储节点(在这种情况下是节点VST1和VST2)的像素。
所示的像素具有包括10个晶体管M1至M10的“10T”结构和光敏区域PH(例如，被配置为对光信号SL进行积分的光电二极管)。
第一晶体管M1具有耦合到端子VRTPIX的第一传导电极，以及经由连接VSF而被耦合到第三晶体管M3的第一传导电极的第二传导电极。
端子VRTPIX被配置为将参考电压递送到第一晶体管M1的第一传导电极。该电压有利地大约为2.5V。
晶体管M1用作基本放大器。
第二晶体管M2还具有耦合到端子VRTPIX的第一传导电极，以及耦合到第一晶体管M1的栅极的第二传导电极。
第二晶体管M2的栅极由控制信号RST控制。
第二晶体管M2的第二传导电极还被耦合到节点VSN，节点VSN被配置为执行电荷-电压转换。
在这种情况下，参考电压提供了将节点VSN的电位设置为高值。这将在此后提供转移电荷到光敏区域PH之外。
为了执行电荷-电压转换，节点VSN被耦合到电容器CPH，电容器CPH被配置为存储电荷。
第三晶体管M3具有耦合到第一晶体管M1的第二传导电极的第一传导电极。
第三晶体管M3的第二传导电极被耦合到电流源ISRC。
晶体管M3在其栅极上接收由节点VCAS递送的偏置电压。它有利地是大约1V。
晶体管M4的栅极由控制信号TG控制，并且其第一传导电极被耦合到光敏区域PH。
晶体管M4的第二传导电极被耦合到节点VSN。
对应于第一转移晶体管的第五晶体管M5的栅极由控制信号S2控制，第五晶体管M5的第一传导电极耦合到第三晶体管M3的第一电极，并且其第二传导电极耦合到第一电容性存储节点VST1。
第一电容性存储节点VST1还经由连接CX1而被耦合到第五晶体管M5的衬底。
第一电容性存储节点VST1被配置为接收表示由光敏区域PH生成的电荷的数目的信号。它被耦合到第一电容器C1，第一电容器C1被耦合到有利地递送大约-1V电压的电压源VCDTI。
第六晶体管M6的栅极耦合到第一电容性存储节点VST1，其第一传导电极耦合到节点VRTRD，并且其第二传导电极耦合到第七晶体管M7的第一传导电极。
第七晶体管M7的第二传导电极耦合到列VXB。
第八晶体管M8对应于第二转移晶体管。
第八晶体管M8的栅极由控制信号S1控制，其第一传导电极耦合到第一晶体管M1的第二电极，并且其第二传导电极耦合到第二电容性存储节点VST2。
第一电容性存储节点VST1还经由连接CX2而被耦合到第八晶体管M8的衬底。
应当注意，两个转移晶体管被并联耦合。具体地，两个转移晶体管的两个第一传导电极经由连接VSF而被连接，并且其它两个传导电极共享相同的电压源VCDTI。
第二电容性存储节点VST2被配置为接收参考信号，在这种特定情况下，该参考信号存在于端子VRTPIX上。它被耦合到第二电容器C2，第二电容器C2耦合到电压源VCDTI。
第九晶体管M9的栅极耦合到第二电容性存储节点VST2，其第一传导电极耦合到节点VRTRD，并且其第二传导电极耦合到第十晶体管M10的第一传导电极。
第十晶体管M10的栅极由控制信号RD控制，并且其第二电极被耦合到列VXA。
应当注意，晶体管M1至M4、M6、M7、M9和M10具有耦合到地的公共衬底。
晶体管M5和M8还具有公共衬底，该公共衬底是反向偏置的并且与其它晶体管共享的衬底隔离。
10T结构的操作简述如下：
在积分时段开始之前，控制信号TG处于高状态。这提供了避免寄生电荷保留在光敏区域PH处的可能性。
一旦积分时段已经开始，控制信号TG然后变为低状态。
“积分时段”被理解为意指用于获得表示光敏区域PH的照明水平的值的时段。
光敏区域PH对光信号SL进行积分，但是不将生成的电荷传输到节点VSN，由控制信号TG控制的第四晶体管M4不导通。
由于控制信号RST处于高状态，因此第二晶体管M2导通。节点VSN具有与由端子VRTPIX递送的电压相等的电压。这是具有高噪声分量的参考信号。
当控制信号RST变为低状态并且控制信号S1变为高状态时，第一晶体管M1在耦合到导通的第八晶体管M8的第一传导电极的节点VSF处，将其栅极电压复制到其第二传导电极上。
控制信号S2处于低状态，从而阻断晶体管M5。
因此，参考信号被转移到第二电容性存储节点VST2。控制信号S1变为低状态，并且阻断第八晶体管M8。
在积分时段结束时，控制信号TG变为高状态并且使第四晶体管M4导通。因此，在区域PH中的光生电荷被转移到电容器CPH，并且节点VSN接收表示由光敏区域PH生成的电荷的数目的信号。
控制信号TG变为低状态，并且控制信号S2变为高状态。第一晶体管M1被配置为，在耦合到导通的第五晶体管M5的第一传导电极的节点VSF处，将其栅极的电压基本地复制到其第二传导电极上。
表示由光敏区域PH生成的电荷的数目的信号因此被转移到第一电容性存储节点VST1。
然后，参考信号以及表示由光敏区域PH生成的电荷的数目的信号被读取。为此，第九和第十晶体管M9、M10提供了将存在于第二存储节点VST2中的参考信号复制到列VXA，并且第六和第七晶体管M6、M7提供了将表示由光敏区域PH生成的电荷的信号复制到列VXB上。
存在于第一存储节点VST1中和第二存储节点VST2中的噪声将被处理电路消除。
现在更具体地参考图3，图3是示意性地示出了如何在半导体衬底SUB上或在半导体衬底SUB中(例如，集成电路IC的大块衬底或集成电路IC的绝缘体上硅(silicon-on-insulator)类型的大块衬底)产生图2的像素的一部分的横截面图。
在这种情况下为P型的衬底SUB仅形成用于两个转移晶体管M5和M8的公共衬底。
第一触点CT1被连接到第一转移晶体管M5的漏极D5，并且第二触点CT2提供了将第一转移晶体管M5的栅极连接到传送控制信号S2的线。
两个晶体管M5和M8具有公共传导电极，在这种情况下是源极SC。
触点VSF被连接到源极SC。
还示出了第四触点CT4和第五触点CT5，第四触点CT4将第二转移晶体管M8的栅极连接到传送控制信号S1的线，第五触点CT5被连接到第二转移晶体管M8的漏极D8、并且提供了将第二转移晶体管M8的漏极D8连接到第二电容性存储节点VST2。
衬底SUB包括经由第六触点CT6、金属迹线部分VST1和触点CT1而被连接到晶体管M5的漏极D5的过掺杂的P+区域RGB。
这样，第一转移晶体管M5的漏极D5被连接到两个晶体管M5和M8公共的衬底SUB。
此外，金属迹线部分VST1形成良好地连接到晶体管M5的衬底的第一电容性存储节点。
通过将第一电容性存储节点VST1连接到两个转移晶体管的衬底SUB，减小了两个晶体管的PN结的泄漏电流。
衬底SUB被包括电容性沟槽的传统结构的第一绝缘区域CDTI(用于“电容器深沟槽隔离”)围绕。
衬底SUB还包括以传统方式的隔离区域STI，例如，浅隔离沟槽。
尽管在图2所示的实施例中两个转移晶体管并联连接，但是图4示出了成像器装置DIS的示例实施例，其中用于每个像素PX的两个转移晶体管被串联耦合。
该装置包括像素的矩阵。每个像素包括若干列。
为了简化，仅表现一个列VX。
这里表现的架构是另一类型的架构，通常是8T架构。
列VX被耦合到处理电路，以当像素被读取时在从像素提取的信号上执行操作(例如，模数转换操作)，并且列VX被耦合到偏置电路，在这种情况下是电流源GEN11。
像素PX在此包括结构，该结构包括第一晶体管M11、第二晶体管M22、第三晶体管M33、第四晶体管M44、第五晶体管M55、第六晶体管M66和第七晶体管M77。
第五晶体管M55是第一转移晶体管，并且第六晶体管M66是第二转移晶体管。
第一晶体管M11用作基本放大器。
像素PX包括被配置为对光信号SL1进行积分的光敏区域PH1。
第一晶体管M11具有耦合到被配置为递送参考信号的端子VRTPIX1的第一传导电极以及耦合到电流发生器GEN11的第二传导电极。
第二晶体管M22具有耦合到端子VRTPIX1的第一传导电极以及耦合到第一晶体管M11的栅极的第二传导电极。
第二晶体管M22的栅极由控制信号RST1控制。
第三晶体管M33具有耦合到光敏区域PH1的第一传导电极、以及耦合到第二晶体管M22的第二传导电极并且耦合到第一晶体管M11的栅极的第二传导电极。
第三晶体管M33的栅极由控制信号TG1控制。
第一转移晶体管M55具有耦合到第一晶体管M11的第二传导电极的第一传导电极以及与第二转移晶体管M66共用的第二传导电极。第二传导电极是公共漏极D。
因此，第一转移晶体管M55和第二转移晶体管M66经由它们的公共漏极D而被串联耦合。
第一电容器C11的电极耦合到第一和第二转移晶体管M55、M66的公共传导电极，即漏极D。
第一和第二转移晶体管M55、M66的每个转移晶体管的衬底耦合到第一电容性存储节点VST11。
第一转移晶体管M55的控制电极耦合到控制信号S11，并且第二转移晶体管M66的控制电极耦合到控制信号S22。
电容性存储节点VST11被耦合到第一电容器C11的电极中的一个电极，并且被耦合到两个转移晶体管M55和M66共用的漏极D。
第二晶体管M66具有耦合到第二电容性存储节点VST22的第二传导电极。第二电容性存储节点VST22被耦合到第二电容器C22的电极。
第二电极还被耦合到第七晶体管M77的栅极。
第七晶体管M77的第一传导电极耦合到递送电压的端子VDD，并且其第二传导电极耦合到第四晶体管M44的第一电极。
第四晶体管M44具有耦合到列VX的第二传导电极，并且其栅极由控制信号RD1控制。
该结构的操作简述如下：
首先，在积分时段的开始处，控制信号TG1处于低状态。
光敏区域PH1对光信号SL1进行积分，但不传输生成的电荷，第三晶体管M33处于非导通状态。
由于控制信号RST1处于高状态，因此第二晶体管M22导通。这使由端子VRTPIX1递送的参考信号通过。
第一晶体管M11也导通，并且将信号VRTPIX1基本地复制到其第二传导电极上。
控制信号S11和S22同时地处于高状态，从而提供将表示参考信号的电荷存储在第二电容器C22中。
因此，第二电容性存储节点VST22接收由端子VRTPIX1递送的参考信号。
控制信号RST1变为低状态并且控制信号S22也变为低状态。第二晶体管M22和晶体管M66被阻断。
在积分时段结束处，控制信号TG1变为高状态并且使第三晶体管M33导通。
因此，由光敏区域PH1生成的电荷被转移到第一电容器C11。
控制信号TG1变为低状态。第三晶体管M33被阻断。
为了读取第二电容性存储节点VST22的参考信号，控制信号RD1变为高状态。第四晶体管M44变为导通并且允许参考信号被转移到列VX。
为了读取表示由光敏区域PH1生成的电荷的信号，控制信号S22变为高状态并且第二转移晶体管M66变为导通。
表示由光敏区域PH1生成的电荷的信号的读取由列VX执行。
此外，尽管已经描述了具有10T和8T结构的像素，但是本发明不限于这两个实施例，而是适用于包括两个电容性存储节点的任何结构。

Claims (19)

1.一种包括像素的矩阵的成像器装置，其中每个像素包括：
光敏区域，被配置为对光信号进行积分；
端子，被配置为递送参考信号；
第一电容性存储节点，被配置为接收表示由所述光敏区域生成的电荷的数目的信号；
第二电容性存储节点，被配置为接收所述参考信号；
第一转移晶体管，被耦合以选择性地将积分的所述光信号从所述光敏区域传递到所述第一电容性存储节点；以及
第二转移晶体管，被耦合以选择性地将所述参考信号从所述端子传递到所述第二电容性存储节点；
其中所述第一转移晶体管和所述第二转移晶体管具有公共传导电极和公共衬底，并且其中所述第一电容性存储节点处的电位被施加到所述公共衬底。
2.根据权利要求1所述的成像器装置，其中所述第一转移晶体管和所述第二转移晶体管被并联耦合。
3.根据权利要求2所述的成像器装置，其中所述公共衬底通过形成所述第一电容性存储节点的电容器被反向偏置，所述电容器具有第一极板和第二极板，所述第一极板被耦合到所述第一电容性存储节点，所述第二极板被耦合以接收反向偏置信号。
4.根据权利要求2所述的成像器装置，其中所述第二电容性存储节点通过电容器被反向偏置，所述电容器具有第一极板和第二极板，所述第一极板被耦合到所述第二电容性存储节点，所述第二极板被耦合以接收反向偏置信号。
5.根据权利要求1所述的成像器装置，其中所述第一转移晶体管和所述第二转移晶体管被串联耦合。
6.根据权利要求5所述的成像器装置，其中所述公共衬底通过形成所述第一电容性存储节点的电容器被接地，所述电容器具有第一极板和第二极板，所述第一极板被耦合到所述第一电容性存储节点，所述第二极板被耦合到地。
7.根据权利要求5所述的成像器装置，其中所述第二电容性存储节点通过电容器被接地，所述电容器具有第一极板和第二极板，所述第一极板被耦合到所述第二电容性存储节点，所述第二极板被耦合到地。
8.根据权利要求1所述的成像器装置，进一步包括：
第三转移晶体管，被耦合以选择性地将积分的所述光信号从所述光敏区域传递到感测节点；以及
放大器晶体管，具有控制端子、第一传导端子和第二传导端子，所述控制端子被耦合到所述感测节点，所述第一传导端子被耦合以接收所述参考信号，所述第二传导端子被耦合到所述第一转移晶体管和所述第二转移晶体管的所述公共传导电极。
9.根据权利要求8所述的成像器装置，其中所述第三转移晶体管和所述放大器晶体管具有公共衬底，所述公共衬底被耦合到地。
10.一种包括像素的矩阵的成像器装置，其中每个像素包括：
光敏电路，被配置为对光信号进行积分，并且在公共节点处产生光感测电压；
参考电路，被配置为将参考电压递送至所述公共节点；
第一转移晶体管，具有在所述公共节点处的源极端子、以及在第一电容性存储节点处的漏极端子，其中所述第一转移晶体管被选择性地致动，以将在所述公共节点处的所述光感测电压转移到在所述第一电容性存储节点处的第一电容器；
第二转移晶体管，具有在所述公共节点处的源极端子、以及在第二电容性存储节点处的漏极端子，其中所述第二转移晶体管被选择性地致动，以将在所述公共节点处的所述参考电压转移到在所述第二电容性存储节点处的第二电容器；
其中所述第一转移晶体管和所述第二转移晶体管具有公共衬底，并且其中所述第一电容性存储节点处的电位被施加到所述公共衬底。
11.根据权利要求10所述的成像器装置，其中所述公共衬底通过形成所述第一电容性存储节点的电容器被反向偏置，所述电容器具有第一极板和第二极板，所述第一极板被耦合到所述第一电容性存储节点，所述第二极板被耦合以接收反向偏置信号。
12.根据权利要求11所述的成像器装置，其中所述第二电容性存储节点通过电容器被反向偏置，所述电容器具有第一极板和第二极板，所述第一极板被耦合到所述第二电容性存储节点，所述第二极板被耦合以接收反向偏置信号。
13.根据权利要求10所述的成像器装置，进一步包括：
第三转移晶体管，被耦合以选择性地将积分的所述光信号从所述光敏电路的光敏区域传递到感测节点；以及
放大器晶体管，具有控制端子、第一传导端子和第二传导端子，所述控制端子被耦合到所述感测节点，所述第一传导端子被耦合以接收所述参考电压，所述第二传导端子被耦合到所述公共节点。
14.根据权利要求13所述的成像器装置，其中所述第三转移晶体管和所述放大器晶体管具有公共衬底，所述公共衬底被耦合到地。
15.一种包括像素的矩阵的成像器装置，其中每个像素包括：
光敏电路，被配置为对光信号进行积分，并且在第一节点处产生光感测电压；
参考电路，被配置为将参考电压递送到所述第一节点；
第一转移晶体管，具有在所述第一节点处的源极端子、以及在第一电容性存储节点处的漏极端子，其中所述第一转移晶体管被选择性地致动，以将在所述第一节点处的所述光感测电压转移到在所述第一电容性存储节点处的第一电容器；
第二转移晶体管，具有在所述第一电容性存储节点处的漏极端子、以及在第二电容性存储节点处的源极端子，其中所述第二转移晶体管被选择性地致动，以将在所述第一节点处的所述参考电压转移到在所述第二电容性存储节点处的第二电容器；
其中所述第一转移晶体管和所述第二转移晶体管具有公共衬底，并且其中所述第一电容性存储节点处的电位被施加到所述公共衬底。
16.根据权利要求15所述的成像器装置，其中所述公共衬底通过形成所述第一电容性存储节点的电容器被反向偏置，所述电容器具有第一极板和第二极板，所述第一极板被耦合到所述第一电容性存储节点，所述第二极板被耦合以接收反向偏置信号。
17.根据权利要求16所述的成像器装置，其中所述第二电容性存储节点通过电容器被反向偏置，所述电容器具有第一极板和第二极板，所述第一极板被耦合到所述第二电容性存储节点，所述第二极板被耦合以接收反向偏置信号。
18.根据权利要求15所述的成像器装置，进一步包括：
第三转移晶体管，被耦合以选择性地将积分的所述光信号从所述光敏电路的光敏区域传递到感测节点；以及
放大器晶体管，具有控制端子、第一传导端子和第二传导端子，所述控制端子被耦合到所述感测节点，所述第一传导端子被耦合以接收所述参考电压，所述第二传导端子被耦合到所述第一节点。
19.根据权利要求18所述的成像器装置，其中所述第三转移晶体管和所述放大器晶体管具有公共衬底，所述公共衬底被耦合到地。
CN201910984345.8A 2018-10-17 2019-10-16 全局快门成像器装置 Active CN111064911B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1859583 2018-10-17
FR1859583A FR3087607B1 (fr) 2018-10-17 2018-10-17 Dispositif imageur a obturation globale

Publications (2)

Publication Number Publication Date
CN111064911A CN111064911A (zh) 2020-04-24
CN111064911B true CN111064911B (zh) 2023-01-13

Family

ID=65861363

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910984345.8A Active CN111064911B (zh) 2018-10-17 2019-10-16 全局快门成像器装置
CN201921734944.6U Active CN211184097U (zh) 2018-10-17 2019-10-16 包括像素的矩阵的成像器装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201921734944.6U Active CN211184097U (zh) 2018-10-17 2019-10-16 包括像素的矩阵的成像器装置

Country Status (3)

Country Link
US (1) US10924700B2 (zh)
CN (2) CN111064911B (zh)
FR (1) FR3087607B1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387264A (zh) * 2001-05-18 2002-12-25 佳能株式会社 摄像装置
CN1849816A (zh) * 2003-07-15 2006-10-18 微米技术有限公司 设有浮置扩散栅电容的四晶体管cmos图像传感器
CN106791504A (zh) * 2011-09-21 2017-05-31 普廷数码影像控股公司 堆叠芯片成像***
JP2017130567A (ja) * 2016-01-21 2017-07-27 ソニー株式会社 固体撮像素子および撮像装置
CN108231807A (zh) * 2016-12-12 2018-06-29 意法半导体(R&D)有限公司 利用共享深沟槽隔离存储电容器的全局快门像素

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4724313B2 (ja) * 2001-05-18 2011-07-13 キヤノン株式会社 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム
US7078670B2 (en) * 2003-09-15 2006-07-18 Imagerlabs, Inc. Low noise charge gain circuit and CCD using same
JP5110535B2 (ja) * 2006-03-31 2012-12-26 国立大学法人静岡大学 半導体測距素子及び固体撮像装置
JP4325703B2 (ja) * 2007-05-24 2009-09-02 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理装置および信号処理方法、ならびに撮像装置
CN103259985B (zh) * 2013-05-17 2016-08-17 昆山锐芯微电子有限公司 Cmos图像传感器、像素单元及其控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387264A (zh) * 2001-05-18 2002-12-25 佳能株式会社 摄像装置
CN1849816A (zh) * 2003-07-15 2006-10-18 微米技术有限公司 设有浮置扩散栅电容的四晶体管cmos图像传感器
CN106791504A (zh) * 2011-09-21 2017-05-31 普廷数码影像控股公司 堆叠芯片成像***
JP2017130567A (ja) * 2016-01-21 2017-07-27 ソニー株式会社 固体撮像素子および撮像装置
CN108231807A (zh) * 2016-12-12 2018-06-29 意法半导体(R&D)有限公司 利用共享深沟槽隔离存储电容器的全局快门像素

Also Published As

Publication number Publication date
CN211184097U (zh) 2020-08-04
US10924700B2 (en) 2021-02-16
FR3087607B1 (fr) 2020-11-06
FR3087607A1 (fr) 2020-04-24
CN111064911A (zh) 2020-04-24
US20200128204A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
US7948535B2 (en) High dynamic range imaging cell with electronic shutter extensions
US7547871B2 (en) Photoelectric conversion device
CN205159324U (zh) 图像传感器像素电路及处理器***
US6690000B1 (en) Image sensor
US9768742B2 (en) Structure of an active CMOS pixel
US7652312B2 (en) CMOS image sensor
US7719590B2 (en) High dynamic range imaging cell with electronic shutter extensions
WO2019036237A1 (en) DETECTION CIRCUIT FOR PHOTO-SENSOR WITH STACKED SUBSTRATES
JPH11261046A (ja) 固体撮像装置
US20040130641A1 (en) Solid-state image pickup device and driving method therefor
CN109327666B (zh) 像素感应电路及其驱动方法、图像传感器、电子设备
TW200903787A (en) Image sensor with gain control
US8466402B2 (en) Imaging pixels with shielded floating diffusions
US8853755B2 (en) Image sensor pixel circuit
US6518607B2 (en) Low feed through-high dynamic range charge detection using transistor punch through reset
JP3401808B2 (ja) 電荷転送装置
CN111064911B (zh) 全局快门成像器装置
EP4167587A1 (en) Low noise pixel for image sensor
US6031571A (en) Solid-state imaging device
JP5644433B2 (ja) 固体撮像素子、および、固体撮像素子の製造方法
CN104010142A (zh) 有源像素及图像传感器及其控制时序
US4716317A (en) Control method for an integrated circuit using a three-level clock pulse signal
CN109449175A (zh) 像素单元电路、像素单元结构及其形成方法
US11736826B2 (en) Pixel and method for controlling the same
US20230208658A1 (en) Detection device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant