CN111061130B - 最小化半导体图案中光学邻近校正误差的方法及设备 - Google Patents

最小化半导体图案中光学邻近校正误差的方法及设备 Download PDF

Info

Publication number
CN111061130B
CN111061130B CN201910777531.4A CN201910777531A CN111061130B CN 111061130 B CN111061130 B CN 111061130B CN 201910777531 A CN201910777531 A CN 201910777531A CN 111061130 B CN111061130 B CN 111061130B
Authority
CN
China
Prior art keywords
error
layout shape
mask
shape
simulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910777531.4A
Other languages
English (en)
Other versions
CN111061130A (zh
Inventor
申武俊
朴庆宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111061130A publication Critical patent/CN111061130A/zh
Application granted granted Critical
Publication of CN111061130B publication Critical patent/CN111061130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种用于最小化半导体图案中的光学邻近校正误差的方法。该方法包括以量化单元修改掩模，以减小模拟布局形状和目标布局形状之间的边缘放置误差；通过以预定单元进一步修改掩模的至少一侧，调整模拟布局形状的临界尺寸(CD)和目标布局形状的CD之间的CD误差以生成调整后的CD误差；以及通过用任意校正值修改掩模的每一侧来重新形成模拟布局形状。

Description

最小化半导体图案中光学邻近校正误差的方法及设备
相关申请的交叉引用
2018年10月17日向韩国知识产权局提交的题为“Method of Minimizing Errorsof Optical Proximity Correction in Semiconductor Pattern and Device forPerforming the same(最小化半导体图案中光学邻近校正误差的方法及用于执行该方法的设备)”的第10-2018-0123979号韩国专利申请的全文通过引用并入本文。
技术领域
实施例涉及最小化半导体器件的半导体图案中的光学邻近校正误差的设备和方法。
背景技术
随着半导体器件变得高度集成，半导体器件的半导体图案的宽度和间隔变得更精细。此外，随着半导体器件变得小型化，光刻设备在其精度上受到限制。光刻设备的限制导致光学邻近效应在半导体器件的半导体图案中产生误差。因此，用于校正半导体图案的误差的光学邻近校正(Optical Proximity Correction，OPC)技术变得更重要。
光学邻近校正(OPC)技术具有与模拟误差相关的模型误差和与光学邻近解算器相关的光学邻近校正误差。光学邻近校正误差是由OPC工具的不准确性导致的。由于精细半导体工艺中的误差阈值已经降低，所以模型误差和光学邻近校正误差都应该被解决，以改善半导体器件的半导体图案中的准确性。
发明内容
实施例针对一种用于最小化半导体图案中的光学邻近校正误差的方法，该方法包括：以量化单元修改掩模，以减小模拟布局形状和目标布局形状之间的边缘放置误差，该边缘放置误差包括与模拟布局形状的临界尺寸(Critical Dimension，CD)和目标布局形状的CD之间的差异相对应的CD误差；通过根据比较结果以预定单元进一步修改掩模的至少一侧，调整模拟布局形状的CD和目标布局形状的CD之间的CD误差以生成调整后的CD误差，该比较结果是通过将模拟布局形状的CD和目标布局形状的CD之间的CD误差的绝对值与预定误差阈值进行比较而获得的；以及通过用任意校正值修改掩模的每一侧来重新形成模拟布局形状。
实施例针对一种用于最小化半导体图案中的光学邻近校正误差的设备，该设备包括：EPE校正器，用于以量化单元修改掩模，以减小模拟布局形状和目标布局形状之间的边缘放置误差，该边缘放置误差包括与模拟布局形状的CD和目标布局形状的CD之间的差异相对应的CD误差；CD校正器，用于将模拟布局形状的CD和目标布局形状的CD之间的CD误差的绝对值与预定误差阈值进行比较，以生成比较结果，并且根据比较结果以预定单元进一步修改掩模的至少一侧，以获得调整后的CD误差，其中该绝对值是通过在EPE校正器中修改掩模而导出的；以及形状扰动器，用于用任意校正值修改掩模的每一侧，以重新形成模拟布局形状。
附图说明
通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，其中：
图1示出了各种类型的OPC误差当中的校正误差；
图2示出了各种类型的OPC误差当中的补丁位置误差；
图3示出了用于最小化半导体图案中的光学邻近校正误差的方法；
图4示出了在图3的操作S110中执行的基于EPE的OPC校正；
图5示出了在图3的操作S120中执行的基于CD的校正；
图6示出了在图3的操作S130中执行的形状重新形成；
图7示出了图3的操作S110至S130被重复执行多次；
图8示出了最小化半导体图案中的光学邻近校正误差的方法；
图9示出了半导体图案上的多个模板的实施例；
图10示出了当图3的操作S110至S130或图8的操作S210至S240的过程被重复执行多次时获得的误差值中的改变；
图11示出了当用各种校正方法重复执行模拟时获得的误差值；
图12示出了用于最小化半导体图案的光学邻近校正误差的设备的实施例；并且
图13示出了用于最小化半导体图案的光学邻近校正误差的设备的另一实施例。
具体实施方式
现在将在下文中参考附图更全面地描述示例实施例；然而，它们可以以不同的形式体现，并且不应该被解释为限于本文阐述的实施例。更确切地，提供这些实施例，以便本公开将是透彻和完整的，并且将向本领域技术人员全面传达示例性实施方式。
示例性实施例涉及用于最小化器件当中的边缘放置误差和补丁位置误差的设备和方法。图1示出了光学邻近校正(OPC)误差当中的边缘放置误差。图2示出了OPC误差当中的补丁位置误差。OPC误差可以包括边缘放置误差、网格误差、补丁位置误差等。边缘放置误差可以是目标布局形状和模拟布局形状之间的差异。例如，目标布局形状可以是设计的布局图案，并且模拟布局形状可以是由在模拟过程中穿过掩模的光形成的布局图案。因为目标布局形状是以网格单元而设置或设计的，所以可能出现网格误差。因为模拟布局形状的临界尺寸(CD)根据模拟布局形状的位置等而改变，所以可能出现补丁位置误差。
参考图1，附图标记5表示掩模的轮廓，其可以通过光学邻近校正(OPC)而校正或处理。附图标记3表示OPC的目标布局形状的轮廓。附图标记1表示模拟布局形状的轮廓。附图标记10和12表示边缘放置误差(Edge Placement Error，EPE)。在模拟过程中，可能有必要通过将模拟布局形状1逼近于目标布局形状3来最小化边缘放置误差(EPE)。换句话说，EPE可以通过减小模拟布局形状1和目标布局形状3之间的差异而被最小化。
理想地，被重复布置以形成布局图案的模拟布局形状的临界尺寸(CD)可以彼此相同。然而，因为模拟布局形状的CD根据布局图案的位置而改变，所以可能出现补丁位置误差。例如，图2中模拟布局形状的直径d1、d2、d3和d4可以具有数值(例如，77.848nm、77.89nm、77.906nm和77.89nm)，其中该数值由于其补丁位置误差而彼此略有不同。因此，考虑到例如补丁位置误差，可能有必要最小化布局图案中的OPC误差。
图3示出了根据示例性实施例的用于最小化半导体图案中的光学邻近校正(OPC)误差的方法。图4示出了基于EPE的OPC校正，其在图3的操作S110中基于边缘放置误差(EPE)而被执行。图5示出了基于CD的校正，其在图3的操作S120中基于临界尺寸(CD)而被执行。图6示出了形状重新形成，其在图3的操作S130中通过扰动而被执行。图7示出了图3的操作S110至S130被重复执行一次或多次。
参考图3，根据示例性实施例的用于最小化半导体图案中的光学邻近校正(OPC)误差的方法可以包括：以量化单元修改掩模，以通过将模拟布局形状的临界尺寸(CD)逼近于目标布局形状的CD(即，通过减小与模拟布局形状的CD和目标布局形状的CD之间的差异相对应的CD误差)来减小模拟布局形状和目标布局形状之间的边缘放置误差(EPE)(S110)；调整模拟布局形状的CD和目标布局形状的CD之间的CD误差，获得CD误差的调整值，以通过根据比较结果以预定单元进一步修改掩模的至少一侧来生成调整后的CD误差，该比较结果是通过将CD误差的绝对值与预定误差阈值进行比较而获得的(S120)；以及通过用任意校正值修改掩模的每一侧来重新形成模拟布局形状(S130)。
在操作S110中执行的第一掩模修改可以用于基于EPE的OPC校正，以减小目标布局形状的CD和模拟布局形状的CD之间的边缘放置误差(EPE)。例如，参考图4，边缘放置误差(EPE)20和22可以是目标布局形状3和目标布局形状3的相对侧处的模拟布局形状11之间的差异。第一边缘放置误差(例如，图1中的10以及图4中的20和22)可以是负值，因为模拟布局形状11的轮廓在目标布局形状3的轮廓内部。第二边缘放置误差(例如，图1中的12)可以是正值，因为模拟布局形状1的轮廓在目标布局形状3的轮廓外部。同时，掩模15可以以网格单元被修改为掩模15’，以减小第一边缘放置误差和第二边缘放置误差(例如，图1中的10和12以及图4中的20和22)。例如，参考图4，当掩模15被修改为掩模15’时，掩模15的左侧可以向左移动4个网格单元，并且掩模15的右侧可以向右移动2个网格单元。因此，第一掩模修改可以限于网格单元。换句话说，第一掩模修改可以以与网格单元相对应的量化单元而被执行。网格单元可以是例如1nm、0.1nm等。
将基于0.1nm的网格单元描述示例性实施例。例如，当边缘放置误差为0.15nm时，掩模的形状可以被改变一网格单元，以减小模拟布局形状和目标布局形状之间的边缘放置误差。例如，当掩模的形状被改变或修改0.1nm的网格单元时，由穿过修改后的掩模的光形成的模拟布局形状可以被改变或修改例如0.1nm至0.3nm或更大的范围。由于模拟布局形状的修改范围可以取决于周围环境，所以难以准确预测模拟布局形状的修改范围。因此，可能有必要执行模拟若干次，用于准确预测模拟布局形状的修改范围。
如上所述，用于减小边缘放置误差的第一掩模修改可能增加边缘放置误差，因为模拟布局形状的修改范围超过了边缘放置误差(即，0.15nm)。为了防止通过第一掩模修改增加边缘放置误差，可以基于通过将边缘放置误差(即，0.15nm)乘以恒定阻尼值而获得的绝对值来确定第一掩模修改是否被执行。恒定阻尼值可以低于1。
例如，当边缘放置误差为0.15nm并且阻尼值为-0.3时，通过将边缘放置误差乘以阻尼值而获得的绝对值可以是0.045nm，其低于0.1nm的网格单元。因此，可以不执行用于基于EPE的校正的第一掩模修改，因为第一掩模修改可能增加0.15nm的边缘放置误差。例如，当边缘放置误差为0.42nm并且阻尼值为-0.3时，通过将边缘放置误差乘以阻尼值而获得的绝对值可以是0.126nm，其大于0.1nm的网格单元。因此，用于基于EPE的校正的第一掩模修改可以被执行，以减小0.42nm的边缘放置误差。
基于EPE的校正可以通过修改彼此面对的掩模的相对侧或相对边缘而被执行。参考图4，掩模15的相对侧(即，左侧和右侧)可以向外(51和53)移动以校正边缘放置误差20和22，因为模拟布局形状11的轮廓在目标布局形状3的轮廓内部。掩模15的相对边缘的移动距离可以是通过将边缘放置误差20和22乘以预定阻尼值而获得的值。
在示例性实施例中，基于EPE的校正可以被重复执行，直到单个性能单元中的所有半导体图案通过重复的基于EPE的校正而被校正。例如，五(5)个半导体图案形状可以分别在上下方向上和左右方向上具有十(10)个临界尺寸(CD)。当五(5)个半导体图案形状被设置为单个性能单元时，可以对单个性能单元中的十(10)个CD重复执行基于EPE的校正，直到五(5)个半导体图案形状的所有十(10)个CD都通过重复的基于EPE的校正而被校正。
在操作S120中执行的对目标布局形状的临界尺寸(CD)和模拟布局形状的CD之间的CD误差的调整可以与基于CD的校正相关。例如，可以通过将在操作S110中获得的CD误差的绝对值与预定误差阈值进行比较以生成比较结果并通过根据比较结果以预定单元修改或保持掩模的至少一侧或边缘，来获得调整后的CD误差。参考图5，模拟布局形状21的CD 41和目标布局形状3的CD 43之间的临界尺寸(CD)误差可能出现在目标布局形状3的右侧或边缘。CD误差可能不会出现在目标布局形状3的左侧或边缘。因此，掩模25的右侧或边缘可以向内(即，向左)被修改一预定单元，以校正目标布局形状3的右侧或边缘处的CD误差并获得CD误差的调整值。这里，预定单元可以是掩模25’能够一次被移动或修改的最小值。
同时，可以考虑到预定单元的大小而确定预定误差阈值。如上所述，参考图4，响应于掩模15的移动/修改的模拟布局形状11的移动/修改范围根据周围环境而改变。因此，当掩模移动一定距离时，可能无法精确预测模拟布局形状11的移动/修改范围。假设当掩模15移动0.1nm时，模拟布局形状11移动大约0.2nm至0.3nm的范围，则预定误差阈值可以被确定为例如0.2nm。
同时，当目标布局图案的左边缘处的左CD误差(例如，图4中的22)和目标布局图案的右边缘处的右CD误差(例如，图4中的20)都出现时，左CD误差和右CD误差可以加在一起以生成总CD误差。例如，当左CD误差和右CD误差中的每一个都是0.15nm时，左CD误差和右CD误差的总和(作为总CD误差)可以为0.3nm。因此，当左CD误差和右CD误差的总和乘以-0.3的阻尼值时，乘法结果的绝对值(即，0.09nm)可以小于0.1nm的网格单元。因此，在这种情况下，可以不进一步校正左CD误差和右CD误差。换句话说，可以不执行对用于减小左CD误差和右CD误差的掩模的附加修改。对掩模的附加修改可以与基于EPE的校正相关。此外，由于左CD误差和右CD误差的总和为0.3nm，所以左CD误差和右CD误差的总和可以大于0.2nm的预定误差阈值。因此，可以进一步对左CD误差和右CD误差执行基于CD的校正，以减小通过如上所述的基于EPE的校正而获得的左CD误差和右CD误差的总和。以这种方式，通过基于CD的校正而获得的左CD误差和右CD误差的总和的减小后的值可以低于仅通过基于EPE的校正而获得的左CD误差和右CD误差的总和的值。
例如，在基于CD的校正中，当CD误差的绝对值大于预定误差阈值时，掩模的至少一侧或边缘可以被修改一预定单元，以减小CD误差的绝对值并存储CD误差的减小后的值。当CD误差的绝对值小于预定误差阈值时，可以不进一步执行基于CD的校正，并且可以存储减小后的CD误差的绝对值。
此外，在操作S120中执行的基于CD的校正也可以被重复执行，直到可以以与如上所述的基于EPE的校正类似的方式对具有一定数量的半导体图案的模拟布局形状的所有CD执行基于CD的校正。
在操作S130中，可以用任意校正值随机修改掩模的每个边缘，以基于随机修改的掩模来重新形成另一模拟布局形状。此外，可以对(例如，在图7中的)重新形成的模拟布局形状顺序执行如上所述的基于EPE的校正和基于CD的校正，以获得目标布局形状和重新形成的模拟布局形状之间的进一步CD误差的调整值。基于EPE的校正和基于CD的校正可以被重复预定次数。
图6示出了掩模35被修改为修改后的掩模35’。例如，不对称或对称的修改可以应用于掩模35的四侧或边缘(例如，上、下、左和右侧或边缘)。此外，不对称或对称修改的数量可以被预设为一定数量。例如，当掩模35的四侧或边缘中的每一个的修改的数量是五，并且用五个掩模35形成的五个半导体图案被设置为一个单元时，五个掩模35的不对称修改的数量可以多达520(即，四侧*五个掩模)次，并且其对称修改的数量可以多达510(即，四侧/2*五个掩模)次。由于模拟所有情况可能效率不高，模拟可以被重复预定次数，例如几百次。
例如，当重复基于EPE的校正和基于CD的校正以获得CD误差的调整值时，应用于掩模修改的校正值每次可能不同。如上所述，可以存储通过重复基于EPE的校正和基于CD的校正并通过每次对其应用不同的校正值而获得的CD误差值。
例如，用不同的校正值而获得的CD误差值在基于EPE的校正或基于CD的校正的不同重复中的每一个处可以具有不同的值。图10示出当操作S110至S130的过程被重复执行多次时误差值中的改变。换句话说，重复试验可以被执行预定次数。每个重复试验可能包括基于EPE的校正和基于CD的校正。由图10中的91、93、95和97指示的点可以是通过每次执行每个重复试验而获得的CD误差值。以这种方式，可以存储通过重复执行操作S110和操作S120中的操作而获得的不同的CD误差值。此外，可以确定是否已经达到预定次数(S140)。例如，当经过预定次数时，可以提取存储的CD误差值当中的最小值。当在所确定的试验中获得CD误差的最小值时，可以存储所确定的试验中的掩模的数值信息、所确定的试验中的掩模的修改信息和CD误差的最小值中的至少一个。因此，可以预先通过模拟获得所确定的试验中的掩模的数值信息、所确定的试验中的掩模的修改信息和CD误差的最小值。因此，通过将最小化CD误差值并预先通过模拟而获得的信息应用于实际工艺或物理工艺，可以最小化用修改后的掩模形成的半导体图案的光学邻近校正误差。
图8示出了根据另一实施例的用于最小化半导体图案的光学邻近校正误差的方法。图9示出了半导体图案上的多个模板。图10示出了当图3的操作S110至S130的过程或图8的操作S210至S240的过程被重复多次时误差值中的改变。图11示出了当通过应用各种校正方法执行重复模拟时的误差值。
参考图8，根据另一实施例的用于最小化半导体图案中的光学邻近校正误差的方法可以包括：提取与多个模板中的半导体图案中的每一个相对应的平均模拟布局形状的位置信息的操作(S210)；基于EPE的校正操作，用于以量化单元修改掩模以减小边缘放置误差，以基于平均模拟布局形状的位置信息将由穿过掩模的光形成的第一模拟布局形状的临界尺寸(CD)逼近于目标布局形状的CD(S220)；基于CD的校正操作，其通过根据CD误差的绝对值与预定误差阈值之间的比较结果以预定单元修改或保持掩模的一侧或边缘，获得并存储CD误差的调整值(S230)；以及用于通过用任意校正值修改掩模的每个边缘来形成第二模拟布局形状的操作(S240)。
与图3所示的实施例相比，图8所示的另一实施例可以进一步包括用于最小化补丁位置误差的操作。如图9所示，形成在半导体器件上的布局形状可以被分为多个模板。由于形成在半导体器件上的布局形状可以被重复布置，所以布局形状可以被分为布局形状组，并且可以考虑到布局形状的重复图案而将每个布局形状组设置为一个模板。例如，在图9中，模板81、83、85和87中的每一个被设置为包括大约九(9)个布局形状。
如上参考图2所述，因为模拟布局形状的CD可以根据模拟布局形状的位置而改变，所以被包括在多个模板中的每一个中的布局形状可能具有补丁位置误差。图8示出了可以获得与多个模板中的布局图案相对应的平均模拟布局形状的位置信息。在图8所示的实施例中，基于EPE的校正和基于CD的校正可以基于平均模拟布局形状的位置信息而被重复执行。平均模拟布局形状的位置信息可以被应用于重复第一操作(例如，基于EPE的校正)、第二操作(例如，基于CD的校正)和第三操作(例如，形状重新形成)。第一操作至第三操作的重复操作可以类似于参考图3描述的操作。例如，第一操作至第三操作可以被重复预定次数以执行重复试验。每个重复试验可以包括第一操作至第三操作。可以通过预定次数的重复试验中的每一个来存储在第二操作中获得的CD误差值。在完成预定次数的重复试验之后，可以提取在重复试验中获得的多个CD误差值当中的最小值。当在所确定的试验中提取到最小值时，可以确定重复试验当中的所确定的试验。例如，当在所确定的试验中提取到最小值时，可以存储所确定的试验中的掩模的数值信息、所确定的试验中的掩模的修改信息和所确定的试验中的CD误差的最小值中的至少一个。此外，可以通过将通过模拟而获得的所确定的试验中的掩模的最优数值信息应用于实际工艺来最小化校正误差和补丁位置误差。
图12示出了根据示例性实施例的用于最小化半导体图案的光学邻近校正误差的设备。图13示出了根据另一实施例的用于最小化半导体图案的光学邻近校正误差的设备。
根据图12中的示例性实施例的用于最小化半导体图案中的光学邻近校正误差的设备可以包括EPE校正单元110、CD校正单元120和形状扰动单元130。
EPE校正单元110可以修改掩模一量化单元，以通过将由穿过掩模的光形成的模拟布局形状的CD逼近于目标布局形状的CD来减小边缘放置误差。EPE校正单元110的操作可以与基于EPE的校正相对应，例如，如图3和图8所述的以量化单元修改掩模。
CD校正单元120可以将通过在EPE校正单元110中修改掩模而导出的模拟布局形状和目标布局形状之间的CD误差的绝对值与预定误差阈值进行比较，并且根据CD误差的绝对值与预定误差阈值之间的比较结果修改或保持掩模的至少一侧或边缘一预定单元，以获得CD误差的调整值。CD校正单元120的操作可以与如图3和图8所述的获得CD误差的调整值的基于CD的校正相对应。这里，预定单元可以是掩模能够被修改的最小单元。
例如，当CD误差的绝对值大于预定误差阈值时，CD校正单元120可以修改掩模的一侧或边缘一预定单元，以减小CD误差。此外，当CD误差的绝对值小于预定误差阈值时，CD误差值可以不被进一步校正，并且可以在不进一步修改掩模的情况下被存储。
形状扰动单元130可以用任意校正值修改掩模的每个边缘预定次数，以重新形成模拟布局形状。例如，掩模的每个边缘可以用在预定次数中的每一次不同的任意的校正值而被修改。例如，当掩模具有第一侧、第二侧、第三侧和第四侧时，掩模的第一侧、第二侧、第三侧和第四侧可以以随机确定的不同距离而被修改。该操作可以与如图3和图8所述的对模拟布局形状进行重新形成的形状重新形成相对应。
例如，当通过将边缘放置误差的绝对值乘以预定阻尼值而获得的乘法值大于量化单元时，EPE校正单元110可以修改掩模以将模拟布局形状的临界尺寸(CD)逼近于目标布局形状的CD。这里，量化单元可以是掩模能够被修改的最小网格单元。
同时，如上所述，一个模板中的多个布局形状可以被重复布置以形成半导体图案。此外，模拟形状的临界尺寸(CD)和目标布局形状的CD可以分别包括水平轴CD和垂直轴CD。EPE校正单元110和CD校正单元120可以对一个模板中的多个布局形状的水平CD或垂直CD执行校正操作。
例如，形状扰动单元130用在预定次数中的每一次不同的任意校正值重复修改掩模的至少一个边缘，然后EPE校正单元110可以进一步修改掩模一量化单元以将由穿过掩模的光形成的模拟布局形状的CD逼近于目标布局形状的CD。此外，CD校正单元120可以根据在由EPE校正单元110修改掩模之后获得的模拟布局形状和目标布局形状之间的CD误差的绝对值与预定误差阈值之间的比较结果，存储模拟布局形状和目标布局形状之间的CD误差的调整值。例如，CD校正单元120可以在形状扰动单元130、EPE校正单元110和CD校正单元120的操作的多次重复中存储CD误差的调整值。
此后，当在所有多个重复试验完成之后，在所确定的试验中获得CD误差的调整值当中的最小值时，形状扰动单元130可以在多个重复试验当中确定所确定的试验。例如，当在所确定的试验中获得CD误差的调整值当中的最小值时，所确定的试验中的掩模的数值信息、所确定的试验中的掩模的修改信息和所确定的试验中的CD误差的最小值中的至少一个被存储，以将这些信息重新用于后续过程。
图13示出了与图12的实施例相比进一步被包括的位置信息平均单元210。如上所述，作为一个模板的多个形状可以被重复布置以形成半导体图案。位置信息平均单元210可以导出与多个模板中的图案中的每一个相对应的平均模拟布局形状的位置信息，并且可以将平均模拟布局的位置信息提供给EPE校正单元220。位置信息平均单元210、EPE校正单元220、CD校正单元230和形状扰动单元240的重复操作可以被重复执行多次。例如，当在重复操作中的第一重复操作中获得重复操作中的CD误差的调整值当中的最小值时，第一重复操作中的掩模的数值信息、第一重复操作中的掩模的修改信息和CD误差的最小值中的至少一个被存储，以将这些信息重新用于后续过程。
如图12和图13所示的由用于最小化半导体图案中的光学邻近校正误差的设备执行的功能和实施例可以类似于参考图3和图8描述的用于最小化半导体图案中的光学邻近校正误差的方法的每个操作中描述的功能和实施例。
图11示出了包括第一曲线、第二曲线和第三曲线的三条曲线。例如，第一曲线可以示出在仅重复执行基于EPE的校正之后的模拟布局形状和目标布局形状之间的CD误差。第二曲线可以示出在重复执行基于EPE的校正和基于CD的校正之后的模拟布局形状和目标布局形状之间的CD误差。第三曲线可以示出在重复执行基于EPE的校正、基于CD的校正和形状重新形成之后的模拟布局形状和目标布局形状之间的CD误差。
例如，如图11所示，当仅基于EPE的校正被重复执行多次时，多次中的最小CD误差可能不会低于某个水平(例如，图11中的大约0.435nm的“a”点的水平)。
例如，如图11所示，当基于EPE的校正和基于CD的校正被重复执行多次时，多次基于EPE的校正和基于CD的校正中的最小CD误差可以收敛到大约0.1nm。例如，多次基于EPE的校正和基于CD的校正中的最小CD误差可以是大约0.102nm的值(例如，图11中的“b”点)。
掩模能够被移动或修改的、掩模的预定单元可以被设置为0.1nm。例如，基于EPE的校正和基于CD的校正被重复执行多次，直到多次基于EPE的校正和基于CD的校正中的最小CD误差非常接近0.1nm的预定单元。
同时，关于第三曲线，当在基于EPE的校正和基于CD的校正之后进一步执行形状重新形成操作时，CD误差可以相对于0.1nm的值波动。例如，重复试验可以被执行多次。每个重复试验可以包括基于EPE的校正、基于CD的校正和形状重新形成操作。换句话说，当每个重复试验被重复执行多次时，重复试验中的每一个中的最小CD误差可以低于0.1nm的预定单元。这可能是因为基于CD的校正之后的模拟布局形状可以被随机修改为任意校正值以再次执行校正。这可能导致掩模在大约几百次操作的过程中具有比最小可移动单元低得多的值的情况。例如，图11中的“c”到“f”点处的CD误差可以分别为0.084904、0.084715、0.069904和0.053853。在“c”到“f”点处的CD误差当中的最小CD误差可能是“f”点处的CD误差。因此，可以提取“f”点处的掩模位置信息和在“f”点处应用的各种修改值。例如，当在多个重复试验当中的所确定的试验中提取“f”点处的CD误差时，可以提取所确定的试验中的掩模位置信息和在所确定的试验中应用的各种修改值。
如上所述，根据用于最小化半导体图案中的光学邻近校正(OPC)误差的方法和设备，可以在模拟过程中提取基于边缘放置误差的光学邻近校正、基于CD的校正和通过任意修改掩模多次的最优CD误差的调整值，以最小化实际半导体工艺中的OPC误差。
另一实施例可以是存储有用于一个或多个程序的计算机程序代码的计算机可读存储介质，该计算机程序代码使得至少一个处理器执行如参考图3和图8所述的用于最小化半导体图案中的光学邻近校正(OPC)误差的方法。
在本实施例中使用的术语“单元”，例如“模块”或“表”，可以指软件组件和硬件组件(诸如现场可编程门阵列(Field Programmable Gate Array，FPGA)或专用集成电路(Application Specific Integrated Circuit，ASIC))，并且该模块执行某些功能。模块并不意味着限于软件或硬件组件。模块可以被配置为驻留在可寻址存储介质上，并且被配置为充当一个或多个处理器。如本领域技术人员将理解的，模块可以包括诸如软件组件、面向对象的软件组件、类组件和任务组件的组件，以及过程、功能、属性、流程、子例程、程序代码段、驱动程序、固件、微码、电路、数据、数据库、数据结构、表、阵列和变量。组件和模块中提供的功能可以组合为更少数量的组件和模块，或者可以进一步分离为附加的组件和模块。此外，可以实施组件和模块来再现设备中的一个或多个CPU。
根据用于最小化半导体图案中的光学邻近校正(OPC)误差的方法和设备，在模拟过程中，掩模可以被任意修改多次以提取最优CD误差的调整值，以在应用于实际半导体工艺的情况下最小化OPC误差。
本文已经公开了示例性实施例，尽管采用了特定术语，但是它们仅以一般和描述性的意义而不是为了限制的目的而被使用并解释。在一些实例中，对本领域普通技术人员显而易见的是，在提交本申请时，结合特定实施例描述的特征、特性和/或元素可以单独使用，或者与结合其他实施例描述的特征、特性和/或元素组合使用，除非另外特别指示。因此，本领域技术人员将会理解，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种用于最小化半导体图案中的光学邻近校正误差的方法，包括：
以量化单元将掩模修改为第一中间掩模，以减小模拟布局形状和目标布局形状之间的边缘放置误差，所述目标布局形状是设计的布局图案，所述模拟布局形状是由在模拟过程中穿过所述掩模的光形成的布局图案，并且所述边缘放置误差包括与模拟布局形状和目标布局形状的两个相对边缘处的、模拟布局形状的临界尺寸CD和目标布局形状的CD之间的差异相对应的CD误差；
通过根据比较结果以预定单元进一步将第一中间掩模的至少一侧修改为第二中间掩模，调整边缘放置误差中模拟布局形状的CD和目标布局形状的CD之间的CD误差以生成调整后的CD误差，所述比较结果是通过将模拟布局形状的CD和目标布局形状的CD之间的CD误差的绝对值与预定误差阈值进行比较而获得的；以及
通过用任意校正值将第二中间掩模的每一侧修改为第三中间掩模来重新形成模拟布局形状。
2.根据权利要求1所述的方法，其中：
以量化单元修改掩模、调整模拟布局形状的CD和目标布局形状的CD之间的CD误差、以及重新形成模拟布局形状被重复预定次数以执行多个重复操作，其中模拟布局形状是由穿过掩模的光形成的，每个重复操作包括调整模拟布局形状的CD和目标布局形状的CD之间的CD误差，并且重新形成模拟布局形状，并且
任意校正值在预定次数中的每一次不同。
3.根据权利要求2所述的方法，其中：
调整后的CD误差在预定次数中的每一次被存储，
最小CD误差被确定为所存储的调整后的CD误差当中的最小值，并且
当从多个重复操作的所确定的操作提取到最小CD误差时，所确定的操作在多个重复操作当中被确定。
4.根据权利要求3所述的方法，进一步包括存储所确定的操作中第一中间掩模至第三中间掩模的数值信息、所确定的操作中第一中间掩模至第三中间掩模的修改信息和在多个重复操作被完成预定次数之后的最小CD误差中的至少一个。
5.根据权利要求1所述的方法，其中：
半导体图案是通过使用多个模板中的每一个中的多个布局形状而重复形成的，并且
所述方法进一步包括在以量化单元修改掩模之前，获得与多个模板中的图案中的每一个相对应的平均模拟布局形状的位置信息。
6.根据权利要求5所述的方法，其中：
以量化单元修改掩模、调整模拟布局形状的CD和目标布局形状的CD之间的CD误差、以及重新形成模拟布局形状被顺序重复预定次数，以基于平均模拟布局形状的位置信息来执行多个重复操作，并且
任意校正值在预定次数中的每一次不同。
7.根据权利要求6所述的方法，其中：
调整后的CD误差在预定次数中的每一次被存储，
最小CD误差被确定为所存储的调整后的CD误差当中的最小值，并且
当从多个重复操作的所确定的操作提取到最小CD误差时，所确定的操作在多个重复操作当中被确定。
8.根据权利要求7所述的方法，进一步包括存储所确定的操作中第一中间掩模至第三中间掩模的数值信息、所确定的操作中第一中间掩模至第三中间掩模的修改信息和在多个重复操作被完成预定次数之后的最小CD误差中的至少一个。
9.根据权利要求1所述的方法，其中：
当CD误差的绝对值大于预定误差阈值时，第一中间掩模的至少一侧以预定单元被修改，以减小CD误差并存储减小后的CD误差，并且
当CD误差的绝对值小于预定误差阈值时，CD误差不被进一步调整而被存储。
10.一种计算机可读存储介质，包括用于一个或多个程序的计算机程序代码，其中所述计算机程序代码控制至少一个处理器来执行根据权利要求1所述的方法。
11.一种用于最小化半导体图案中的光学邻近校正误差的设备，包括：
EPE校正器，用于以量化单元修改掩模，以减小模拟布局形状和目标布局形状之间的边缘放置误差，所述边缘放置误差包括与模拟布局形状和目标布局形状的两个相对边缘处的、模拟布局形状的临界尺寸CD和目标布局形状的CD之间的差异相对应的CD误差；
CD校正器，用于将模拟布局形状的CD和目标布局形状的CD之间的CD误差的绝对值与预定误差阈值进行比较，以生成比较结果，并且根据比较结果以预定单元进一步修改掩模的至少一侧，以获得调整后的CD误差，其中所述绝对值是通过在EPE校正器中修改掩模而导出的；以及
形状扰动器，用于用任意校正值修改掩模的每一侧，以重新形成模拟布局形状。
12.根据权利要求11所述的设备，其中，当通过将边缘放置误差的绝对值乘以预定阻尼值而获得的乘法值大于量化单元时，EPE校正器修改掩模。
13.根据权利要求11所述的设备，其中，预定单元是掩模可移动或可修改的最小单元。
14.根据权利要求11所述的设备，其中：
半导体图案是通过使用多个模板中的每一个中的多个布局形状而重复形成的，
模拟布局形状的CD和目标布局形状的CD分别包括水平轴CD和垂直轴CD，
EPE校正器和CD校正器执行以减小多个模板中的每一个中的多个布局形状中的每一个的模拟布局形状的CD和目标布局形状的CD之间的CD误差。
15.根据权利要求11所述的设备，其中：
当CD误差的绝对值大于预定误差阈值时，由CD校正器以预定单元修改掩模的至少一侧以存储CD误差的减小后的值，并且
当CD误差的绝对值小于预定误差阈值时，CD误差不被进一步调整而被存储。
16.根据权利要求11所述的设备，其中，形状扰动器用在预定次数中的每一次不同的任意校正值随机修改掩模的每一侧。
17.根据权利要求16所述的设备，其中，EPE校正器以量化单元进一步修改掩模，以减小重新形成的模拟布局形状和目标布局形状之间的边缘放置误差，所述重新形成的模拟布局形状由穿过用任意校正值随机修改的掩模的光形成。
18.根据权利要求17所述的设备，其中：
当从多个重复操作中的所确定的操作提取到最小CD误差时，形状扰动器在多个重复操作当中确定所确定的操作，所述多个重复操作中的每一个包括由EPE校正器修改掩模，由CD校正器将CD误差的绝对值与预定误差阈值进行比较，以及由形状扰动器用任意校正值修改掩模的每一侧，所述最小CD误差被确定为在经过预定次数之后由CD校正器从多个重复操作生成的调整后的CD误差当中的最小值，并且
形状扰动器获得所确定的操作中的掩模的数值信息、所确定的操作中的掩模的修改信息和最小CD误差中的至少一个。
19.根据权利要求18所述的设备，其中，半导体图案是通过使用多个模板中的每一个中的多个布局形状而重复形成的，
所述设备进一步包括位置信息平均器，用于导出与多个模板中的图案中的每一个相对应的平均模拟布局形状的位置信息，并且将位置信息提供给EPE校正器。
20.根据权利要求19所述的设备，其中：
所确定的操作是基于平均模拟布局形状的位置信息在多个重复操作当中被确定的，并且
所述设备存储所确定的操作中的掩模的数值信息和在所确定的操作中由EPE校正器修改掩模的数值信息中的至少一个。
CN201910777531.4A 2018-10-17 2019-08-22 最小化半导体图案中光学邻近校正误差的方法及设备 Active CN111061130B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180123979A KR20200043585A (ko) 2018-10-17 2018-10-17 반도체 패턴의 광 근접 보정 오차 최소화 방법 및 장치
KR10-2018-0123979 2018-10-17

Publications (2)

Publication Number Publication Date
CN111061130A CN111061130A (zh) 2020-04-24
CN111061130B true CN111061130B (zh) 2024-04-16

Family

ID=70280490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910777531.4A Active CN111061130B (zh) 2018-10-17 2019-08-22 最小化半导体图案中光学邻近校正误差的方法及设备

Country Status (3)

Country Link
US (1) US10852645B2 (zh)
KR (1) KR20200043585A (zh)
CN (1) CN111061130B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113835293B (zh) * 2020-06-24 2024-04-19 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法和掩膜版的制作方法
KR20220078124A (ko) 2020-12-03 2022-06-10 삼성전자주식회사 Opc 방법 및 이를 이용한 반도체 소자의 제조 방법
CN115933305B (zh) * 2023-01-29 2023-05-26 合肥晶合集成电路股份有限公司 一种光掩模版图形的修正方法、装置、设备及介质

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050024667A (ko) 2003-09-01 2005-03-11 삼성전자주식회사 반도체소자의 버팅컨택 형성방법
KR20050024668A (ko) 2003-09-01 2005-03-11 삼성전자주식회사 반도체 소자 제조를 위한 포토마스크 레이아웃 및이로부터 얻어진 포토마스크
JP2005250360A (ja) 2004-03-08 2005-09-15 Toshiba Microelectronics Corp マスクパターンの検証装置および検証方法
US7627837B2 (en) 2004-10-15 2009-12-01 Takumi Technology Corp. Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction
US7694267B1 (en) 2006-02-03 2010-04-06 Brion Technologies, Inc. Method for process window optimized optical proximity correction
US7966579B2 (en) 2006-08-04 2011-06-21 Infineon Technologies Ag Methods of optical proximity correction
US20080168419A1 (en) 2007-01-04 2008-07-10 International Business Machines Corporation Optical proximity correction improvement by fracturing after pre-optical proximity correction
US8010915B2 (en) 2008-07-10 2011-08-30 GlobalFoundries, Inc. Grid-based fragmentation for optical proximity correction in photolithography mask applications
NL2003702A (en) * 2008-11-10 2010-05-11 Brion Tech Inc Pattern selection for lithographic model calibration.
US8982324B2 (en) * 2009-12-15 2015-03-17 Asml Holding N.V. Polarization designs for lithographic apparatus
US8530121B2 (en) * 2012-02-08 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-grid exposure method
JP2014174288A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 集積回路装置及びマスクレイアウトの作成方法
WO2015101461A2 (en) * 2013-12-30 2015-07-09 Asml Netherlands B.V. Method and apparatus for design of a metrology target
JP6381502B2 (ja) * 2015-09-14 2018-08-29 東芝メモリ株式会社 パターンデータ作成方法、パターンデータ作成装置及びマスク
KR20170047101A (ko) 2015-10-22 2017-05-04 삼성전자주식회사 Opc 이용한 마스크 제조방법 및 반도체 소자 제조방법
EP3444674A1 (en) * 2017-08-14 2019-02-20 ASML Netherlands B.V. Method and apparatus to determine a patterning process parameter

Also Published As

Publication number Publication date
US10852645B2 (en) 2020-12-01
CN111061130A (zh) 2020-04-24
US20200124980A1 (en) 2020-04-23
KR20200043585A (ko) 2020-04-28

Similar Documents

Publication Publication Date Title
CN111061130B (zh) 最小化半导体图案中光学邻近校正误差的方法及设备
KR100826655B1 (ko) 광 근접 효과 보정 방법
US9117053B2 (en) Enhanced optical proximity correction (OPC) method and system
US20150067619A1 (en) Advanced correction method
US10747938B2 (en) Method for integrated circuit manufacturing
US20110029937A1 (en) Pattern evaluating method, pattern generating method, and computer program product
CN110456617B (zh) 光学邻近效应修正方法及其修正***
US20160321793A1 (en) Method of detecting photolithographic hotspots
CN104950568B (zh) 光学邻近校正方法及双重图形曝光方法
CN102455602B (zh) 确定曝光条件和掩模图案的方法
CN102117010B (zh) 一种光学邻近修正方法
US11675962B2 (en) Vertex-based OPC for opening patterning
US8839169B2 (en) Pattern determining method, pattern determining apparatus and storage medium
US8782572B1 (en) Method of optical proximity correction
CN110929470A (zh) 版图优化方法
JP2008065246A (ja) レイアウトパターン補正装置、レイアウトパターン補正方法、及びプログラム
KR102570888B1 (ko) 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 소자의 제조방법
JP2009020393A (ja) マスクパターン形成方法
US7914958B2 (en) Semiconductor device manufacturing method
CN115933305A (zh) 一种光掩模版图形的修正方法、装置、设备及介质
US11714951B2 (en) Geometric mask rule check with favorable and unfavorable zones
US8443310B2 (en) Pattern correcting method, mask forming method, and method of manufacturing semiconductor device
CN107831636B (zh) 基于规则的opc方法
WO2019245806A1 (en) Hybrid design layout to identify optical proximity correction-related systematic defects
KR100840664B1 (ko) 광학적 근접보정의 검증방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant