CN110927558A - 双管芯器件测试电路、方法及*** - Google Patents
双管芯器件测试电路、方法及*** Download PDFInfo
- Publication number
- CN110927558A CN110927558A CN201911244050.3A CN201911244050A CN110927558A CN 110927558 A CN110927558 A CN 110927558A CN 201911244050 A CN201911244050 A CN 201911244050A CN 110927558 A CN110927558 A CN 110927558A
- Authority
- CN
- China
- Prior art keywords
- voltage output
- die
- source
- output end
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明涉及一种双管芯器件测试电路、方法及***。双管芯器件测试电路包括待测器件、电压源和开关电路。电压源包中的第一浮动电压源包括第一驱动电压输出端、第一感应电压输出端和第一公共电压输出端,第二浮动电压源包括第二驱动电压输出端、第二感应电压输出端和第二公共电压输出端。开关电路包括多个开关管,每一输出端与开关管一一对应电连接,第一驱动电压输出端通过开关管可与第一管芯的栅极电连接,第一感应电压输出端通过开关管可与第一管芯的源极以及第二公共电压输出端分别电连接,第二驱动电压输出端通过开关管可与第二管芯的栅极电连接,第二感应电压输出端通过开关管可与第二管芯的源极以及第一公共电压输出端分别电连接。
Description
技术领域
本发明涉及半导体集成电路测试技术领域,特别是涉及一种双管芯器件测试电路、方法及***。
背景技术
在集成电路测试领域,常规的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,金属氧化物半导体场效应管)晶圆的测试,需要配置有模拟电压/电流源表的自动测试设备和载放晶圆的专用设备—探针台。从吸盘(Chuck台)的同一点引出两根导线,分别作为MOSFET衬底漏极的驱动电压和感应电压信号线。MOSFET晶圆的顶面是各个管芯的源极、栅极,通过探针卡将这些电极引出,探针分别设置为驱动电压信号和感应电压信号探针。但对于双管芯的Dual Gate(双栅)MOSFET器件,器件晶圆的顶面是一颗双管芯的源极、栅极,而器件的漏极属于厚片产品,漏极表面会有很大的电阻Rb,同时还有漏极衬底与吸盘的接触电阻Rc等因素,器件工艺特性,如果从吸盘施加电压或者电流至漏极,因为Rb和Rc问题,电压与电流是无法正常流过到器件端,所以按照常规的测试方法无法进行搭接,测试参数使用新的测试方法来解决,测试需要两套硬件线路,硬件必须是浮动源来实现测试。
如图1所示,现有技术实现Dual Gate测试连接关系,只有一套硬件设备,通过开关把Gate,Source连接到要测试器件的Gate;Source信号上,硬件设备的Drain输出接口连接到未测试器件的Source信号上;同时需要开关连接在未测试器件的Gate;Source信号并联一组电池,来完成测试。如果在做多工位测试时,需要倍数的继电器来切换,进行串行测试,导致测试的时间更长,因此当前的多工位测试无法提高测试效率。
发明内容
基于此,有必要针对无法提高双管芯器件的测试效率的问题,提供一种双管芯测试电路、方法和***。
本发明提供了一种双管芯器件测试电路,包括:
待测器件,包括第一管芯和第二管芯;
电压源,包括第一浮动电压源和第二浮动电压源,其中所述第一浮动电压源包括第一驱动电压输出端、第一感应电压输出端和第一公共电压输出端,所述第二浮动电压源包括第二驱动电压输出端、第二感应电压输出端和第二公共电压输出端;以及
开关电路,包括多个开关管,每一所述输出端与所述开关管一一对应电连接,所述第一驱动电压输出端通过所述开关管可与所述第一管芯的栅极电连接,所述第一感应电压输出端通过所述开关管可与所述第一管芯的源极以及所述第二公共电压输出端分别电连接,所述第二驱动电压输出端通过所述开关管可与所述第二管芯的栅极电连接,所述第二感应电压输出端通过所述开关管可与所述第二管芯的源极以及所述第一公共电压输出端分别电连接。
在其中一个实施例中,所述测试电路还包括两个辅助电源,每一所述辅助电源串联设置于一个所述管芯的栅极与源极之间。
在其中一个实施例中,所述开关管继电器
在其中一个实施例中,所述开关电路为电子继电器选择开关电路。
在其中一个实施例中,所述开关电路为电子继电器选择开关矩阵。
在其中一个实施例中,所述测试电路还包括:
两个电压表,每一所述电压表串联在一个所述MOS管的栅极与源极之间;和
电流表,串联在所述第一管芯的源极与所述第二管芯的源极之间。在其中一个实施例中,
基于同一发明构思,本发明还提供了一种双管芯器件测试***,包括多个双管芯器件测试电路和测试机台,所述双管芯器件测试电路包括:
测试机台,用于承载待测器件;
待测器件,包括第一管芯和第二管芯,所述第一管芯的漏极和第二管芯的漏极电连接,且通过探针与所述测试机台电连接;
电压源,包括第一浮动电压源和第二浮动电压源,其中所述第一浮动电压源包括第一驱动电压输出端、第一感应电压输出端和第一公共电压输出端,所述第二浮动电压源包括第二驱动电压输出端、第二感应电压输出端和第二公共电压输出端;以及
开关电路,包括多个开关管,每一所述输出端与所述开关管一一对应电连接,所述第一驱动电压输出端通过所述开关管可与所述第一管芯的栅极电连接,所述第一感应电压输出端通过所述开关管可与所述第一管芯的源极以及所述第二公共电压输出端分别电连接,所述第二驱动电压输出端通过所述开关管可与所述第二管芯的栅极电连接,所述第二感应电压输出端通过所述开关管可与所述第二管芯的源极以及所述第一公共电压输出端分别电连接。
在其中一个实施例中,所述测试电路还包括两个辅助电源,每一所述辅助电源串联设置于一个所述管芯的栅极与源极之间。
在其中一个实施例中,所述测试电路还包括:
两个电压表,每一所述电压表串联在一个所述MOS管的栅极与源极之间;和
电流表,串联在所述第一管芯的源极与所述第二管芯的源极之间。
基于同一发明构思,本发明还提供了一种上述任一实施例所述的双管芯器件测试***对双管芯器件进行测试的双管芯器件测试方法,包括:
加载测试程序,闭合第一驱动电压输出端与第一管芯的栅极之间的开关管、所述第一感应电压输出端与第一管芯的源极之间的开关管以及第一公共电压输出端与第二管芯的栅极之间的开关管;
根据需要测量的参数,将所述第二管芯置于特定状态,其中所述特定状态包括短路状态、开路状态和偏置状态;
根据测试规范对所述第一管芯进行测试,并输出测试数据;
闭合第二驱动电压输出端与第二管芯的栅极之间的开关管、所述第二感应电压输出端与第二管芯的源极之间的开关管以及第二公共电压输出端与第一管芯的栅极之间的开关管;
断开通过所述辅助电源与所述第二MOS关的栅极之间的连接,并通过所述辅助电源为所述第一MOS关的栅极提供辅助电压;
根据需要测量的参数,将所述第一管芯置于所述特定状态;
根据测试规范对所述第二管芯进行测试,并输出测试数据。
综上,本发明实施例提供了一种双管芯器件测试电路、方法及***。所述双管芯器件测试电路包括待测器件、电压源和开关电路。所述待测器件包括第一管芯和第二管芯。所述电压源包括第一浮动电压源和第二浮动电压源,其中所述第一浮动电压源包括第一驱动电压输出端、第一感应电压输出端和第一公共电压输出端,所述第二浮动电压源包括第二驱动电压输出端、第二感应电压输出端和第二公共电压输出端。所述开关电路包括多个开关管,每一所述输出端与所述开关管一一对应电连接,所述第一驱动电压输出端通过所述开关管可与所述第一管芯的栅极电连接,所述第一感应电压输出端通过所述开关管可与所述第一管芯的源极以及所述第二公共电压输出端分别电连接,所述第二驱动电压输出端通过所述开关管可与所述第二管芯的栅极电连接,所述第二感应电压输出端通过所述开关管可与所述第二管芯的源极以及所述第一公共电压输出端分别电连接。本发明中,所述第一驱动电压输出端通过所述开关管可与所述第一管芯的栅极电连接,所述第一感应电压输出端通过所述开关管可与所述第一管芯的源极以及所述第二公共电压输出端分别电连接,所述第二驱动电压输出端通过所述开关管可与所述第二管芯的栅极电连接,所述第二感应电压输出端通过所述开关管可与所述第二管芯的源极以及所述第一公共电压输出端分别电连接,可实现通过控制开关管,在测试其中一个MOS管时,利用开关管将另一MOS管置于特定状态,以实现参数测试,且在其中一个测试完毕后,利用相同的方式测试双芯管器件中的另一个MOS管器件,不需要重新搭建测试电路,实现双芯管器件的快速测试。并且,每一所述双管芯器件测试电路都可以支持完成电压和电流参数的测试,因此多个所述双管芯器件测试电路对多个双管芯器件进行并行测试,进一步提高测试效率。
附图说明
图1为双管芯器件的现有技术连接方式;
图2为本发明实施例提供的一种双管芯器件的测试电路示意图;
图3为本发明实施例提供的测试第一管芯的原理示意图;
图4为本发明实施例提供的测试第二管芯的原理示意图;
图5为本发明实施例提供的测试导通电阻RSS的原理示意图;
图6为本发明实施例提供的测试阈值电压VTH的原理示意图;
图7为本发明实施例提供的一种双管芯器件的测试***电气结构示意图;
图8为本发明实施例提供的一种双管芯器件的测试方法的流程示意图;
图9为本发明实施例提供的另一种双管芯器件的测试方法的流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似改进,因此本发明不受下面公开的具体实施的限制。
请参见图2,本发明实施例提供了一种双管芯器件测试电路、方法及***。所述双管芯器件测试电路,包括待测器件100、电压源200和开关电路300。所述待测器件100包括第一管芯DIE1和第二管芯DIE2。所述电压源200包括第一浮动电压源Floating VI_1和第二浮动电压源Floating VI_2,其中所述第一浮动电压源Floating VI_1包括第一驱动电压输出端、第一感应电压输出端和第一公共电压输出端,所述第二浮动电压源Floating VI_2包括第二驱动电压输出端、第二感应电压输出端和第二公共电压输出端。所述开关电路300包括多个开关管,每一所述输出端与所述开关管一一对应电连接,所述第一驱动电压输出端通过所述开关管可与所述第一管芯DIE1的栅极电连接,所述第一感应电压输出端通过所述开关管可与所述第一管芯DIE1的源极以及所述第二公共电压输出端分别电连接,所述第二驱动电压输出端通过所述开关管可与所述第二管芯DIE2的栅极电连接,所述第二感应电压输出端通过所述开关管可与所述第二管芯DIE2的源极以及所述第一公共电压输出端分别电连接。
可以理解,对于一颗标准Mosfet器件,器件的栅极、源极和漏极信号管脚连接到测试设备相应的驱动电压信号输出端、感应电压信号输出端和公共电压信号输出端。当多颗标准Mosfet器件并行测试时,每颗器件的栅极、源极信号管脚连接到测试设备相应的管脚,每颗器件的漏极信号管脚相连。但对于双管芯的Dual Gate MOSFET器件,其漏极表面会有很大的电阻Rb,同时还有漏极衬底与吸盘的接触电阻Rc等因素,器件工艺特性,无法从吸盘施加电压或者电流至漏极,因为按照常规的测试方法无法进行搭接。
本发明中,通过设置浮动电压源200和开关电路300,使得所述第一驱动电压输出端通过所述开关管K12可与所述第一管芯DIE1的栅极电连接,所述第一感应电压输出端通过所述开关管K11可与所述第一管芯DIE1的源极连接以及通过开关管K11和K23所述第二公共电压输出端分别电连接,所述第二驱动电压输出端通过所述开关管K22可与所述第二管芯DIE2的栅极电连接,所述第二感应电压输出端通过所述开关管K21可与所述第二管芯DIE2的源极连接以及通过开关管K21和K13所述第一公共电压输出端分别电连接,可实现通过控制开关管,在测试其中一个MOS管时,利用开关管将另一MOS管置于特定状态,以实现参数测试,且在其中一个测试完毕后,利用相同的方式测试双芯管器件中的另一个MOS管器件,不需要重新搭建测试电路,实现双芯管器件的快速测试。并且,每一所述双管芯器件测试电路都可以支持完成电压和电流参数的测试,因此多个所述双管芯器件测试电路对多个双管芯器件进行并行测试,进一步提高测试效率。
本实施例中,第一浮动电压源Floating VI_1的驱动电压输出端、感应电压输出端和公共信号输出端标记为G1、S1和D1,第二浮动电压源Floating VI_2的驱动电压输出端、感应电压输出端和公共信号输出端标记为G2、S2和D2。第一管芯DIE1的栅极和源极标记为Gate1和Source1,第二管芯DIE2的栅极和源极和漏极标记为Gate2和Source2,第一管芯DIE1的漏极和第二管芯DIE2的漏极连接,标记为Drain。
请参见图3,测试第一管芯DIE1时,将G1与Gate1连接、S1与Source1连接、D1与Source2连接;同时,将未测试的第二管芯DIE2的Gate2与G2连接,以及将S2连接到Source2。同时需要将未测试的第二管芯DIE2置于特定状态,如开路状态、短路状态或偏置状态。然后,按照测试规范进行测试,获得并输出第一管芯DIE1的测试结果。
进一步的,测试第一管芯DIE1测试结束后,对第二管芯DIE2进行测试。请参见图4,将G2与Gate2连接、S2与Source2连接、D2与Source1连接;同时,将未测试的第一管芯DIE1的Gate1与G1连接,以及将S1连接到Source1。同时需要将未测试的第一管芯DIE1置于特定状态,如开路状态、短路状态或偏置状态。然后,按照测试规范进行测试,获得并输出第二管芯DIE2的测试结果。
然后,在分别获取第一管芯DIE1与第二管芯DIE2两部分的测试结果后,数据需要整合进行判断,如果两个部分测试均通过,认定器件是正常的,否则如果有任意一个DIE测试数据未通过,均认定器件是不合格的。
在其中一个实施例中,所述测试电路还包括两个辅助电源,每一所述辅助电源串联设置于一个所述管芯的栅极与源极之间。
本实施例中,通过增设两个辅助电源,可通过在所述辅助电源与DIE的栅极之间的通断,以及所述辅助电源的大小,使得与之连接的DIE处于某一特定状态,从而实现参数测试。
在其中一个实施例中,请参见图5,所述测试电路还包括两个电压表410和一个电流表420。每一所述电压表410串联在一个所述MOS管的栅极与源极之间;所述电流表420串联在所述第一管芯DIE1的源极与所述第二管芯DIE2的源极之间。
以下,以测试RSS参数进行对所述测试电路详细说明。RSS是常规MOSFET中导通电阻Ron的测试方法,因为Dual Gate器件无法引出Drain信号,所以无法独立进行每一颗DIE测试,所以只能是把两颗DIE的Ron分别进行测试;双管芯器件的导通电阻RSS=Ron1+Ron2,其中Ron1为DIE1的导通电阻,Ron2为DIE2的导通电阻。
测试第一管芯DIE1时,通过辅助电源为第二管芯DIE2提供偏置电压,需要闭合G1、S1、D1、G2和S2分别对应连接的开关管,使用电压表410测试第一管芯DIE1与第二管芯源极与源极的电压,使用电流表420精准测试IS电流,使用测试的电压除以IS电流就是Ron1。同理可测得第二管芯DIE2的Ron2,进而计算出双管芯器件的导通电阻RSS。该测试方法的技巧是借助其中一颗器件的体二极管做搭桥,如果电流IS从第一管芯DIE1流入,第一管芯DIE1的体二极管做搭桥,如果电流IS从第二管芯DIE2流入,第二管芯DIE2的体二极管做搭桥,从而提高测试精度。
进一步的,以测试所述双芯管器件的栅极与源极之间的漏电流IGSS参数为例,具体解释所述测试电路工作原理。当测试第一管芯DIE1时,通过控制开关管使得第二颗管芯DIE2的栅极与源极处于开路状态;在DIE1的栅极G1与源极S1连接Floating VI_1,使用浮动电流表420测试栅极与源极的电流,就是第一颗管芯IGSS结果。同理,测试第二管芯DIE2时,通过控制开关管使得第一颗管芯DIE1的栅极与源极处于开路状态;在DIE2的栅极与源极连接Floating VI_2,使用浮动电压表410测试栅极与源极的电流,就是第二颗管芯IGSS结果。
进一步的,以测试所述双芯管器件的阈值电压VTH参数为例,具体解释所述测试电路工作原理。可以理解,Dual Gate MOSFET产品工艺是两个管芯封装在一起器件,一颗器件测试上述参数,应该是两个管芯均要进行测试,即为DIE1与DIE2的各自的阈值电压VTH,对每一DIE测试时,通过控制开关管形成的测试电路如图6所示。测试VTH参数,当测试第一管芯DIE1时,将第二颗管芯DIE2的栅极与源极通过短接在一起;在DIE1的栅极与源极连接Floating VI_1,使用浮动电压表410测试栅极与源极的电压,就是第一颗管芯VTH结果。同理,测试第二管芯DIE2时,将第一颗管芯DIE1的栅极与源极通过短接在一起;在DIE2的栅极与源极Floating VI_2,使用浮动电压表410测试栅极与源极的电压,就是第二颗管芯VTH结果。
在其中一个实施例中,所述开关管为电子继电器。可以理解,当所述开关管为电子继电器时,可利用指令控制所述开关管的通断,利用预先设置的测试程序可自动控制开关管的通断,实现参数的快速测量。
在其中一个实施例中,所述开关电路300为电子继电器选择开关矩阵。可以立即,当所述开关电路300为电子继电器选择开关矩阵时,有利于实现各种开关资源灵活配置和级联,形成满足测试需要的高效结构。
基于同一发明构思,本发明实施例还提供了一种双管芯器件测试***。请参见图7,所述双管芯器件测试***包括多个双管芯器件测试电路10和测试机台20。其中,所述双管芯器件测试电路包括测试机台、待测器件100、电压源200和开关电路300。
所述测试机台用于承载待测器件100。
所述待测器件100包括第一管芯DIE1和第二管芯DIE2,所述第一管芯DIE1的漏极和第二管芯DIE2的漏极电连接,且通过探针与所述测试机台电连接。
所述电压源200包括第一浮动电压源200和第二浮动电压源200,其中所述第一浮动电压源200包括第一驱动电压输出端、第一感应电压输出端和第一公共电压输出端,所述第二浮动电压源200包括第二驱动电压输出端、第二感应电压输出端和第二公共电压输出端。
所述开关电路300包括多个开关管,每一所述输出端与所述开关管一一对应电连接,所述第一驱动电压输出端通过所述开关管可与所述第一管芯DIE1的栅极电连接,所述第一感应电压输出端通过所述开关管可与所述第一管芯DIE1的源极以及所述第二公共电压输出端分别电连接,所述第二驱动电压输出端通过所述开关管可与所述第二管芯DIE2的栅极电连接,所述第二感应电压输出端通过所述开关管可与所述第二管芯DIE2的源极以及所述第一公共电压输出端分别电连接。
本发明中,通过设置浮动电压源200和开关电路300,使得所述第一驱动电压输出端通过所述开关管K12可与所述第一管芯DIE1的栅极电连接,所述第一感应电压输出端通过所述开关管K11可与所述第一管芯DIE1的源极连接以及通过开关管K11和K23所述第二公共电压输出端分别电连接,所述第二驱动电压输出端通过所述开关管K22可与所述第二管芯DIE2的栅极电连接,所述第二感应电压输出端通过所述开关管K21可与所述第二管芯DIE2的源极连接以及通过开关管K21和K13所述第一公共电压输出端分别电连接,可实现通过控制开关管,在测试其中一个MOS管时,利用开关管将另一MOS管置于特定状态,以实现参数测试,且在其中一个测试完毕后,利用相同的方式测试双芯管器件中的另一个MOS管器件,不需要重新搭建测试电路,实现双芯管器件的快速测试。并且,每一所述双管芯器件测试电路都可以支持完成电压和电流参数的测试,因此多个所述双管芯器件测试电路对多个双管芯器件进行并行测试,进一步提高测试效率。
本实施例中,第一浮动电压源Floating VI_1的驱动电压输出端、感应电压输出端和公共信号输出端标记为G1、S1和D1,第二浮动电压源Floating VI_2的驱动电压输出端、感应电压输出端和公共信号输出端标记为G2、S2和D2。第一管芯DIE1的栅极和源极标记为Gate1和Source1,第二管芯DIE2的栅极和源极和漏极标记为Gate2和Source2,第一管芯DIE1的漏极和第二管芯DIE2的漏极连接,标记为Drain。
请参见图3,测试第一管芯DIE1时,将G1与Gate1连接、S1与Source1连接、D1与Source2连接;同时,将未测试的第二管芯DIE2的Gate2与G2连接,以及将S2连接到Source2。同时需要将未测试的第二管芯DIE2置于特定状态,如开路状态、短路状态或偏置状态。然后,按照测试规范进行测试,获得并输出第一管芯DIE1的测试结果。
进一步的,测试第一管芯DIE1测试结束后,对第二管芯DIE2进行测试。请参见图4,将G2与Gate2连接、S2与Source2连接、D2与Source1连接;同时,将未测试的第一管芯DIE1的Gate1与G1连接,以及将S1连接到Source1。同时需要将未测试的第一管芯DIE1置于特定状态,如开路状态、短路状态或偏置状态。然后,按照测试规范进行测试,获得并输出第二管芯DIE2的测试结果。
然后,在分别获取第一管芯DIE1与第二管芯DIE2两部分的测试结果后,数据需要整合进行判断,如果两个部分测试均通过,认定器件是正常的,否则如果有任意一个DIE测试数据未通过,均认定器件是不合格的。
在其中一个实施例中,在其中一个实施例中,所述测试电路还包括两个辅助电源,每一所述辅助电源串联设置于一个所述管芯的栅极与源极之间。
本实施例中,通过增设两个辅助电源,可通过在所述辅助电源与DIE的栅极之间的通断,以及所述辅助电源的大小,使得与之连接的DIE处于某一特定状态,从而实现参数测试。
在其中一个实施例中,请参见图5,所述测试电路还包括两个电压表410和一个电流表420。每一所述电压表410串联在一个所述MOS管的栅极与源极之间;所述电流表420串联在所述第一管芯DIE1的源极与所述第二管芯DIE2的源极之间。
以下,以测试RSS参数进行对所述测试电路详细说明。RSS是常规MOSFET中导通电阻Ron的测试方法,因为Dual Gate器件无法引出Drain信号,所以无法独立进行每一颗DIE测试,所以只能是把两颗DIE的Ron分别进行测试;双管芯器件的导通电阻RSS=Ron1+Ron2,其中Ron1为DIE1的导通电阻,Ron2为DIE2的导通电阻。
测试第一管芯DIE1时,通过辅助电源为第二管芯DIE2提供偏置电压,需要闭合G1、S1、D1、G2和S2分别对应连接的开关管,使用电压表410测试第一管芯DIE1与第二管芯源极与源极的电压,使用电流表420精准测试IS电流,使用测试的电压除以IS电流就是Ron1。同理可测得第二管芯DIE2的Ron2,进而计算出双管芯器件的导通电阻RSS。该测试方法的技巧是借助其中一颗器件的体二极管做搭桥,如果电流IS从第一管芯DIE1流入,第一管芯DIE1的体二极管做搭桥,如果电流IS从第二管芯DIE2流入,第二管芯DIE2的体二极管做搭桥,从而提高测试精度。
进一步的,以测试所述双芯管器件的栅极与源极之间的漏电流IGSS参数为例,具体解释所述测试电路工作原理。当测试第一管芯DIE1时,通过控制开关管使得第二颗管芯DIE2的栅极与源极处于开路状态;在DIE1的栅极G1与源极S1连接Floating VI_1,使用浮动电流表420测试栅极与源极的电流,就是第一颗管芯IGSS结果。同理,测试第二管芯DIE2时,通过控制开关管使得第一颗管芯DIE1的栅极与源极处于开路状态;在DIE2的栅极与源极连接Floating VI_2,使用浮动电压表410测试栅极与源极的电流,就是第二颗管芯IGSS结果。
进一步的,以测试所述双芯管器件的阈值电压VTH参数为例,具体解释所述测试电路工作原理。可以理解,Dual Gate MOSFET产品工艺是两个管芯封装在一起器件,一颗器件测试上述参数,应该是两个管芯均要进行测试,即为DIE1与DIE2的各自的阈值电压VTH,对每一DIE测试时,通过控制开关管形成的测试电路如图6所示。测试VTH参数,当测试第一管芯DIE1时,将第二颗管芯DIE2的栅极与源极通过短接在一起;在DIE1的栅极与源极连接Floating VI_1,使用浮动电压表410测试栅极与源极的电压,就是第一颗管芯VTH结果。同理,测试第二管芯DIE2时,将第一颗管芯DIE1的栅极与源极通过短接在一起;在DIE2的栅极与源极Floating VI_2,使用浮动电压表410测试栅极与源极的电压,就是第二颗管芯VTH结果。
基于同一发明构思,本发明实施例还提供了一种利用上述任一实施例提供的双管芯器件测试***对双管芯器件进行测试的双管芯器件测试方法。请参见图8和图9,所述双管芯器件测试方法包括:
步骤S810,加载测试程序,闭合第一驱动电压输出端与第一管芯DIE1的栅极之间的开关管K12、所述第一感应电压输出端与第一管芯DIE1的源极之间的开关管K11以及第一公共电压输出端与第二管芯DIE2的栅极之间的开关管K13;
步骤S820,根据需要测量的参数,将所述第二管芯DIE2置于特定状态,其中所述特定状态包括短路状态、开路状态和偏置状态;
步骤S830,根据测试规范对所述第一管芯DIE1进行测试,并输出测试数据;
步骤S840,闭合第二驱动电压输出端与第二管芯DIE2的栅极之间的开关管K22、所述第二感应电压输出端与第二管芯DIE2的源极之间的开关管K21以及第二公共电压输出端与第一管芯DIE1的栅极之间的开关管K23;;
步骤S850,根据所述需要测量的参数,将所述第一管芯DIE1置于所述特定状态;
步骤S860,根据测试规范对所述第二管芯DIE2进行测试,并输出测试数据。
本发明中,基于可通过开关管实现自动控制的双管芯器件测试***,在测试其中一个MOS管时,利用开关管将另一MOS管置于特定状态,以实现参数测试,且在其中一个测试完毕后,利用相同的方式测试双芯管器件中的另一个MOS管器件,不需要重新搭建测试电路,实现双芯管器件的快速测试。并且,每一所述双管芯器件测试电路都可以支持完成电压和电流参数的测试,因此多个所述双管芯器件测试电路对多个双管芯器件进行并行测试,进一步提高测试效率。
在其中一个实施例中,将所述第一管芯DIE1置于特定状态,包括:
将所述第一管芯DIE1的栅极与辅助电源电连接,通过所述辅助电源为所述第一管芯DIE1的栅极提供辅助电压,以使所述第一管芯DIE1处于偏置状态;或者
通过探针将所述第一管芯DIE1的栅极和源极短路,以使所述第一管芯DIE1处于短路状态;或者
将所述第一管芯DIE1的栅极和源极之间的回路断开,以使所述第一管芯DIE1处于开路状态。
以下,以测试RSS参数进行对所述测试电路详细说明。RSS是常规MOSFET中导通电阻Ron的测试方法,因为Dual Gate器件无法引出Drain信号,所以无法独立进行每一颗DIE测试,所以只能是把两颗DIE的Ron分别进行测试;双管芯器件的导通电阻RSS=Ron1+Ron2,其中Ron1为DIE1的导通电阻,Ron2为DIE2的导通电阻。
测试第一管芯DIE1时,通过辅助电源为第二管芯DIE2提供偏置电压,需要闭合G1、S1、D1、G2和S2分别对应连接的开关管,使用电压表410测试第一管芯DIE1与第二颗管芯源极与源极的电压,使用电流表420精准测试IS电流,使用测试的电压除以IS电流就是Ron1。同理可测得第二管芯DIE2的Ron2,进而计算出双管芯器件的导通电阻RSS。该测试方法的技巧是借助其中一颗器件的体二极管做搭桥,如果电流IS从第一管芯DIE1流入,第一管芯DIE1的体二极管做搭桥,如果电流IS从第二管芯DIE2流入,第二管芯DIE2的体二极管做搭桥,从而提高测试精度。
进一步的,以测试所述双芯管器件的栅极与源极之间的漏电流IGSS参数为例,具体解释所述测试电路工作原理。当测试第一管芯DIE1时,通过控制开关管使得第二颗管芯DIE2的栅极与源极处于开路状态;在DIE1的栅极G1与源极S1连接Floating VI_1,使用浮动电流表420测试栅极与源极的电流,就是第一颗管芯IGSS结果。同理,测试第二管芯DIE2时,通过控制开关管使得第一颗管芯DIE1的栅极与源极处于开路状态;在DIE2的栅极与源极连接Floating VI_2,使用浮动电压表410测试栅极与源极的电流,就是第二颗管芯IGSS结果。
进一步的,以测试所述双芯管器件的阈值电压VTH参数为例,具体解释所述测试电路工作原理。可以理解,Dual Gate MOSFET产品工艺是两个管芯封装在一起器件,一颗器件测试上述参数,应该是两个管芯均要进行测试,即为DIE1与DIE2的各自的阈值电压VTH,对每一DIE1测试时,通过控制开关管形成的测试电路如图6所示。测试VTH参数,当测试第一管芯DIE1时,将第二颗管芯DIE2的栅极与源极通过短接在一起;在DIE1的栅极与源极连接Floating VI_1,使用浮动电压表410测试栅极与源极的电压,就是第一颗管芯VTH结果。同理,测试第二管芯DIE2时,将第一颗管芯DIE1的栅极与源极通过短接在一起;在DIE2的栅极与源极Floating VI_2,使用浮动电压表410测试栅极与源极的电压,就是第二颗管芯VTH结果。
此外,在进行参数测试之前,所述测试方法还包括:将所述双管芯器件测试***上电,然后对测试板卡进行自检,并在自检通过后加载测试程序;根据测试程序将待测的双管芯器件载入测试机台,并通过探针针扎进行连接;然后,对板卡进行上电。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种双管芯器件的测试电路,其特征在于,包括:
待测器件,包括第一管芯和第二管芯;
电压源,包括第一浮动电压源和第二浮动电压源,其中所述第一浮动电压源包括第一驱动电压输出端、第一感应电压输出端和第一公共电压输出端,所述第二浮动电压源包括第二驱动电压输出端、第二感应电压输出端和第二公共电压输出端;以及
开关电路,包括多个开关管,每一所述输出端与所述开关管一一对应电连接,所述第一驱动电压输出端通过所述开关管可与所述第一管芯的栅极电连接,所述第一感应电压输出端通过所述开关管可与所述第一管芯的源极以及所述第二公共电压输出端分别电连接,所述第二驱动电压输出端通过所述开关管可与所述第二管芯的栅极电连接,所述第二感应电压输出端通过所述开关管可与所述第二管芯的源极以及所述第一公共电压输出端分别电连接。
2.如权利要求1所述的测试电路,其特征在于,还包括两个辅助电源,每一所述辅助电源串联设置于一个所述管芯的栅极与源极之间。
3.如权利要求1所述的测试电路,其特征在于,所述开关管为电子继电器。
4.如权利要求3所述的测试电路,其特征在于,所述开关电路为电子继电器选择开关矩阵。
5.如权利要求1所述的测试电路,其特征在于,还包括:
两个电压表,每一所述电压表串联在一个所述MOS管的栅极与源极之间;和
电流表,串联在所述第一管芯的源极与所述第二管芯的源极之间。
6.一种双管芯器件测试***,其特征在于,包括多个双管芯器件测试电路和测试机台,所述双管芯器件测试电路包括:
测试机台,用于承载待测器件,以及加载测试程序;
待测器件,包括第一管芯和第二管芯,所述第一管芯的漏极和第二管芯的漏极电连接,且通过探针与所述测试机台电连接;
电压源,包括第一浮动电压源和第二浮动电压源,其中所述第一浮动电压源包括第一驱动电压输出端、第一感应电压输出端和第一公共电压输出端,所述第二浮动电压源包括第二驱动电压输出端、第二感应电压输出端和第二公共电压输出端;以及
开关电路,包括多个开关管,每一所述输出端与所述开关管一一对应电连接,所述第一驱动电压输出端通过所述开关管可与所述第一管芯的栅极电连接,所述第一感应电压输出端通过所述开关管可与所述第一管芯的源极以及所述第二公共电压输出端分别电连接,所述第二驱动电压输出端通过所述开关管可与所述第二管芯的栅极电连接,所述第二感应电压输出端通过所述开关管可与所述第二管芯的源极以及所述第一公共电压输出端分别电连接。
7.如权利要求6所述的测试***,其特征在于,所述测试电路还包括两个辅助电源,每一所述辅助电源串联设置于一个所述管芯的栅极与源极之间。
8.如权利要求6所述的测试***,其特征在于,所述测试电路还包括:
两个电压表,每一所述电压表串联在一个所述MOS管的栅极与源极之间;和
电流表,串联在所述第一管芯的源极与所述第二管芯的源极之间。
9.一种利用如权利要求6-8任一项所述的双管芯器件测试***对双管芯器件进行测试的双管芯器件测试方法,其特征在于,包括:
加载测试程序,闭合第一驱动电压输出端与第一管芯的栅极之间的开关管、所述第一感应电压输出端与第一管芯的源极之间的开关管以及第一公共电压输出端与第二管芯的栅极之间的开关管;
根据需要测量的参数,将所述第二管芯置于特定状态,其中所述特定状态包括短路状态、开路状态和偏置状态;
根据测试规范对所述第一管芯进行测试,并输出测试数据;
闭合第二驱动电压输出端与第二管芯的栅极之间的开关管、所述第二感应电压输出端与第二管芯的源极之间的开关管以及第二公共电压输出端与第一管芯的栅极之间的开关管;
根据所述需要测量的参数,将所述第一管芯置于所述特定状态;
根据测试规范对所述第二管芯进行测试,并输出测试数据。
10.如权利要求9所述的双管芯器件测试方法,其特征在于,将所述第一管芯置于所述特定状态,包括:
将所述第一管芯的栅极与辅助电源电连接,通过所述辅助电源为所述第一管芯的栅极提供辅助电压,以使所述第一管芯处于偏置状态;或者
通过探针将所述第一管芯的栅极和源极短路,以使所述第一管芯处于短路状态;或者
将所述第一管芯的栅极和源极之间的回路断开,以使所述第一管芯处于开路状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911244050.3A CN110927558A (zh) | 2019-12-06 | 2019-12-06 | 双管芯器件测试电路、方法及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911244050.3A CN110927558A (zh) | 2019-12-06 | 2019-12-06 | 双管芯器件测试电路、方法及*** |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110927558A true CN110927558A (zh) | 2020-03-27 |
Family
ID=69857476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911244050.3A Pending CN110927558A (zh) | 2019-12-06 | 2019-12-06 | 双管芯器件测试电路、方法及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110927558A (zh) |
-
2019
- 2019-12-06 CN CN201911244050.3A patent/CN110927558A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107367678B (zh) | 测试结构、测试探针卡、测试***及测试方法 | |
CN108267682B (zh) | 一种高密度测试芯片及其测试***及其测试方法 | |
US20070200571A1 (en) | Verifying individual probe contact using shared tester channels | |
CN206848417U (zh) | 一种高压mosfet晶圆击穿电压多工位并行测量装置 | |
WO2015130573A1 (en) | Systems and methods for on-wafer dynamic testing of electronic devices | |
CN102157415B (zh) | 裸芯片的晶圆参数的测试方法 | |
US10012690B2 (en) | I/O control circuit for reduced pin count (RPC) device testing | |
CN104280675B (zh) | 多site并行测试方法 | |
CN113539870B (zh) | 测试晶圆上一开关元器件的电气特性的方法 | |
CN211905580U (zh) | 双管芯器件测试电路及*** | |
US20210156902A1 (en) | Semiconductor chip and circuit and method for electrically testing semiconductor chip | |
CN110927558A (zh) | 双管芯器件测试电路、方法及*** | |
CN117517914A (zh) | 背漏极mosfet晶圆动态参数测试结构及方法 | |
CN102818923B (zh) | 芯片内部电源输出电压测量***及方法 | |
CN113064041B (zh) | 场效应晶体管的导通电阻测量方法及测量装置 | |
CN210038116U (zh) | 一种开尔文连接电路的测试电路 | |
CN215415735U (zh) | 晶圆上一开关元器件的电气特性测试装置 | |
CN113176482B (zh) | 测试电路、测试***及其测试方法 | |
US11275105B2 (en) | Reliability test device for coil | |
CN113325292A (zh) | 功率半导体器件栅氧性能参数测量电路及其测量方法 | |
CN105629161B (zh) | 半导体电路测试装置侦测热切换的方法 | |
CN105304515B (zh) | 用于测试半导体管芯的方法和测试装置 | |
CN117907789B (zh) | 一种半导体晶圆的可靠性测试方法 | |
Sajadi et al. | Reliability Evaluation of Isolated LDMOS Devices and Condition Monitoring Solution | |
CN220231800U (zh) | Mos场效应晶体管的测试夹具及其测试板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |