CN110911481B - 一种含有浮空区及终止环的逆导型igbt - Google Patents

一种含有浮空区及终止环的逆导型igbt Download PDF

Info

Publication number
CN110911481B
CN110911481B CN201911212951.4A CN201911212951A CN110911481B CN 110911481 B CN110911481 B CN 110911481B CN 201911212951 A CN201911212951 A CN 201911212951A CN 110911481 B CN110911481 B CN 110911481B
Authority
CN
China
Prior art keywords
region
type
conduction type
collector
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201911212951.4A
Other languages
English (en)
Other versions
CN110911481A (zh
Inventor
黄铭敏
李芸
陈昶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan University
Original Assignee
Sichuan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan University filed Critical Sichuan University
Priority to CN201911212951.4A priority Critical patent/CN110911481B/zh
Publication of CN110911481A publication Critical patent/CN110911481A/zh
Application granted granted Critical
Publication of CN110911481B publication Critical patent/CN110911481B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种逆导型绝缘栅双极型晶体管（Reverse Conducting Insulated Gate Bipolar Transistor，RC‑IGBT）器件，其含有背面槽型栅极结构。所述背面槽型栅极结构的顶部有第一导电类型的终止环，所述背面槽型栅极结构的两侧与第二导电类型的浮空区直接接触。所述终止环用于降低背面槽型栅极结构顶部附近电场，所述浮空区用于抑制折回（snap‑back）现象。

Description

一种含有浮空区及终止环的逆导型IGBT
技术领域
本发明属于半导体器件，特别是半导体功率器件。
背景技术
逆导型绝缘栅双极型晶体管(Reverse Conducting Insulated Gate BipolarTransistor， RC-IGBT)是将IGBT和反向并联二极管集成在一个芯片的器件。逆导型绝缘栅双极型晶体管(RC-IGBT)能够提高集成度、减小寄身电感、降低封装成本。然而，普通RC-IGBT会发生电流随电压折回(Snap-back)变化的现象，这会对器件的功耗以及可靠性带来不利的影响。发明人之前申请的中国发明专利(申请号：2018103973557)提出了含有背面槽栅的逆导型IGBT，其中背面槽栅中采用重掺杂的p型多晶硅。然而，为了完全抑制折回现象，该结构需要较小的背面槽栅间距，并且抑制折回现象的效果也容易受背面槽栅结构中栅氧电荷的影响。
发明内容
本发明的目的在于提供一种逆导型绝缘栅双极型晶体管(RC-IGBT)器件，与普通RC-IGBT相比，本发明提供的RC-IGBT器件消除了折回(Snap-back)现象，并且背面槽型栅极结构之间的间距以及栅氧电荷对抑制折回现象的效果影响较小。
本发明提供一种逆导型绝缘栅双极型晶体管器件，其元胞结构包括：一种逆导型绝缘栅双极型晶体管器件，其元胞结构包括：轻掺杂的第一导电类型的漂移区21，与所述漂移区21的底部平面相接触的集电结构(由10、11和20构成)，与所述漂移区21的顶部平面相接触的第二导电类型的基区(由30和32构成)，与所述基区(由30和32构成)至少有部分接触的重掺杂的第一导电类型的发射区31，与所述发射区31、所述基区(由30和 32构成)以及所述漂移区21均接触的用于控制开关的槽型栅极结构(由33和34构成)，覆盖于所述集电结构(由10、11和20构成)的导体1形成的集电极C，覆盖于所述发射区 31和所述基区(由30和32构成)的导体2形成的发射极E，覆盖于所述用于控制开关的槽型栅极结构(由33和34构成)的导体3形成的栅极G，其特征在于(参照图1-5)：
所述集电结构(由10、11和20构成)由至少一个第二导电类型的集电区10，至少一个第一导电类型的集电区11以及至少一个第一导电类型的缓冲区20构成；所述缓冲区20的底部平面与所述第二导电类型的集电区10以及所述第一导电类型的集电区11均直接接触，所述缓冲区20的顶部平面与所述漂移区21的底部平面直接接触；
所述第二导电类型的集电区10通过至少一个第一种背面槽型栅极结构(由12和35构成) 与所述第一导电类型的集电区11相互隔离；所述第一种背面槽型栅极结构(由12和35构成)的顶部与第一导电类型的终止环22直接接触，所述第一种背面槽型栅极结构(由12和 35构成)的两侧与第二导电类型的浮空区24直接接触；所述第一种背面槽型栅极结构(由 12和35构成)不与所述漂移区21直接接触而是通过所述第二导电类型的浮空区24以及所述第一导电类型的终止环22与所述漂移区21间接接触；所述第一种背面槽型栅极结构(由 12和35构成)包括至少一个第一绝缘介质层35和至少一个第一导体区12，所述第一绝缘介质层35与所述第二导电类型的集电区10、所述第一导电类型的集电区11、所述缓冲区20、所述第二导电类型的浮空区24以及第一导电类型的终止环22直接接触，所述第一导体区12与所述第一绝缘介质层35直接接触并通过所述第一绝缘介质层35与所述第二导电类型的集电区10、所述第一导电类型的集电区11、所述缓冲区20、所述第二导电类型的浮空区24以及所述第一导电类型的终止环22相隔离，所述第一导体区12是由重掺杂的多晶半导体材料或金属构成；所述第二导电类型的集电区10、所述第一导电类型的集电区11以及所述第一导体区12与所述集电极C直接接触；
所述元胞结构中包含第二种背面槽型栅极结构(由12和35构成)或不包含第二种背面槽型栅极结构(由12和35构成)；所述第二种背面槽型栅极结构(由12和35构成)的顶部与第一导电类型的终止环22直接接触，所述第二种背面槽型栅极结构(由12和35构成)的两侧与第二导电类型的浮空区24直接接触；所述第二种背面槽型栅极结构(由12和35构成)不与所述漂移区21直接接触而是通过所述第二导电类型的浮空区24以及所述第一导电类型的终止环22与所述漂移区21间接接触；所述第二种背面槽型栅极结构(由12和35构成)包括至少一个第二绝缘介质层14和至少一个第二导体区13，所述第二绝缘介质层14 与所述第一导电类型的集电区11、所述缓冲区20、所述第二导电类型的浮空区24以及第一导电类型的终止环22均直接接触而不与所述第二导电类型的集电区10直接接触，所述第二导体区13与所述第二绝缘介质层14直接接触并通过所述第二绝缘介质层14与所述第一导电类型的集电区11、所述缓冲区20、所述第二导电类型的浮空区24以及所述第一导电类型的终止环22相隔离，所述第二导体区13是由重掺杂的多晶半导体材料或金属构成，所述第二导体区13与所述集电极C直接接触；
所述元胞结构中包含第三种背面槽型栅极结构(由12和35构成)或不包含第三种背面槽型栅极结构(由12和35构成)；所述第三种背面槽型栅极结构(由12和35构成)的顶部与第一导电类型的终止环22直接接触，所述第三种背面槽型栅极结构(由12和35构成)的两侧与第二导电类型的浮空区24直接接触；所述第三种背面槽型栅极结构(由12和35构成)不与所述漂移区21直接接触而是通过所述第二导电类型的浮空区24以及所述第一导电类型的终止环22与所述漂移区21间接接触；所述第三种背面槽型栅极结构(由12和35构成)包括至少一个第三绝缘介质层16和至少一个第三导体区15，所述第三绝缘介质层16 与所述第二导电类型的集电区10、所述缓冲区20、所述第二导电类型的浮空区24以及第一导电类型的终止环22均直接接触而不与所述第一导电类型的集电区11直接接触，所述第三导体区15与所述第三绝缘介质层16直接接触并通过所述第三绝缘介质层16与所述第二导电类型的集电区10、所述缓冲区20、所述第二导电类型的浮空区24以及所述第一导电类型的终止环22相隔离，所述第三导体区15是由重掺杂的多晶半导体材料或金属构成，所述第三导体区15与所述集电极C直接接触；
所述用于控制开关的槽型栅极结构(由33和34构成)包括至少一个第四绝缘介质层34和至少一个第四导体区33，所述第四绝缘介质层34与所述发射区31、所述基区(由30和32 构成)以及所述漂移区21均直接接触，所述第四导体区33与所述第四绝缘介质层34直接接触并通过所述第四绝缘介质层34与所述发射区31、所述基区(由30和32构成)以及所述漂移区21相隔离，所述第四导体区33是由重掺杂的多晶半导体材料或金属构成，所述第四导体区33与所述栅极G直接接触；
所述基区(由30和32构成)中有至少一个重掺杂的区域32与所述发射极E直接接触，以便形成欧姆接触。
参照图6-8，所述漂移区21不是与所述基区(由30和32构成)直接接触而是通过一个第一导电类型的载流子存储层23与所述基区(由30和32构成)间接接触；所述载流子存储层23的掺杂浓度高于所述漂移区21的掺杂浓度；所述第四绝缘介质层34与所述载流子存储层23直接接触。
参照图9-11，所述缓冲区20中与所述第一导电类型的集电区11以及所述漂移区21均相接触的区域被所述漂移区21替代，使所述缓冲区20中与所述第一导电类型的集电区11以及所述漂移区21均相接触的区域成为所述漂移区21的一部分；所述缓冲区20中与所述第一导电类型的集电区11以及所述第二导电类型的浮空区24均相接触的区域被所述第二导电类型的浮空区24替代，使所述缓冲区20中与所述第一导电类型的集电区11以及所述第二导电类型的浮空区24均相接触的区域成为所述第二导电类型的浮空区24的一部分。
参照图12，所述元胞结构中包含第一种连接发射极E的槽型栅极结构(由37和36构成)；所述第一种连接发射极E的槽型栅极结构(由37和36构成)包括至少一个第五绝缘介质层37和至少一个第五导体区36，所述第五绝缘介质层37与所述基区(由30和32 构成)以及所述漂移区21均直接接触，所述第五导体区36与所述第五绝缘介质层37直接接触并通过所述第五绝缘介质层37与所述基区(由30和32构成)以及所述漂移区21相隔离，所述第五导体区36是由重掺杂的多晶半导体材料或金属构成，所述第五导体区36与所述发射极E直接接触。
参照图13，所述元胞结构中包含第二种连接发射极E的槽型栅极结构(由38和39构成)；所述第二种连接发射极E的槽型栅极结构(由38和39构成)包括至少一个第六绝缘介质层39和至少一个第六导体区38，所述第六绝缘介质层39与所述基区(由30和32 构成)、所述载流子存储层23以及所述漂移区21均直接接触，所述第六导体区38与所述第六绝缘介质层39直接接触并通过所述第六绝缘介质层39与所述基区(由30和32构成)、所述载流子存储层23以及所述漂移区21相隔离，所述第六导体区38是由重掺杂的多晶半导体材料或金属构成，所述第六导体区38与所述发射极E直接接触。
参照图1-13，在所述集电极C和所述发射极E之间施加零伏电压下，相邻的两个与所述第一种背面槽型栅极结构(由12和35构成)直接接触的第二导电类型的浮空区24之间的漂移区21完全耗尽，相邻的两个与所述第二种背面槽型栅极结构(由13和14构成) 直接接触的第二导电类型的浮空区24之间的漂移区21完全耗尽，相邻的与所述第一种背面槽型栅极结构(由12和35构成)直接接触的第二导电类型的浮空区24和与所述第二种背面槽型栅极结构(由13和14构成)直接接触的第二导电类型的浮空区24之间的漂移区21 完全耗尽。
参照图1-13，所述第二导电类型的浮空区24中有效掺杂杂质总数小于所述缓冲区20 中有效掺杂杂质总数；所述第二导电类型的浮空区24中有效掺杂杂质总数小于所述第一导电类型的终止区22中有效掺杂杂质总数。
附图说明
图1:本发明的一种RC-IGBT，其含有第一种背面槽型栅极结构；
图2:本发明的又一种RC-IGBT，其含有第一种背面槽型栅极结构和第二种背面槽型栅极结构；
图3:本发明的又一种RC-IGBT，其有的第一种背面槽型栅极结构之间含有第二种背面槽型栅极结构，有的第一种背面槽型栅极结构之间没有第二种背面槽型栅极结构；
图4:本发明的又一种RC-IGBT，其含有第一种背面槽型栅极结构、第二种背面槽型栅极结构和第三种背面槽型栅极结构；
图5:本发明的又一种RC-IGBT，其两个第一种背面槽型栅极结构之间有两个第二种背面槽型栅极结构；
图6:根据图1，本发明的又一种RC-IGBT，其基区与漂移区之间有载流子存储层；
图7:根据图2，本发明的又一种RC-IGBT，其基区与漂移区之间有载流子存储层；
图8:根据图4，本发明的又一种RC-IGBT，其基区与漂移区之间有载流子存储层；
图9:根据图1，本发明的又一种RC-IGBT，其缓冲区中与第一导电类型的集电区及漂移区相接触的区域成为了漂移区的一部分，其缓冲区中与第一导电类型的集电区及浮空区相接触的区域成为了浮空区的一部分；
图10:根据图2，本发明的又一种RC-IGBT，其缓冲区中与第一导电类型的集电区及漂移区相接触的区域成为了漂移区的一部分，其缓冲区中与第一导电类型的集电区及浮空区相接触的区域成为了浮空区的一部分；
图11:根据图4，本发明的又一种RC-IGBT，其缓冲区中与第一导电类型的集电区及漂移区相接触的区域成为了漂移区的一部分，其缓冲区中与第一导电类型的集电区及浮空区相接触的区域也成为了漂移区的一部分；
图12:根据图1，本发明的又一种RC-IGBT，其含有第一种连接发射极的槽型栅极结构；
图13:根据图6，本发明的又一种RC-IGBT，其含有第二种连接发射极的槽型栅极结构；
图14:图1中本发明的RC-IGBT的反向I-V曲线，以及图1中本发明的RC-IGBT和对比结构的正向I-V曲线。
具体实施方式
下面结合附图对本发明进行详细的描述。
本发明的主要目的是为了抑制RC-IGBT的折回(Snap-back)现象。
图1是本发明的一种RC-IGBT元胞结构示意图，其含有两类槽型栅极结构。一类是连接栅极(G)的用于控制开关的槽型栅极结构(由第四导体区33和第四绝缘介质层34构成)，另一类是连接集电极(C)的第一种背面槽型栅极结构(由第一导体区12和第一绝缘介质层35构成)，其中的第一绝缘介质层(35)和第四绝缘介质层(34)可以是SiO2介质层，第四导体区(33)可以是重掺杂的n型或p型多晶硅材料，第一导体区(12)可以是重掺杂的n型或p型多晶硅材料。第一种背面槽型栅极结构(由12和35构成)的顶部与一个第一导电类型的终止环(n-ring区22)直接接触，第一种背面槽型栅极结构(由12和35 构成)的两侧与第二导电类型的浮空区(p-float区24)直接接触而不与漂移区(n-区21) 直接接触。第一种背面槽型栅极结构(由12和35构成)将第二导电类型的集电区(p- collector区10)与第一导电类型的集电区(n+区11)相互隔离。第一种背面槽型栅极结构 (由12和35构成)深入到漂移区(n-区21)体内，并与第二导电类型的集电区(p- collector区10)、第一导电类型的集电区(n+区11)、缓冲区(n-buffer区20)、第二导电类型的浮空区(p-float区24)以及第一导电类型的终止环(n-ring区22)均接触。需补充说明的是，基区(由p-base区30和p+区32构成)中的重掺杂区(p+区32)是为了与发射极(E)形成良好的欧姆接触，当基区(p-base区30)表面的掺杂浓度足够高时，基区中的重掺杂的区域(p+区32)并不是必须要的。
在零偏下，由于第二导电类型的浮空区(p-float区24)与漂移区(n-区21)之间存内建电势，如0.7V，相邻的两个第二导电类型的浮空区(p-float区24)之间的漂移区(n- 区21)会发生耗尽。当相邻的两个第二导电类型的浮空区(p-float区24)之间的距离足够小时，它们之间的漂移区(n-区21)能够完全耗尽，这就使得从漂移区(n-区21)的中性区到第一导电类型的集电区(n+区11)的电子通路被关断。进一步，当栅极(G)与发射极 (E)之间施加的正电压大于用于控制开关的槽型栅极结构(由33和34构成)的阈值电压时，基区(由p-base区30和p+区32构成)与用于控制开关的槽型栅极结构(由33和34 构成)的界面附近形成电子积累层沟道，发射区(n+区31)到漂移区(n-区21)的电子通路开启。若集电极(C)与发射极(E)之间施加一个正电压，电子就会从发射极(E)经过发射区(n+区31)和电子积累层沟道进入漂移区(n-区21)。由于从漂移区(n-区21)的中性区到第一导电类型的集电区(n+区11)的电子通路被关断，进入漂移区(n-区21)的电子会进入到第二导电类型的集电区(p-collector区10)，从而引起空穴从第二导电类型的集电区(p-collector区10)注入到漂移区(n-区21)，最终器件导通。
在图2中，与图1的结构的主要区别在于，元胞中还有第二种背面槽型栅极结构(由13和14构成)。第二种背面槽型栅极结构(由13和14构成)与第一种背面槽型栅极结构(由12和35构成)的区别在于，前者不与第二导电类型的集电区(p-collector区10) 相接触。第二种背面槽型栅极结构(由13和14构成)的作用与第一种背面槽型栅极结构 (由12和35构成)的作用相同，都是利用与它们相接触的第二导电类型的浮空区(p-float 区24)与漂移区(n-区21)的电势差使漂移区(n-区21)耗尽以增加从漂移区(n-区21) 到第一导电类型的集电区(n+区11)的电子通路上的电阻；两者的区别主要是位置的不同，第二种背面槽型栅极结构(由12和35构成)位于两个第一种背面槽型栅极结构(由12和 35构成)之间并且不与第二导电类型的集电区(p-collector区10)相接触。根据前面的讨论知道，为了避免spapback现象，两个第二导电类型的浮空区(p-float区24)之间的漂移区 (n-区21)的宽度是有限制的，比如需小于等于3μm；图1中只有第一种背面槽型栅极结构(由12和35构成)，第一导电类型的集电区(n+区11)的宽度也有限制，比如也需小于等于3μm。图2中增加了一个第二种背面槽型栅极结构(由13和14构成)之后，一个元胞中的第一导电类型的集电区(n+区11)的宽度就可以增加，第一导电类型的集电区(n+区 11)与第二导电类型的集电区(p-collector区10)的面积的比值就可以增加。
在图3中，有的两个第一种背面槽型栅极结构(由12和35构成)之间有第二种背面槽型栅极结构(由13和14构成)，而有的两个第一种背面槽型栅极结构(由12和35构成)之间没有第二种背面槽型栅极结构(由13和14构成)。由此可见，增加了第二种背面槽型栅极结构(由13和14构成)之后可以灵活的调整第一导电类型的集电区(n+区11)与第二导电类型的集电区(p-collector区10)的面积的比值。
在图4中，与图3的结构的主要区别在于，元胞中还有第三种背面槽型栅极结构(由15和16构成)。第三种背面槽型栅极结构(由15和16构成)与第一种背面槽型栅极结构(由12和35构成)的区别在于，前者不与第一导电类型的集电区(n+区11)相接触。
在图5中，与图3的结构的主要区别在于，有的两个第一种背面槽型栅极结构(由12和35构成)之间有两个第二种背面槽型栅极结构(由13和14构成)。
在图6中，与图1的结构的主要区别在于，基区(由p-base区30和p+区32构成) 与漂移区(n-区21)之间有一个n型载流子存储层(n-cs区23)。n型载流子存储层(n-cs 区23)的掺杂浓度比漂移区(n-区21)的掺杂浓度更高，能增强体内载流子存储效应或电导调制效应，从而降低导通压降。
在图7中，与图2的结构的主要区别在于，基区(由p-base区30和p+区32构成) 与漂移区(n-区21)之间有一个n型载流子存储层(n-cs区23)。
在图8中，与图4的结构的主要区别在于，基区(由p-base区30和p+区32构成) 与漂移区(n-区21)之间有一个n型载流子存储层(n-cs区23)。
在图9中，与图1的结构的主要区别在于，缓冲区(n-buffer区20)中与第一导电类型的集电区(n+区11)及漂移区(n-区21)均相接触的区域的掺杂浓度与漂移区(n-区21) 的掺杂浓度相同，使图1的结构的缓冲区(n-buffer区20)中与第一导电类型的集电区(n+区11)及漂移区(n-区21)相接触的区域成为了漂移区(n-区21)的一部分；缓冲区(n- buffer区20)中与第一导电类型的集电区(n+区11)及浮空区(p-float区24)均相接触的区域的掺杂浓度与浮空区(p-float区24)的掺杂浓度相同，使图1的结构的缓冲区(n- buffer区20)中与第一导电类型的集电区(n+区11)及浮空区(p-float区24)相接触的区域成为了浮空区(p-float区24)的一部分。
在图10中，与图2的结构的主要区别在于，缓冲区(n-buffer区20)中与第一导电类型的集电区(n+区11)及漂移区(n-区21)均相接触的区域的掺杂浓度与漂移区(n-区 21)的掺杂浓度相同，使图2的结构的缓冲区(n-buffer区20)中与第一导电类型的集电区 (n+区11)及漂移区(n-区21)相接触的区域成为了漂移区(n-区21)的一部分；缓冲区 (n-buffer区20)中与第一导电类型的集电区(n+区11)及浮空区(p-float区24)均相接触的区域的掺杂浓度与浮空区(p-float区24)的掺杂浓度相同，使图2的结构的缓冲区(n- buffer区20)中与第一导电类型的集电区(n+区11)及浮空区(p-float区24)相接触的区域成为了浮空区(p-float区24)的一部分。
在图11中，与图4的结构的主要区别在于，缓冲区(n-buffer区20)中与第一导电类型的集电区(n+区11)及漂移区(n-区21)均相接触的区域的掺杂浓度与漂移区(n-区 21)的掺杂浓度相同，使图4的结构的缓冲区(n-buffer区20)中与第一导电类型的集电区 (n+区11)及漂移区(n-区21)相接触的区域成为了漂移区(n-区21)的一部分；缓冲区 (n-buffer区20)中与第一导电类型的集电区(n+区11)及浮空区(p-float区24)均相接触的区域的掺杂浓度与浮空区(p-float区24)的掺杂浓度相同，使图4的结构的缓冲区(n- buffer区20)中与第一导电类型的集电区(n+区11)及浮空区(p-float区24)相接触的区域也成为了浮空区(p-float区24)的一部分。
在图12中，与图1的结构的主要区别在于，元胞中还含有第一种连接发射极的槽型栅极结构(由37和36构成)。第一种连接发射极的槽型栅极结构(由37和36构成)与用于控制开关的槽型栅极结构(由33和34构成)的区别在于，前者的导体区(36)连接发射极(E)。
在图13中，与图6的结构的主要区别在于，元胞中还含有第二种连接发射极的槽型栅极结构(由38和39构成)。
为了说明本发明的RC-IGBT的优越性，这里以图1中本发明的RC-IGBT结构为例作仿真计算。仿真中采用了图1结构的半个元胞(宽度是8μm)；采用的是Si材料；电子和空穴的少子寿命均为10μs；绝缘介质层(34和35)采用的是SiO2，其厚度为0.1μm，漂移区(n-区21)的厚度和掺杂浓度分别为105μm和6×1013cm-3；缓冲区(n-buffer区 20)的厚度和掺杂浓度分别为1.4μm和5×1016cm-3；用于控制开关的槽型栅极结构(由 33和34构成)及第一种背面槽型栅极结构(由35和12构成)的宽度和深度均分别为1μ m和5μm，第一导体区(12)采用重掺杂的p型多晶硅；第一导电类型的终止环(n-ring 区22)与第一种背面槽型栅极结构界面上的峰值浓度为1×1017cm-3，其扩散长度为0.3μ m；第二导电类型的浮空区(p-float区24)与第一种背面槽型栅极结构界面上的峰值浓度为3×1016cm-3，其扩散长度为0.3μm；第二导电类型的集电区(p-collector区10)和第一导电类型的集电区(n+区11)的厚度和掺杂浓度均分别为0.6μm和3×1018cm-3，第一导电类型的集电区(n+区11)的宽度为2μm，第二导电类型的集电区(p-collector区10)的宽度为3μm。仿真结果显示图1结构的击穿电压为1424V。而如果将图1结构中的第一导电类型的终止环(n-ring区22)去掉，击穿电压将为1324V。这主要是因为，引入第一导电类型的终止环(n-ring区22)后能够避免第一种背面槽型栅极结构顶部拐角处的电场集中效应。
图14是图1中本发明的RC-IGBT的反向导通I-V曲线，以及图1中本发明的RC- IGBT和对比结构的正向导通I-V曲线，其中对比结构与图1结构的区别只在于没有第一导电类型的终止环(n-ring区22)以及第二导电类型的浮空区(p-float区24)。图14中的Di代表第一绝缘介质层(35)上的界面电荷面密度。从图中可以看到，本发明的RC-IGBT具备双向导电的能力。在相同的背面槽栅间距条件下，本发明的RC-IGBT比对比结构更不易发生折回现象，这是因为第二导电类型的浮空区(p-float区24)减小了两个背面槽栅之间的漂移区(n-区21)宽度。另外，在有第一绝缘介质层(35)上的界面电荷的条件下，本发明的RC-IGBT也比对比结构更不易发生折回现象，这是因为第二导电类型的浮空区(p- float区24)削弱了第一绝缘介质层(35)上的界面电荷对漂移区(n-区21)里的耗尽区域的影响。
以上对本发明做了许多实施例说明，其所述的n型半导体材料可看作是第一导电类型的半导体材料，而p型半导体材料可看作是第二导电类型的半导体材料。显然，根据本发明的原理，实施例中的n型与p型均可以相互对调而不影响本发明的内容。对于熟悉本领域的技术人员而言，还可以在本发明的思想下得到其它许多实施例而不超出本发明的权利要求。

Claims (7)

1.一种逆导型绝缘栅双极型晶体管器件，其元胞结构包括：轻掺杂的第一导电类型的漂移区，与所述漂移区的底部平面相接触的集电结构，与所述漂移区的顶部平面相接触的第二导电类型的基区，与所述基区至少有部分接触的重掺杂的第一导电类型的发射区，与所述发射区、所述基区以及所述漂移区均接触的用于控制开关的槽型栅极结构，覆盖于所述集电结构的导体形成的集电极，覆盖于所述发射区和所述基区的导体形成的发射极，覆盖于所述用于控制开关的槽型栅极结构的导体形成的栅极，其特征在于：
所述集电结构由至少一个第二导电类型的集电区，至少一个第一导电类型的集电区以及至少一个第一导电类型的缓冲区构成；所述缓冲区的底部平面与所述第二导电类型的集电区以及所述第一导电类型的集电区均直接接触，所述缓冲区的顶部平面与所述漂移区的底部平面直接接触；
所述第二导电类型的集电区通过至少一个第一种背面槽型栅极结构与所述第一导电类型的集电区相互隔离；所述第一种背面槽型栅极结构的顶部与第一导电类型的终止环直接接触，所述第一种背面槽型栅极结构的两侧与第二导电类型的浮空区直接接触；所述第一种背面槽型栅极结构不与所述漂移区直接接触而是通过所述第二导电类型的浮空区以及所述第一导电类型的终止环与所述漂移区间接接触；所述第一种背面槽型栅极结构包括至少一个第一绝缘介质层和至少一个第一导体区，所述第一绝缘介质层与所述第二导电类型的集电区、所述第一导电类型的集电区、所述缓冲区、所述第二导电类型的浮空区以及所述第一导电类型的终止环直接接触，所述第一导体区与所述第一绝缘介质层直接接触并通过所述第一绝缘介质层与所述第二导电类型的集电区、所述第一导电类型的集电区、所述缓冲区、所述第二导电类型的浮空区以及所述第一导电类型的终止环相隔离，所述第一导体区是由重掺杂的多晶半导体材料或金属构成；所述第二导电类型的集电区、所述第一导电类型的集电区以及所述第一导体区与所述集电极直接接触；
所述元胞结构中包含第二种背面槽型栅极结构或不包含第二种背面槽型栅极结构；所述第二种背面槽型栅极结构的顶部与第一导电类型的终止环直接接触，所述第二种背面槽型栅极结构的两侧与第二导电类型的浮空区直接接触；所述第二种背面槽型栅极结构不与所述漂移区直接接触而是通过所述第二导电类型的浮空区以及所述第一导电类型的终止环与所述漂移区间接接触；所述第二种背面槽型栅极结构包括至少一个第二绝缘介质层和至少一个第二导体区，所述第二绝缘介质层与所述第一导电类型的集电区、所述缓冲区、所述第二导电类型的浮空区以及所述第一导电类型的终止环均直接接触而不与所述第二导电类型的集电区直接接触，所述第二导体区与所述第二绝缘介质层直接接触并通过所述第二绝缘介质层与所述第一导电类型的集电区、所述缓冲区、所述第二导电类型的浮空区以及所述第一导电类型的终止环相隔离，所述第二导体区是由重掺杂的多晶半导体材料或金属构成，所述第二导体区与所述集电极直接接触；
所述元胞结构中包含第三种背面槽型栅极结构或不包含第三种背面槽型栅极结构；所述第三种背面槽型栅极结构的顶部与第一导电类型的终止环直接接触，所述第三种背面槽型栅极结构的两侧与第二导电类型的浮空区直接接触；所述第三种背面槽型栅极结构不与所述漂移区直接接触而是通过所述第二导电类型的浮空区以及所述第一导电类型的终止环与所述漂移区间接接触；所述第三种背面槽型栅极结构包括至少一个第三绝缘介质层和至少一个第三导体区，所述第三绝缘介质层与所述第二导电类型的集电区、所述缓冲区、所述第二导电类型的浮空区以及所述第一导电类型的终止环均直接接触而不与所述第一导电类型的集电区直接接触，所述第三导体区与所述第三绝缘介质层直接接触，并通过所述第三绝缘介质层与所述第二导电类型的集电区、所述缓冲区、所述第二导电类型的浮空区以及所述第一导电类型的终止环相隔离，所述第三导体区是由重掺杂的多晶半导体材料或金属构成，所述第三导体区与所述集电极直接接触；
所述用于控制开关的槽型栅极结构包括至少一个第四绝缘介质层和至少一个第四导体区，所述第四绝缘介质层与所述发射区、所述基区以及所述漂移区均直接接触，所述第四导体区与所述第四绝缘介质层直接接触并通过所述第四绝缘介质层与所述发射区、所述基区以及所述漂移区相隔离，所述第四导体区是由重掺杂的多晶半导体材料或金属构成，所述第四导体区与所述栅极直接接触；
所述基区中有至少一个重掺杂的区域与所述发射极直接接触，以便形成欧姆接触。
2.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述漂移区不是与所述基区直接接触而是通过一个第一导电类型的载流子存储层与所述基区间接接触；所述载流子存储层的掺杂浓度高于所述漂移区的掺杂浓度；所述第四绝缘介质层与所述载流子存储层直接接触。
3.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述缓冲区中与所述第一导电类型的集电区以及所述漂移区均相接触的区域的被所述漂移区替代，使所述缓冲区中与所述第一导电类型的集电区以及所述漂移区均相接触的区域成为所述漂移区的一部分；所述缓冲区中与所述第一导电类型的集电区以及所述第二导电类型的浮空区均相接触的区域被所述第二导电类型的浮空区替代，使所述缓冲区中与所述第一导电类型的集电区以及所述第二导电类型的浮空区均相接触的区域成为所述第二导电类型的浮空区的一部分。
4.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：所述元胞结构中包含第一种连接发射极的槽型栅极结构；所述第一种连接发射极的槽型栅极结构包括至少一个第五绝缘介质层和至少一个第五导体区，所述第五绝缘介质层与所述基区以及所述漂移区均直接接触，所述第五导体区与所述第五绝缘介质层直接接触并通过所述第五绝缘介质层与所述基区以及所述漂移区相隔离，所述第五导体区是由重掺杂的多晶半导体材料或金属构成，所述第五导体区与所述发射极直接接触。
5.如权利要求2所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述元胞结构中包含第二种连接发射极的槽型栅极结构；所述第二种连接发射极的槽型栅极结构包括至少一个第六绝缘介质层和至少一个第六导体区，所述第六绝缘介质层与所述基区、所述载流子存储层以及所述漂移区均直接接触，所述第六导体区与所述第六绝缘介质层直接接触并通过所述第六绝缘介质层与所述基区、所述载流子存储层以及所述漂移区相隔离，所述第六导体区是由重掺杂的多晶半导体材料或金属构成，所述第六导体区与所述发射极直接接触。
6.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
在所述集电极和所述发射极之间施加零伏电压下，相邻的两个与所述第一种背面槽型栅极结构直接接触的第二导电类型的浮空区之间的漂移区完全耗尽，相邻的两个与所述第二种背面槽型栅极结构直接接触的第二导电类型的浮空区之间的漂移区完全耗尽，相邻的与所述第一种背面槽型栅极结构直接接触的第二导电类型的浮空区和与所述第二种背面槽型栅极结构直接接触的第二导电类型的浮空区之间的漂移区完全耗尽。
7.如权利要求1所述的一种逆导型绝缘栅双极型晶体管器件，其特征在于：
所述第二导电类型的浮空区中有效掺杂杂质总数小于所述缓冲区中有效掺杂杂质总数；所述第二导电类型的浮空区中有效掺杂杂质总数小于所述第一导电类型的终止区中有效掺杂杂质总数。
CN201911212951.4A 2019-12-02 2019-12-02 一种含有浮空区及终止环的逆导型igbt Expired - Fee Related CN110911481B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911212951.4A CN110911481B (zh) 2019-12-02 2019-12-02 一种含有浮空区及终止环的逆导型igbt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911212951.4A CN110911481B (zh) 2019-12-02 2019-12-02 一种含有浮空区及终止环的逆导型igbt

Publications (2)

Publication Number Publication Date
CN110911481A CN110911481A (zh) 2020-03-24
CN110911481B true CN110911481B (zh) 2021-06-11

Family

ID=69821495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911212951.4A Expired - Fee Related CN110911481B (zh) 2019-12-02 2019-12-02 一种含有浮空区及终止环的逆导型igbt

Country Status (1)

Country Link
CN (1) CN110911481B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035939B (zh) * 2021-03-17 2022-04-12 四川大学 一种含有隔离p-top区的逆导型超结IGBT
CN112928156B (zh) * 2021-04-07 2022-04-12 四川大学 一种浮空p柱的逆导型槽栅超结IGBT

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311287A (zh) * 2013-03-11 2013-09-18 电子科技大学 一种具有系列p浮空埋层的rc-igbt
CN106206705A (zh) * 2016-09-09 2016-12-07 电子科技大学 一种具有双栅的rc‑igbt
CN107464842A (zh) * 2017-08-03 2017-12-12 电子科技大学 一种具有集电极槽的超结逆导型igbt
CN108389900A (zh) * 2018-03-19 2018-08-10 电子科技大学 一种槽栅短路阳极soi ligbt
CN108389902A (zh) * 2018-04-28 2018-08-10 四川大学 一种含有背面槽栅的逆导型igbt
CN109449202A (zh) * 2018-10-30 2019-03-08 广州工商学院 一种逆导双极型晶体管
CN110400840A (zh) * 2019-08-06 2019-11-01 电子科技大学 一种抑制电压回折现象的rc-ligbt器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5587622B2 (ja) * 2010-01-27 2014-09-10 ルネサスエレクトロニクス株式会社 逆導通型ｉｇｂｔ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311287A (zh) * 2013-03-11 2013-09-18 电子科技大学 一种具有系列p浮空埋层的rc-igbt
CN106206705A (zh) * 2016-09-09 2016-12-07 电子科技大学 一种具有双栅的rc‑igbt
CN107464842A (zh) * 2017-08-03 2017-12-12 电子科技大学 一种具有集电极槽的超结逆导型igbt
CN108389900A (zh) * 2018-03-19 2018-08-10 电子科技大学 一种槽栅短路阳极soi ligbt
CN108389902A (zh) * 2018-04-28 2018-08-10 四川大学 一种含有背面槽栅的逆导型igbt
CN109449202A (zh) * 2018-10-30 2019-03-08 广州工商学院 一种逆导双极型晶体管
CN110400840A (zh) * 2019-08-06 2019-11-01 电子科技大学 一种抑制电压回折现象的rc-ligbt器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Reverse-Conducting Insulated Gate Bipolar Transistor: A Review of Current Technologies;Findlay, EM; Udrea, F;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20190131;第66卷(第1期);219-230 *
一种背面深槽填充P型多晶硅RC-IGBT;孙旭；陈星弼;《微电子学》;20181220;第48卷(第6期);830-833 *

Also Published As

Publication number Publication date
CN110911481A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
CN108389901B (zh) 一种载流子存储增强型超结igbt
CN108198851B (zh) 一种具有载流子存储效应的超结igbt
CN108389902B (zh) 一种含有背面槽栅的逆导型igbt
CN111048585B (zh) 一种含有背面槽型介质及浮空区的逆导型igbt
US8058670B2 (en) Insulated gate bipolar transistor (IGBT) with monolithic deep body clamp diode to prevent latch-up
US20140061720A1 (en) Semiconductor device
US10686062B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
CN102456718A (zh) 绝缘栅双极晶体管器件用于提升器件性能的新型上部结构
CN109244136B (zh) 槽底肖特基接触SiC MOSFET器件
CN107275383B (zh) 一种含有异质结的超结igbt
CN112928156B (zh) 一种浮空p柱的逆导型槽栅超结IGBT
KR20150076814A (ko) 전력 반도체 소자
US20150357450A1 (en) Charge reservoir igbt top structure
CN110911481B (zh) 一种含有浮空区及终止环的逆导型igbt
JPH0478169B2 (zh)
CN114784087B (zh) 一种浮空缓冲层沟槽集电极逆导型绝缘栅双极型晶体管
CN115832058A (zh) 一种沟槽型碳化硅mosfet器件
CN109148572B (zh) 一种反向阻断型fs-igbt
CN110931556A (zh) 一种含有背面槽栅及浮空环的逆导型igbt
CN114823863B (zh) 一种具有阳极槽的低功耗横向功率器件
CN116169166A (zh) 逆导型igbt器件的背面栅结构
CN112928155B (zh) 一种浮空p柱的槽栅超结IGBT
CN110911480B (zh) 一种含有浮空区包围背面槽栅的逆导型igbt
CN112909082B (zh) 一种高压低阻功率ldmos
CN111276537A (zh) 一种具有多晶硅耐压层的逆导型rc-ligbt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210611