CN110910774A - 显示面板、制造方法以及拼接显示面板 - Google Patents

显示面板、制造方法以及拼接显示面板 Download PDF

Info

Publication number
CN110910774A
CN110910774A CN201911064368.3A CN201911064368A CN110910774A CN 110910774 A CN110910774 A CN 110910774A CN 201911064368 A CN201911064368 A CN 201911064368A CN 110910774 A CN110910774 A CN 110910774A
Authority
CN
China
Prior art keywords
substrate
display panel
openings
array substrate
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911064368.3A
Other languages
English (en)
Inventor
卢马才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201911064368.3A priority Critical patent/CN110910774A/zh
Priority to US16/625,731 priority patent/US20210233899A1/en
Priority to PCT/CN2019/120042 priority patent/WO2021088140A1/zh
Publication of CN110910774A publication Critical patent/CN110910774A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种显示面板，包括发光部、阵列基板以及驱动芯片，发光部电连接于阵列基板一侧，驱动芯片电连接于阵列基板另一侧。阵列基板包括：透明基板，具有第一表面和与第一表面相对的第二表面；信号线，设置于衬底基板的第一表面；扇出电路，设置于衬底基板的第二表面，扇出电路与信号线电连接；驱动芯片设置于衬底基板的第二表面侧，电连接于扇出电路，阵列基板上开设有多个开口，多个开口位于阵列基板边缘并贯穿阵列基板，阵列基板包括多个电连接部，电连接部设置于开口中，电连接部电连接信号线与扇出电路。

Description

显示面板、制造方法以及拼接显示面板
技术领域
本申请涉及显示领域，尤其涉及一种显示面板、制造方法以及拼接显示面板。
背景技术
在显示领域中，无边框或者窄边框显示器逐渐成为主流。对于显示器，例如液晶显示器(LiquidCrystalsDisplay，LCD)、有机电致发光显示器(OrganicLight-EmittingDisplay，OLED)、发光二极管(light emitting diode，LED)显示器而言，屏幕尺寸越大，制造难度以及单位面积的制造成本越高。因此，大型显示器通常采用多块中小型显示器拼接而成。中小型显示器的边框的存在会导致拼接显示面板的显示区域出现条形的拼接缝，降低显示品质。
申请内容
有鉴于此，本申请目的在于提供一种无边框或者窄边框的显示面板及其制造方法。此外，本申请还提供一种可以消除或减小拼接缝的拼接显示面板。
一种显示面板，包括发光部、阵列基板以及驱动芯片，所述发光部电连接于所述阵列基板一侧，所述驱动芯片电连接于所述阵列基板另一侧，
所述阵列基板包括：
透明基板，具有第一表面和与所述第一表面相对的第二表面；
信号线，设置于所述衬底基板的第一表面；
扇出电路，设置于所述衬底基板的第二表面，所述扇出电路与所述信号线电连接；
所述驱动芯片设置于所述衬底基板的第二表面侧，电连接于所述扇出电路，
所述阵列基板上开设有多个开口，所述多个开口位于所述阵列基板边缘并贯穿所述阵列基板，所述阵列基板包括多个电连接部，所述电连接部设置于所述开口中，所述电连接部电连接所述信号线与所述扇出电路。
在本申请的一显示面板中，所述开口为开设于所述阵列基板的侧壁上的凹槽。
在本申请的一显示面板中，所述开口为贯穿所述阵列基板的通孔。
在本申请的一显示面板中，所述开口内的所述阵列基板侧壁上开设有凹部，所述电连接部包括电连接凸起，所述信号线从所述凹部中暴露出来，所述电连接凸起与所述信号线接触。
在本申请的一显示面板中，所述多个开口包括多个沿第一方向排列的第一开口，所述多个电连接部包括设置于所述多个第一开口中的多个第一电连接部，所述信号线包括栅极线，每一所述第一电连接部均电连接于一条所述栅极线。
在本申请的一显示面板中，所述多个开口包括多个沿第二方向排列的第二开口，所述多个电连接部包括设置于所述多个第二开口中的多个第二电连接部，所述信号线包括源/漏极线，每一所述第二电连接部均电连接于一条所述源/漏极线。
一种显示面板的制造方法，其包括以下步骤：
扇出电路形成工序，提供一第一基板，所述第一基板包括衬底基板以及信号线，所述衬底基板具有第一表面和与所述第一表面相对的第二表面，所述信号线设置于所述衬底基板的第一表面，在所述第二表面形成扇出电路；
开口形成工序，在衬底基板的边缘开设多个开口，所述开口贯穿所述中间基板，所述第一端连接所述扇出电路，所述第二端连接所述信号线；
电连接部形成工序，在所述开口中形成电连接部，所述电连接部电连接于所述信号线和所述扇出电路之间，得到阵列基板；
绑定工序，在所述扇出电路上绑定驱动芯片，
发光部形成工序，在所述阵列基板上电连接发光部。
在本申请的一显示面板的制造方法中，所述在衬底基板的边缘开设多个开口的步骤包括在所述衬底基板的侧壁上形成凹槽或者在所述衬底基板中开设通孔。
在本申请的一显示面板的制造方法中
所述电连接部形成工序包括以下步骤：
蚀刻所述开口内的侧壁，暴露出所述信号线，
在所述开口中形成金属层，形成所述电连接部。
一种拼接显示面板，其由多个如上所述的显示面板拼接而成。
本申请的显示面板的扇出电路及驱动芯片设置在阵列基板的背面，通过在阵列基板边缘处开设开口，并在开口中形成电连接部将驱动芯片、扇出线路以及TFT层三者电连接，能够使显示区域更加靠近边框区，从而获得无边框或窄边框效果。
本申请的拼接显示面板通过使用上述无边框或者窄边框的显示面板，能够将拼接缝缩小至一个像素单元大小，从而使用户在视觉上难以察觉拼接缝的存在，起到消除或者减小拼接缝的效果。
附图说明
为了更清楚地说明本申请中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施方式的显示面板的正面示意图。
图2为图1的显示面板的背面示意图。
图3为图1的显示面板沿A-A线的剖视图。
图4为图1的显示面板沿B-B线的剖视图。
图5为本申请另一实施方式的显示面板的背面示意图。
图6(a)-图6(k)为本申请一实施方式的显示面板的制造方法的沿A-A线的剖面示意图。
图7为本申请一实施方式的拼接显示面板的正面示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请中的技术方案进行清楚、完整地描述。显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
请参考图1-图4，本申请一实施方式的显示面板100包括阵列基板10、多个发光部20以及驱动芯片30。多个发光部20呈矩阵状电连接于阵列基板10一侧，驱动芯片30电连接于阵列基板10另一侧。具体地，发光部20电连接于阵列基板10显示侧，驱动芯片30电连接于阵列基板10非显示侧。
阵列基板10包括：透明基板11、薄膜晶体管(Thin Film Transistor，TFT)层12(后称TFT层)、钝化层13、像素电极层14以及扇出电路15。透明基板11具有第一表面11a和与第一表面11a相对的第二表面11b。TFT层12设置于透明基板11的第一表面11a。钝化层13以及像素电极层14依次层叠于TFT层12上。扇出电路15设置于透明基板11的第二表面11b。扇出电路15用于电连接TFT层12与驱动芯片30。
阵列基板10上开设有多个开口101。多个开口101位于阵列基板10边缘并贯穿阵列基板10。阵列基板10还包括多个电连接部16。每一电连接部16设置于一开口101中。电连接部16用于电连接TFT层12和扇出电路15。
具体地，透明基板11用于支撑阵列基板10上的其他元件。衬底基板11例如可以为塑料基板或者玻璃基板。在本申请一实施方式中，衬底基板10可以是柔性基板，例如聚酰亚胺基板。
TFT层12包括多个用于显示的薄膜晶体管(Thin Film Transitor，TFT)。TFT层12包括层叠于透明基板11上的沟道遮光层121，缓冲层122，半导体层123，栅极绝缘层124，栅极金属层125，层间绝缘层126以及源漏极金属层127。
沟道遮光层121设置于透明基板11的第一表面11a。沟道遮光层1211用于对沟道进行遮光。沟道遮光层220可以是具有遮光效果的金属，例如钼(Mo)、银(Ag)、铝(Al)、钼铜(MoCu)合金、钼(Mo)和铝(Al)的叠层等。
缓冲层122覆盖沟道遮光层121和透明基板11。缓冲层122用于防止沟道遮光层121的金属扩散进入半导体层123。缓冲层122可以为SiNx、SiOx、SiNx和SiOx的层叠体或者AlOx和SiOx的层叠体等。
半导体层123设置于缓冲层122上。半导体层123对应沟道遮光层121设置。半导体层123为TFT的沟道层。半导体层123可以采用氧化物半导体材料，例如，铟锌氧化物(IZO)、镓铟氧化物(IGO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟镓锌锡氧化物(IGZTO)等。半导体层123也可以采用例如，非晶硅、单晶硅、低温多晶硅等。
栅极绝缘层124覆盖半导体层123和缓冲层122。栅极绝缘层124可以采用SiNx、SiOx、AlOx、SiNx和SiOx的层叠体或者AlOx和SiOx的层叠体等。
栅极金属层125设置于栅极绝缘层124上。栅极金属层125包括栅极125G和连接于栅极125G的栅极线125GL。栅极125G设置于半导体层123上。俯视时，多条栅极线125GL沿第一方向X排列。栅极金属层125的材料可以为钽(Ta)、钨(W)、钼(Mo)、铝(Al)、钛(Ti)、铜铌(CuNb)合金等，也可以为例如铜(Cu)和钼(Mo)的叠层、铜(Cu)和钼钛(MoTi)合金的叠层、铜(Cu)和钛(Ti)的叠层、铝(Al)和钼(Mo)的叠层以及钼(Mo)和钽(Ta)的叠层、钼(Mo)和钨(W)的叠层、钼(Mo)-铝(Al)-钼(Mo)的叠层等。
层间绝缘层126覆盖缓冲层122、半导体层123和栅极金属层125。层间绝缘层126可以采用例如SiOx、SiNx和SiOx的层叠体等。
源漏极金属层127设置于层间绝缘层126上。源漏极金属层127包括源极127S、漏极127D以及与源极127S连接的源/漏极线127L。源极127S和漏极127D位于半导体层123相对两端。源极127S和漏极127D通过开设于层间绝缘层126中的通孔分别与半导体层123连接。栅极125G和栅极绝缘层124位于源极127S与漏极127D之间。在TFT导通时，源极127S和漏极127D之间的半导体层123中有电流流过。多条源/漏极线127L沿第二方向Y排列。在本申请一实施方式中，第一方向X和第二方向Y相互垂直。源漏极金属层127可以采用与栅极金属层125相同的材料，例如可以采用铜(Cu)和钼(Mo)的叠层、铜(Cu)和钼钛(MoTi)合金的叠层、铜(Cu)和钛(Ti)的叠层、铝(Al)和钼(Mo)的叠层以及铜铌(CuNb)合金等。
钝化层13设置于TFT层12上，使TFT层12表面平坦化。其可以采用上述绝缘层相同的材料。例如，SiOx、SiNx和SiOx的层叠体等。
发光电极层14设置于钝化层13之上，发光电极层14包括像素电极141和公共电极142。像素电极141和公共电极142用于对发光部20供电，控制发光部20的发光。像素电极141可以连接于源极127S和漏极127D的其中一个。公共电极142被提供一个公共电压。
扇出电路15设置于衬底基板10的第二表面11b，且位于阵列基板10的边缘。扇出电路15包括层叠的金属电路层151、透明电路层153以及位于金属电路层151和透明电路层153之间的电路绝缘层152。金属电路层151的材料可以为Mo(钼)和Cu(铜)的叠层，钼钛合金(MoTi)和Cu(铜)的叠层。透明电路层153的材料为ITO、IZO。
在本申请一个实施方式中，多个开口101为开设于阵列基板10侧壁10a上的凹槽。多个开口101包括多个沿第一方向X排列的第一开口101a和多个沿第二方向Y排列的第二开口101b。多个电连接部16包括设置于第一开口101a中的多个第一电连接部16a和设置于第二开口101b中的多个第二电连接部16b。第一电连接部16a电连接于栅极线125GL，第二电连接部16b电连接于源/漏极线127L。栅极线125GL通过第一电连接部16a连接于扇出电路15，并最终与驱动芯片30电连接。源/漏极线127L通过第二电连接部16b连接于扇出电路15，并最终与源极驱动芯片电连接。电连接部由导电材料构成。在本申请一实施方式中，电连接部16可以是图案化的金属走线。
请参考图5，在本申请另一实施方式的显示面板200中，开口101’为开设于阵列基板210中的通孔，包括多个沿第一方向X排列的第一开口101a’和多个沿第二方向Y排列的第二开口101b’。
在本申请其他实施方式中，可以只包括上述实施方式中的第一开口101a以及第一电连接部16a，或者只包括第二开口101b以及第二电连接部16b。栅极线125GL和源极线127SL中的一者通过电连接部16与驱动芯片30电连接，另外一者通过其他方式与驱动芯片30电连接。
在本实施方式中，第一电连接部16a包括第一电连接凸起16a1。第二电连接部16b包括第二电连接凸起16b1。位于开口11内的阵列基板10的侧壁10a中开设有凹部。栅极线125GL从凹部10a1中暴露出来与第一电连接凸起16a1接触。源/漏极线127L从凹部10a1中暴露出来与第二电连接凸起16b1接触。
在本申请一实施方式中，显示面板100为微型发光二极管(Micro lightemittingdiode，MicroLED)型显示面板。发光部20为微型发光二极管发光体，其包括第一电极21，第二电极22，像素定义层，位于像素定义层中间的微发光二极管、保护层等。第一电极21和第二电极22分别连接于像素电极141和公共电极142。在本申请一实施方式中，像素电极141的电位为正，像素电极141通过开设于钝化层中的通孔电连接至漏极127D，在本申请其他实施方式中，像素电极141的电位为负，像素电极141通过开设于钝化层中的通孔电连接至源极127S。微发光二极管按照结构不同，可分为垂直结构的微发光二极管和水平结构的微发光二极管，垂直结构的微发光二极管的第一电极21和第二电极22分别位于微发光二极管的上下两侧，水平的结构的微发光二极管的第一电极21和第二电极22均位于微发光二极管的下侧。在本实施方式中，微发光二极管20为水平结构。
驱动芯片30设置于透明基板11的第二表面11b侧，且电连接于扇出电路15。驱动芯片30可采用覆晶薄膜的形式，即将驱动芯片30设置于薄膜上并连接于扇出电路15。驱动芯片30可包括栅极驱动芯片和源/漏极驱动芯片。栅极驱动芯片连接至栅极线125GL。源/漏极驱动芯片电连接至源/漏极线127L。本申请的显示面板100的扇出电路15以及驱动芯片30设置在阵列基板10的背面，通过在阵列基板10边缘处开设开口101，并在开口101中形成电连接部16将驱动芯片30、扇出线路16以及TFT层12三者电连接，能够使显示区域更加靠近边框区，从而获得无边框或窄边框效果。
在本发明其他实施方式中，阵列基板上还可以包括公共电极线、电源电压线等其他用于传递信号的信号线，驱动芯片也可以包括电源芯片等其他驱动芯片。也可以通过在阵列基板边缘处开设开口，并在开口中形成电连接部将驱动芯片、扇出线路以及信号线三者电连接，能够使显示区域更加靠近边框区，从而获得无边框或窄边框效果。
请参考图6(a)～图6(j)，本申请一实施方式提供一种显示面板100的制造方法，其包括以下工序：
扇出电路形成工序，提供一第一基板1000，所述第一基板1000包括透明基板11、TFT层12、钝化层13、以及像素电极层14透明基板11具有第一表面11a和与第一表面11a相对的第二表面11b。TFT层12设置于透明基板11的第一表面11a。在第二表面11b形成扇出电路15，得到衬底基板1001。
开口形成工序，在衬底基板1001的边缘开设多个开口101。开口101贯穿中间基板，开口101第一端连接扇出电路15，第二端连接TFT层12。在本申请一实施方式中，开口101位于扇出电路15与TFT层12的正投影重叠的位置。
电连接部形成工序，在开口101中形成电连接部16，电连接部16电连接于TFT层12和扇出电路15之间，得到阵列基板10。
绑定工序，在扇出电路15上绑定驱动芯片30。
发光部形成工序，在阵列基板10上电连接发光部20。
请参考图6(a)～图6(c)，扇出电路形成工序中，TFT层12包括层叠于透明基板11上的沟道遮光层121，缓冲层122，半导体层123，栅极绝缘层124，栅极金属层125，层间绝缘层126以及源漏极金属层127。栅极金属层125包括栅极125G和栅极线125GL。源漏极金属层127包括源极127S、漏极127D以及源/漏极线127L。
像素电极层14上还设置有第一保护层12a和第二保护层12b。第一保护层12a和第二保护层12b用于倒置第一基板1000形成扇出电路15时对像素电极层14进行保护。在第二表面11b形成扇出电路15的步骤包括：将上述第一基板1000倒置，使第二表面11b朝上。在第二表面11b依次形成金属电路层152以及电路绝缘膜152。例如可以是沉积扇出电路金属膜并图案化为金属电路层151。在金属电路层151上沉积形成电路绝缘膜152。
在扇出电路绝缘膜152上开设通孔152a并形成透明电路层153。例如可以是在通孔152a中沉积透明导电层，图案化透明导电层形成透明电路层153。金属电路层151与透明电路层153电连接，共同构成扇出电路15。
此外，衬底基板1001还可以包括覆盖扇出电路15的第一有机保护层17，用于保护扇出电路15。可以通过沉积蚀刻阻挡层形成第一有机保护层17。
在此，将上述基板倒置，使第一表面11a朝上。除去第一保护层12a和第二保护层12b，在像素电极层14上形成第二有机保护层18。第二有机保护层18也可以通过沉积蚀刻阻挡层形成。由此，得到被第一有机保护层17和第二有机保护层18保护的衬底基板1001。
请参考图6(d)～图6(e)，图6(d)～图6(e)是开口形成工序的俯视示意图。在开口形成工序中，在衬底基板1001的边缘开设多个开口101的步骤包括在衬底基板1001的侧壁1000a上形成凹槽。具体地，通过激光钻孔或者机械钻孔的方法在衬底基板1001上形成凹槽。多个开口101包括多个沿第一方向X排列的第一开口101a和沿第二方向Y排列的第二开口101b。
请参考6(f)～图6(i)，其中，图6(f)～图6(g)是电连接部形成工序的俯视示意图。图6(h)～图6(i)分别为电连接部形成工序中沿A-A线和沿B-B的剖视图。电连接部形成工序包括以下步骤：
蚀刻开口101内的侧壁10a，暴露出栅极线125GL和源/漏极线127L。
具体地，蚀刻第一开口101a中的侧壁10a至栅极金属层125，形成凹部10a1以暴露出栅极线125GL。蚀刻第二开口101b中的侧壁10a至源漏极金属层127，形成凹部10a1以暴露出源/漏极线127L。蚀刻方法例如可以采用化学蚀刻方法。
在开口101内形成金属层16’，以形成电连接部16。形成金属层16’的方法例如可以是镀膜。通过例如研磨的方式除去凹槽外的金属层16’，仅保留凹槽内的金属层16’，使金属层16’图案化为金属走线以形成电连接部16。具体地，第一电连接部16a包括第一电连接凸起16a1。第二电连接部16b包括第二电连接凸起16b1。栅极线125GL与第一电连接凸起16a1接触。源/漏极线127L与第二电连接凸起16b1接触。
在本申请其他实施方式中，电连接部形成工序还可以通过直接在开口101内的侧壁10a上印刷金属走线、在开口内形成金属层，再通过激光烧制出金属走线或者大马士革法等完成。
此外，请参考图5，在本申请另一实施方式的显示面板200中，开口101’(包括第一开口101a’和第二开口101b’)也可以为开设于阵列基板210中的通孔。此时，在通孔内填充金属形成电连接部。
请一并参考图6(j)和图6(k)，绑定工序包括以下步骤：除去第一有机保护层17，在扇出电路15上绑定驱动芯片30。
发光部形成工序包括以下步骤：除去第二有机保护层18，在像素电极141上电连接发光部20的第一电极21，在公共电极142上电连接发光部20的第二电极22。
由此，得到本申请第一实施方式的显示面板100。
在本发明其他实施方式中，阵列基板上还可以包括公共电极线、电源电压线等其他用于传递信号的信号线，驱动芯片也可以包括电源芯片等其他驱动芯片。也可以通过相同的方法在阵列基板边缘处开设开口，并在开口中形成电连接部将驱动芯片、扇出线路以及信号线三者电连接，能够使显示区域更加靠近边框区，从而获得无边框或窄边框效果。
本申请第三实施方式的拼接显示面板1包括呈矩阵紧密排列的多块第一实施方式的显示面板100。多块显示面板100由于为无边框或者窄边框面板，该拼接显示面板1中并不存在明显的拼接缝。
本申请第三实施方式的拼接显示面板1通过使用第一实施方式的无边框或者窄边框的显示面板100，能够将拼接缝缩小至一个像素单元大小，从而使用户在视觉上难以察觉拼接缝的存在，起到消除或者减小拼接缝的效果。
以上的实施方式中仅列举了microled型显示面板，可以理解，本申请还可以用于其他类型的显示面板中。例如，主动发光型的有机电致发光(OrganicLight-EmittingDiode,OLED)显示器中。也就是说，发光部采用有机电致发光体。此时，像素电极为有机电致发光体的阳极。例如，被动发光型的液晶显示面板中。
以上对本申请实施方式提供了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种显示面板，其特征在于，包括发光部、阵列基板以及驱动芯片，所述发光部电连接于所述阵列基板一侧，所述驱动芯片电连接于所述阵列基板另一侧，
所述阵列基板包括：
透明基板，具有第一表面和与所述第一表面相对的第二表面；
信号线，设置于所述衬底基板的第一表面；
扇出电路，设置于所述衬底基板的第二表面，所述扇出电路与所述信号线电连接；
所述驱动芯片设置于所述衬底基板的第二表面侧，电连接于所述扇出电路，
所述阵列基板上开设有多个开口，所述多个开口位于所述阵列基板边缘并贯穿所述阵列基板，所述阵列基板包括多个电连接部，所述电连接部设置于所述开口中，所述电连接部电连接所述信号线与所述扇出电路。
2.如权利要求1所述的显示面板，其特征在于，所述开口为开设于所述阵列基板的侧壁上的凹槽。
3.如权利要求1所述的显示面板，其特征在于，所述开口为贯穿所述阵列基板的通孔。
4.如权利要求1所述的显示面板，其特征在于，所述开口内的所述阵列基板侧壁上开设有凹部，所述电连接部包括电连接凸起，所述信号线从所述凹部中暴露出来，所述电连接凸起与所述信号线接触。
5.如权利要求1所述的显示面板，其特征在于，所述多个开口包括多个沿第一方向排列的第一开口，所述多个电连接部包括设置于所述多个第一开口中的多个第一电连接部，所述信号线包括栅极线，每一所述第一电连接部均电连接于一条所述栅极线。
6.如权利要求1或5所述的显示面板，其特征在于，所述多个开口包括多个沿第二方向排列的第二开口，所述多个电连接部包括设置于所述多个第二开口中的多个第二电连接部，所述信号线包括源/漏极线，每一所述第二电连接部均电连接于一条所述源/漏极线。
7.一种显示面板的制造方法，其包括以下步骤：
扇出电路形成工序，提供一第一基板，所述第一基板包括衬底基板以及信号线，所述衬底基板具有第一表面和与所述第一表面相对的第二表面，所述信号线设置于所述衬底基板的第一表面，在所述第二表面形成扇出电路；
开口形成工序，在衬底基板的边缘开设多个开口，所述开口贯穿所述中间基板，所述第一端连接所述扇出电路，所述第二端连接所述信号线；
电连接部形成工序，在所述开口中形成电连接部，所述电连接部电连接于所述信号线和所述扇出电路之间，得到阵列基板；
绑定工序，在所述扇出电路上绑定驱动芯片，
发光部形成工序，在所述阵列基板上电连接发光部。
8.如权利要求7的显示面板的制造方法，其特征在于，所述在衬底基板的边缘开设多个开口的步骤包括在所述衬底基板的侧壁上形成凹槽或者在所述衬底基板中开设通孔。
9.如权利要求7的显示面板的制造方法，其特征在于，
所述电连接部形成工序包括以下步骤：
蚀刻所述开口内的侧壁，暴露出所述信号线，
在所述开口中形成金属层，形成所述电连接部。
10.一种拼接显示面板，其特征在于，由多个如权利要求1～6中任一项所述的显示面板拼接而成。
CN201911064368.3A 2019-11-04 2019-11-04 显示面板、制造方法以及拼接显示面板 Pending CN110910774A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911064368.3A CN110910774A (zh) 2019-11-04 2019-11-04 显示面板、制造方法以及拼接显示面板
US16/625,731 US20210233899A1 (en) 2019-11-04 2019-11-21 Display panel, manufacturing method of same, and tiled display panel
PCT/CN2019/120042 WO2021088140A1 (zh) 2019-11-04 2019-11-21 显示面板、制造方法以及拼接显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911064368.3A CN110910774A (zh) 2019-11-04 2019-11-04 显示面板、制造方法以及拼接显示面板

Publications (1)

Publication Number Publication Date
CN110910774A true CN110910774A (zh) 2020-03-24

Family

ID=69815986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911064368.3A Pending CN110910774A (zh) 2019-11-04 2019-11-04 显示面板、制造方法以及拼接显示面板

Country Status (3)

Country Link
US (1) US20210233899A1 (zh)
CN (1) CN110910774A (zh)
WO (1) WO2021088140A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952331A (zh) * 2020-09-01 2020-11-17 深圳市华星光电半导体显示技术有限公司 微发光二极管显示基板及其制作方法
CN112310119A (zh) * 2020-10-16 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板及制备方法
CN112530279A (zh) * 2020-05-21 2021-03-19 友达光电股份有限公司 显示装置
CN112993117A (zh) * 2021-02-09 2021-06-18 深圳市华星光电半导体显示技术有限公司 微发光二极管显示面板及其制备方法、显示装置
CN113643621A (zh) * 2021-07-22 2021-11-12 惠州华星光电显示有限公司 发光二极管面板及拼接面板
EP4006890A4 (en) * 2020-05-13 2022-10-19 BOE Technology Group Co., Ltd. ETCH SUBSTRATE, METHOD OF MAKING THEREOF, AND DISPLAY APPARATUS
WO2023133718A1 (zh) * 2022-01-12 2023-07-20 厦门市芯颖显示科技有限公司 显示面板以及拼接显示屏
WO2024021117A1 (zh) * 2022-07-29 2024-02-01 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和拼接显示装置
US11903249B2 (en) 2020-07-30 2024-02-13 Samsung Display Co., Ltd Display device and method of fabricating the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210391404A1 (en) * 2020-06-11 2021-12-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, manufacturing method thereof, and display device
US20220123188A1 (en) * 2020-10-15 2022-04-21 Innolux Corporation Method of manufacturing electronic device
JPWO2023008243A1 (zh) * 2021-07-30 2023-02-02

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751308A (zh) * 2012-07-02 2012-10-24 广东威创视讯科技股份有限公司 Oled显示面板及带该显示面板的oled拼接显示屏
CN104035253A (zh) * 2014-05-26 2014-09-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN104678625A (zh) * 2013-11-28 2015-06-03 启耀光电股份有限公司 矩阵电路基板、显示装置及矩阵电路基板的制造方法
CN108957880A (zh) * 2018-08-01 2018-12-07 京东方科技集团股份有限公司 阵列基板、显示面板及其制作方法
US20190212600A1 (en) * 2018-01-05 2019-07-11 Innolux Corporation Display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791700B2 (en) * 2005-09-16 2010-09-07 Kent Displays Incorporated Liquid crystal display on a printed circuit board
KR102049735B1 (ko) * 2013-04-30 2019-11-28 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
JP6305759B2 (ja) * 2013-12-26 2018-04-04 株式会社ジャパンディスプレイ 表示装置
CN104916252B (zh) * 2015-07-13 2017-08-25 京东方科技集团股份有限公司 圆形显示面板及其制作方法、显示装置
CN107833978B (zh) * 2017-10-31 2021-12-10 昆山国显光电有限公司 一种显示器件
CN109768027B (zh) * 2019-01-29 2020-07-07 福州大学 一种Micro-LED显示屏的结构和制造方法
CN110310575A (zh) * 2019-06-28 2019-10-08 云谷（固安）科技有限公司 一种显示面板及其制作方法和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751308A (zh) * 2012-07-02 2012-10-24 广东威创视讯科技股份有限公司 Oled显示面板及带该显示面板的oled拼接显示屏
CN104678625A (zh) * 2013-11-28 2015-06-03 启耀光电股份有限公司 矩阵电路基板、显示装置及矩阵电路基板的制造方法
CN104035253A (zh) * 2014-05-26 2014-09-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
US20190212600A1 (en) * 2018-01-05 2019-07-11 Innolux Corporation Display device
CN108957880A (zh) * 2018-08-01 2018-12-07 京东方科技集团股份有限公司 阵列基板、显示面板及其制作方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4006890A4 (en) * 2020-05-13 2022-10-19 BOE Technology Group Co., Ltd. ETCH SUBSTRATE, METHOD OF MAKING THEREOF, AND DISPLAY APPARATUS
US11495718B2 (en) 2020-05-13 2022-11-08 Beijing Boe Technology Development Co., Ltd. Driving substrate, method for preparing the same, and display device
CN112530279A (zh) * 2020-05-21 2021-03-19 友达光电股份有限公司 显示装置
US11903249B2 (en) 2020-07-30 2024-02-13 Samsung Display Co., Ltd Display device and method of fabricating the same
CN111952331A (zh) * 2020-09-01 2020-11-17 深圳市华星光电半导体显示技术有限公司 微发光二极管显示基板及其制作方法
WO2022047907A1 (zh) * 2020-09-01 2022-03-10 深圳市华星光电半导体显示技术有限公司 微发光二极管显示基板及其制作方法
US11923397B2 (en) 2020-09-01 2024-03-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Micro light emitting diode display substrate and manufacturing method thereof
CN112310119A (zh) * 2020-10-16 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板及制备方法
CN112993117A (zh) * 2021-02-09 2021-06-18 深圳市华星光电半导体显示技术有限公司 微发光二极管显示面板及其制备方法、显示装置
CN113643621A (zh) * 2021-07-22 2021-11-12 惠州华星光电显示有限公司 发光二极管面板及拼接面板
WO2023133718A1 (zh) * 2022-01-12 2023-07-20 厦门市芯颖显示科技有限公司 显示面板以及拼接显示屏
WO2024021117A1 (zh) * 2022-07-29 2024-02-01 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和拼接显示装置

Also Published As

Publication number Publication date
US20210233899A1 (en) 2021-07-29
WO2021088140A1 (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
CN110910774A (zh) 显示面板、制造方法以及拼接显示面板
CN110707120B (zh) 显示面板、制造方法以及拼接显示面板
KR102400022B1 (ko) 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치
CN110047883B (zh) 有机发光显示设备及制造有机发光显示设备的方法
KR20240049788A (ko) 유기 발광 표시 장치 및 그 제조 방법
CN107195663B (zh) Amoled显示面板结构
KR20150098284A (ko) 유기 발광 표시 장치
TWI412294B (zh) 有機發光裝置及其製造方法
CN102931210B (zh) 显示装置及其制造方法
US20210327995A1 (en) Display substrate and manufacturing method therefor, display panel, and display device
KR102479020B1 (ko) 표시 장치
EP1605516B1 (en) Organic electro-luminescent display and method for manufacturing the same
US11144170B2 (en) Display panel and display module
CN112599536A (zh) 显示面板及其制作方法、拼接显示面板
US20220231109A1 (en) Displaying substrate and displaying device
US20200203442A1 (en) Display panel
CN110797352B (zh) 显示面板及其制作方法、显示装置
CN109545836B (zh) 一种oled显示装置及其制作方法
CN114388588A (zh) 显示装置
KR20220148783A (ko) 유기발광 표시장치
KR20080057490A (ko) 유기전계발광표시장치 및 그 제조방법
CN112002703B (zh) 阵列基板以及液晶显示面板
US20140027761A1 (en) Thin film transistor substrate, display thereof and manufacturing method thereof
US20240213228A1 (en) Display device
KR100986897B1 (ko) 박막 트랜지스터 및 그를 구비하는 평판 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200324

WD01 Invention patent application deemed withdrawn after publication