CN110892527B - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN110892527B
CN110892527B CN201780093210.1A CN201780093210A CN110892527B CN 110892527 B CN110892527 B CN 110892527B CN 201780093210 A CN201780093210 A CN 201780093210A CN 110892527 B CN110892527 B CN 110892527B
Authority
CN
China
Prior art keywords
terminal
end surface
control
lead frame
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780093210.1A
Other languages
English (en)
Other versions
CN110892527A (zh
Inventor
梅田宗一郎
久德淳志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN110892527A publication Critical patent/CN110892527A/zh
Application granted granted Critical
Publication of CN110892527B publication Critical patent/CN110892527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/6027—Mounting on semiconductor conductive members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/3226—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/358—Post-treatment of the connector
    • H01L2224/3583—Reworking
    • H01L2224/35847—Reworking with a mechanical process, e.g. with flattening of the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H01L2224/40106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73213—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半导体装置的连接件的一端部包含：水平部；第一倾斜部，其相连于水平部且位于比水平部更靠近一端部的前端侧的同时，具有从水平部向下方倾斜的形状；以及控制用折弯部，其相连于第一倾斜部且位于一端部的前端的同时，被折弯成沿着折弯轴方向向下方突出，控制用折弯部的下端面侧与第二端子的上端面相接触。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置以及半导体装置的制造方法。
背景技术
以往，例如有一种半导体装置(参照专利文献1)已被普遍知晓，其为：将半导体元件放置在基板的导体层上，并经由焊锡等导电性接合材料以连接件来接合该半导体元件与引线框，并且该半导体元件与基板被封装树脂封装。
在这种以往的半导体装置中，例如在为了连接诸如栅极夹(gate clip)等连接件与半导体元件(MOSFET或1GBT)而使用焊锡材料等导电性接合材料的情况下，在维持焊锡粒径并减少焊锡量方面存在着限度，并且越缩小焊锡粒径就越增加成本。
而且，为了在不减少焊锡量的情况下抑制异电极间的焊锡桥，就必须确保接触于连接件的焊锡材料不会从输入有半导体元件的控制信号的栅极焊盘(端子)的上端面溢出。
此外，在考虑到电气性能后，由于必须要减小栅极焊盘的面积且加大源极焊盘的面积，因此栅极夹与栅极焊盘的接合部就必须尽可能地减小。
例如图14所示，在以往的半导体装置中，与半导体元件的栅极焊盘TG相连接的栅极夹GC的一端具有：向下侧冲压的冲压部GC1以及折弯部GC2。
由于焊锡材料被该冲压部GC1与折弯部GC2压扁，因此在空隙(clearance)不充分的情况下，会导致焊锡材料从栅极焊盘TG的上端面溢出。
所以，就必须要扩大栅极焊盘TG的面积(图14)。此外，由于该冲压部GC1与折弯部GC2至少需要冲压工序与折弯工序这两个工序，因此制造成本也会上升。
如上所述，在以往的半导体装置中，在对应于输入有控制信号的端子(栅极焊盘)的形状，将连接于该端子的连接件(栅极焊盘)的连接部分的加工变得容易的同时，在接合该端子与连接件时，存在着无法抑制导电性接合材料从该端子的上端面溢出的问题。
先行技术文献
专利文献
专利文献1：特开2015-12065号公报
鉴于上述问题，本发明的目的在于提供一种半导体装置，其能够在对应于输入有控制信号的端子的形状，使连接于该端子的连接件的接合部分的加工变得容易的同时，在接合该端子与连接件时，抑制导电性接合材料从该端子的上端面溢出。
发明内容
根据本发明的一种形态所涉及的实施方式中的半导体装置，其特征在于，包括：
基板，在其上端面设置有第一导电层以及第二导电层；
半导体元件，其配置于所述基板的所述上端面，并且具有：设置在其下端面且被电连接于所述第一导电层的第一端子；以及设置在其上端面且输入有控制用信号的第二端子；
封装部，封装所述基板以及半导体元件；
引线框，其一端部与在所述封装部内的所述基板的上端面的端部处设置的第二导电层的上端面相接触，其另一端部从所述封装部露出；
第一控制用导电性接合材料，其在所述基板的所述端部处将所述第二导电层与所述引线框的所述一端部之间接合且具有导电性；
连接件，其一端部在所述封装部内与所述半导体元件的所述第二端子的上端面相接触，其另一端部与所述第二导电层相接触，并且其将所述第二导电层与所述半导体元件的上端面的第二端子之间电连接；
第二控制用导电性接合材料，其将所述半导体元件的所述第二端子的上端面与所述连接件的所述一端部之间接合且具有导电性；以及
第三控制用导电性接合材料，其将所述基板的所述第二导电层与所述连接件的所述另一端部之间接合且具有导电性，
其中，所述连接件的所述一端部包含：
水平部；
第一倾斜部，其相连于所述水平部且位于比所述水平部更靠近所述一端部的前端侧的同时，具有从所述水平部向下方倾斜的形状；以及
控制用折弯部，其相连于所述第一倾斜部且位于所述一端部的前端的同时，被折弯成沿着折弯轴方向向下方突出，
所述控制用折弯部的下端面侧与所述第二端子的上端面相接触。
在所述半导体装置中，
所述控制用折弯部的下端面侧与所述第二端子的上端面的中心相接触。
在所述半导体装置中，
所述控制用折弯部的下端面侧与所述第二端子的上端面在所述折弯轴方向线接触。
在所述半导体装置中，
所述连接件的厚度比所述引线框的厚度更薄。
在所述半导体装置中，
所述连接件进一步包含：
基准部，其在与所述第一倾斜部相反的一侧上与所述水平部Xc相连且具有比所述水平部的宽度更大的宽度。
在所述半导体装置中，
所述连接件的所述另一端部包含：
第二倾斜部，其在与所述水平部相反的一侧上相连于所述基准部且位于比所述基准部更靠近所述另一端部的前端侧的同时，具有从所述基准部向下方倾斜的形状；以及
前端部，其相连于所述第二倾斜部且位于所述另一端部的前端，
所述前端部通过第三控制用导电性接合材料来与所述基板的所述第二导电层的上端面相接合。
在所述半导体装置中，
所述连接件的所述控制用折弯部的下端面距离所述基板的高度比所述前端部的下端面距离所述基板的高度更高。
在所述半导体装置中，
所述第二控制用导电性接合材料被沿着所述连接件的所述控制用折弯部与所述第二端子的上端面线接触的所述折弯轴方向配置，并且将所述第二端子的上端面与所述控制用折弯部的下端面侧之间接合。
在所述半导体装置中，
所述第二端子的上端面具有长方形的形状，
所述第二控制用导电性接合材料位于将所述第二端子的上端面的中心包围的位置上，从而接合所述连接件的所述控制用折弯部的下端面与所述第二端子的上端面之间。
在所述半导体装置中，
所述控制用折弯部的下端面侧与所述第二端子的上端面在穿过所述第二端子的上端面的中心的所述折弯轴方向上线接触，
所述折弯轴方向与所述第二端子的长方形的一边相平行。
在所述半导体装置中，
所述控制用折弯部的所述折弯轴方向的宽度与所述第一倾斜部的所述折弯轴方向的宽度相同。
在所述半导体装置中，
所述控制用折弯部的所述折弯轴方向的宽度比所述基准部的所述折弯轴方向的宽度更小。
在所述半导体装置中，
所述半导体元件S是MOSFET，在所述半导体元件S中，所述第一端子是漏极端子、所述第二端子是栅极端子、在其上端面设置有面积比所述第二端子更大的作为第三端子的源极端子，
所述引线框是用于传送所述MOSFET的栅极信号的控制用引线框。
在所述半导体装置中，其进一步包括：
漏极用引线框，其一端部电连接于作为所述封装部内的漏极端子的所述第一端子，另一端部从所述封装部露出；以及
源极用引线框，其一端部电连接于作为所述封装部内的源极端子的所述第三端子，另一端部从所述封装部露出。
此外，本发明的一种形态所涉及的实施方式中的半导体装置的制造方法，包括：
准备基板B的工序，在该基板B的上端面设置有第一导电层以及第二导电层；
将半导体元件S配置于所述基板的所述上端面的工序，该半导体元件S具有：第一端子，被设置于所述半导体元件S的下端面且电连接于所述第一导电层；以及第二端子，被设置于所述半导体元件S的上端面且输入有控制用信号；
使引线框的一端部与在所述基板的上端面的端部设置的第二导电层的上端面相接触的工序；
通过具有导电性的第一控制用导电性接合材料在所述基板的所述端部处将所述第二导电层与所述引线框的所述一端部之间接合的工序；
使连接件的一端部接触于所述半导体元件的所述第二端子的上端面，并且使所述连接件的另一端部接触于所述第二导电层，其次，在通过具有导电性的第二控制用导电性接合材料来接合所述半导体元件的所述第二端子的上端面与所述连接件的所述一端部之间的同时，通过具有导电性的第三控制用导电性接合材料来对所述基板的所述第二导电层与所述连接件的所述另一端部之间进行接合的工序；以及
通过封装部来封装所述基板、所述半导体元件、所述连接件、以及所述引线框的一端的工序，
其中，所述连接件的所述一端部包含：
水平部；
第一倾斜部，其相连于所述水平部且位于比所述水平部更靠近所述一端部的前端侧的同时，具有从所述水平部向下方倾斜的形状；以及
控制用折弯部，其相连于所述第一倾斜部且位于所述一端部的前端的同时，被折弯成沿着折弯轴方向向下方突出，
所述控制用折弯部的下端面侧与所述第二端子的上端面相接触。
发明效果
本发明的一种形态所涉及的半导体装置，包括：基板，在其上端面设置有第一导电层以及第二导电层；半导体元件，其配置于基板的上端面，并且具有设置在其下端面且被电连接于第一导电层的第一端子以及设置在其上端面且输入有控制用信号的第二端子；封装部，封装基板以及半导体元件；引线框，其一端部与在封装部内的基板的上端面的端部处设置的第二导电层的上端面相接触，其另一端部从封装部露出；第一控制用导电性接合材料，其在基板的端部处将第二导电层与引线框的一端部之间接合且具有导电性；连接件，其一端部在封装部内与半导体元件的第二端子的上端面相接触，其另一端部与第二导电层相接触，并且其将第二导电层与半导体元件的上端面的第二端子之间电连接；第二控制用导电性接合材料，其将半导体元件的第二端子的上端面与连接件的一端部之间接合且具有导电性；以及第三控制用导电性接合材料，其将基板的第二导电层与连接件的另一端部之间接合且具有导电性。
并且，连接件的一端部包含：水平部；第一倾斜部，其相连于水平部且位于比水平部更靠近一端部的前端侧的同时，具有从水平部向下方倾斜的形状；以及控制用折弯部，其相连于第一倾斜部且位于一端部的前端的同时，被折弯成沿着折弯轴方向向下方突出，控制用折弯部的下端面侧与第二端子的上端面相接触。
在所述本发明的半导体装置中，例如仅通过折弯加工就能够形成与第二端子相接合的连接件的控制用折弯部以及第一倾斜部。
特别是，通过使控制用折弯部的下端面侧线接触于第二端子的上端面的中心，就能够在第一倾斜部之间设置用于防止在搭载连接件时第二控制用导电性接合材料从第二端子溢出的空间，而且还能够缩小该第二端子的面积。
即，在本发明的半导体装置中，能够在对应于输入有控制信号的端子的形状，使连接于该端子的连接件的接合部分的加工变得容易的同时，在接合该端子与连接件时，抑制导电性接合材料从该端子的上端面溢出。
附图说明
图1是展示在封装前的半导体装置100的构成的一例斜视图。
图2是展示在封装后、切割加工引线框之前的半导体装置100的构成的一例上端面图。
图3是展示在封装后、切割加工引线框之前的半导体装置100的构成的一例斜视图。
图4是展示在切割加工引线框之后的半导体装置100的构成的一例斜视图。
图5A是将图1中所示的半导体装置100的第一、第二引线框L1、L2以及连接件X的附近的区域放大后的斜视图。
图5B是将图5A中所示的连接件X的附近的区域进一步放大后的斜视图。
图5C是展示图5B中所示的连接件X的附近的区域的侧面的一例侧面图。
图6是将图1中所示的半导体装置100的第一引线框L1以及检测用引线框L11的附近的区域放大后的斜视图。
图7是展示图6中所示的第一引线框L1与第一导电性接合材料H1的构成的一例斜视图。
图8A是展示图7中所示的第一引线框L1与第一导电性接合材料H1的构成的一例上端面图。
图8B是展示图8A中所示的第一引线框L1的构成的一例截面图。
图9是展示图6中所示的第一引线框L1的一端部L1M的附近的构成的一例截面图。
图10是展示半导体装置100的制造方法的工序的一例示图。
图11是展示接着图10的半导体装置100的制造方法的工序的一例示图。
图12是展示接着图11的半导体装置100的制造方法的工序的一例示图。
图13是展示接着图12的半导体装置100的制造方法的工序的一例示图。
图14是展示以往的半导体装置的连接件的构成的一例截面图。
具体实施方式
以下，将基于附图来对本发明涉及的实施方式进行说明。
图1是展示在封装前的半导体装置100的构成的一例斜视图。图2是展示在封装后、切割加工引线框之前的半导体装置100的构成的一例上端面图。图3是展示在封装后、切割加工引线框之前的半导体装置100的构成的一例斜视图。图4是展示在切割加工引线框之后的半导体装置100的构成的一例斜视图。在图1的图例中，展示了两个第一引线框L1。此外，图2的图例是透过封装构件来进行图示。
图5A是将图1中所示的半导体装置100的第一、第二引线框L1、L2以及连接件X的附近的区域放大后的斜视图。图5B是将图5A中所示的连接件X的附近的区域进一步放大后的斜视图。图5C是展示图5B中所示的连接件X的附近的区域的侧面的一例侧面图。
例如图1至图4所示，半导体装置100包括：基板B；半导体元件S；封装部200；第一引线框(漏极用引线框)L1；检测用引线框L11；第一导电性接合材料H1；漏极用导电性接合材料HD；第二引线框(控制用引线框)L2；第二导电性接合材料(第一控制用导电性接合材料)H2；第二控制用导电性接合材料HG；第三控制用导电性接合材料HX；连接件X；第三引线框(源极用引线框)L3；源极用导电性接合材料HS；以及检测用引线框L31。
并且，如图1、图2所示，在基板B的上端面设置有多个导电层(第一导电层D1以及第二导电层D2)。
此外，如图1、图2所示，半导体元件S被配置在基板B的上端面。该半导体元件S的下端面侧的第一端子TD电连接于设置在基板B的上端面的第一导电层D1。
所述半导体元件S例如图1、图2所示，具有：第一端子(漏极端子)TD；第二端子(栅极端子)TG；以及第三端子(源极端子)TS。
第一端子TD被设置于半导体元件S的下端面，并且电连接于第一导电层D1。
此外，第二端子TG被设置于半导体元件S的上端面，并且输入有控制用信号(栅极信号)。
所述半导体元件S是例如MOSFET。这时，在该半导体元件S的下端面设置有作为漏极端子的第一端子TD、在其上端面设置有作为栅极端子的第二端子TG、在其上端面还设置有作为源极端子的第三端子TS。
所述半导体元件S还可以是除了MOSFET以外的IGBI等其他的半导体元件。
此外，如图1、图2所示，第一引线框L1的一端部L1M电连接于作为封装部200内的漏极端子的第一端子TD，其另一端部L1N从封装部200露出。
特别是，所述第一引线框L1的一端部L1M在向封装部200内的基板B的上端面的边方向A1延伸的端部处与第一导电层D1的上端面接触，其另一端部L1N从封装部200露出。
所述第一引线框L1的一端部L1M包含：第一拱形部L1b；以及第一折弯部L1a。
并且，第一拱形部L1b被设置为沿着基准方向A2向上方突出。
第一折弯部L1a相连于第一拱形部L1b且位于比第一拱形部L1b更靠近前端侧，并且被折弯成沿着基准方向A2向下方突出。
所述第一折弯部L1a的下端面侧与第一导电层D1的上端面沿着基准方向A2线接触。
此外，第一导电性接合材料H1在基板B的端部处将第一导电层D1的上端面与第一引线框L1的一端部L1M的下端面侧之间接合且具有导电性。
所述第一导电性接合材料H1是例如焊锡材料。
检测用引线框L11的一端部电连接于作为封装部200内的漏极端子的第一端子TD，其另一端部从封装部200露出。
所述检测用引线框L11是用于检测例如半导体元件S的漏极的电压。
并且，检测用导电性接合材料H11将第一导电层D1与检测用引线框L11的一端部之间接合且具有导电性。
所述检测用导电性接合材料H11是例如焊锡材料。
第二引线框L2例如图1、图2所示，其一端部L2M与在封装部200内的基板B的上端面的端部处设置的第二导电层的上端面接触，其另一端部L2N从封装部200露出。
所述第二引线框L2是用于传送已述的MOSFET(半导体元件S)的栅极信号的控制用引线框。
并且，第二导电性接合材料(第一控制用导电性接合材料)H2在基板B的端部处将第一导电层D1与第二引线框L2的一端部L2M之间接合且具有导电性。
所述第二导电性接合材料H2是例如焊锡材料。
此外，第二引线框L2的一端部L2M包含：第二拱形部L2b；以及第二折弯部L2a。
并且，第二拱形部L2b被设置为沿着基准方向A2向上方突出。
第二折弯部L2a相连于第二拱形部L2b且位于比第二拱形部L2b更靠近前端侧，并且被折弯成沿着基准方向A2向下方突出。
所述第二折弯部L2a的下侧与第二导电层D2的上端面沿着基准方向A2线接触。
第一引线框L1的一端部L1M的基准方向A2的宽度被设定为比第二引线框L2的一端部L2M的基准方向A2的宽度更大。
第三引线框L3的一端部L3M与作为半导体元件S的上端面的源极端子的第三端子TS电连接，其另一端部L3N从封装部200露出。
并且，源极用导电性接合材料HS将第三端子TS与第三引线框L3的一端部L3M之间接合且具有导电性。
所述源极用导电性接合材料HS是例如焊锡材料。
检测用引线框L31的一端部与作为半导体元件S的上端面的源极端子的第三端子TS电连接(即，从第三引线框L3延伸)，其另一端部从封装部200露出。
所述检测用引线框L31是用于检测例如半导体元件S的源极的电压。
此外，如图1至图4所示，封装部200封装基板B以及半导体元件S。
实施例一
在实施例一的图5A、图5B、图5C所示的图例中的半导体元件S的上端面中，作为第三端子TS的源极端子的面积被设定为比作为栅极端子的第二端子TG的面积更大。
此外，连接件X例如图5A、图5B、图5C所示，其将第二导电层D2与半导体元件S的上端面侧的第二端子(栅极端子)TG之间电连接。
所述连接件X例如图5A、图5B、图5C所示，其一端部X1在封装部200内与半导体元件S的第二端子TG的上端面相接触，其另一端部X2与第二导电层D2相接触。
在实施例一中，第二控制用导电性接合材料HG将半导体元件S的第二端子TG的上端面与连接件X的一端部X1之间接合且具有导电性。
所述第二控制用导电性接合材料HG是例如焊锡材料。
并且，第三控制用导电性接合材料HX将基板B的第二导电层D2与连接件X的另一端部X2之间接合且具有导电性。
所述第三控制用导电性接合材料HX是例如焊锡材料。
即，连接件X是通过第二以及第三控制用导电性接合材料HG、HX来将第二导电层D2与半导体元件S的上端面侧的第二端子(栅极端子)TG之间电连接。
并且，所述连接件X的一端部X1例如图5B、图5C所示，包括：水平部Xc；第一倾斜部Xb；控制用折弯部Xa；以及基准部Xd。
水平部Xc例如图5A、图5B、图5C所示，其被配置为与基板B的上端面相平行。
此外，第一倾斜部Xb例如图5A、图5B、图5C所示，其相连于水平部Xc且位于比水平部Xc更靠近一端部X1的前端侧的同时，具有从水平部Xc向下方倾斜的形状。
控制用折弯部Xa例如图5B所示，其相连于第一倾斜部Xb且位于一端部X1的前端的同时，被折弯成沿着折弯轴方向A3向下方突出。
所述控制用折弯部Xa的下端面侧与第二端子TG的上端面相接触。特别是，控制用折弯部Xa的下端面侧与第二端子TG的上端面的中心TGa相接触。
其次，控制用折弯部Xa的下端面侧例如图5C所示，其与第二端子TG的上端面在折弯轴方向A3线接触。
所述控制用折弯部Xa的折弯轴方向A3的宽度与第一倾斜部Xb的折弯轴方向A3的宽度相同。
此外，基准部Xd在与第一倾斜部Xb相反的一侧上与水平部Xc相连且具有比水平部Xc的宽度更大的宽度。
控制用折弯部Xa的折弯轴方向A3的宽度被设定为比所述基准部Xd的折弯轴方向A3的宽度更小。
在实施例一中，第二控制用导电性接合材料HG例如图5A、图5B、图5C所示，其被沿着连接件X的控制用折弯部Xa与第二端子TG的上端面线接触的折弯轴方向A3配置，并且将第二端子TG的上端面与控制用折弯部Xa的下端面侧之间接合。
并且，第二端子TG的上端面例如图5A、图5B、图5C所示，其具有长方形的形状。
第二控制用导电性接合材料HG例如图5B所示，其位于将第二端子TG的上端面的中心TGa包围的位置上，从而接合连接件X的控制用折弯部Xa的下端面与第二端子TG的上端面之间。
例如图5C所示，连接件X的控制用折弯部Xa的下端面侧与第二端子TG的上端面在穿过第二端子TG的上端面的中心TGa的折弯轴方向A3上线接触。
所述折弯轴方向A3例如图5A、图5B、图5C所示，其与第二端子TG的该长方形的一边相平行。
另一方面，连接件X的另一端部X2包括：第二倾斜部Xe以及前端部Xf。
并且，第二倾斜部Xe在与水平部Xc相反的一侧上相连于基准部Xd且位于比基准部Xd更靠近另一端部X2的前端侧的同时，具有从基准部Xd向下方倾斜的形状。
前端部Xf例如图5A、图5B、图5C所示，其相连于第二倾斜部Xe且位于另一端部X2的前端。
所述前端部Xf通过第三控制用导电性接合材料HX来与基板B的第二导电层D2的上端面相接合。
连接件X的控制用折弯部Xa的下端面距离基板B的上端面的高度被设定为比前端部Xf的下端面距离基板B的上端面的高度更高。
所述连接件X的上下方向的厚度被设定为比第二引线框L2的上下方向的厚度更薄。
因此，就能够将小型化的连接件X的折弯加工变得容易。
实施例二
实施例二中的图6是将图1中所示的半导体装置100的第一引线框L1以及检测用引线框L11的附近的区域放大后的斜视图。图7是展示图6中所示的第一引线框L1与第一导电性接合材料H1的构成的一例斜视图。图8A是展示图7中所示的第一引线框L1与第一导电性接合材料H1的构成的一例上端面图。图8B是展示图8A中所示的第一引线框L1的构成的一例截面图。图9是展示图6中所示的第一引线框L1的一端部L1M的附近的构成的一例截面图。
例如图6至图9所示，第一引线框L1的一端部L1M包含：第一拱形部L1b；以及第一折弯部L1a。
并且，第一拱形部L1b被设置为沿着基准方向A2向上方突出。
第一折弯部L1a的下端面侧与第一导电层D1的上端面沿着基准方向A2线接触。
第一导电性接合材料H1被沿着第一引线框L1的第一折弯部L1a与第一导电层D1的上端面线接触的基准方向A2配置。所述第一导电性接合材料H1在基板B的端部处将第一导电层D1的上端面与第一折弯部L1a的下端面侧之间接合。
在实施例二中，如图6至图9所示，在第一引线框L1的第一折弯部L1a中的与第一导电层D1线接触的部分的位于基准方向A2的两侧的侧面，形成有向基准方向A2凹陷的缺口部L1k。
第一导电性接合材料H1的一部分被填入于缺口部L1k内，并将第一导电层D1的上端面与第一折弯部L1a的缺口部L1k之间接合。
此外，所述第一引线框L1例如图6至图9所示，其被配置为：使得基板B的端部所延伸的边方向A1和第一折弯部L1a的线接触的区域所延伸的基准方向A2成为相互平行。
第一引线框L1具有主体部，该主体部位于一端部L1M与另一端部L1N之间且被封装在封装部200内，第一拱形部L1b的上端面的位置比该主体部的上端面的位置更高。
第一拱形部L1b的边方向A1的宽度与除了第一折弯部L1a的缺口部L1k以外的边方向A1的宽度相同。即，第一拱形部L1b的边方向A1的宽度比第一折弯部L1a的缺口部L1k的边方向A1的宽度更大。
例如，第一引线框L1的一端部L1M与另一端部L1N是具有相同的厚度(即，第一引线框L1未被压印)。
所述第一折弯部L1a的下端面的位置被设定为比主体部的下端面的位置更低。
并且，所述第一拱形部L1b将施加在第一引线框L1的应力分散至周边的封装部200，从而抑制应力被施加在第一引线框L1的第一折弯部L1a。
实施例三
在本实施例三中，对具有已述构成的半导体装置100的制造方法的例子来进行说明。
在实施例三中，图10至图13是展示半导体装置100的制造方法的工序的一例示图。
首先，如图10所示，准备例如由铜等金属所构成的金属板300。
并且，如图11所示，通过选择性地冲压金属板300来同时形成成为第一至第三引线框L1～L3的部分。
特别是在形成所述第一引线框L1时，在形成第一引线框L1的第一折弯部L1a的部分中的与第一导电层D1线接触的部分的位于基准方向A2的两侧的侧面，形成向基准方向A2凹陷的缺口部L1k。
同样地，在形成第二引线框L2时，在形成第二引线框L2的第二折弯部L2a的部分中的与第二导电层D2线接触的部分的位于基准方向A2的两侧的侧面，形成向基准方向A2凹陷的缺口部L2k。
并且，例如图12所示，通过将第一以及第二引线框L1、L2的一端部折弯为沿着基准方向A2向下方突出来形成第一以及第二折弯部L1a、L2a。
如图13所示，在对第三引线框L3执行规定的加工后形成规定形状L3X。
通过以上这些工序来形成例如图1所示的第一至第三引线框L1～L3。
另一方面，准备在上端面设置有第一导电层D1以及第二导电层D2的基板B。
将半导体元件S配置在基板B的上端面，该半导体元件S具有：设置在其下端面的且电连接于第一导电层D1的第一端子TD；以及设置在其上端面的且输入有控制用信号的第二端子TG。并且，将第一端子TD接合于第一导电层D1，从而将第一导电层D1与第一端子TD电连接。
随后，如图5A至图5C所示，使第一引线框L1的一端部接触于在基板B的上端面的端部设置的第一导电层D1的上端面。并且，通过第一导电性接合材料H1在基板B的端部将第一导电层的上端面与第一引线框L1的第一折弯部的下端面侧之间接合的同时，将第一导电性接合材料H1的一部分填入于缺口部L1k内，并将第一导电层D1的上端面与第一折弯部L1a的缺口部L1k之间接合。
同样地，使第二引线框L2的一端部接触于在基板B的上端面的端部设置的第二导电层D2的上端面。并且，通过具有导电性的第一控制用导电性接合材料H2在基板B的端部将第二导电层D2与第二引线框L2的一端部之间接合(图1)。这时，将第二导电性接合材料H2的一部分填入于缺口部L2k内，并将第二导电层D2的上端面与第二折弯部L2a的缺口部L2k之间接合。
其次，使第三引线框L3的一端部接触于半导体元件S的上端面的第三端子TS的上端面。并且，通过具有导电性的源极用导电性接合材料HS来接合第三端子TS与第三引线框L3的一端部之间(图1)。
并且，在使连接件X的一端部X1接触于半导体元件S的第二端子TG的上端面的同时使连接件X的另一端部X2与第二导电层D2接触，其次，在通过具有导电性的第二控制用导电性接合材料HG来接合半导体元件S的第二端子的上端面与连接件X的一端部X1之间的同时，通过具有导电性的第三控制用导电性接合材料HX来接合基板B的第二导电层D2与连接件X的另一端部X2之间。
如图2、图3所示，通过封装部200来封装基板B、半导体元件S、连接件X、第一至第三引线框L1～L3、以及检测用引线框L11、L31的一端部。
随后，通过切割加工第一至第三引线框L1～L3、以及检测用引线框L11、L31来制造图4所示的半导体装置100。
如上所述，在本实施例中，在冲压金属板300的外形后，通过折弯第一、第二引线框L1、L2的一端部这两个工序，就能够形成第一以及第二折弯部L1a、L2a。因此，就能够降低加工成本，并且由于在接合部的外周部确保了焊锡厚度，所以还能够缓和应力。
此外，在第一、第二引线框L1、L2的前端(一端部)的第一、第二折弯部L1a、L2a的两侧形成缺口部(凹部)L1k、L2k，从而使该第一、第二折弯部L1a、L2a的折弯变得容易的同时，通过将焊锡流入缺口部L1k、L2k，就能够确保通过焊锡所进行的固定。
如所述般，由于第一、第二引线框L1、L2的前端被通过折弯加工来进行折弯，并且该折弯后的第一、第二折弯部L1a、L2a是通过线接触的方式连接于第一、第二导电层D1、D2，因此就能够降低焊锡材料的分配量。
如上所述，本发明的一种形态所涉及的半导体装置包括：基板B，在其上端面设置有第一导电层D1以及第二导电层D2；半导体元件S，其配置于基板的上端面，并且具有设置在其下端面且被电连接于第一导电层D1的第一端子以及设置在其上端面且输入有控制用信号的第二端子；封装部，封装基板以及半导体元件；控制用引线框L2，其一端部与在封装部内的基板的上端面的端部处设置的第二导电层D2的上端面相接触，其另一端部从封装部露出；第一控制用导电性接合材料H2，其在基板的端部处将第二导电层与控制用引线框的一端部之间接合且具有导电性；连接件X，其一端部在封装部内与半导体元件的第二端子的上端面相接触，其另一端部与第二导电层D2相接触，并且其将第二导电层D2与半导体元件的上端面的第二端子之间电连接；第二控制用导电性接合材料HG，其将半导体元件的第二端子的上端面与连接件的一端部之间接合且具有导电性；以及第三控制用导电性接合材料HX，其将基板的第二导电层与连接件的另一端部之间接合且具有导电性。
并且，连接件的一端部包含：水平部Xc；第一倾斜部Xb，其相连于水平部且位于比水平部更靠近一端部的前端侧的同时，具有从水平部向下方倾斜的形状；以及控制用折弯部Xa，其相连于第一倾斜部且位于一端部的前端的同时，被折弯成沿着折弯轴方向A3向下方突出，控制用折弯部Xa的下端面侧与第二端子的上端面相接触。
在所述本发明的半导体装置中，例如仅通过折弯加工就能够形成与第二端子(栅极焊盘)T2相接合的连接件X的控制用折弯部Xa以及第一倾斜部Xb。
特别是，通过使控制用折弯部Xa的下端面侧线接触于第二端子的上端面的中心，就能够在第一倾斜部Xb之间设置用于防止在搭载连接件时第二控制用导电性接合材料(焊锡材料)H2从第二端子溢出的空间，而且还能够缩小该第二端子的面积。
即，在本发明的半导体装置中，能够在对应于输入有控制信号的端子的形状，使连接于该端子的连接件的接合部分的加工变得容易的同时，在接合该端子与连接件时，抑制导电性接合材料从该端子的上端面溢出。
虽然对本发明的几种实施方式进行了说明，但是这些实施方式只是作为示例而提出的，其没有限定发明范围的意图。这些实施方式能够以其他各种形态来实施，并且在不脱离发明主旨的范围内，能够进行各种省略、替换、变更。这些实施方式与其变形被包含在发明范围与主旨内，并且也同样被包含在权利要求中记载的发明与其均等的范围内。
符号说明
100 半导体装置
B 基板
S 半导体元件
200 封装部
L1 第一引线框
L11 检测用引线框
H1 第一导电性接合材料
L2 第二引线框
H2 第二导电性接合材料(第一控制用导电性接合材料)
HG 第二控制用导电性接合材料
HX 第三控制用导电性接合材料
X 连接件
L3 第三引线框
L31 检测用引线框

Claims (14)

1.一种半导体装置，其特征在于，包括：
基板，在其上端面设置有第一导电层以及第二导电层；
半导体元件，其配置于所述基板的所述上端面，并且具有：设置在其下端面且被电连接于所述第一导电层的第一端子；以及设置在其上端面且输入有控制用信号的第二端子；
封装部，封装所述基板以及半导体元件；
引线框，其一端部与在所述封装部内的所述基板的上端面的端部处设置的第二导电层的上端面相接触，其另一端部从所述封装部露出；
第一控制用导电性接合材料，其在所述基板的所述端部处将所述第二导电层与所述引线框的所述一端部之间接合且具有导电性；
连接件，其一端部在所述封装部内与所述半导体元件的所述第二端子的上端面相接触，其另一端部与所述第二导电层相接触，并且其将所述第二导电层与所述半导体元件的上端面的第二端子之间电连接；
第二控制用导电性接合材料，其将所述半导体元件的所述第二端子的上端面与所述连接件的所述一端部之间接合且具有导电性；以及
第三控制用导电性接合材料，其将所述基板的所述第二导电层与所述连接件的所述另一端部之间接合且具有导电性，
其中，所述连接件的所述一端部包含：
水平部；
第一倾斜部，其相连于所述水平部且位于比所述水平部更靠近所述一端部的前端侧的同时，具有从所述水平部向下方倾斜的形状；以及
控制用折弯部，其相连于所述第一倾斜部且位于所述一端部的前端的同时，被折弯成沿着折弯轴方向向下方突出，
所述控制用折弯部的下端面侧与所述第二端子的上端面的中心相接触，
所述半导体元件的所述第二端子为栅极端子，所述引线框是用于传送所述半导体元件的栅极信号的控制用引线框。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，所述控制用折弯部的下端面侧与所述第二端子的上端面在所述折弯轴方向线接触。
3.根据权利要求2所述的半导体装置，其特征在于：
其中，所述连接件的厚度比所述引线框的厚度更薄。
4.根据权利要求3所述的半导体装置，其特征在于：
其中，所述连接件进一步包含：
基准部，其在与所述第一倾斜部相反的一侧上与所述水平部Xc相连且具有比所述水平部的宽度更大的宽度。
5.根据权利要求4所述的半导体装置，其特征在于：
其中，所述连接件的所述另一端部包含：
第二倾斜部，其在与所述水平部相反的一侧上相连于所述基准部且位于比所述基准部更靠近所述另一端部的前端侧的同时，具有从所述基准部向下方倾斜的形状；以及
前端部，其相连于所述第二倾斜部且位于所述另一端部的前端，所述前端部通过第三控制用导电性接合材料来与所述基板的所述第二导电层的上端面相接合。
6.根据权利要求5所述的半导体装置，其特征在于：
其中，所述连接件的所述控制用折弯部的下端面距离所述基板的高度比所述前端部的下端面距离所述基板的高度更高。
7.根据权利要求3所述的半导体装置，其特征在于：
其中，所述第二控制用导电性接合材料被沿着所述连接件的所述控制用折弯部与所述第二端子的上端面线接触的所述折弯轴方向配置，并且将所述第二端子的上端面与所述控制用折弯部的下端面侧之间接合。
8.根据权利要求7所述的半导体装置，其特征在于：
其中，所述第二端子的上端面具有长方形的形状，
所述第二控制用导电性接合材料位于将所述第二端子的上端面的中心包围的位置上，从而接合所述连接件的所述控制用折弯部的下端面与所述第二端子的上端面之间。
9.根据权利要求8所述的半导体装置，其特征在于：
其中，所述控制用折弯部的下端面侧与所述第二端子的上端面在穿过所述第二端子的上端面的中心的所述折弯轴方向上线接触，所述折弯轴方向与所述第二端子的长方形的一边相平行。
10.根据权利要求4所述的半导体装置，其特征在于：
其中，所述控制用折弯部的所述折弯轴方向的宽度与所述第一倾斜部的所述折弯轴方向的宽度相同。
11.根据权利要求4所述的半导体装置，其特征在于：
其中，所述控制用折弯部的所述折弯轴方向的宽度比所述基准部的所述折弯轴方向的宽度更小。
12.根据权利要求3所述的半导体装置，其特征在于：
其中，所述半导体元件是MOSFET，
在所述半导体元件中，所述第一端子是漏极端子、所述第二端子是栅极端子、在其上端面设置有面积比所述第二端子更大的作为第三端子的源极端子，
所述引线框是用于传送所述MOSFET的栅极信号的控制用引线框。
13.根据权利要求12所述的半导体装置，其特征在于，进一步包括：
漏极用引线框，其一端部电连接于作为所述封装部内的漏极端子的所述第一端子，另一端部从所述封装部露出；以及
源极用引线框，其一端部电连接于作为所述封装部内的源极端子的所述第三端子，另一端部从所述封装部露出。
14.一种半导体装置的制造方法，其特征在于，包括：
准备基板的工序，在所述基板的上端面设置有第一导电层以及第二导电层；
将半导体元件配置于所述基板的所述上端面的工序，所述半导体元件具有：第一端子，被设置于所述半导体元件的下端面且电连接于所述第一导电层；以及第二端子，被设置于所述半导体元件的上端面且输入有控制用信号；
使引线框的一端部与在所述基板的上端面的端部设置的第二导电层的上端面相接触的工序；
通过具有导电性的第一控制用导电性接合材料在所述基板的所述端部处将所述第二导电层与所述引线框的所述一端部之间接合的工序；
使连接件的一端部接触于所述半导体元件的所述第二端子的上端面，并且使所述连接件的另一端部接触于所述第二导电层，其次，在通过具有导电性的第二控制用导电性接合材料来接合所述半导体元件的所述第二端子的上端面与所述连接件的所述一端部之间的同时，通过具有导电性的第三控制用导电性接合材料来对所述基板的所述第二导电层与所述连接件的所述另一端部之间进行接合的工序；以及
通过封装部来封装所述基板、所述半导体元件、所述连接件、以及所述引线框的一端的工序，
其中，所述连接件的所述一端部包含：
水平部；
第一倾斜部，其相连于所述水平部且位于比所述水平部更靠近所述一端部的前端侧的同时，具有从所述水平部向下方倾斜的形状；以及
控制用折弯部，其相连于所述第一倾斜部且位于所述一端部的前端的同时，被折弯成沿着折弯轴方向向下方突出，
所述控制用折弯部的下端面侧与所述第二端子的上端面的中心相接触，
所述半导体元件的所述第二端子为栅极端子，所述引线框是用于传送所述半导体元件的栅极信号的控制用引线框。
CN201780093210.1A 2017-10-26 2017-10-26 半导体装置以及半导体装置的制造方法 Active CN110892527B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/038759 WO2019082346A1 (ja) 2017-10-26 2017-10-26 半導体装置、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN110892527A CN110892527A (zh) 2020-03-17
CN110892527B true CN110892527B (zh) 2023-10-27

Family

ID=66246307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780093210.1A Active CN110892527B (zh) 2017-10-26 2017-10-26 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US11069538B2 (zh)
EP (1) EP3703121B1 (zh)
JP (1) JP6752982B2 (zh)
CN (1) CN110892527B (zh)
WO (1) WO2019082346A1 (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195894A (ja) * 1998-12-24 2000-07-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000277677A (ja) * 1999-01-19 2000-10-06 Shinko Electric Ind Co Ltd リードフレーム、半導体パッケージ及びその製造方法
JP2005050948A (ja) * 2003-07-31 2005-02-24 Seiko Instruments Inc リードフレーム及びそれを用いた樹脂封止型半導体装置及びその製造方法
CN101752278A (zh) * 2008-12-19 2010-06-23 日月光封装测试(上海)有限公司 半导体封装中的导线接合方法及封装结构
JP2011049244A (ja) * 2009-08-25 2011-03-10 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
JP2012059782A (ja) * 2010-09-06 2012-03-22 Seiko Instruments Inc 樹脂封止型半導体装置及びその製造方法
JP2012104708A (ja) * 2010-11-11 2012-05-31 Shindengen Electric Mfg Co Ltd 接続板、接合構造及び半導体装置
JP2015041684A (ja) * 2013-08-21 2015-03-02 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム
JP5714157B1 (ja) * 2014-04-22 2015-05-07 三菱電機株式会社 パワー半導体装置
JP2015095474A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 電子部品パッケージ
JP2015144217A (ja) * 2014-01-31 2015-08-06 株式会社東芝 コネクタフレーム及び半導体装置
KR20160033870A (ko) * 2014-09-18 2016-03-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
JP2017054842A (ja) * 2015-09-07 2017-03-16 株式会社東芝 配線基板、半導体装置、及び半導体パッケージ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212713A (ja) 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造
CN103918076B (zh) 2012-11-05 2016-11-16 日本精工株式会社 半导体模块
US20140210062A1 (en) * 2013-01-28 2014-07-31 Texas Instruments Incorporated Leadframe-Based Semiconductor Package Having Terminals on Top and Bottom Surfaces
JP2015012065A (ja) 2013-06-27 2015-01-19 株式会社デンソー 半導体装置の製造方法
JP6331294B2 (ja) * 2013-09-02 2018-05-30 株式会社ジェイテクト 半導体装置
JP6193510B2 (ja) * 2014-11-27 2017-09-06 新電元工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP6627600B2 (ja) 2016-03-23 2020-01-08 三菱マテリアル株式会社 パワーモジュールの製造方法
JP7043225B2 (ja) * 2017-11-08 2022-03-29 株式会社東芝 半導体装置
US11270969B2 (en) * 2019-06-04 2022-03-08 Jmj Korea Co., Ltd. Semiconductor package

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195894A (ja) * 1998-12-24 2000-07-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000277677A (ja) * 1999-01-19 2000-10-06 Shinko Electric Ind Co Ltd リードフレーム、半導体パッケージ及びその製造方法
JP2005050948A (ja) * 2003-07-31 2005-02-24 Seiko Instruments Inc リードフレーム及びそれを用いた樹脂封止型半導体装置及びその製造方法
CN101752278A (zh) * 2008-12-19 2010-06-23 日月光封装测试(上海)有限公司 半导体封装中的导线接合方法及封装结构
JP2011049244A (ja) * 2009-08-25 2011-03-10 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
JP2012059782A (ja) * 2010-09-06 2012-03-22 Seiko Instruments Inc 樹脂封止型半導体装置及びその製造方法
JP2012104708A (ja) * 2010-11-11 2012-05-31 Shindengen Electric Mfg Co Ltd 接続板、接合構造及び半導体装置
JP2015041684A (ja) * 2013-08-21 2015-03-02 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム
JP2015095474A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 電子部品パッケージ
JP2015144217A (ja) * 2014-01-31 2015-08-06 株式会社東芝 コネクタフレーム及び半導体装置
JP5714157B1 (ja) * 2014-04-22 2015-05-07 三菱電機株式会社 パワー半導体装置
KR20160033870A (ko) * 2014-09-18 2016-03-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
JP2017054842A (ja) * 2015-09-07 2017-03-16 株式会社東芝 配線基板、半導体装置、及び半導体パッケージ

Also Published As

Publication number Publication date
US11069538B2 (en) 2021-07-20
WO2019082346A1 (ja) 2019-05-02
EP3703121A4 (en) 2020-09-02
US20200227280A1 (en) 2020-07-16
CN110892527A (zh) 2020-03-17
EP3703121A1 (en) 2020-09-02
JP6752982B2 (ja) 2020-09-09
EP3703121B1 (en) 2022-08-10
JPWO2019082346A1 (ja) 2020-04-09

Similar Documents

Publication Publication Date Title
US8471373B2 (en) Resin-sealed semiconductor device and method for fabricating the same
EP2930747A1 (en) Lead for connection to a semiconductor device
KR101631232B1 (ko) 클립을 이용한 적층 패키지
KR20160033870A (ko) 클립 구조체를 이용한 반도체 패키지
JP2008160163A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2009267054A (ja) 半導体装置およびその製造方法
CN110892526B (zh) 半导体装置的制造方法
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
US20130256920A1 (en) Semiconductor device
JP2008294219A (ja) 半導体装置及びその製造方法
CN110892527B (zh) 半导体装置以及半导体装置的制造方法
US20110163432A1 (en) Semiconductor device and method of manufacturing the same
JP2005101293A (ja) 半導体装置
CN111316428B (zh) 半导体装置以及半导体装置的制造方法
KR20160003357U (ko) 클립 구조체를 이용한 반도체 패키지
EP3703118B1 (en) Semiconductor device
JP2012054320A (ja) リードフレーム、ヒートシンクの取付構造、半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant