CN110888046A - ***级芯片及其测试方法、存储介质、终端 - Google Patents

***级芯片及其测试方法、存储介质、终端 Download PDF

Info

Publication number
CN110888046A
CN110888046A CN201911167336.6A CN201911167336A CN110888046A CN 110888046 A CN110888046 A CN 110888046A CN 201911167336 A CN201911167336 A CN 201911167336A CN 110888046 A CN110888046 A CN 110888046A
Authority
CN
China
Prior art keywords
signal
uart
chip
jtag
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911167336.6A
Other languages
English (en)
Inventor
孟宪余
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN201911167336.6A priority Critical patent/CN110888046A/zh
Publication of CN110888046A publication Critical patent/CN110888046A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种***级芯片及其测试方法、存储介质、终端，***级芯片包括：UART控制器，用以产生UART信号；JTAG控制器，用以产生JTAG信号；USB端口物理层，用以产生USB信号；数据选择器，所述数据选择器的输入端分别接入所述UART信号、所述JTAG信号和所述USB信号，用以选取所述UART信号、所述JTAG信号和所述USB信号中一路信号进行输出，所述数据选择器的输出端耦接所述***级芯片的外接管脚。本发明技术方案能够提升芯片测试的效率。

Description

***级芯片及其测试方法、存储介质、终端
技术领域
本发明涉及芯片技术领域，尤其涉及一种***级芯片及其测试方法、存储介质、终端。
背景技术
在目前移动终端的***级芯片(System on Chip,SoC)设计中，通用异步收发传输器(Universal Asynchronous Receiver/Transmitter,UART)、通用串行总线(UniversalSerial Bus,USB)以及联合测试工作组(Joint Test Action Group,JTAG)之间的数据传输都是独立的。并且，在量产产品中往往只会设置USB接口供外部设备连接该移动终端产品。
但是，在对移动终端的UART或JTAG进行测试(debug)时，移动终端内部要预留测试点，同时需要拆除手机，飞线焊接测试点。飞线焊接的同时，往往需要去除屏蔽罩，导致测试效率低，而且还有可能破坏手机硬件，进而破坏问题现场。
发明内容
本发明解决的技术问题是如何提升芯片测试的效率。
为解决上述技术问题，本发明实施例提供一种***级芯片，***级芯片包括：UART控制器，用以产生UART信号；JTAG控制器，用以产生JTAG信号；USB端口物理层，用以产生USB信号；数据选择器，所述数据选择器的输入端分别接入所述UART信号、所述JTAG信号和所述USB信号，用以选取所述UART信号、所述JTAG信号和所述USB信号中一路信号进行输出，所述数据选择器的输出端耦接所述***级芯片的外接管脚。
可选的，所述***级芯片还包括：USB管脚，耦接所述数据选择器的输出端，以接收所述数据选择器输出的信号。
可选的，所述***级芯片还包括：信号放大器，所述信号放大器的输入端耦接所述数据选择器的输出端，所述信号放大器的输出端耦接所述***级芯片的外接管脚。
可选的，所述UART信号包括UART发送信号和UART接收信号，所述JTAG信号包括JTAG输入输出信号和JTAG时钟信号，所述USB信号包括数据正信号和数据负信号。
可选的，所述数据选择器包括：第一数据选择器，其输入端分别接入第一信号，用以选取所述第一信号中一路信号进行输出，所述第一信号包括所述UART发送信号和所述UART接收信号中一个信号，所述JTAG输入输出信号和所述JTAG时钟信号中一个信号，以及所述数据正信号和数据负信号中一个信号；第二数据选择器，其输入端分别接入第二信号，用以选取所述第二信号中一路信号进行输出，所述第二信号包括所述UART发送信号和所述UART接收信号中另一个信号，所述JTAG输入输出信号和所述JTAG时钟信号中另一个信号，以及所述数据正信号和数据负信号中另一个信号。
可选的，所述***级芯片还包括：第一信号放大器，所述第一信号放大器的输入端耦接所述第一数据选择器的输出端，所述第一信号放大器的输出端耦接所述***级芯片的外接管脚；第二信号放大器，所述第二信号放大器的输入端耦接所述第二数据选择器的输出端，所述第二信号放大器的输出端耦接所述***级芯片的外接管脚。
可选的，所述***级芯片还包括：USB管脚；所述USB管脚包括数据正信号管脚和数据负信号管脚；所述第一信号放大器的输出端耦接所述正信号管脚和所述数据负信号管脚中一个管脚；所述第二信号放大器的输出端耦接所述正信号管脚和所述数据负信号管脚中另一个管脚。
为解决上述技术问题，本发明实施例还公开了一种基于所述***级芯片的测试方法，所述测试方法包括：在对UART信号或JTAG信号进行测试时，使能所述数据选择器选取所述UART信号或所述JTAG信号；将选取的所述UART信号或所述JTAG信号通过所述***级芯片的外接管脚输出至外接测试仪器。
本发明实施例还公开了一种存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求8所述测试方法的步骤。
本发明实施例还公开了一种终端，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行所述测试方法的步骤。
本发明实施例还公开了一种终端，包括所述的***级芯片。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案中，***级芯片包括UART控制器，用以产生UART信号；JTAG控制器，用以产生JTAG信号；USB端口物理层，用以产生USB信号；数据选择器，所述数据选择器的输入端分别接入所述UART信号、所述JTAG信号和所述USB信号，用以选取所述UART信号、所述JTAG信号和所述USB信号中一路信号进行输出，所述数据选择器的输出端耦接所述***级芯片的外接管脚。本发明技术方案通过数据选择器实现将所述UART信号、所述JTAG信号和所述USB信号通过同一输出端口进行输出，也即数据选择器的输出端耦接所述***级芯片的外接管脚，从而能够实现在对UART控制器以及JTAG控制器进行测试时，可以直接通过***级芯片的外接管脚连接到测试仪器，避免对终端设备的拆机操作，提升了测试效率。
附图说明
图1是现有技术中一种芯片结构示意图；
图2是本发明实施例一种***级芯片的结构示意图；
图3是本发明实施例另一种***级芯片的结构示意图；
图4是本发明实施例一种***级芯片的测试方法的流程图。
具体实施方式
如图1所示，现有技术中的芯片包括UART101、JTAG102、USB103，其中，UART101产生的UART信号、JTAG102产生的JTAG信号、USB103产生的USB信号具有各自的信号通路。具体地，UART信号通过内部接口a、b与移动终端内的其他芯片进行交互；JTAG信号通过内部接口c、d与移动终端内的其他芯片进行交互；USB信号通过内部接口e、f与移动终端内的其他芯片进行交互。此外，内部接口e、f还可以与移动终端的硬件***30上设置的外部接口g、h(可以称为USB接口)耦接，以使USB信号通过外部接口g、h与外部设备进行交互。
正是由于现有技术中芯片的上述结构，在对移动终端的UART或JTAG进行测试(debug)时，移动终端内部要预留测试点，同时需要拆除手机，飞线焊接测试点。飞线焊接的同时，往往需要去除屏蔽罩，导致测试效率低，而且还有可能破坏手机硬件，进而破坏问题现场。
本发明技术方案通过数据选择器实现将所述UART信号、所述JTAG信号和所述USB信号通过同一输出端口进行输出，也即数据选择器的输出端耦接所述***级芯片的外接管脚，从而能够实现在对UART控制器以及JTAG控制器进行测试时，可以直接通过***级芯片的外接管脚连接到测试仪器，避免对终端设备的拆机操作，提升了测试效率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2是本发明实施例一种***级芯片的结构示意图。
图2所示的***级芯片20可以内置于移动终端设备中，例如手机、计算机、平板电脑等终端设备。
请参照图2，***级芯片20可以包括UART控制器201、JTAG控制器202、USB端口物理层203以及数据选择器204。
其中，UART控制器201用以产生UART信号；JTAG控制器202用以产生JTAG信号；USB端口物理层203用以产生USB信号。数据选择器204的输入端分别接入所述UART信号、所述JTAG信号和所述USB信号，数据选择器204用以选取所述UART信号、所述JTAG信号和所述USB信号中一路信号进行输出，所述数据选择器204的输出端耦接所述***级芯片20的外接管脚g、h。
需要说明的是，数据选择器(data selector)204也可以称为数据多路器、多路选择器等，本发明实施例对此不作限制。
本实施例中，外接管脚g、h可以是指供外部设备与移动终端进行连接的管脚。外接管脚g、h可以设置在移动终端的硬件***40上。例如，外接管脚g、h可以是移动终端的USB接口。
具体而言，UART控制器201、JTAG控制器202、USB端口物理层203可以是指芯片内部电路。在实际的应用场景中，UART控制器201、JTAG控制器202、USB端口物理层203也可以是其他任意可实施的名称，本发明实施例对此不作限制。
本发明实施例通过数据选择器204实现将所述UART信号、所述JTAG信号和所述USB信号通过同一输出端口进行输出，也即数据选择器204的输出端耦接所述***级芯片20的外接管脚，从而能够实现在对UART控制器201以及JTAG控制器202进行测试时，可以直接通过***级芯片20的外接管脚连接到测试仪器，避免对终端设备的拆机操作，提升了测试效率。
本发明一个非限制性的实施例中，图2所示的***级芯片20还可以包括USB管脚(图未示)，耦接所述数据选择器204的输出端，以接收所述数据选择器204输出的信号。
本实施例中的USB管脚可以是***级芯片20的管脚。在现有技术中，其仅能够输出USB信号，而在本实施例中，USB管脚可以输出UART信号、所述JTAG信号和所述USB信号中任意一路信号。也就是说，通过USB管脚与外接管脚g、h的耦接关系，可以使得UART信号、所述JTAG信号和所述USB信号均能够通过外接管脚g、h传输至外部设备。
本发明一个非限制性的实施例中，图2所示的***级芯片20还可以包括信号放大器(图未示)，所述信号放大器的输入端耦接所述数据选择器204的输出端，所述信号放大器的输出端耦接所述***级芯片20的外接管脚。
本实施例中，由于***级芯片20提供的信号通常较弱，在输出之前可以对信号进行放大，因而可以在***级芯片20内设置信号放大器，用以放大数据选择器204输出的信号，也即放大UART信号、所述JTAG信号或所述USB信号。
本发明一个非限制性的实施例中，所述UART信号包括UART发送信号(TransportSignal)和UART接收信号(Receive Signal)，所述JTAG信号包括JTAG输入输出信号(SWDIO)和JTAG时钟信号(SWCLK)，所述USB信号包括数据正信号(Data Positive,DP)和数据负信号(Data Minus,DM)。
也就是说，每一类型的信号均包含两种信号。在后续数据选择器201在输出每一类型的信号时，也可以将两种信号分别进行选取和输出。
进一步地，一并参照图2和图3，图2所示的数据选择器204可以包括图3所示的第一数据选择器2041和第二数据选择器2042。
其中，第一数据选择器2041的输入端分别接入第一信号，用以选取所述第一信号中一路信号进行输出，所述第一信号选自所述UART发送信号和所述UART接收信号中一个信号，所述JTAG输入输出信号和所述JTAG时钟信号中一个信号，以及所述数据正信号和数据负信号中一个信号；第二数据选择器2042的输入端分别接入第二信号，用以选取所述第二信号中一路信号进行输出，所述第二信号选自所述UART发送信号和所述UART接收信号中另一个信号，所述JTAG输入输出信号和所述JTAG时钟信号中另一个信号，以及所述数据正信号和数据负信号中另一个信号。
本实施例中，第一数据选择器2041的输入端可以输入上述六种信号(也即UART发送信号、UART接收信号、JTAG输入输出信号、JTAG时钟信号、数据正信号、数据负信号)中的其中三路信号，而第二数据选择器2042的输入端则输入剩余三路信号。
进一步地，请参照图3，***级芯片20还可以包括第一信号放大器2051和第二信号放大器2052。
所述第一信号放大器2051的输入端耦接所述第一数据选择器2041的输出端，所述第一信号放大器2051的输出端耦接所述***级芯片20的外接管脚；所述第二信号放大器2052的输入端耦接所述第二数据选择器2042的输出端，所述第二信号放大器2052的输出端耦接所述***级芯片20的外接管脚。
本实施例中，第一数据选择器2041和第二数据选择器2042的输出信号分别通过第一信号放大器2051和第二信号放大器2052放大后输出至外部设备。
在本发明一个具体实施例中，可以通过预设的启动程序(bootloader)实现对数据选择器输出信号的切换。具体的切换操作可以在开机时的只读存储器(Read-Only Memory，ROM)阶段完成，也可以是在bootloader阶段完成的。
或者，还可以在终端开机后通过预设的按键或按键的组合实现对数据选择器输出信号的切换。
或者，在终端正常开机后输入暗码让终端进入特殊的工程模式，并在该工程模式下实现对数据选择器输出信号的切换；切换完成后退出工程模式进行信号的测试。
更进一步地，***级芯片20还可以包括USB管脚；所述USB管脚包括数据正信号管脚和数据负信号管脚；
所述第一信号放大器2051的输出端耦接所述正信号管脚和所述数据负信号管脚中一个管脚；所述第二信号放大器2052的输出端耦接所述正信号管脚和所述数据负信号管脚中另一个管脚。
本实施例中，USB管脚可以是外接管脚g和外接管脚h。其中，外接管脚g可以是数据正信号管脚，外接管脚h可以是数据负信号管脚；或者，外接管脚h可以是数据正信号管脚，外接管脚g可以是数据负信号管脚。
请参照图4，本发明实施例还公开了一种***级芯片的测试方法，所述测试方法可以包括以下步骤：
步骤S401：在对UART信号或JTAG信号进行测试时，使能所述数据选择器选取所述UART信号或所述JTAG信号；
步骤S402：将选取的所述UART信号或所述JTAG信号通过所述***级芯片的外接管脚输出至外接测试仪器。
需要指出的是，本实施例中各个步骤的序号并不代表对各个步骤的执行顺序的限定。
需要对UART信号或JTAG信号进行测试的情况下，需要将UART信号或JTAG信号输出至外部的测试仪器。本实施例中，可以通过控制信号控制数据选择器，使得数据选择器选取待测试的信号(UART信号或JTAG信号)，并输出选取的待测试信号至测试仪器。
相较于现有技术中需要对移动终端进行拆机件，飞线焊接测试点等方式，本发明实施例的测试方法简单易操作，可以提升测试效率。
关于所述***级芯片的测试方法的工作原理、工作方式的更多内容，可以参照图1至图2中的相关描述，这里不再赘述。
本发明实施例还公开了一种存储介质，其上存储有计算机指令，所述计算机指令运行时可以执行图4中所示方法的步骤。所述存储介质可以包括ROM、RAM、磁盘或光盘等。所述存储介质还可以包括非挥发性存储器(non-volatile)或者非瞬态(non-transitory)存储器等。
本发明实施例还公开了一种终端，所述终端可以包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令。所述处理器运行所述计算机指令时可以执行图4中所示方法的步骤。或者，所述终端还可以包括图2或图3所示的***级芯片20。
所述终端包括但不限于手机、计算机、平板电脑等终端设备。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种***级芯片，其特征在于，包括：
UART控制器，用以产生UART信号；
JTAG控制器，用以产生JTAG信号；
USB端口物理层，用以产生USB信号；
数据选择器，其输入端分别接入所述UART信号、所述JTAG信号和所述USB信号，所述数据选择器用以选取所述UART信号、所述JTAG信号和所述USB信号中一路信号进行输出，所述数据选择器的输出端耦接所述***级芯片的外接管脚。
2.根据权利要求1所述的***级芯片，其特征在于，还包括：
USB管脚，耦接所述数据选择器的输出端，以接收所述数据选择器输出的信号。
3.根据权利要求1所述的***级芯片，其特征在于，还包括：
信号放大器，所述信号放大器的输入端耦接所述数据选择器的输出端，所述信号放大器的输出端耦接所述***级芯片的外接管脚。
4.根据权利要求1所述的***级芯片，其特征在于，所述UART信号包括UART发送信号和UART接收信号，所述JTAG信号包括JTAG输入输出信号和JTAG时钟信号，所述USB信号包括数据正信号和数据负信号。
5.根据权利要求4所述的***级芯片，其特征在于，所述数据选择器包括：
第一数据选择器，其输入端分别接入第一信号，用以选取所述第一信号中一路信号进行输出，所述第一信号包括所述UART发送信号和所述UART接收信号中一个信号，所述JTAG输入输出信号和所述JTAG时钟信号中一个信号，以及所述数据正信号和数据负信号中一个信号；
第二数据选择器，其输入端分别接入第二信号，用以选取所述第二信号中一路信号进行输出，所述第二信号包括所述UART发送信号和所述UART接收信号中另一个信号，所述JTAG输入输出信号和所述JTAG时钟信号中另一个信号，以及所述数据正信号和数据负信号中另一个信号。
6.根据权利要求5所述的***级芯片，其特征在于，还包括：
第一信号放大器，所述第一信号放大器的输入端耦接所述第一数据选择器的输出端，所述第一信号放大器的输出端耦接所述***级芯片的外接管脚；
第二信号放大器，所述第二信号放大器的输入端耦接所述第二数据选择器的输出端，所述第二信号放大器的输出端耦接所述***级芯片的外接管脚。
7.根据权利要求6所述的***级芯片，其特征在于，还包括：
USB管脚；所述USB管脚包括数据正信号管脚和数据负信号管脚；
所述第一信号放大器的输出端耦接所述正信号管脚和所述数据负信号管脚中一个管脚；所述第二信号放大器的输出端耦接所述正信号管脚和所述数据负信号管脚中另一个管脚。
8.基于权利要求1至7任一项所述的***级芯片的测试方法，其特征在于，包括：
在对UART信号或JTAG信号进行测试时，使能所述数据选择器选取所述UART信号或所述JTAG信号；
将选取的所述UART信号或所述JTAG信号通过所述***级芯片的外接管脚输出至外接测试仪器。
9.一种存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求8所述测试方法的步骤。
10.一种终端，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，其特征在于，所述处理器运行所述计算机指令时执行权利要求8所述测试方法的步骤。
11.一种终端，其特征在于，包括权利要求1至7任一项所述的***级芯片。
CN201911167336.6A 2019-11-25 2019-11-25 ***级芯片及其测试方法、存储介质、终端 Pending CN110888046A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911167336.6A CN110888046A (zh) 2019-11-25 2019-11-25 ***级芯片及其测试方法、存储介质、终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911167336.6A CN110888046A (zh) 2019-11-25 2019-11-25 ***级芯片及其测试方法、存储介质、终端

Publications (1)

Publication Number Publication Date
CN110888046A true CN110888046A (zh) 2020-03-17

Family

ID=69748685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911167336.6A Pending CN110888046A (zh) 2019-11-25 2019-11-25 ***级芯片及其测试方法、存储介质、终端

Country Status (1)

Country Link
CN (1) CN110888046A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050039955A (ko) * 2003-10-27 2005-05-03 주식회사 팬택앤큐리텔 유에이알티 및 제이티에이지 겸용 인터페이스 구조의이동통신 단말기
CN101004730A (zh) * 2006-01-05 2007-07-25 株式会社Telechips 音频***以及用于音频***的usb/uart公共通信***
CN101136002A (zh) * 2006-08-29 2008-03-05 深圳市朗科科技有限公司 兼具usb和uart串口控制的移动存储方法及装置
CN102289419A (zh) * 2010-06-17 2011-12-21 珠海全志科技有限公司 功能接口与调试接口复用的soc集成电路
CN103136138A (zh) * 2011-11-24 2013-06-05 炬力集成电路设计有限公司 一种芯片、芯片调试方法以及芯片与外部设备通信的方法
CN103576073A (zh) * 2012-07-30 2014-02-12 合肥科盛微电子科技有限公司 一种测试芯片功能的***和方法
CN105701011A (zh) * 2015-12-31 2016-06-22 上海盈方微电子有限公司 一种调试方法、应用该方法的电子产品及调试卡
CN205594130U (zh) * 2015-09-01 2016-09-21 北京中电华大电子设计有限责任公司 一种测试读卡器
CN108475227A (zh) * 2016-03-31 2018-08-31 华为技术有限公司 测试功能组件及数据调试方法
CN108701489A (zh) * 2016-02-16 2018-10-23 美光科技公司 存储器装置的接口裸片上的选择器
CN108984354A (zh) * 2018-06-27 2018-12-11 郑州云海信息技术有限公司 一种服务器芯片调试电路、调试方法及服务器
CN109344099A (zh) * 2018-08-03 2019-02-15 清华大学 Fpga应用***无线调试下载装置
CN109992460A (zh) * 2019-04-15 2019-07-09 苏州浪潮智能科技有限公司 一种连接器包括USB3.1Type C的开发装置
CN110399255A (zh) * 2019-06-26 2019-11-01 苏州浪潮智能科技有限公司 一种fpga***及fpga***的调试***

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050039955A (ko) * 2003-10-27 2005-05-03 주식회사 팬택앤큐리텔 유에이알티 및 제이티에이지 겸용 인터페이스 구조의이동통신 단말기
CN101004730A (zh) * 2006-01-05 2007-07-25 株式会社Telechips 音频***以及用于音频***的usb/uart公共通信***
CN101136002A (zh) * 2006-08-29 2008-03-05 深圳市朗科科技有限公司 兼具usb和uart串口控制的移动存储方法及装置
CN102289419A (zh) * 2010-06-17 2011-12-21 珠海全志科技有限公司 功能接口与调试接口复用的soc集成电路
CN103136138A (zh) * 2011-11-24 2013-06-05 炬力集成电路设计有限公司 一种芯片、芯片调试方法以及芯片与外部设备通信的方法
CN103576073A (zh) * 2012-07-30 2014-02-12 合肥科盛微电子科技有限公司 一种测试芯片功能的***和方法
CN205594130U (zh) * 2015-09-01 2016-09-21 北京中电华大电子设计有限责任公司 一种测试读卡器
CN105701011A (zh) * 2015-12-31 2016-06-22 上海盈方微电子有限公司 一种调试方法、应用该方法的电子产品及调试卡
CN108701489A (zh) * 2016-02-16 2018-10-23 美光科技公司 存储器装置的接口裸片上的选择器
CN108475227A (zh) * 2016-03-31 2018-08-31 华为技术有限公司 测试功能组件及数据调试方法
CN108984354A (zh) * 2018-06-27 2018-12-11 郑州云海信息技术有限公司 一种服务器芯片调试电路、调试方法及服务器
CN109344099A (zh) * 2018-08-03 2019-02-15 清华大学 Fpga应用***无线调试下载装置
CN109992460A (zh) * 2019-04-15 2019-07-09 苏州浪潮智能科技有限公司 一种连接器包括USB3.1Type C的开发装置
CN110399255A (zh) * 2019-06-26 2019-11-01 苏州浪潮智能科技有限公司 一种fpga***及fpga***的调试***

Similar Documents

Publication Publication Date Title
CN107704346B (zh) Soc芯片调试方法及调试***
CN107907814B (zh) 一种提高芯片量产测试效率的方法
US20120324302A1 (en) Integrated circuit for testing using a high-speed input/output interface
CN113254284B (zh) 芯片测试方法、装置、设备、存储介质以及程序产品
US20040078179A1 (en) Logic verification system
US20080229152A1 (en) On-chip debug emulator, debugging method, and microcomputer
CN110196391B (zh) 基于fpga与dsp架构的数字电路测试装置及方法
CN109885905B (zh) 一种提高数字电路功能验证效率的验证***
CN115496018A (zh) 一种SoC芯片多版本验证方法、装置及设备
CN111008102B (zh) Fpga加速卡高速接口si测试控制装置、***及方法
CN113868065B (zh) 一种测试和烧录叠封芯片的方法、叠封芯片
CN115454751A (zh) 一种fpga芯片的测试方法、装置和计算机可读存储介质
CN114548027A (zh) 在验证***中追踪信号的方法、电子设备及存储介质
CN110888046A (zh) ***级芯片及其测试方法、存储介质、终端
CN108197063B (zh) Fpga的spi接口主动串行配置方法及装置
CN113947047B (zh) 用于验证待测设计的接口连接方法及相关设备
CN107804479B (zh) 一种舵***测试方法、装置及其使用的舵***测试设备
US7908533B2 (en) Processor to JTAG test access port interface
WO2011091750A1 (zh) 单板内器件的边界扫描方法、装置及单板
US20230184831A1 (en) Server jtag component adaptive interconnection system and method
US20230297481A1 (en) Device for transmitting commands with circuit of circuit board to test connection interface, system and method thereof
CN202453435U (zh) 调试控制设备、调试执行设备及调试***
CN115981928A (zh) 处理器远程调试方法、***以及存储介质
CN115017080A (zh) 一种在fpga芯片内复用jtag管脚的电路及方法
CN108615545A (zh) Emmc调试方法和emmc

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200317