CN110875425A - 记忆体装置的制造方法 - Google Patents
记忆体装置的制造方法 Download PDFInfo
- Publication number
- CN110875425A CN110875425A CN201910812051.7A CN201910812051A CN110875425A CN 110875425 A CN110875425 A CN 110875425A CN 201910812051 A CN201910812051 A CN 201910812051A CN 110875425 A CN110875425 A CN 110875425A
- Authority
- CN
- China
- Prior art keywords
- layer
- magnetic
- sot
- heavy metal
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本揭露是关于自旋轨道扭矩(“SOT”)磁阻随机存取记忆体(“MRAM”)(“SOT‑MRAM”)结构及方法。SOT通道的新结构具有与一或多个重金属层重叠或堆叠的一或多个磁***层。经由靠近磁***层,将重金属层的表面部分磁化为包括磁化。在重金属层内的磁化增强自旋相关散射,此导致增加的横向自旋不平衡。
Description
技术领域
本揭露是关于一种记忆体装置的制造方法。
背景技术
磁阻随机存取记忆体(magnetoresistive random-access memory;“MRAM”)是有前景的非挥发性数据储存技术。MRAM储存单元(或“位元”)的核心是磁穿隧接面(magnetictunnel junction;“MTJ”),其中介电层夹在磁固定层(“参考层”)与磁自由层(“自由层”)之间,此磁自由层的磁化极性可以改变。归因于穿隧磁阻效应,在参考层与自由层之间的电阻值随着自由层中的磁化极性切换而改变。平行磁化(“P状态”)导致较低电阻,而反平行磁化(“AP状态”)导致较高电阻。电阻值的两种状态被认为是储存在MRAM单元中的两个逻辑状态“1”或“0”。
在自旋转移扭矩(spin transfer torque;“STT”)MRAM(“STT-MRAM”)单元中,施加穿过整个MTJ(亦即,参考层、介电层及自由层)的写入电流,此写入电流经由自旋转移扭矩效应设定自由层的磁化极性。亦即,写入电流经过与MRAM的读取路径相同的路径。在自旋轨道扭矩(spin-orbit torque;“SOT”)MRAM(“SOT-MRAM”)单元中,在具有大自旋轨道相互作用的重金属层上定位MTJ结构。自由层与重金属层直接接触。自旋扭矩通过在自旋轨道耦合效应下穿过重金属层注入的平面内电流诱发,此自旋轨道耦合效应通常包括Rashba效应或自旋霍尔效应(spin Hall effect;“SHE效应”)中的一或多者。写入电流不经过垂直MTJ。替代地,写入电流在平面内方向上经过重金属层。经由SOT效应设定自由层中的磁化极性。更具体地,当在重金属层中平面内注入电流时,自旋轨道耦合导致正交自旋电流,此电流产生自旋扭矩并且在自由层中诱发磁化翻转。
发明内容
一种记忆体装置的制造方法,包含在基板上方形成第一重金属层。邻近第一重金属层形成第一磁层。第一磁层的第一表面对接第一重金属层的第一表面。垂直地邻近第一重金属层或第一磁层中的一或多者形成磁穿隧接面结构。磁穿隧接面包括参考层、穿隧阻障层及自由层。
附图说明
当结合随附附图阅读时,自以下详细描述将很好地理解本揭露的一实施例的态样。在附图中,除非上下文另外指出,相同元件符号标识类似元件或动作。在附图中元件的大小及相对位置不必按比例绘制。事实上,出于论述清晰的目的,可任意增加或减小各个特征的尺寸。
图1是示例SOT-MRAM单元;
图2至图6是示例SOT通道的剖视图;
图7是示例制程;
图8A至图8E是在图7的示例制程下的晶圆的各个阶段;
图9是另一示例制程;
图10A至图10C是在图9的示例制程下的晶圆的各个阶段;
图11是示例SOT-MRAM架构。
【符号说明】
100 2T1MTJ位元单元
102 SOT-MTJ装置
110 MTJ结构
112 第一铁磁层(参考层)
114 介电层
116 第二铁磁层(自由层)
116L 下表面
120 单向箭头
122 双向箭头
130 SOT通道层
130HM 重金属层
130MI 磁***层
130U 上表面
132 界面区域
140 读取字线
142 读取晶体管
150 写入字线
152 写入晶体管
230 SOT通道层
230HM 重金属层
230L 底表面
230MI 磁***层
230U 顶表面
234HM 上表面
234MI 上表面
236HM 下表面
236MI 下表面
330 SOT通道
330HM 重金属层
330L 底表面
330MI 磁***层
330U 顶表面
430 SOT通道
430HM 重金属层
430L 底表面
430MI 磁***层
430U 顶表面
530 SOT通道
530HM 重金属层
530MI 磁***层
630 SOT通道
630HM 梳形重金属层
630MI 梳形磁***层
632HM 齿元件
632MI 齿元件
700 制程
710 操作
720 操作
730 操作
740 操作
750 操作
800 晶圆
810 基板
820 晶体管
822 栅极
824 第一源极/漏极结构
826 第二源极/漏极结构
830 第一后段制程(“BEOL”)层级
832 第一层级间介电(“ILD”)层
834 位元线
836 互连结构
840 第二BEOL层级
842 第二ILD层
846 互连结构
850 SOT通道
850E1 第一端
850E2 第二端
860 MTJ结构
862 参考层(第一铁磁层)
864 自由层(第二铁磁层)
866 穿隧阻障层
868 覆盖层
870 间隔件
880 第三BEOL层级
882 源极线
886 互连结构
900 制程
910 操作
920 操作
930 操作
1020 第一钨层
1040 磁***层
1060 第二钨层
1100 MRAM架构
R、W、S 终端
具体实施方式
在SOT-MRAM***设计中,较佳地,较低切换电流流过SOT通道层,此切换电流以较高自旋霍尔效率切换垂直MTJ(“pMTJ”)的磁化状态。所揭示的技术是关于一种SOT通道的新结构,此SOT通道具有与一或多个重金属层重叠或堆叠的一或多个磁***层。经由靠近磁***层,将重金属层的表面部分磁化为包括磁化。在重金属层内的磁化增强自旋相关散射,此导致增加的横向自旋不平衡。因此,更多自旋在重金属层的边界处累积,此在pMTJ的自由层中产生更强的磁扭矩。换言之,磁***层改进从流过SOT通道的平面内电流到pMTJ的自由层的磁化上的磁扭矩的转换速率。
磁***层可具有平面内磁各向异性或垂直磁各向异性。选择磁***层的材料,使得磁***层的晶格将不影响pMTJ的相邻重金属层或自由层,且反之亦然。在磁***层与pMTJ的重金属层或自由层中的一者或多者之间的晶格匹配或不匹配是基于其晶格的大小及形状来决定。选择磁***层材料亦取决于磁***层的磁各向异性。例如,钴/铂Co/Pt多层或钴/镍Co/Ni多层可用作垂直磁各向异性(perpendicular magnetic anisotropy;“PMA”)***层。CoFeB磁合金或高导磁合金(镍铁磁合金)可用作平面内磁各向异性(in-planemagnetic anisotropy;“IMA”)***层。
关于PMA的磁***层而言,如与pMTJ的自由层相比,一或多个磁***层的总厚度经控制为相对薄的,使得自由层的磁化将不由磁***层固定。在一实施例中,磁***层的总厚度不大于自由层的厚度的约30%。关于IMA的磁***层而言,平面内磁化实际上将自由层的垂直磁化拉到偏离垂直定向的角度。此自由层的成角度磁化易于促进在pMTJ的AP与P状态之间较简单地切换,而成角度的磁矩亦是较不稳定的并且有时模糊在AP与P状态之间的差异。IMA***层的磁化强度(例如,厚度)基于电路***或装置设计而最佳化,其中在切换效率与MTJ状态读取准确度之间存在折衷。
SOT通道层包括以交替方式堆叠的一或多个磁***层及一或多个重金属层。磁***层邻近至少一个重金属层。重金属层邻近至少一个磁***层。在一实施例中,重金属层的总数目比磁***层的总数目多出至少一个,使得SOT通道层包括在其顶表面上的重金属层以及在其底表面上的重金属层。在另一实施例中,磁***层的总数目比重金属层的总数目多出至少一个,使得SOT通道层包括在其顶表面上的磁***层以及在其底表面上的磁***层。在又一实施例中,磁***层的总数目与重金属层的总数目相同,使得SOT通道层包括在其第一表面上的磁***层以及在与第一表面相对的其第二表面上的重金属层。
以下揭示内容提供许多不同实施例或实例,以便实施所描述标的的不同特征。下文描述部件及布置的具体实例以简化本描述。当然,此等仅为实例且并不意欲为限制性。例如,以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例,且亦可包括在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外,本揭露的一实施例可在各个实例中重复元件符号及/或字母。此重复是出于简便性及清晰的目的且本身并不指示所论述的各个实施例及/或配置之间的关系。
另外,为了便于描述,本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“之上”、“上部”及类似者)来描述诸图中所绘示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外,空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向)且由此可类似解读本文所使用的空间相对性描述词。
在以下描述中,阐述某些具体细节以便提供对本揭露的各个实施例的透彻理解。然而,熟悉此项技术者将理解,可在没有此等具体细节的情况下实践本揭露的一实施例。在其他实例中,尚未详细描述与电子部件及制造技术相关联的熟知结构,以避免不必要地混淆本揭露的实施例的描述。
除非上下文另有要求,否则在整个说明书及以下申请专利范围中,词语“包含(comprise)”及其变型,诸如“包含(comprises)”及“包含(comprising)”,将被解释为开放的包含性意义,亦即,作为“包括,但不限于”。
使用诸如第一、第二及第三的序数不必暗指次序的排名意义,而是可仅在动作或结构的多个实例之间进行区分。
在整个此说明书中提及“一个实施例”或“一实施例”意指将结合实施例描述的特定特征、结构或特性包括在至少一个实施例中。因此,在整个此说明书的各个位置中出现片语“在一个实施例中”或“在一实施例中”不必皆指相同实施例。此外,特定特征、结构或特性可以任何适宜方式结合在一或多个实施例中。
如在此说明书及随附申请专利范围中使用,除非上下文另外明确地指出,否则单数形式“一(a)”、“一(an)”及“该(the)”包括复数参考。亦应当注意到,除非上下文另外明确地指出,否则术语“或(or)”通常以其包括“及/或”的意义采用。
图1绘示了SOT-MRAM装置的示例2T1MTJ位元单元100。位元单元100包括SOT-MTJ装置102,此装置包括MTJ结构110。MTJ结构110包括夹在第一铁磁层112与第二铁磁层116之间的介电层114。第一铁磁层112及第二铁磁层116包括相同的磁各向异性。具体地,第一铁磁层112及第二铁磁层116任一者皆具有平面内磁各向异性或皆具有垂直磁各向异性。在本文的描述中,出于说明性实例的目的,第一铁磁层112及第二铁磁层116包括垂直的磁各向异性。第一铁磁层112的磁化或磁矩维持固定的定向或极性,例如,在向下方向上如单向箭头120所示,垂直于基板平面(为了简化未绘示)或MTJ 110置于其上的平面。如双向箭头122所示,第二铁磁层116的磁化定向可在垂直轴中切换。第二铁磁层116的可切换磁化定向表示其关于第一铁磁层112的磁化定向的两种状态,平行状态“P”或反平行状态“AP”。在“P”状态中,第二铁磁层116的磁化定向是在与第一铁磁层112的磁化定向相同的方向上,此处为在向下方向上。在“AP”状态中,第二铁磁层116的磁化定向是在与第一铁磁层112的磁化定向不同的方向上,此处为在向上方向上。在本文的描述中,第一铁磁层112被称为“参考层”,并且第二铁磁层116被称为“自由层”。介电层114是穿隧阻障层,此穿隧阻障层用作对电荷载流子在参考层112与自由层116之间穿隧的阻障。
SOT通道层130邻近自由层116并且与此自由层电气耦合地定位。在一实施例中,SOT通道层130与自由层116直接接触。例如,SOT通道层130的上表面130U与自由层116的下表面116L直接接触。在一些实施例中,为了最大化在SOT通道层130与自由层116之间的自旋霍尔效应(“SHE”),在SOT通道层130与自由层116之间的界面区域132实质上完全重叠自由层116的下表面116L。亦即,SOT通道层130的上表面130U实质上完全重叠自由层116的下表面116L。在一实施例中,在至少一些方向上,上表面130U大于下表面116L。
归因于穿隧磁阻效应,在参考层与自由层之间的电阻值随着自由层116中的磁化极性切换而改变。平行磁化(P状态)导致跨MTJ 110的较低电阻,而反平行磁化(AP状态)导致跨MTJ 110的较高电阻。电阻值的两种状态被认为是储存在MRAM位元单元100中的两个逻辑状态“1”或“0”。
位元单元100包括三个终端R、W及S。在读取操作中,来自读取控制线(例如,读取字线140)的信号开启读取晶体管142,以使读取电流能够穿过MTJ结构110在位元线与源极线之间流动。读取电流值指示MTJ的电阻值,亦即,储存在MRAM单元100中的逻辑状态。在写入操作期间,来自写入控制线(例如,写入字线150)的信号开启写入晶体管152,以使写入电流能够经过SOT通道130,用于产生改变自由层116的磁化定向的自旋轨道扭矩。自旋轨道扭矩的机制包括自旋霍尔效应(“SHE”)或Rashba效应中的一或多者。在SHE与Rashba效应之间的相对比率取决于装置结构、制造制程及/或材料选择。然而,本揭露的一实施例适用于所有此等因素以及在SHE与Rashba效应之间的任何所得比率并且不受所有此等因素以及在SHE与Rashba效应之间的任何所得比率限制。在本文的描述中,假设SHE主导自旋轨道扭矩(“SOT”)。术语“SHE”或“SOT”可关于自旋轨道扭矩可互换地使用。
由于MTJ 110包括垂直各向异性,一些额外机制可用于决定性地切换自由层116的磁化定向。例如,可施加额外的平面内磁场。在另一实例中,MTJ结构100的形状各向异性(例如,长轴)可与SOT通道130的电流流向成倾斜角地定位。所有此种额外特征在本揭露的一实施例中包括的所揭示技术的情况下是可能的。
在一些实施例中,写入操作可用穿过SOT通道130的双向电流实施,以在自由层116中设置两个磁化定向,例如,向上或向下。在其他实施例中,自由层116中的不同磁化定向可经由不同的切换机制实现。例如,AP状态写入可通过经过SOT通道130的平面内电流经由SOT效应实现,而P状态写入可在与读取操作相对的方向上经由经过MTJ结构110的电流、经由STT效应实现。写入SOT-MRAM单元100的其他方法亦是可能的并且包括在本揭露的一实施例中。
然而,在示例MRAM单元100中,SOT通道130包括多层结构,此结构包括重金属材料的一或多个(为了说明绘示为两个)重金属层130HM以及磁性材料及磁性质的一或多个(为了说明绘示为一个)磁***层130MI。重金属层130HM及磁***层130MI以交替方式邻近彼此定位。每个重金属层130HM邻近至少一个磁***层130MI。每个磁***层130MI邻近至少一个重金属层130HM。
经由靠近磁***层130MI,将重金属层130HM的表面部分磁化为包括磁化。重金属层130HM内的磁化增强自旋相关散射,此导致增加的横向自旋不平衡。因此,更多自旋在重金属层130HM的边界处累积,此等自旋在pMTJ 110的自由层116中产生更强的磁扭矩。换言之,磁***层130MI改进从流过SOT通道130的平面内电流到pMTJ 110的自由层116的磁极性上的磁扭矩的转换速率。
图2、图3及图4绘示了SOT通道130的示例实施例。参见图2,SOT通道层230包括三个重金属层230HM及两个磁***层230MI。重金属层230HM的总数目大于磁***层230MI的总数目。由于重金属层230HM及磁***层230MI以交替方式布置,额外的重金属层230HM导致SOT通道层230在SOT通道层230的顶表面230U及底表面230L二者上包括重金属层230HM。
如图2所示,重金属层230HM是在SOT通道230的顶表面230U上。重金属层230HM的上表面234HM与MTJ结构110的自由层116对接。重金属层230HM的下表面236HM与下层磁***层230MI的上表面234MI对接。下层磁***层230MI的下表面236MI与另一重金属层230HM对接。所辨识的相应重金属层230HM或磁***层230MI的上表面及下表面彼此相对。
在一实施例中,两个磁***层230MI皆具有以相同磁极性的PMA,例如,皆指向垂直向上。在磁***层230MI具有垂直磁各向异性“PMA”的情况下,与自由层116的磁化强度相比,磁***层230MI的磁化强度经控制为相对低的。在一实施例中,在磁***层230MI处于相同的垂直磁极性定向的情况下,两个磁***层230MI的总厚度(亦即,T1+T2)不大于自由层116的厚度T3的1/3。在一替代实施例中,多个磁***层230MI具有不同的垂直磁极性定向。最近的磁***层230MI的磁化强度是关于自由层116,并且最近的磁***层230MI的厚度T1经控制为不大于自由层116的厚度T3的1/3。
在另一实施例中,磁***层230MI具有平面内磁各向异性“IMA”。磁***层230MI的平面内磁化将自由层116的磁化拉离垂直方向一角度。因为将自由层116的磁化拉离垂直方向,在P状态方向与AP状态方向之间切换自由层116的磁化是较为简单的。另一方面,当将自由层的磁化拉离垂直定向时,pMTJ结构110的AP或P状态较不稳定,并且更难以读取pMTJ结构110的磁阻状态,此是因为自由层116的成角度的磁化定向易于模糊在P与AP状态之间的差异。因此,基于电路设计及/或装置设计来最佳化磁***层230MI的磁化强度。IMA磁***层230MI的磁化强度与相应IMA磁***层230MI的厚度T1、T2相关。由此,基于pMTJ结构110的电路设计及装置设计来控制IMA磁***层230MI的厚度T1、T2。
重金属层230HM是钨W、铂Pt、钽Ta或其他适宜重金属材料中的一或多种。选择磁***层230MI的材料,使得磁***层230MI的晶格及相邻重金属层230HM的晶格彼此不影响或不匹配。在磁***层230MI与相邻重金属层230HM之间的晶格匹配或不匹配是基于其晶格的大小及形状来决定。例如,Fe、FeB、CoFeB、Fe3O4或其他磁材料具有晶格不匹配<5%。选择磁***层230MI的材料亦取决于磁***层的磁各向异性。例如,在重金属层230HM是W、Pt或Ta中的一或多种的情况下,钴/铂Co/Pt多层(或合金)或钴/镍Co/Ni多层(或合金)可用作垂直磁各向异性PMA磁***层230MI。CoFeB磁合金(“CFB”)或高导磁合金(镍铁磁合金)可用作平面内磁各向异性IMA***层。
在一些实施例中,对于PMA Co/Pt或Co/Ni多层而言,Co、Pt、Ni层各者的厚度可是约至约因此,磁***层230MI的厚度T1、T2可是约至约对于IMA的磁***层230MI而言,可沉积具有大于的厚度的CFB材料。相对较薄的CFB层(例如,厚度小于)通常呈现PMA性质。较厚CFB层(例如,厚度大于)通常呈现IMA性质。可沉积具有从约至约范围的厚度的高导磁合金。
在一些实施例中,在一或多个重金属层230HM是Pt的情况下,钴Co层可用作磁***层。钴层本身可能不具有所需的磁各向异性,而在Co与Pt之间的对接产生适用于增加Pt层230HM内的自旋散射的磁各向异性及磁化。
图3绘示了SOT通道的另一实施例。在SOT通道330中,磁***层330MI的总数目(此处为两个330MI层)大于重金属层330HM的总数目(此处为一个330HM层)。磁***层330MI及重金属层330HM以交替方式邻近彼此布置。SOT通道层330的顶表面330U及底表面330L皆是磁***层330MI。由于在顶表面330U处的磁***层330MI与自由层116对接,选择磁***层330MI的材料,使得磁***层330MI的表面晶格及自由层116的表面晶格彼此不影响。“影响”是基于任一层的所需磁性质是否经由对接实质上改变来决定。自由层的自旋定向应当实质上不受***层的影响,此可致使倾斜角大于18度或有效地致使TMR减少大于10%。除了上文辨识的差异之外,对SOT通道层130、230的描述类似地应用于SOT通道层330,其出于简化目的而省略。
图4绘示了另一示例SOT通道430。SOT通道430包括以交替方式邻近彼此布置的相同数目的磁***层430MI及重金属层430HM。SOT通道层430的顶表面430U或底表面430L的一者是磁***层430MI,并且SOT通道层430的顶表面430U或底表面430L的另一者是重金属层430HM。
如图1、图2、图3、图4所示,在SOT通道130、230、330、430中的磁***层及重金属层以交替方式垂直地堆叠。此等实例不限制本揭露的一实施例的范畴。图5绘示了另一示例SOT通道530的俯视图。如图5所示,SOT通道530包括以交替方式邻近彼此横向布置的重金属层530HM及磁***层530MI。对SOT通道530的其他描述类似于对其他SOT通道130、230、330、430的描述,并且为了简化而省略。
如图1至图5所示,在SOT通道中的磁***层彼此分离,并且在SOT通道中的重金属层彼此分离。此等示例实施例不限制本揭露的一实施例的范畴。在其他实施例中,在SOT通道中的磁***层或重金属层中的一或多者可以各种方式彼此耦合。
例如,图6绘示了示例SOT通道630,此SOT通道包括梳形磁***层630MI及梳形重金属层630HM。梳形磁***层630MI包括齿元件632MI。梳形重金属层630HM包括齿元件632HM。齿元件632MI及齿元件632HM以交替方式邻近彼此布置。
在重金属层及磁***层之中的布置的其他变型亦是可能的并且包括在本揭露的一实施例中。所揭示的重金属层及磁***层的实施例可以各种方式组合,其亦包括在本揭露的一实施例中。
图7绘示了可用于制造MRAM 100的示例制程700,此MRAM包括SOT-MTJ结构102或其他半导体结构。图8A至图8E绘示了在图7的制程的各个阶段中的晶圆800。
参见图7,在示例操作710中,接收晶圆800。晶圆800包括基板810及在基板810上方形成的晶体管820。晶体管820包括栅极822、第一源极/漏极结构824及第二源极/漏极结构826。晶圆800亦包括在晶体管820上方形成的第一后段制程(back-end-of-line;“BEOL”)层级830以及第一层级间介电(inter-level dielectric;“ILD”)层832。例如,位元线834是在第一BEOL层级830上。作为说明性实例,图8A绘示了第一BEOL层级830是在晶体管820上方的一个层级,例如,一层ILD 832,其是不作限制的。第一BEOL层级830可在晶体管820上方的多于一个层级上形成。所有均包括在本揭露的一实施例中。位元线834经由互连结构836(例如,接触插塞或通孔)电气耦合到第一源极/漏极结构824。
基板810可是适用于前段制程(front-end-of-line;“FEOL”)处理的半导体基板或绝缘体上硅基板。基板810亦可是后段制程(“BEOL”)基板,此基板具有介电表面层以及在介电表面下方的FEOL装置。因此,晶体管820可是在BEOL制程中在介电层上方形成的FEOL晶体管或薄膜晶体管。
晶圆800亦包括在与晶体管820上方的第一BEOL层级830不同的层级处形成的第二BEOL层级840。作为说明性实例,图8A绘示了在第一BEOL层级830上方形成第二BEOL层级840,其是不作限制的。以下是可能的:在第一BEOL层级830下方形成第二BEOL层级840,而在已经形成第二BEOL层级840上的结构之后形成第一BEOL层级830上的位元线834。在第二ILD层842上方形成第二BEOL层级840。已经在晶圆800中形成互连结构846,用于耦合第二BEOL层级840上的特征。在一实例中,第二互连结构846电气耦合到晶体管820的第二源极/漏极结构826。
在示例操作720中,亦参考图8B,在第二BEOL层级840上形成SOT通道850。具体地,在第二ILD层842上方形成SOT通道850。第一端850E1耦合到第二互连结构846,此第二互连结构耦合到第二源极/漏极结构826。
将SOT通道850形成为整体结构可经由任何适宜方法实施,并且均包括在本揭露的一实施例中。例如,SOT通道850的材料可最初形成为在晶圆800的表面上方的层,并且稍后图案化以形成SOT通道850。对于另一实例而言,起离或金属镶嵌制程用于形成SOT通道850。例如,在第二ILD层842上方形成介电层(为了简化未绘示),并且此介电层经图案化以打开孔洞,从而暴露出第二互连结构846。在孔洞内形成SOT通道850。过量的沉积材料可在起离制程中与介电材料一起移除、或在金属镶嵌制程中经由CMP制程移除。介电层可经进一步图案化以形成其他结构,例如,邻近SOT通道层850的间隔件结构。可选地,例如,在介电层与第二ILD 842之间形成氮化硅的蚀刻终止层(为了简化未绘示)。在本文中进一步描述形成SOT通道850的具体实例。
可选地,在SOT通道层850(例如,其第一端850E1)与第二互连结构846之间形成电极层(为了简化目的未绘示),此电极层出于描述目的称为底部电极。
在示例操作730中,亦参考图8C,邻近SOT通道850(例如,在SOT通道850上方)形成MTJ结构860。MTJ结构860包括第一铁磁层862及第二铁磁层864,此等铁磁层通过穿隧阻障层866分离。作为说明性实例,第一铁磁层862具有固定(fixed)或“固定(pinned)”磁化定向,并且第二铁磁层864具有可切换或自由磁化定向。第一铁磁层862被称为“参考层”862并且第二铁磁层864被称为“自由层”864。在一实施例中,自由层864是Fe、Co、Ni、FeCo、CoNi、CoFeB、FeB、FePt、FePd或其他适宜铁磁材料中的一或多种。参考层862是Fe、Co、Ni、FeCo、CoNi、CoFeB、FeB、FePt、FePd或其他适宜铁磁材料中的一或多种。在一实施例中,参考层862是合成反铁磁结构,此结构包括一或多个非磁(“NM”)金属层,各个金属层夹在两个固定铁磁(“FM”)层之间。在一实施例中,自由层864是合成反铁磁结构,此结构包括夹在两个自由铁磁层之间的非磁金属层。例如,自由层864可包括夹在两个CoFeB层之间的Ta层。
在一些实施例中,在参考层862上方形成例如WO2、NiO、MgO、Al2O3、Ta2O8、MoO2、TiO、GdO、Al、Mg、Ta、Ru或其他适宜材料的覆盖层868。
MTJ 860的层可在晶圆800的表面上方沉积并且经图案化以形成MTJ 860结构。其他方法(如起离制程或金属镶嵌制程)亦可用于形成MTJ结构860。MTJ 860的形状各向异性可具有与SOT通道850的电流流向的倾斜角。
在示例操作740中,亦参考图8D,视情况,邻近MTJ结构860及SOT通道850形成间隔件870。可使用任何适宜沉积技术形成并且通常保形地形成间隔件870。间隔件870是SiN、SiC、Si3N4、SiON或与第一ILD层832及/或第二ILD层842的介电材料不同的其他适宜介电材料中的一或多种,其是氧化硅或低介电常数介电材料。
提供图8D的示例结构作为SOT-MRAM单元及硅实施方式的说明性实例。替代或额外的MTJ结构及硅实施方式亦是可能的并且包括在本揭露的一实施例中。例如,SOT-MRAM单元亦可包括邻近参考层862的AP耦合层及硬层(为了简化未绘示)以固定参考层862的磁化定向。SOT-MRAM单元亦可包括邻近自由层864的反铁磁层及/或铁磁偏置层,此层用于在切换自由层864的磁化定向时促进SOT效应。可邻近SOT通道850形成底部电极,并且可邻近参考层862形成顶部电极。此等额外或替代特征均是可能的并且包括在本揭露的一实施例中。
出于说明性目的,图8D绘示了在MTJ结构860中,在参考层862下方堆叠自由层864。在其他实施例中,在参考层上方堆叠自由层864,并且在参考层上方邻近自由层定位SOT通道层850。
在一实施例中,参考层862或其相应电极经由互连结构及另一晶体管(为了简化而未绘示)电气耦合到位元线834。
图8D绘示了SOT通道850直接连接到互连结构846,其是不作限制的。SOT通道850可经由电极及耦合到电极的互连结构来电气耦合到第二源极/漏极结构826。
ILD层832、842各者是氧化硅或适宜的低介电常数介电材料。
在示例操作750中,亦参考图8E,在第三BEOL层级880上方形成源极线882。源极线882经由互连结构886耦合到SOT通道850的第二端850E2。在一实施例中,平面内写入电流经配置为从第一端850E1流动到第二端850E2。
图9绘示了形成示例SOT通道850的示例制程900,SOT通道850类似于图1的示例SOT通道130。图10A至图10C绘示了在示例制程900中的晶圆800的各个阶段。
参见图9,在示例操作910中,亦参考图10A,在基板(例如,具有第二ILD层832的基板810)上方形成重金属材料(例如,钨)的第一层1020。使用脉冲雷射沉积、化学气相沉积、原子层沉积、物理气相沉积或其他适宜沉积技术将第一钨层1020沉积为薄膜。在一实施例中,物理气相沉积制程(例如,溅射)用于形成第一钨层1020。在一实施例中,经由起离制程形成第一钨层1020,使得第一钨层1020在沉积之后图案化。
第一钨层1020的厚度经控制为在约至约的范围中。在一实施例中,第一钨层1020的厚度经控制为在约至约的范围中。经控制的厚度范围促进SOT效应,此是因为电子在第一钨层1020的上表面1020U及/或下表面1020L上沉积的介电分子之间/之中反弹。
在示例操作920中,在第一钨层1020上方形成Co/Pt多层的磁***层1040。在室温下经由物理气相沉积(例如,溅射)形成Co/Pt层1040,使得最大程度地维持Co/Pt多层的表面晶格结构。经由起离制程形成Co/Pt层1040。
在示例操作930中,使用与用于形成第一Co/Pt多层1020的彼等类似的制程在Co/Pt多层1040上方形成第二钨W层1060。
应当了解,SOT通道850可包括更多或更少的重金属层1020、1060以及更多的磁***层1040。
出于回流控制目的,SOT通道层850的层1020、1040或1060可用相对低的温度(例如,大约400℃)退火。退火较佳地不改变或修改重金属层1020、1060或磁***层1040的晶格结构。
在本文的描述中,将MRAM单元的读取及写入线绘示为经由字线实现,其是不作限制的。取决于MRAM电路***设计,经由位元线实施读取及写入线亦是可能的。例如,图11绘示了示例MRAM架构1100。在示例架构1100中,写入位元线及读取位元线由示例写入赋能信号控制,例如,此信号开启/关闭晶体管以实现架构1100中的每个MRAM单元的写入或读取功能。其他SOT-MRAM架构亦是可能的并且包括在本揭露的一实施例中。
在本文的描述中,在MTJ结构860之前及之下形成SOT通道850,此是不作限制的。在其他实施例中,在MTJ结构上方形成SOT通道,其中在参考层上方堆叠MTJ结构的自由层。在MTJ结构之后形成的SOT通道在一些情况中是有利的,此是因为SOT通道将不受退火制程影响,此退火制程修改MTJ结构的铁磁层的晶格结构。
源极/漏极区域824、826包括Ge、Si、GaAs、AlGaAs、SiGe、GaAsP、SiP、SiC、磷化硅碳(“SiCP”)、硅锗硼(“SiGeB”)或其他适宜半导体材料中的一或多种,并且可在磊晶制程期间通过供应杂质源原位掺杂或可经由后布植制程掺杂。可能的掺杂剂包括用于SiGe的硼、用于Si的碳、用于Si或SiCP的磷。
晶体管820的闸电极822包括导电材料,例如,金属或金属化合物。用于闸电极的适宜金属材料包括钌、钯、铂、钴、镍及/或导电金属氧化物,以及其他适宜P型金属材料,并且可包括铪(Hf)、锆(Zr)、钛(Ti)、钽(Ta)、铝(Al)、铝化物及/或导电金属碳化物(例如,碳化铪、碳化锆、碳化钛及碳化铝),以及用于N型金属材料的其他适宜材料。在一些实例中,闸电极822包括经调谐以具有适当功函数的功函数层,用于场效晶体管装置的增强效能。例如,适宜N型功函数金属包括Ta、TiAl、TiAlN、TaCN、其他N型功函数金属或其组合,并且适宜P型功函数金属材料包括TiN、TaN、其他p型功函数金属或其组合。在一些实例中,在功函数层上方形成导电层(诸如铝层),使得闸电极包括在栅极介电质上方设置的功函数层以及在功函数层上方并且在栅极盖下方设置的导电层。在一实例中,取决于设计需求,闸电极具有从约8nm至约40nm范围的厚度。
栅极介电层括选自下列中的一或多个的高介电常数(高K)介电材料:氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、其组合及/或其他适宜材料。在一些应用中,高介电常数介电材料可包括大于6的介电常数(K)值。取决于设计需求,可使用介电常数(K)值为9或更高的介电材料。高介电常数介电层可通过原子层沉积(atomic layer deposition;ALD)或其他适宜技术形成。根据本文描述的实施例,高介电常数介电层包括从约10至约30埃范围的厚度或其他适宜厚度。
基板810可包括呈晶体结构的硅基板及/或其他元素半导体,如锗。替代或另外地,基板可包括化合物半导体,诸如碳化硅、砷化镓、砷化铟及/或磷化铟。此外,基板亦可包括绝缘体上硅(silicon-on-insulator;SOI)结构。基板可包括磊晶层及/或可为了效能增强而应变。基板亦可包括各种掺杂配置,此取决于如在本领域中已知的设计需求,诸如p型基板及/或n型基板,以及各种掺杂区域,诸如p阱及/或n阱。
半导体结构/晶体管装置820是横向或垂直晶体管或其他半导体装置,如双极装置。晶体管是finFET、穿隧FET(“TFET”)、环绕式栅极(gate-all-around;“GAA”)或其他装置,此取决于MRAM电路***设计。
图8E绘示了在MRAM电路的晶体管820之后形成SOT-MTJ结构850、860。此实例不限制本揭露的一实施例的范畴。在其他实施例中,可在相应晶体管之前或在与相应晶体管相同的层级下形成SOT-MTJ结构,其均包括在本揭露的一实施例中。
本揭露的一实施例可用对以下实施例的描述来进一步了解:
在方法实施例中,在基板上方形成第一重金属层。邻近第一重金属层形成第一磁层。第一磁层的第一表面对接第一重金属层的第一表面。垂直地邻近第一重金属层或第一磁层中的一或多者形成磁穿隧接面结构。磁穿隧接面包括参考层、穿隧阻障层及自由层。
在一些实施例中,上述方法更包含:邻近第一重金属层形成第二磁层,第二磁层的第二表面对接第一重金属层的第二表面,第一重金属层的第二表面与第一重金属层的第一表面相对;邻近第一磁层形成第二重金属层,第二重金属层的第二表面对接第一磁层的第二表面,第一磁层的第二表面与第一磁层的第一表面相对。
在一些实施例中,第一磁层及第二磁层的组合厚度小于或等于磁穿隧接面结构的自由层的厚度的三分之一。
在一些实施例中,第一重金属层及第一磁层彼此横向相邻。
在一些实施例中,第一重金属层及第一磁层彼此垂直相邻。
在一些实施例中,第一重金属层是钨、铂或钽中的一或多种。
在一些实施例中,其中第一磁层是Co/Pt多层或Co/Ni多层中的一者,并且具有垂直磁各向异性。
在一些实施例中,其中第一磁层是CoFeB磁合金或NiFe磁合金中的一者,并且具有平面内磁各向异性。
在结构实施例中,结构包括磁穿隧接面结构,此结构包括参考层、自由层及夹在参考层与自由层之间的穿隧阻障层。自旋轨道扭矩层垂直地邻近磁穿隧接面结构的自由层。自旋轨道扭矩层包括第一重金属层及第一磁层的垂直堆叠。
在一些实施例中,第一磁层具有小于或等于磁穿隧接面结构的自由层的厚度的三分之一的厚度。
在一些实施例中,第一磁层与自由层对接。
在一些实施例中,上述结构更包含:第一磁层相对的在自旋轨道扭矩层的表面上的第二磁层。
在一些实施例中,第一重金属层与自由层对接。
在一些实施例中,上述结构更包含:与第一重金属层相对的在自旋轨道扭矩层的表面上的第二重金属层。
在一些实施例中,第一重金属层是在自旋轨道扭矩层的第一表面上,并且磁层是在与自旋轨道扭矩层的第一表面相对的自旋轨道扭矩层的第二表面上。
在一些实施例中,第一重金属层及第一磁层彼此横向相邻,并且第一重金属层或第一磁层中的至少一者与磁穿隧接面的自由层对接。
在记忆体装置实施例中,记忆体装置包括基板、在基板上方的晶体管,以及在晶体管上方的磁阻随机存取记忆体单元。晶体管具有第一源极/漏极终端、第二源极/漏极终端及栅极终端。磁阻随机存取记忆体单元包括磁穿隧接面结构及垂直地邻近磁穿隧接面结构并且耦合到晶体管的第一源极/漏极终端的自旋轨道扭矩结构。自旋轨道扭矩结构包括第一重金属层及与第一重金属层对接的第一磁***层。
在一些实施例中,磁穿隧接面结构包括参考层、自由层及夹在参考层与自由层之间的穿隧阻障层,并且其中自由层及参考层皆包括垂直各向异性。
在一些实施例中,第一重金属层是铂并且第一磁***层是钴。
在一些实施例中,第一重金属层包括具有至少两个齿元件的梳形,并且第一磁***层经定位在第一重金属层的两个齿元件之间。
Claims (1)
1.一种记忆体装置的制造方法,其特征在于,包含:
在一基板上方形成一第一重金属层;
邻近该第一重金属层形成一第一磁层,该第一磁层的一第一表面对接该第一重金属层的一第一表面;以及
垂直地邻近该第一重金属层或该第一磁层中的一或多者形成一磁穿隧接面结构,该磁穿隧接面包括一参考层、一穿隧阻障层及一自由层。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862725620P | 2018-08-31 | 2018-08-31 | |
US62/725,620 | 2018-08-31 | ||
US16/438,193 | 2019-06-11 | ||
US16/438,193 US11594575B2 (en) | 2018-08-31 | 2019-06-11 | Magnetic tunnel junction structures and related methods |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110875425A true CN110875425A (zh) | 2020-03-10 |
Family
ID=69641562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910812051.7A Pending CN110875425A (zh) | 2018-08-31 | 2019-08-30 | 记忆体装置的制造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11594575B2 (zh) |
CN (1) | CN110875425A (zh) |
TW (1) | TW202011572A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113594086A (zh) * | 2020-04-30 | 2021-11-02 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
CN113707804A (zh) * | 2021-08-27 | 2021-11-26 | 致真存储(北京)科技有限公司 | 一种自旋轨道矩磁存储器及其制备方法 |
WO2024067059A1 (en) * | 2022-09-28 | 2024-04-04 | International Business Machines Corporation | Stacked fet with three-terminal sot mram |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10923648B2 (en) * | 2017-01-17 | 2021-02-16 | Agency For Science, Technology And Research | Memory cell, memory array, method of forming and operating memory cell |
EP3671749B1 (en) * | 2018-12-20 | 2021-08-11 | IMEC vzw | Stt-assisted sot-mram bit cell |
US10916282B2 (en) * | 2019-06-20 | 2021-02-09 | International Business Machines Corporation | Control of switching trajectory in spin orbit torque devices by micromagnetic configuration |
EP3848933A1 (en) * | 2020-01-07 | 2021-07-14 | Antaios | Sot mram cell and array comprising a plurality of sot mram cells |
CN111489777B (zh) * | 2020-04-15 | 2023-11-10 | 上海新微技术研发中心有限公司 | 磁性存储器结构、阵列、读写控制方法及制备方法 |
CN113594087B (zh) * | 2020-04-30 | 2023-08-15 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
US11805705B2 (en) * | 2020-05-12 | 2023-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained ferromagnetic hall metal SOT layer |
EP3975184A1 (en) * | 2020-09-23 | 2022-03-30 | Antaios | Magnetic random access memory cell comprising a ferrimagnetic free layer |
US11342015B1 (en) * | 2020-11-24 | 2022-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and memory circuit |
CN113809229B (zh) * | 2021-09-01 | 2023-10-03 | 致真存储(北京)科技有限公司 | 一种自旋轨道矩磁存储器及其制备方法 |
CN115811925A (zh) * | 2021-09-13 | 2023-03-17 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
JPWO2023047229A1 (zh) * | 2021-09-21 | 2023-03-30 | ||
US20230170403A1 (en) * | 2021-11-26 | 2023-06-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and forming method thereof |
CN116267013A (zh) * | 2021-12-16 | 2023-06-20 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
WO2024004125A1 (ja) * | 2022-06-30 | 2024-01-04 | Tdk株式会社 | 磁化回転素子、磁気抵抗効果素子及び磁気メモリ |
JP2024043932A (ja) * | 2022-09-20 | 2024-04-02 | ソニーセミコンダクタソリューションズ株式会社 | 磁気抵抗素子、記憶装置及び電子機器 |
EP4369342A1 (en) * | 2022-11-08 | 2024-05-15 | Imec VZW | Sot-mram device with in-plane magnetic layer |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI613845B (zh) * | 2016-08-04 | 2018-02-01 | 財團法人工業技術研究院 | 垂直磁化自旋軌道磁性元件 |
US10878985B2 (en) * | 2016-12-09 | 2020-12-29 | Regents Of The University Of Minnesota | Spin orbit torque generating materials |
US11476412B2 (en) * | 2018-06-19 | 2022-10-18 | Intel Corporation | Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory |
-
2019
- 2019-06-11 US US16/438,193 patent/US11594575B2/en active Active
- 2019-08-26 TW TW108130491A patent/TW202011572A/zh unknown
- 2019-08-30 CN CN201910812051.7A patent/CN110875425A/zh active Pending
-
2022
- 2022-07-21 US US17/870,695 patent/US20220359614A1/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113594086A (zh) * | 2020-04-30 | 2021-11-02 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
CN113594086B (zh) * | 2020-04-30 | 2023-09-26 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
US11950513B2 (en) | 2020-04-30 | 2024-04-02 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
CN113707804A (zh) * | 2021-08-27 | 2021-11-26 | 致真存储(北京)科技有限公司 | 一种自旋轨道矩磁存储器及其制备方法 |
CN113707804B (zh) * | 2021-08-27 | 2023-12-15 | 致真存储(北京)科技有限公司 | 一种自旋轨道矩磁存储器及其制备方法 |
WO2024067059A1 (en) * | 2022-09-28 | 2024-04-04 | International Business Machines Corporation | Stacked fet with three-terminal sot mram |
Also Published As
Publication number | Publication date |
---|---|
US11594575B2 (en) | 2023-02-28 |
TW202011572A (zh) | 2020-03-16 |
US20200075670A1 (en) | 2020-03-05 |
US20220359614A1 (en) | 2022-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11594575B2 (en) | Magnetic tunnel junction structures and related methods | |
US11793087B2 (en) | Magnetic tunnel junction structures and related methods | |
US11257613B2 (en) | Spin orbit torque (SOT) memory devices with enhanced tunnel magnetoresistance ratio and their methods of fabrication | |
US11367749B2 (en) | Spin orbit torque (SOT) memory devices and their methods of fabrication | |
US11862373B2 (en) | MRAM stacks and memory devices | |
KR101831504B1 (ko) | 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템 | |
US20190304524A1 (en) | Spin orbit torque (sot) memory devices with enhanced stability and their methods of fabrication | |
US7956395B2 (en) | Spin transistor and magnetic memory | |
CN110660901A (zh) | 在自旋轨道矩电极和自由层之间具有用于改进性能的***层的自旋轨道矩器件 | |
US11462678B2 (en) | Perpendicular spin transfer torque memory (pSTTM) devices with enhanced thermal stability and methods to form the same | |
US11276730B2 (en) | Spin orbit torque memory devices and methods of fabrication | |
US11574666B2 (en) | Spin orbit torque memory devices and methods of fabrication | |
EP3588593A1 (en) | Magnetic memory devices and methods of fabrication | |
WO2019005172A1 (en) | REDUCED SURFACE SPIN ORBIT (SOT) COUPLING MEMORY DEVICES AND METHODS OF MAKING SAME | |
WO2019005156A1 (en) | SPIN-ORBIT (SOT) COUPLING MEMORY DEVICES WITH ENHANCED SWITCH CAPACITY AND METHODS OF MAKING THE SAME | |
WO2019005158A1 (en) | SPIN ORBIT TORQUE MEMORY DEVICES WITH ENHANCED THERMAL STABILITY AND METHODS OF FORMING THE SAME | |
US20200313075A1 (en) | Two terminal spin orbit memory devices and methods of fabrication | |
CN110660903A (zh) | 磁存储器设备和制造方法 | |
US20200313076A1 (en) | Spin orbit memory devices with enhanced tunneling magnetoresistance ratio (tmr) and methods of fabrication | |
WO2019005162A1 (en) | VOLATILE FILAMENT OXIDE FOR MAGNETIC TUNNEL JUNCTION MEMORY DEVICE (MTJ) AND METHODS OF FORMING THE SAME | |
CN113054095A (zh) | 集成芯片及其形成方法 | |
US11683939B2 (en) | Spin orbit memory devices with dual electrodes, and methods of fabrication | |
WO2019005164A1 (en) | PERPENDICULAR SPIN TRANSFER TORQUE (PSTTM) MEMORY DEVICES WITH IMPROVED STABILITY AND LOW AMORTIZATION AND METHODS OF FORMING THE SAME | |
TW202320324A (zh) | 積體電路結構及其製造方法 | |
CN110660906A (zh) | 磁性存储装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200310 |