CN110851337A - 适用于vpx架构的高带宽多通道的多dsp计算刀片装置 - Google Patents
适用于vpx架构的高带宽多通道的多dsp计算刀片装置 Download PDFInfo
- Publication number
- CN110851337A CN110851337A CN201911126001.XA CN201911126001A CN110851337A CN 110851337 A CN110851337 A CN 110851337A CN 201911126001 A CN201911126001 A CN 201911126001A CN 110851337 A CN110851337 A CN 110851337A
- Authority
- CN
- China
- Prior art keywords
- dsp
- srio
- fpga
- switch
- dsps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/324—Display of status information
- G06F11/327—Alarm or error message display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Hardware Redundancy (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明涉及一种适用于VPX架构的高带宽多通道的多DSP计算刀片装置,属于VPX架构国产交换刀片装置技术领域。本发明的高带宽多通路的多DSP计算刀片装置采用VPX架构和4片DSP+FPGA的架构,通过HyperLink,SRIO交换机,PCIE交换机以及千兆网络交换机,充分使用高速总线接口来完成大数据传输。四个通道自身的速率都能满足4片DSP的计算要求,并且四个通道互为冗余备份,在FPGA的统一调度之下,使刀片装置的数据传递效率和速率达到4片DSP的峰值水平。
Description
技术领域
本发明属于VPX架构DSP计算刀片技术领域,具体涉及一种适用于VPX架构的高带宽多通道的多DSP计算刀片装置。
背景技术
VPX架构作为VME架构的升级和替代,一经推出,就得到了军事、航空航天等高端应用领域的青睐。VPX架构,可以支持高速的互联及串行交换机结构,如SRIO、PCIE等,能够满足最苛刻的计算模块和数字信号处理模块的要求。DSP在数字信号处理领域应用广泛,但在计算刀片中多片DSP之间的高速数据交换和调度,往往无法达到实际需求。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是:如何克服现有VPX架构下多片DSP 之间数据交换和调度技术的多片DSP之间无法实现协同处理,数据交换的带宽低,通道单一的缺陷。
(二)技术方案
为了解决上述技术问题,本发明提供了一种适用于VPX架构的高带宽多通道的多DSP计算刀片装置,包括BMC模块、多核DSP、FPGA,多核DSP用于实现信号处理工作,FPGA用于负责数据交换过程中的时序和逻辑;BMC模块,用于提供主从2路I2C接口,连接到VPX连接器上,支持外部主机通过从I2C总线读取刀片装置的状态信息,还通过UART与FPGA相连,为DSP提供软件配置功能。
优选地,还包括SRIO交换机、PCIE交换机以及千兆网络交换机,该装置通过HyperLink、SRIO交换机、PCIE交换机以及千兆网络交换机,使用高速总线接口完成数据传输。
优选地,多核DSP选用8核TMS320C6678芯片,具有多片,FPGA 采用Spartan-6FPGA芯片,所述SRIO交换机选用80HCPS1848芯片,所述PCIE交换机选用89HPES24NT24G2芯片,所述以太网交换机选用88E6185芯片。
优选地,具有4片TMS320C6678芯片,每一片DSP都通过EMIF 总线外接NandFlash和DDR3,设四片DSP芯片分别是DSP1、DSP2、 DSP3、DSP4,DSP1、DSP2、DSP3、DSP4分别连接SRIO交换机, DSP1、DSP2、DSP3、DSP4分别连接PCIE交换机,DSP1、DSP2、 DSP3、DSP4分别连接千兆网络交换机;DSP1和DSP2,DSP3和DSP4,两两之间连接HyperLink,且两两之间外接级联JTAG和级联串口 RS232;数据传输通过HyperLink,SRIO交换机,PCIE交换机以及千兆网络交换机完成,四个通道互为备份;FPGA分别与4片DSP互联。
优选地,BMC模块采用PIC32MX564F128单片机实现, PIC32MX564F128通过I2C总线,使用MAX1239监控板上的多路电压,使用LTC4215监测各路电流,使用TMP421监测TMS320C6678的结温和板温信息;同时PIC32MX564F128提供主从2路I2C接口,连接到 VPX连接器上,支持外部主机通过从I2C总线读取刀片装置状态信息,也可通过主I2C总线访问其他刀片装置的状态信息。
优选地,在BMC模块上外挂一片EEPROM芯片,用于存储刀片装置的电子标签,生产厂家和日期信息。
优选地,多核DSP具有4片以上。
本发明提供了一种所述的装置实现的4片DSP之间的数据交换的方法。
优选地,FPGA控制4片DSP间SRIO交换的流程包括以下步骤:
步骤一,FPGA通过访问BMC模块,获取4片DSP的实时状态信息,包括DSP使用率、内存使用率和温度信息;
步骤二,FPGA根据步骤一获得的信息,计算出4片DSP的空闲度,优先选择空闲度大于预设阈值的DSP来接收SRIO数据;
步骤三,FPGA对DSP接收的SRIO数据进行评估,决定是否需要多片DSP之间的协同数据处理;
步骤四,对于不需要进行协同处理的SRIO数据,FPGA使DSP将处理完的数据通过SRIO交换机传输到VPX连接器;
步骤五,对于需要进行协同处理的SRIO数据,FPGA获取其他几片DSP的SRIO总线的空闲状态,在SRIO总线处于空闲状态的DSP中,选取一片空闲度最大的DSP来进行数据协同处理。
(三)有益效果
本发明的高带宽多通路的多DSP计算刀片装置采用VPX架构和4片DSP+FPGA的架构,通过HyperLink,SRIO交换机,PCIE交换机以及千兆网络交换机,充分使用高速总线接口来完成大数据传输。四个通道自身的速率都能满足4片DSP的计算要求,并且四个通道互为冗余备份,在FPGA的统一调度之下,使刀片装置的数据传递效率和速率达到4片DSP的峰值水平。此外,在其丰富的互联通讯的基础上,通过I2C总线还可以支持BMC的IPMI健康管理,监控多路电压、温度等参数,支持I2C总线读取状态,提供***健康状态监视,对严重事件自动产生告警,自动控制以及***事件记录等功能。BMC模块可以为多片DSP之间的数据交换,整个刀片装置的高效运行,提供健康管理。
附图说明
图1为本发明实施例的方法所基于的多DSP计算刀片装置原理框图;
图2为本发明实施例的方法所基于的多DSP数据交换和调度原理框图;
图3为本发明实施例的方法所基于的BMC模块原理框图;
图4为4片DSP之间的数据交换的逻辑流程图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚,下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
结合图1所示的多DSP计算刀片装置原理框图、图2所示的多DSP数据交换和调度原理框图、图3所示的BMC模块原理框图和图4 所示的FPGA控制4片DSP间SRIO交换逻辑流程,下面对本发明作进一步描述。
如图1所示,本发明提出了一种适用于VPX架构的高带宽多通路的多DSP计算刀片装置,包括BMC模块、多核DSP、FPGA、SRIO交换机、PCIE交换机以及千兆网络交换机;该装置采用VPX架构和4片 DSP+FPGA的架构,通过HyperLink、SRIO交换机、PCIE交换机以及千兆网络交换机,充分使用高速总线接口来完成大数据传输。
其中4片多核DSP作为***的信号处理核心,用于实现主要的信号处理工作,充分利用多核资源来实现复杂的数字信号处理算法。而 FPGA用于负责数据交换过程中的时序和逻辑;BMC模块,用于提供主从2路I2C接口,连接到VPX连接器上,支持外部主机通过从I2C总线读取刀片装置的状态信息,还通过UART与FPGA相连,用于为DSP 提供软件配置功能。
DSP处理器,选用了TI公司的8核TMS320C6678,为4片8核 TMS320C6678,每片工作主频高达1GHz,1GB以上DDR3SDRAM, 16MB以上程序FLASH。TMS320C6678是基于KeyStone多核结构的最高性能的定点、浮点处理器,内部集成最新的C66xDSP内核。TMS320C6678集成了众多的基于SerDes的高速串行接口,高速串行接口包括SRIO、PCIE、Hyperlink等。4通道SRIO接口可达到最大 20Gbps的传输速率;Hyperlink接口支持1通道或4通道工作模式,单通道支持最大12.5GBaud的传输速率;TMS320C6678提供了4通道 Hyperlink接口,4通道可达50Gbps。通过Hyperlink作为高速数据通道,两片DSP互联。在散热设计时,经过热仿真实验后,发现DSP1和DSP3 或者DSP2和DSP4进行互联,是最优选择。PCIE支持2通道或1通道工作模式,单通道支持最大5GBaud的传输速率。除此之外,还支持以太网接口,单通道最大速率可达1GBaud。
FPGA采用Xilinx公司的Spartan-6FPGA,作为SpartanFPGA系列的第六代产品,Xilinx的FPGA采用了可靠的低功耗45nm9层金属布线双层氧化工艺技术生产。
所述SRIO交换机符合SRIOGen2.1规范,SRIO交换芯片选用 IDT公司的80HCPS1848,支持12个端口,x4模式。
所述PCIE交换机符合PCIExpressGen2规范,支持至少12个x1 端口,交换芯片选用IDT公司的89HPES24NT24G2。
所述以太网交换机,交换芯片选用MARVELL公司的88E6185,支持二层以太网交换,支持10/100/1000BASE-T和1000BASE-X模式,模式选择软件或硬件可控。
如图2所示,每一片DSP都通过EMIF总线外接NandFlash和 DDR3,设四片DSP芯片分别是DSP1、DSP2、DSP3、DSP4,DSP1、 DSP2、DSP3、DSP4分别连接SRIO交换机,DSP1、DSP2、DSP3、 DSP4分别连接PCIE交换机,DSP1、DSP2、DSP3、DSP4分别连接千兆网络交换机;DSP1和DSP2,DSP3和DSP4,两两之间连接 HyperLink,且两两之间外接级联JTAG和级联串口RS232;数据传输通过HyperLink,SRIO交换机,PCIE交换机以及千兆网络交换机完成,四个通道互为备份;FPGA分别与4片DSP互联,用于负责数据交换过程中的逻辑和时序。
如图3所示,BMC模块采用PIC32MX564F128单片机实现。 PIC32MX564F128通过I2C总线,使用MAX1239监控板上的多路电压,使用LTC4215监测各路电流,使用TMP421监测TMS320C6678的结温和板温等信息。同时PIC32MX564F128提供主从2路I2C接口,连接到 VPX连接器上,支持外部主机通过从I2C总线读取刀片装置状态信息,也可通过主I2C总线访问其他刀片装置的状态信息。在BMC模块上外挂了一片EEPROM芯片,用于存储刀片装置的电子标签,生产厂家和日期等信息。另外BMC模块通过UART与FPGA相连,可为 TMS320C6678提供软件配置功能。
结合图4,下面以SRIO交换为例,对4片DSP之间的数据交换的逻辑流程进行具体说明,该逻辑流程是在FPGA内完成的。需要说明的是,HyperLink交换,PCIE交换以及千兆网络交换的逻辑流程控制与 SRIO的逻辑流程控制类似。
FPGA控制4片DSP间SRIO交换逻辑流程具体的实施步骤有:
步骤一,FPGA通过访问BMC模块,获取4片DSP的实时状态信息,包括DSP使用率、内存使用率和温度等信息;
步骤二,FPGA根据步骤一获得的信息,通过一定的算法,计算出4片DSP的空闲度,优先选择空闲度大于预设阈值的DSP来接收 SRIO数据;
步骤三,FPGA对DSP接收的SRIO数据进行评估,决定是否需要多片DSP之间的协同数据处理;
步骤四,对于不需要进行协同处理的SRIO数据,FPGA使DSP将处理完的数据通过SRIO交换机传输到VPX连接器即可;
步骤五,对于需要进行协同处理的SRIO数据,FPGA获取其他几片DSP的SRIO总线的空闲状态,在SRIO总线处于空闲状态的DSP中,选取一片空闲度最大的DSP来进行数据协同处理。
本发明的HyperLink,SRIO交换机,PCIE交换机以及千兆网络交换机,四者互为冗余备份。
4片DSP互联及数据交换和调度的技术不局限于4片,可以推广到 N片。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。
Claims (9)
1.一种适用于VPX架构的高带宽多通道的多DSP计算刀片装置,其特征在于,包括BMC模块、多核DSP、FPGA,多核DSP用于实现信号处理工作,FPGA用于负责数据交换过程中的时序和逻辑;BMC模块,用于提供主从2路I2C接口,连接到VPX连接器上,支持外部主机通过从I2C总线读取刀片装置的状态信息,还通过UART与FPGA相连,为DSP提供软件配置功能。
2.如权利要求1所述的装置,其特征在于,还包括SRIO交换机、PCIE交换机以及千兆网络交换机,该装置通过HyperLink、SRIO交换机、PCIE交换机以及千兆网络交换机,使用高速总线接口完成数据传输。
3.如权利要求2所述的装置,其特征在于,多核DSP选用8核TMS320C6678芯片,具有多片,FPGA采用Spartan-6 FPGA芯片,所述SRIO交换机选用80HCPS1848芯片,所述PCIE交换机选用89HPES24NT24G2芯片,所述以太网交换机选用88E6185芯片。
4.如权利要求3所述的装置,其特征在于,具有4片TMS320C6678芯片,每一片DSP都通过EMIF总线外接Nand Flash和DDR3,设四片DSP芯片分别是DSP1、DSP2、DSP3、DSP4,DSP1、DSP2、DSP3、DSP4分别连接SRIO交换机,DSP1、DSP2、DSP3、DSP4分别连接PCIE交换机,DSP1、DSP2、DSP3、DSP4分别连接千兆网络交换机;DSP1和DSP2,DSP3和DSP4,两两之间连接HyperLink,且两两之间外接级联JTAG和级联串口RS232;数据传输通过HyperLink,SRIO交换机,PCIE交换机以及千兆网络交换机完成,四个通道互为备份;FPGA分别与4片DSP互联。
5.如权利要求4所述的装置,其特征在于,BMC模块采用PIC32MX564F128单片机实现,PIC32MX564F128通过I2C总线,使用MAX1239监控板上的多路电压,使用LTC4215监测各路电流,使用TMP421监测TMS320C6678的结温和板温信息;同时PIC32MX564F128提供主从2路I2C接口,连接到VPX连接器上,支持外部主机通过从I2C总线读取刀片装置状态信息,也可通过主I2C总线访问其他刀片装置的状态信息。
6.如权利要求5所述的装置,其特征在于,在BMC模块上外挂一片EEPROM芯片,用于存储刀片装置的电子标签,生产厂家和日期信息。
7.如权利要求3所述的装置,其特征在于,多核DSP具有4片以上。
8.一种如权利要求5所述的装置实现的4片DSP之间的数据交换的方法。
9.如权利要求8所述的的方法,其特征在于,FPGA控制4片DSP间SRIO交换的流程包括以下步骤:
步骤一,FPGA通过访问BMC模块,获取4片DSP的实时状态信息,包括DSP使用率、内存使用率和温度信息;
步骤二,FPGA根据步骤一获得的信息,计算出4片DSP的空闲度,优先选择空闲度大于预设阈值的DSP来接收SRIO数据;
步骤三,FPGA对DSP接收的SRIO数据进行评估,决定是否需要多片DSP之间的协同数据处理;
步骤四,对于不需要进行协同处理的SRIO数据,FPGA使DSP将处理完的数据通过SRIO交换机传输到VPX连接器;
步骤五,对于需要进行协同处理的SRIO数据,FPGA获取其他几片DSP的SRIO总线的空闲状态,在SRIO总线处于空闲状态的DSP中,选取一片空闲度最大的DSP来进行数据协同处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911126001.XA CN110851337B (zh) | 2019-11-18 | 2019-11-18 | 适用于vpx架构的高带宽多通道的多dsp计算刀片装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911126001.XA CN110851337B (zh) | 2019-11-18 | 2019-11-18 | 适用于vpx架构的高带宽多通道的多dsp计算刀片装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110851337A true CN110851337A (zh) | 2020-02-28 |
CN110851337B CN110851337B (zh) | 2023-08-08 |
Family
ID=69600559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911126001.XA Active CN110851337B (zh) | 2019-11-18 | 2019-11-18 | 适用于vpx架构的高带宽多通道的多dsp计算刀片装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110851337B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113438012A (zh) * | 2021-06-25 | 2021-09-24 | 中国电子科技集团公司第五十四研究所 | 一种基于vpx架构的多信道卫星通信装置 |
CN113541974A (zh) * | 2021-06-30 | 2021-10-22 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 多通道高频数字信号同步处理装置 |
CN115237849A (zh) * | 2022-09-23 | 2022-10-25 | 北京东远润兴科技有限公司 | 可动态重构和异构的计算模块及计算装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103793355A (zh) * | 2014-01-08 | 2014-05-14 | 西安电子科技大学 | 基于多核dsp的通用数字信号处理板卡 |
CN105279133A (zh) * | 2015-10-20 | 2016-01-27 | 电子科技大学 | 基于SoC在线重构的VPX并行DSP信号处理板卡 |
CN105488566A (zh) * | 2015-12-10 | 2016-04-13 | 浙江大学 | 一种基于vpx总线的脑神经信号实时并行处理*** |
CN106708169A (zh) * | 2016-12-31 | 2017-05-24 | 中国舰船研究设计中心 | 一种基于vpx架构的多计算机***时间同步方法与装置 |
CN106788950A (zh) * | 2016-11-28 | 2017-05-31 | 天津津航计算技术研究所 | 基于vpx架构的b码对时方法 |
CN207924598U (zh) * | 2018-04-02 | 2018-09-28 | 上海飞斯信息科技有限公司 | 一种基于国产自主可控的通用信息处理平台设备 |
CN109283981A (zh) * | 2018-09-29 | 2019-01-29 | 重庆秦嵩科技有限公司 | 一种兼具高性能和低功耗的刀片装置 |
CN109614357A (zh) * | 2018-12-06 | 2019-04-12 | 天津津航计算技术研究所 | 一种高带宽多总线的vpx时统模块 |
CN109656861A (zh) * | 2018-10-22 | 2019-04-19 | 上海无线电设备研究所 | 一种基于srio总线的多核并行信号处理***及方法 |
-
2019
- 2019-11-18 CN CN201911126001.XA patent/CN110851337B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103793355A (zh) * | 2014-01-08 | 2014-05-14 | 西安电子科技大学 | 基于多核dsp的通用数字信号处理板卡 |
CN105279133A (zh) * | 2015-10-20 | 2016-01-27 | 电子科技大学 | 基于SoC在线重构的VPX并行DSP信号处理板卡 |
CN105488566A (zh) * | 2015-12-10 | 2016-04-13 | 浙江大学 | 一种基于vpx总线的脑神经信号实时并行处理*** |
CN106788950A (zh) * | 2016-11-28 | 2017-05-31 | 天津津航计算技术研究所 | 基于vpx架构的b码对时方法 |
CN106708169A (zh) * | 2016-12-31 | 2017-05-24 | 中国舰船研究设计中心 | 一种基于vpx架构的多计算机***时间同步方法与装置 |
CN207924598U (zh) * | 2018-04-02 | 2018-09-28 | 上海飞斯信息科技有限公司 | 一种基于国产自主可控的通用信息处理平台设备 |
CN109283981A (zh) * | 2018-09-29 | 2019-01-29 | 重庆秦嵩科技有限公司 | 一种兼具高性能和低功耗的刀片装置 |
CN109656861A (zh) * | 2018-10-22 | 2019-04-19 | 上海无线电设备研究所 | 一种基于srio总线的多核并行信号处理***及方法 |
CN109614357A (zh) * | 2018-12-06 | 2019-04-12 | 天津津航计算技术研究所 | 一种高带宽多总线的vpx时统模块 |
Non-Patent Citations (6)
Title |
---|
何鹏等: "基于多核DSP的实时信号处理平台设计", 《微型机与应用》 * |
何鹏等: "基于多核DSP的实时信号处理平台设计", 《微型机与应用》, no. 03, 10 February 2016 (2016-02-10), pages 1 * |
李宾等: "基于VPX标准的RapidIO交换和Flash存储模块设计", 《声学技术》 * |
李宾等: "基于VPX标准的RapidIO交换和Flash存储模块设计", 《声学技术》, no. 06, 15 December 2011 (2011-12-15) * |
董选明: "基于4DSP+FPGA架构数据处理板设计", 《电子技术应用》 * |
董选明: "基于4DSP+FPGA架构数据处理板设计", 《电子技术应用》, no. 07, 12 July 2016 (2016-07-12) * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113438012A (zh) * | 2021-06-25 | 2021-09-24 | 中国电子科技集团公司第五十四研究所 | 一种基于vpx架构的多信道卫星通信装置 |
CN113541974A (zh) * | 2021-06-30 | 2021-10-22 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 多通道高频数字信号同步处理装置 |
CN115237849A (zh) * | 2022-09-23 | 2022-10-25 | 北京东远润兴科技有限公司 | 可动态重构和异构的计算模块及计算装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110851337B (zh) | 2023-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110851337B (zh) | 适用于vpx架构的高带宽多通道的多dsp计算刀片装置 | |
CN105279133A (zh) | 基于SoC在线重构的VPX并行DSP信号处理板卡 | |
US20200210304A1 (en) | Server power consumption management method and device | |
CN214202082U (zh) | 车载网络***及汽车 | |
CN104050061A (zh) | 一种基于PCIe总线多主控板冗余备份*** | |
WO2022057464A1 (zh) | 一种灵活配置的多计算节点服务器主板结构和程序 | |
CN210129215U (zh) | 一种双余度机电管理计算机架构 | |
CN110865958A (zh) | 一种基于lrm的综合交换管理模块的设计方法 | |
CN104750581A (zh) | 一种冗余互连的内存共享的服务器*** | |
CN105045566B (zh) | 一种嵌入式并行计算***及采用其的并行计算方法 | |
CN103984394A (zh) | 一种高密度、节能刀片服务器*** | |
CN202443354U (zh) | 多节点无线缆模块化计算机 | |
CN211149445U (zh) | 一种高速数据处理平台 | |
CN114610483A (zh) | 一种基于npu+fpga架构的vpx型异构加速模块 | |
Iizuka et al. | Power analysis of directly-connected fpga clusters | |
CN110855581B (zh) | 适用于vpx架构的40g和srio复用的国产交换刀片装置 | |
CN112069106A (zh) | 一种基于fpga的多路服务器peci链路控制*** | |
CN111371613A (zh) | 刀片服务器混插拓扑结构和*** | |
CN214042304U (zh) | 一种基于服务器的bios芯片远程在线更新的主板线路 | |
CN115237830A (zh) | 一种基于龙芯2k的vpx管理控制仲裁装置及方法 | |
CN214098424U (zh) | 一种基于腾云s2500的双路服务器主板 | |
CN210572737U (zh) | 一种二次雷达信号处理装置 | |
CN113741280A (zh) | 一种国产化的vpx架构的智能管理控制装置 | |
CN210119773U (zh) | 一种基于OpenVPX总线的信息处理装置 | |
CN113434445A (zh) | 一种i3c访问dimm的管理***和服务器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |