CN110828659B - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN110828659B
CN110828659B CN201910094286.7A CN201910094286A CN110828659B CN 110828659 B CN110828659 B CN 110828659B CN 201910094286 A CN201910094286 A CN 201910094286A CN 110828659 B CN110828659 B CN 110828659B
Authority
CN
China
Prior art keywords
layer
film
memory device
semiconductor memory
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910094286.7A
Other languages
English (en)
Other versions
CN110828659A (zh
Inventor
山川晃司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN110828659A publication Critical patent/CN110828659A/zh
Application granted granted Critical
Publication of CN110828659B publication Critical patent/CN110828659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

实施方式的半导体存储装置具备：第1电极及第2电极，在第1方向上对向配置；电阻变化膜，设置在所述第1电极与第2电极之间，且包含选自锗、锑及碲中的至少1种元素；及第1层，设置在电阻变化膜的与第1方向交叉的第2方向的侧面，且包含构成电阻变化膜的至少1种元素以及选自氮、碳、硼及氧中的至少1种元素。

Description

半导体存储装置
相关申请案
本申请案享有以日本专利申请案2018-150327号(申请日：2018年8月9日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体存储装置。
背景技术
作为存储大容量数据的半导体存储装置，已知有使存储单元的电阻值发生变化以存储信息的电阻变化型的半导体存储装置。
发明内容
实施方式提供一种提升耐久性的半导体存储装置。
一实施方式的半导体存储装置具备：第1电极及第2电极，在第1方向上对向配置；电阻变化膜，设置在所述第1电极与第2电极之间，且包含选自锗、锑及碲中的至少1种元素；及第1层，设置在所述电阻变化膜的与所述第1方向交叉的第2方向的侧面，且包含构成所述电阻变化膜的至少1种元素以及选自氮、碳、硼及氧中的至少1种元素。
另一实施方式的半导体存储装置具备：第1电极及第2电极，在第1方向上对向配置；电阻变化膜，设置在所述第1电极与第2电极之间，且包含选自锗、锑及碲中的至少1种元素；及第1层，设置在所述电阻变化膜的与所述第1电极及第2电极中的至少一个相接的面上，且包含构成所述电阻变化膜的至少1种元素以及选自氮、碳、硼及氧中的至少1种元素。
又一实施方式的半导体存储装置具备：第1配线层，在第1方向上延伸；第2配线层，在与所述第1方向交叉的第2方向上延伸；第3配线层，与所述第2配线层在所述第1方向上相邻，且在所述第2方向上延伸；第1电阻变化膜，设置在所述第1配线层与所述第2配线层之间，包含选自锗、碲及锑中的至少1种元素；第2电阻变化膜，设置在所述第1配线层与所述第3配线层之间，包含选自锗、碲及锑中的至少1种元素；第1层，设置在所述第1电阻变化膜的所述第1方向侧面，包含构成所述第1电阻变化膜的至少1种元素以及选自氮、碳、硼及氧中的至少1种元素；及第2层，设置在所述第1层与所述第2电阻变化膜之间且所述第2电阻变化膜的侧面，包含构成所述第2电阻变化膜的至少1种元素以及选自氮、碳、硼及氧中的至少1种元素。
附图说明
图1是第1实施方式的半导体存储装置的框图。
图2是表示该半导体存储装置的存储单元阵列的构成的电路图。
图3是表示该半导体存储装置的存储单元阵列的构成的立体图。
图4是表示该半导体存储装置的存储块的构成的剖视图。
图5是表示该半导体存储装置的存储块的制造方法的剖视图。
图6是表示该半导体存储装置的存储块的制造方法的剖视图。
图7是表示该半导体存储装置的存储块的制造方法的剖视图。
图8是表示该半导体存储装置的存储块的制造方法的剖视图。
图9是表示该半导体存储装置的存储块的制造方法的剖视图。
图10是表示该半导体存储装置的存储块的制造方法的剖视图。
图11是表示该半导体存储装置的存储块的制造方法的剖视图。
图12是表示第2实施方式的半导体存储装置的存储块的构成的剖视图。
图13是表示第3实施方式的半导体存储装置的存储块的构成的剖视图。
图14是表示第4实施方式的半导体存储装置的存储单元阵列的构成的立体图。
具体实施方式
以下，参照附图对实施方式的半导体存储装置进行详细说明。另外，以下的实施方式仅为一例，并不意图限定本发明而例示。
[第1实施方式]
[构成]
图1是第1实施方式的半导体存储装置的框图。
本实施方式的半导体存储装置1具备：存储单元阵列11；行解码器12及列解码器13，从存储单元阵列11选择所需的存储单元MC；高阶块解码器14，对这些解码器12、13提供行地址及列地址；电源15，对半导体存储装置1的各部供给电力；以及控制电路16，对这些部件进行控制。
存储单元阵列11具备多个分别存储1比特或多比特数据的存储单元MC。存储单元阵列11构成为通过对由行解码器12及列解码器13选择的所需的位线BL及字线WL施加特定电压而能够存取(数据删除/写入/读出)所需的存储单元MC。
图2是表示存储单元阵列11的一部分的构成的等效电路图。
存储单元阵列11具备多条位线BL、多条字线WL1、WL2、以及与这些位线BL及字线WL1、WL2连接的多个存储单元MC1、MC2。
这些存储单元MC1、MC2经由字线WL1、WL2与行解码器12连接，并且经由位线BL与列解码器13连接。存储单元MC1、MC2分别存储例如1比特量的数据。此外，与共通的字线WL1、WL2连接的多个存储单元MC1、MC2存储例如1页量的数据。
存储单元MC1、MC2由相变膜PCM及选择器SEL的串联电路所构成。相变膜PCM能够根据电流模式(加热模式)获取低电阻的结晶状态与高电阻的非晶态这2种状态，因此，作为电阻变化膜发挥功能。通过使这2种电阻值的状态与“0”、“1”的信息对应，能够使相变膜PCM作为存储单元发挥功能。此外，存储单元MC1、MC2的选择器SEL作为整流元件发挥功能。因此，在所选择的字线WL1、WL2以外的字线WL1、WL2中几乎不流通电流。
另外，以下将包含与存储单元阵列11的第1层对应的多条位线BL、多条字线WL1及多个存储单元MC1的构成称作存储块MM0。同样地，将包含与存储单元阵列11的第2层对应的多条位线BL、多条字线WL2及多个存储单元MC2的构成称作存储块MM1。
图3是表示存储单元阵列11的一部分的构成的概略立体图。
存储单元阵列11在该例中是所谓的交叉点型存储单元阵列。也就是说，在半导体衬底SB的上方，设置多条字线WL1，所述多条字线WL1在与半导体衬底SB的上表面平行的Y方向上隔开特定间隔地配置，且与平行于半导体衬底SB的上表面且与Y方向交叉的X方向平行地延伸。此外，在这些多条字线WL1的上方，设置多条位线BL，所述多条位线BL在X方向上隔开特定间隔地配置，且与Y方向平行地延伸。进而，在多条位线BL的上方，设置多条字线WL2，所述多条字线WL2在Y方向上隔开特定间隔地配置，且与X方向平行地延伸。此外，在多条字线WL1与多条位线BL的交叉部，分别设置存储单元MC1。同样地，在多条位线BL与多条字线WL2的交叉部，分别设置存储单元MC2。另外，在该例中，存储单元MC1、MC2为角柱状，但也可以为圆柱状。
图4是表示存储块MM0的一部分的构成的剖视图。图4(a)表示与X方向正交的截面，图4(b)表示与Y方向正交的截面。
存储块MM0具备：字线WL1，配置在半导体衬底SB(未图示)侧，在X方向上延伸；位线BL，相对于该字线WL1与半导体衬底SB为相反侧地对向配置，在Y方向上延伸；存储单元MC1，配置在这些字线WL1与位线BL之间；及绝缘层20，设置在多个存储单元MC1的XY方向的侧面之间。
存储单元MC1具备从字线WL1侧朝向位线BL侧在与X方向及Y方向交叉的Z方向(第1方向)上依序积层的下部电极层21、选择器层22(选择器SEL)、中间电极层23(第1电极)、电阻变化膜24及上部电极层25(第2电极)而构成。在电阻变化膜24的XY方向(第2方向)的侧面，形成有保护层26(第1层)。
字线WL1、位线BL、下部电极层21、中间电极层23及上部电极层25例如由钨(W)、钛(Ti)、多晶硅等导电材料所构成。电极层21、23及25也可视需要使用金属阻挡层。此外，这些电极层21、23及25也可使用热阻效应高的材料以加热电阻变化膜24。选择器层22例如由包括p型半导体层、本征半导体层及n型半导体层的pin二极管等非欧姆元件所构成。绝缘层20例如由氧化硅(SiO2)、氮化硅(Si3N4)等绝缘体所构成。
选择器层22例如也可为二端子间开关元件。在对二端子间施加的电压为阈值以下时，该开关元件为“高电阻”状态，例如为不导电状态。在对二端子间施加的电压为阈值以上时，开关元件变成“低电阻”状态，例如导电状态。开关元件也可无论电压为哪种极性都具有该功能。该开关元件包含选自由Te、Se及S所组成的群中的至少1种以上的硫族元素。或者，也可包含硫化物，所述硫化物是包含所述硫族元素的化合物。该开关元件此外也可包含选自由B、Al、Ga、In、C、Si、Ge、Sn、As、P、Sb所组成的群中的至少1种以上的元素。
电阻变化膜24包含硫族元素。硫族元素指属于周期表的第16族的元素。电阻变化膜24包含其中除氧(O)以外的例如硫(S)、硒(Se)、碲(Te)等。此外，电阻变化膜24也可以是硫化物膜。硫化物是包含硫族元素的化合物，例如为GeSbTe、GeTe、SbTe、SiTe等。也就是说，电阻变化膜24也可以包含选自锗、锑及碲中的至少1种元素。
保护层26是在与电阻变化膜24相同的材料中包含选自氮(N)、碳(C)、硼(B)及氧(O)中的至少1种元素而构成。此外，保护层26也可构成为包含选自构成电阻变化膜24的元素、例如锗(Ge)、锑(Sb)、碲(Te)中的至少1种元素以及选自氮(N)、碳(C)、硼(B)及氧(O)中的至少1种元素的层。
氮(N)、碳(C)、硼(B)及氧(O)等元素使保护层26的熔融温度提升。因此，在此处作为一例揭示的实施方式中，例如，保护层26的熔融温度高于电阻变化膜24的熔融温度。更具体来说，保护层26的熔融温度高于在对存储单元MC1进行存取时施加给电阻变化膜24的热，例如高于500℃。由此，保护层26不会因对存储单元MC1进行存取而熔融，从而维持固化状态。此外，保护层26维持高电阻的非晶状态。因此，保护层26的结晶化温度高于电阻变化膜24的熔融温度。
接下来，对保护层26的功能及本实施方式的效果进行说明。
电阻变化膜24通过熔融温度以上的加热及急速冷却而成为非晶状态(复位状态)。此外，电阻变化膜24通过以低于熔融温度且高于结晶化温度的温度进行加热并缓慢地冷却而成为结晶状态(置位状态)。因此，电阻变化膜24反复通过复位-置位而熔融、固化。在无保护层26时，由于电阻变化膜24反复熔融、固化，有时会在电阻变化膜24与绝缘层20的界面形成空隙或发生构成元素的偏析或引起与周边部材料的反应、扩散等。这些现象会引起相变存储器的劣化。
另一方面，当如本实施方式那样在电阻变化膜24与绝缘层20的界面形成有保护层26时，因为该保护层26包含电阻变化膜24的构成元素，所以与电阻变化膜24兼容性良好，两者稳定地结合。此外，保护层26因N、C、B及O等元素的添加而熔融温度提高，从而保持固化的非晶状态，因此，能够抑制与绝缘层20之间的空隙形成、偏析、组成变化、反应、扩散等现象。此外，因为保护层26保持非晶状态，所以电阻值高而几乎不会流通电流。因此，保护层26不会对在中间电极层23与上部电极层25之间流通的电流值造成影响。
接下来，对第1实施方式的半导体存储装置的制造方法进行说明。
如图5所示，在未图示的半导体衬底的上方，通过例如ALD(Atomic LayerDeposition，原子层沉积)、CVD(Chemical Vapor Deposition，化学气相沉积)等方法依序形成构成字线WL的导电层200、构成下部电极层21的导电层211、构成选择器层22的半导体层221、构成中间电极层23的导电层231、构成电阻变化膜24的电阻变化膜241及构成上部电极层25的导电层251。然后，在导电层251上，通过光刻法形成硬掩膜301。
然后，如图6所示，使用硬掩膜301，通过例如RIE(Reactive Ion Etching，反应离子蚀刻)等各向异性蚀刻，将从导电层251到电阻变化膜241的积层构造体沿Y方向断开。
然后，如图7所示，在电阻变化膜241的Y方向侧面，通过离子注入、等离子掺杂、气体注入后的退火处理等方法注入N、C、B及O中的至少1种元素，形成保护层261。
接着，如图8所示，以包含电阻变化膜241的侧面的方式，将积层构造体的上表面利用绝缘膜302覆盖。绝缘膜302是为了在之后的各向异性蚀刻中保护电阻变化膜241的侧面不会受到损伤的膜。
然后，如图9所示，通过使用硬掩膜301的RIE等各向异性蚀刻，将导电层231、半导体层221、导电层211及导电层200的积层构造体沿Y方向断开。
然后，如图10所示，在通过蚀刻断开的积层体间形成绝缘层201，通过CMP(Chemical Mechanical Polishing，化学机械研磨)等对绝缘层201的上表面及硬掩膜301进行切削，使导电层251的上表面露出。
接着，如图11所示，在露出的导电层251上，形成构成位线BL的导电层202。
在X方向上，也通过反复进行相同的制造步骤而形成如图4所示的半导体存储装置。
另外，保护层26除了通过离子注入、等离子掺杂、气体注入后的退火处理等形成以外，也可在电阻变化膜24的侧面作为侧壁膜形成。该侧壁膜例如通过ALD、CVD等包含选自Te等硫族元素、Ge及Sb中的至少1种元素以及选自N、C、B及O中的至少1种元素。此外，保护层26也可通过所述侧壁膜的形成后的固相扩散而形成。
[第2实施方式]
图12是表示第2实施方式的半导体存储装置的一部分的剖视图。
在本实施方式中，在构成存储单元MC1'的电阻变化膜24的XY方向的侧面形成保护层26，此外，在电阻变化膜24的中间电极层23侧的表面也形成有保护层27(第2层)。保护层27是作为包含与保护层26相同的材料，也就是构成电阻变化膜24的元素例如选自Ge、Sb、Te中的至少1种元素以及选自N、C、B及O中的至少1种元素的层而构成。保护层26、27为固化的非晶状态。
通过在电阻变化膜24与中间电极层23之间设置保护层27，能够抑制因电阻变化膜24的熔融引起的电阻变化膜24与中间电极层23的界面上的空隙形成、组成变化、偏析等。此外，也可通过由保护层27产生的热阻效应，将电阻变化膜24迅速地加热。另外，保护层27形成为远薄于电阻变化膜24，因此，保护层27的厚度方向的电阻值不会对电阻变化膜24的电阻值造成影响。因此，保护层27的存在不会妨碍电阻变化膜24的电阻变化的检测。
本实施方式的保护层27能够在图5所示的第1实施方式中的电阻变化膜241的形成时的开头，将选自N、C、B及O中的至少1种元素通过例如离子注入、等离子掺杂、气体注入后的退火处理等注入电阻变化膜214而形成。或者，保护层27也可在中间电极层23的上表面形成包含选自Te等硫族元素、Ge及Sb中的至少1种元素以及选自N、C、B及O中的至少1种元素的膜后使其固相扩散而形成。
[第3实施方式]
图13是表示第3实施方式的半导体存储装置的一部分的剖视图。
在第3实施方式中，在存储单元MC1”及字线WL1的XY方向的整个侧面形成有保护层29。保护层29包含选自硫族元素、Ge及Sb中的至少1种元素及选自N、C、B及O中的至少1种元素。
接下来，对第3实施方式的半导体存储装置的制造方法进行说明。
与图5同样，在未图示的半导体衬底的上方，依序形成构成字线WL的导电层200、构成下部电极层21的导电层211、构成选择器层22的半导体层221、构成中间电极层23的导电层231、构成电阻变化膜24的电阻变化膜241及构成上部电极层25的导电层251。然后，在导电层251上形成硬掩膜301。通过使用硬掩膜301的RIE等各向异性蚀刻，将导电层251、电阻变化膜241、导电层231、半导体层221、导电层211及导电层200的积层构造体沿Y方向断开。
接着，在断开的积层构造体的侧面形成保护层29，进而在积层构造体间形成绝缘层201。然后，通过CMP等对绝缘层201的上表面及硬掩膜301进行切削，使导电层251的上表面露出，并在其上形成构成位线BL的导电层202。
在X方向上，也通过反复进行相同的制造步骤而形成图13所示的半导体存储装置。
[第4实施方式]
图14是表示第4实施方式的半导体存储装置的存储单元阵列11'的一部分的构成的概略立体图。在该实施方式的存储单元阵列11'中，构成存储单元MC1”'、MC2”'的相变膜PCM沿位线BL的上下表面在Y方向上延伸。
在这种存储单元阵列11'中，也可只在相变膜PCM的X方向的侧面形成保护层26。
以上，对若干个实施方式进行了说明，但这些实施方式是作为例子而提出，并不意图限定发明的范围。这些新颖的实施方式能以其它各种方式加以实施，且能够在不脱离发明的主旨的范围内进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。

Claims (20)

1.一种半导体存储装置，具备：
第1电极及第2电极，在第1方向上对向配置；
电阻变化膜，设置在所述第1电极与第2电极之间，且包含选自锗、锑及碲中的至少1种元素；
绝缘层，与所述第1电极及所述第2电极相接；及
第1层，设置在所述电阻变化膜与所述绝缘层之间，且包含构成所述电阻变化膜的至少1种元素以及选自氮、碳、硼及氧中的至少1种元素，
无论所述电阻变化膜的状态如何，所述第1层都为固化的非晶状态。
2.根据权利要求1所述的半导体存储装置，其中所述第1层包含选自硫族元素、锗及锑中的至少1种元素以及选自氮、碳及硼中的至少1种元素。
3.根据权利要求1所述的半导体存储装置，其中
所述电阻变化膜为硫化物膜。
4.根据权利要求1所述的半导体存储装置，其中
所述电阻变化膜为相变膜。
5.根据权利要求1所述的半导体存储装置，其中
所述电阻变化膜为相变膜，所述第1层包含构成所述相变膜的至少1种元素。
6.根据权利要求1所述的半导体存储装置，其中
在所述电阻变化膜的与所述第1电极及第2电极中的至少一个相接的面上还具备第2层。
7.根据权利要求6所述的半导体存储装置，其中
所述电阻变化膜为硫化物膜，所述第2层包含构成所述硫化物膜的至少1种元素以及选自氮、碳、硼及氧中的至少1种元素。
8.根据权利要求6所述的半导体存储装置，其中
所述电阻变化膜为相变膜，所述第2层包含构成所述相变膜的至少1种元素，无论所述电阻变化膜的状态如何，所述第2层均为固化的非晶状态。
9.根据权利要求1所述的半导体存储装置，
所述绝缘层设置在所述第1层的第2方向的侧面，所述第2方向与所述第1方向交叉。
10.根据权利要求1所述的半导体存储装置，
还具备相对于所述电阻变化膜介隔所述第1电极或所述第2电极配置在所述第1方向的选择器。
11.一种半导体存储装置，具备：
第1电极及第2电极，在第1方向上对向配置；
电阻变化膜，设置在所述第1电极与第2电极之间，且包含选自锗、锑及碲中的至少1种元素；
绝缘层，与所述第1电极及所述第2电极相接；及
第1层，设置在所述电阻变化膜与所述绝缘层之间以及所述电阻变化膜的与所述第1电极及第2电极中的至少一个相接的面上，且包含构成所述电阻变化膜的至少1种元素以及选自氮、碳、硼及氧中的至少1种元素，
无论所述电阻变化膜的状态如何，所述第1层均为固化的非晶状态。
12.根据权利要求11所述的半导体存储装置，其中所述第1层包含选自硫族元素、锗及锑中的至少1种元素以及选自氮、碳及硼中的至少1种元素。
13.根据权利要求11所述的半导体存储装置，其中
所述电阻变化膜为硫化物膜。
14.根据权利要求11所述的半导体存储装置，其中
所述电阻变化膜为相变膜。
15.根据权利要求11所述的半导体存储装置，其中
所述电阻变化膜为相变膜，所述第1层包含构成所述相变膜的至少1种元素。
16.一种半导体存储装置，具备：
第1配线层，在第1方向上延伸；
第2配线层，在与所述第1方向交叉的第2方向上延伸；
第3配线层，与所述第2配线层沿所述第1方向相邻，且沿所述第2方向延伸；
第1电阻变化膜，设置在所述第1配线层与所述第2配线层之间，且包含选自锗、碲及锑中的至少1种元素；
第2电阻变化膜，设置在所述第1配线层与所述第3配线层之间，且包含选自锗、碲及锑中的至少1种元素；
第1层，设置在所述第1电阻变化膜的所述第1方向侧面，且包含构成所述第1电阻变化膜的至少1种元素以及选自氮、碳、硼及氧中的至少1种元素；及
第2层，设置在所述第1层与所述第2电阻变化膜之间且所述第2电阻变化膜的侧面，包含构成所述第2电阻变化膜的至少1种元素以及选自氮、碳、硼及氧中的至少1种元素，
无论所述第1电阻变化膜的状态如何，所述第1层都为固化的非晶状态，
无论所述第2电阻变化膜的状态如何，所述第2层均为固化的非晶状态。
17.根据权利要求16所述的半导体存储装置，还具备设置在所述第1层与所述第2层之间的第1绝缘层。
18.根据权利要求16所述的半导体存储装置，具备：
第4配线层，与所述第1配线层在所述第2方向上相邻，且在所述第1方向上延伸；
第3电阻变化膜，设置在所述第4配线层与所述第2配线层之间，且包含选自锗、碲及锑中的至少1种元素；
第3层，设置在所述第1电阻变化膜的所述第2方向侧面，且包含构成所述第1电阻变化膜的至少1种元素以及选自氮、碳、硼及氧中的至少1种元素；及
第4层，设置在所述第3层与所述第3电阻变化膜之间且所述第3电阻变化膜的侧面，包含构成所述第3电阻变化膜的至少1种元素以及选自氮、碳、硼及氧中的至少1种元素。
19.根据权利要求18所述的半导体存储装置，还具备设置在所述第3层与所述第4层之间的第2绝缘层。
20.根据权利要求16所述的半导体存储装置，具备：
第1选择器，设置在所述第1电阻变化膜与所述第1配线层之间；及
第2选择器，设置在所述第2电阻变化膜与所述第1配线层之间。
CN201910094286.7A 2018-08-09 2019-01-30 半导体存储装置 Active CN110828659B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-150327 2018-08-09
JP2018150327A JP2020027818A (ja) 2018-08-09 2018-08-09 半導体記憶装置

Publications (2)

Publication Number Publication Date
CN110828659A CN110828659A (zh) 2020-02-21
CN110828659B true CN110828659B (zh) 2023-11-17

Family

ID=69406801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910094286.7A Active CN110828659B (zh) 2018-08-09 2019-01-30 半导体存储装置

Country Status (4)

Country Link
US (1) US10818730B2 (zh)
JP (1) JP2020027818A (zh)
CN (1) CN110828659B (zh)
TW (1) TWI704705B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200139499A (ko) * 2019-06-04 2020-12-14 에스케이하이닉스 주식회사 전자 장치 및 메모리 셀의 동작 방법
US11443805B2 (en) 2019-06-04 2022-09-13 SK Hynix Inc. Electronic device and method of operating memory cell in the electronic device
FR3144484A1 (fr) * 2022-12-21 2024-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un dispositif mémoire à changement de phase

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101068024A (zh) * 2006-02-07 2007-11-07 奇梦达股份公司 相变存储单元的热隔绝
CN102104055A (zh) * 2009-12-21 2011-06-22 三星电子株式会社 可变电阻存储器
CN102648522A (zh) * 2009-11-30 2012-08-22 松下电器产业株式会社 非易失性存储元件及其制造方法、以及非易失性存储装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080048293A1 (en) * 2006-08-22 2008-02-28 Samsung Electronics Co., Ltd. Semiconductor device having heating structure and method of forming the same
KR100888617B1 (ko) 2007-06-15 2009-03-17 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
US7745807B2 (en) 2007-07-11 2010-06-29 International Business Machines Corporation Current constricting phase change memory element structure
EP2202816B1 (en) * 2008-12-24 2012-06-20 Imec Method for manufacturing a resistive switching memory device
JP2011018838A (ja) 2009-07-10 2011-01-27 Hitachi Ulsi Systems Co Ltd メモリセル

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101068024A (zh) * 2006-02-07 2007-11-07 奇梦达股份公司 相变存储单元的热隔绝
CN102648522A (zh) * 2009-11-30 2012-08-22 松下电器产业株式会社 非易失性存储元件及其制造方法、以及非易失性存储装置
CN102104055A (zh) * 2009-12-21 2011-06-22 三星电子株式会社 可变电阻存储器

Also Published As

Publication number Publication date
US10818730B2 (en) 2020-10-27
JP2020027818A (ja) 2020-02-20
TW202010157A (zh) 2020-03-01
US20200052039A1 (en) 2020-02-13
CN110828659A (zh) 2020-02-21
TWI704705B (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
KR100782482B1 (ko) ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
EP0947005B1 (en) Composite memory material comprising a mixture of phase-change memory material and dielectric material
RU2214009C2 (ru) Элемент памяти с механизмом управления энергией
US7233017B2 (en) Multibit phase change memory device and method of driving the same
CN110808332B (zh) 半导体存储装置
US9812638B2 (en) Backend of line (BEOL) compatible high current density access device for high density arrays of electronic components
US6579760B1 (en) Self-aligned, programmable phase change memory
US20130001494A1 (en) Memory Cell
CN110828659B (zh) 半导体存储装置
US20160172420A1 (en) Semiconductor device with a stoichiometric gradient
US8178379B2 (en) Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US11271156B2 (en) Electronic device and method for fabricating the same
KR20170098673A (ko) 메모리 소자
US8039299B2 (en) Method for fabricating an integrated circuit including resistivity changing material having a planarized surface
KR20190071227A (ko) 전자 장치 및 그 제조 방법
US11594677B2 (en) Semiconductor storage device with insulating films adjacent resistance changing films
US20230403955A1 (en) Semiconductor memory device
TWI825579B (zh) 半導體記憶裝置
TWI789818B (zh) 半導體記憶裝置
WO2023089957A1 (ja) 記憶素子及び記憶装置
US11581485B2 (en) Semiconductor memory device and method for manufacturing semiconductor memory device
US20100163836A1 (en) Low-volume phase-change material memory cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

GR01 Patent grant
GR01 Patent grant