CN110828171B - 多层陶瓷电容器及制造多层陶瓷电容器的方法 - Google Patents

多层陶瓷电容器及制造多层陶瓷电容器的方法 Download PDF

Info

Publication number
CN110828171B
CN110828171B CN201811579623.3A CN201811579623A CN110828171B CN 110828171 B CN110828171 B CN 110828171B CN 201811579623 A CN201811579623 A CN 201811579623A CN 110828171 B CN110828171 B CN 110828171B
Authority
CN
China
Prior art keywords
side edge
edge portion
region
ceramic
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811579623.3A
Other languages
English (en)
Other versions
CN110828171A (zh
Inventor
朴龙�
赵志弘
洪奇杓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110828171A publication Critical patent/CN110828171A/zh
Application granted granted Critical
Publication of CN110828171B publication Critical patent/CN110828171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/015Special provisions for self-healing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本公开提供一种多层陶瓷电容器及制造多层陶瓷电容器的方法,所述多层陶瓷电容器包括:陶瓷主体,包括介电层,并且具有彼此相对的第一表面和第二表面、将第一表面和第二表面连接的第三表面和第四表面以及连接到第一表面至第四表面并且彼此相对的第五表面和第六表面;多个内电极;第一侧边缘部和第二侧边缘部,分别设置在内电极的暴露到第一表面和第二表面的端部部分上,其中,第一侧边缘部和第二侧边缘部中的每个被分成与相应的侧边缘部的外侧表面相邻的第一区域以及与暴露到第一表面的内电极或暴露到第二表面的内电极相邻的第二区域,并且第二区域中包含的镁(Mg)的含量高于相应的第一区域中包含的镁(Mg)的含量。

Description

多层陶瓷电容器及制造多层陶瓷电容器的方法
本申请要求于2018年8月9日在韩国知识产权局提交的第10-2018-0092773号韩国专利申请的优先权的权益,所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种多层陶瓷电容器及制造多层陶瓷电容器的方法,所述多层陶瓷电容器通过调节包含在侧边缘部中的镁(Mg)的含量以控制内电极的氧化物层的长度而具有改善的可靠性。
背景技术
通常,使用陶瓷材料的电子组件(诸如,电容器、电感器、压电元件、压敏电阻、热敏电阻等)包括利用陶瓷材料形成的陶瓷主体、形成在陶瓷主体中的内电极以及设置在陶瓷主体的表面上以连接到内电极的外电极。
近来,随着电子产品在尺寸上已减小并且其中已实现有多功能性,电子组件也已变得紧凑和高功能,因此,需要一种小但具有高电容的多层陶瓷电容器。
为了使多层陶瓷电容器具有小尺寸和高电容,必须显著地增大电极的有效面积(增大实现电容所需的有效体积分数)。
为了实现如上所述的具有小尺寸和高电容的多层陶瓷电容器,已应用了如下通过无边缘设计来显著增大内电极的在宽度方向上的面积的方法:在制造多层陶瓷电容器时通过使内电极在宽度方向上从主体的表面暴露来形成电容器主体,然后在制造电容器主体之后烧结电容器主体之前,单独地将侧边缘部附着到电容器主体的在宽度方向上的电极暴露表面。
然而,在这种方法中,在形成侧边缘部时,会在陶瓷主体和侧边缘部之间的界面处形成大量空隙,这会使可靠性劣化。
此外,由于形成在陶瓷主体和侧边缘部之间的界面中的空隙,电场会集中,因此击穿电压(BDV)会减小。
此外,外部的烧结密度会由于空隙而劣化,使得防潮可靠性会劣化。
因此,已经对能够防止在具有微尺寸和高电容的产品中击穿电压(BDV)减小且防潮可靠性劣化的技术进行研究。
发明内容
本公开的一方面可提供一种多层陶瓷电容器及制造多层陶瓷电容器的方法,所述多层陶瓷电容器通过调节包含在侧边缘部中的镁(Mg)的含量以控制内电极的氧化物层的长度而具有改善的可靠性。
根据本公开的一方面,一种多层陶瓷电容器可包括:陶瓷主体,包括介电层,并且具有彼此相对的第一表面和第二表面、将所述第一表面和所述第二表面连接的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且彼此相对的第五表面和第六表面;多个内电极,设置在所述陶瓷主体中,暴露到所述第一表面和所述第二表面,并且分别具有暴露到所述第三表面和所述第四表面的一端;以及第一侧边缘部和第二侧边缘部,分别设置在所述内电极的暴露到所述第一表面和所述第二表面的端部部分上,其中,所述第一侧边缘部和所述第二侧边缘部中的每个被分成与相应的侧边缘部的外侧表面相邻的第一区域以及与暴露到所述第一表面的内电极或暴露到所述第二表面的内电极相邻的第二区域,并且所述第二区域中包含的镁(Mg)的含量高于相应的所述第一区域中包含的镁(Mg)的含量。
根据本公开中的另一方面,一种制造多层陶瓷电容器的方法可包括:制备第一陶瓷生片和第二陶瓷生片,在所述第一陶瓷生片上形成有多个第一内电极图案,所述多个第一内电极图案之间具有预定间隔,在所述第二陶瓷生片上形成有多个第二内电极图案,所述多个第二内电极图案之间具有预定间隔;通过堆叠所述第一陶瓷生片和所述第二陶瓷生片使得所述第一内电极图案和所述第二内电极图案彼此交替而形成陶瓷生片层叠体;切割所述陶瓷生片层叠体,以具有使所述第一内电极图案和所述第二内电极图案的末端在宽度方向上暴露的侧表面;在使所述第一内电极图案和所述第二内电极图案的所述末端暴露的所述侧表面上形成第一侧边缘部和第二侧边缘部;通过烧结切割的所述陶瓷生片层叠体来制备包括介电层以及第一内电极和第二内电极的陶瓷主体,其中,所述第一侧边缘部和所述第二侧边缘部中的每个被分成与相应的侧边缘部的外侧表面相邻的第一区域以及与所述第一内电极和所述第二内电极相邻的第二区域,并且所述第二区域中包含的镁(Mg)的含量高于相应的所述第一区域中包含的镁(Mg)的含量。
根据本公开中的另一方面,一种多层陶瓷电容器包括:陶瓷主体,具有在宽度方向上彼此相对的第一侧表面和第二侧表面、在长度方向上彼此相对且连接所述第一侧表面和所述第二侧表面的第三端表面和第四端表面以及第五顶表面和第六底表面,所述第五顶表面和所述第六底表面连接所述第一侧表面、所述第二侧表面、所述第三端表面和所述第四端表面;第一内电极和第二内电极,设置在被包括在所述陶瓷主体中的介电层上,并且在从所述第六底表面至所述第五顶表面的方向上彼此堆叠,所述第一内电极和所述第二内电极暴露在所述第一侧表面和所述第二侧表面处并且分别暴露到所述第三端表面和所述第四端表面;第一边缘部和第二边缘部,设置在所述第一侧表面和所述第二侧表面上,并且各自具有与相应的侧表面相邻的第二区域以及在所述宽度方向上远离所述相应的侧表面的第一区域,所述第二区域具有比相应的所述第一区域中的镁含量高的镁含量。
附图说明
通过下面结合附图进行的详细描述,将更加清楚地理解本公开的以上和其他的方面、特征和优点,在附图中:
图1是示出根据本公开中的示例性实施例的多层陶瓷电容器的示意性透视图;
图2是示出图1的陶瓷主体的外型的透视图;
图3是在烧结图2的陶瓷主体之前的陶瓷生片层叠体的透视图;
图4是示出陶瓷主体在图2的A方向上的侧视图;
图5A至图5F是示意性示出根据本公开中的另一示例性实施例的制造多层陶瓷电容器的方法的截面图和透视图;及
图6是示出通过比较发明示例和对比示例中的击穿电压(BDV)获得的结果的曲线图。
具体实施方式
在下文中,现将参照附图详细描述本公开的示例性实施例。在附图中,为了清楚起见,可夸大或程式化组件的形状和尺寸等。
然而,本公开可按照不同的形式实施,并且不应被理解为限于在此所阐述的特定实施例。更确切地说,提供这些实施例以使本公开将是彻底的和完整的,并且将把本公开的范围充分地传达给本领域的技术人员。
在此使用的术语“示例性实施例”不指相同的示例性实施例,而是被提供以强调与另一示例性实施例的特定特征或特性的不同的特定特征或特性。然而,在此提供的示例性实施例被视为能够通过彼此整体组合或者彼此部分组合来实现。例如,除非在此提供相反或矛盾的描述,否则在特定示例性实施例中描述的一个元件即使没有在另一示例性实施例中被描述,仍可被理解为与另一示例性实施例相关的描述。
在说明书中,组件与另一组件的“连接”的含义包括通过第三组件间接连接以及两个组件之间的直接连接。此外,“电连接”指包括物理连接和物理断开的概念。可理解的是,当使用“第一”和“第二”提及元件时,元件不被“第一”和“第二”所限制。可仅出于使元件与其他元件区分开的目的而使用“第一”和“第二”,并且“第一”和“第二”不会限制元件的顺序或重要性。在一些情况下,在不脱离在此阐述的权利要求的范围的情况下,第一元件可称为第二元件。类似地,第二元件也可被称为第一元件。
这里,在附图中确定了上部、下部、上侧、下侧、上表面、下表面等。此外,竖直方向指上述向上的方向和向下的方向,水平方向指方向与上述向上的方向和向下的方向垂直的方向。在这种情况下,竖直截面指沿着竖直方向上的平面被截取的情况,并且其示例可以是附图中示出的截面图。此外,水平截面指沿着水平方向上的平面被截取的情况,并且其示例可以是附图中示出的平面图。
在此使用的术语仅用于描述示例性实施例,而非限制本公开。在这种情况下,除非上下文另外解释,否则单数形式也包括复数形式。
图1是示出根据本公开中的示例性实施例的多层陶瓷电容器的示意性透视图。
图2是示出图1的陶瓷主体的外型的透视图。
图3是在烧结图2的陶瓷主体之前的陶瓷生片层叠体的透视图。
图4是示出陶瓷主体在图2的A方向上的侧视图。
参照图1至图4,根据本示例性实施例的多层陶瓷电容器100可包括陶瓷主体110;多个内电极121和122,形成在陶瓷主体110中;以及外电极131和132,形成在陶瓷主体110的外表面上。
陶瓷主体110可具有彼此相对的第一表面1和第二表面2、将第一表面和第二表面彼此连接的第三表面3和第四表面4以及分别对应于上表面和下表面的第五表面5和第六表面6。
第一表面1和第二表面2可定义为陶瓷主体110的在宽度(W)方向上彼此相对的表面,第三表面3和第四表面4可定义为陶瓷主体110的在长度(L)方向上彼此相对的表面,第五表面5和第六表面6可定义为陶瓷主体110的在厚度(T)方向上彼此相对的表面。
陶瓷主体110的形状没有特别限制,但可以是如所示的矩形平行六面体形状。
形成在陶瓷主体110中的多个内电极121和122的端部中的一个可分别交替地暴露到陶瓷主体的第三表面3和第四表面4。换言之,第一内电极121的一端可暴露到第三表面3,第二内电极122的一端可暴露到第四表面4。第一内电极121和第二内电极122的另一端可形成为与第三表面3或第四表面4分开预定间隔。
内电极121和122可形成为具有彼此不同极性的一对第一内电极121和第二内电极122。
第一外电极131和第二外电极132可分别形成在陶瓷主体的第三表面3和第四表面4上,以电连接到内电极。
根据本公开中的示例性实施例的多层陶瓷电容器100可包括多个内电极121和122以及第一侧边缘部112和第二侧边缘部113,多个内电极121和122设置在陶瓷主体110中,暴露到第一表面1和第二表面2,并且各自具有暴露到第三表面3或第四表面4的一端,第一侧边缘部112和第二侧边缘部113分别设置在第一内电极121和第二内电极122的暴露到第一表面1和第二表面2的端部部分(即,末端)上。
多个内电极121和122可形成在陶瓷主体110中,多个内电极121和122中的每者的末端可暴露到第一表面1和第二表面2(陶瓷主体110的在宽度方向上的表面),第一侧边缘部112和第二侧边缘部113可分别设置在暴露的端部部分上。
第一侧边缘部112和第二侧边缘部113的平均宽度可大于等于2μm且小于等于10μm。
根据本公开中的示例性实施例,陶瓷主体110可包括其中堆叠有多个介电层111的层叠体以及设置在层叠体的两个侧表面上的第一侧边缘部112和第二侧边缘部113。
多个介电层111可处于烧结状态,并且相邻的介电层可彼此一体化,使得它们之间的边界不容易明显。
陶瓷主体110的长度可对应于从陶瓷主体的第三表面3到其第四表面4的距离。
介电层111的长度可对应于陶瓷主体的第三表面3与第四表面4之间的距离。
根据本公开中的示例性实施例,陶瓷主体的长度可以是400μm至1400μm,但不限于此。更详细地,陶瓷主体的长度可以是400μm至800μm或600μm至1400μm。
内电极121和122可形成在介电层111上并通过烧结形成在陶瓷主体中,且介电层111介于内电极121和122之间。
参照图3,第一内电极121可形成在介电层111上。第一内电极121可不完全形成在介电层的长度方向上。也就是说,第一内电极121的一端可形成为与陶瓷主体的第四表面4具有预定间隔,且第一内电极121的另一端可形成直至陶瓷主体的第三表面3,以暴露到陶瓷主体的第三表面3。
第一内电极的暴露到陶瓷主体的第三表面3的端部部分可连接到第一外电极131。
与第一内电极不同,第二内电极122的一端可形成为与第三表面3具有预定间隔,且第二内电极122的另一端可暴露到第四表面4,从而连接到第二外电极132。
为了实现高电容多层陶瓷电容器,堆叠的内电极层的数量可以是400或更多,但不必限于此。
介电层111可具有与第一内电极121的宽度相同的宽度。也就是说,第一内电极121可在介电层111的宽度方向上完全形成在介电层111上。
根据本公开中的示例性实施例,介电层的宽度和内电极的宽度可以是100μm至900μm,但不限于此。更详细地,介电层的宽度和内电极的宽度可以是100μm至500μm或100μm至900μm。
由于陶瓷主体变得小型化,因此侧边缘部的宽度会对多层陶瓷电容器的电特性产生影响。根据本公开中的示例性实施例,侧边缘部可形成为具有10μm或更小的宽度,从而改善小型化的多层陶瓷电容器的特性。
也就是说,由于侧边缘部可形成为具有10μm或更小的宽度,因此可尽可能多地确保内电极之间的形成电容的叠置区域的面积,从而可实现具有高电容和小尺寸的多层陶瓷电容器。在现有技术中,侧边缘部可通过在陶瓷主体的相应的侧表面上形成涂层而形成。在这样的实施例中,涂层的厚度形成侧边缘部的宽度。在本公开中,侧边缘部通过将陶瓷片粘附到陶瓷主体的侧表面而形成。在这样的实施例中,陶瓷片的厚度形成侧边缘部的宽度。
如上所述的陶瓷主体110可包括作为对形成电容器的电容有贡献的部分的有效部以及分别形成在有效部的上表面和下表面上的作为上边缘部和下边缘部的上覆盖部和下覆盖部。
有效部可通过重复地堆叠多个第一内电极121和多个第二内电极122且介电层111介于第一内电极121和第二内电极122之间而形成。
除了其中不包括内电极之外,上覆盖部和下覆盖部可具有与介电层111的材料和构造相同的材料和构造。
也就是说,上覆盖部和下覆盖部可包含陶瓷材料,例如,钛酸钡(BaTiO3)基陶瓷材料。
上覆盖部和下覆盖部中的每个可具有20μm或更小的厚度或高度,但不必限于此。
在本公开中的示例性实施例中,内电极和介电层可通过同时切割形成,使得内电极的宽度可等于介电层的宽度。将在下面描述其更详细的说明。
在本示例性实施例中,介电层可形成为具有与内电极的宽度相同的宽度,使得内电极121和122的在宽度方向上的端部可暴露到陶瓷主体110的在宽度方向上的第一表面和第二表面。
第一侧边缘部112和第二侧边缘部113可形成在陶瓷主体110的在宽度方向上的两个侧表面上,内电极121和122的在宽度方向上的端部暴露到所述两个侧表面。
第一侧边缘部112和第二侧边缘部113的厚度(即,在陶瓷主体的宽度方向上的宽度)可以是10μm或更小。在具有相同尺寸的多层陶瓷电容器的情况下,第一侧边缘部112和第二侧边缘部113的宽度越小,形成在陶瓷主体中的内电极之间的叠置区域的面积越宽。
第一侧边缘部112和第二侧边缘部113的宽度不受限制,只要可防止暴露到陶瓷主体110的侧表面的内电极的短路即可。例如,第一侧边缘部112和第二侧边缘部113的宽度可以是2μm或更大。
当第一侧边缘部和第二侧边缘部的宽度小于2μm时,抵抗外部冲击的机械强度可能劣化,当第一侧边缘部和第二侧边缘部的宽度大于10μm时,内电极之间的叠置区域的面积会相对减小,使得会难以确保多层陶瓷电容器的高电容。
为了显著提高多层陶瓷电容器的电容,已考虑了减薄介电层的方法、高度堆叠减薄的介电层的方法、提高内电极的覆盖率的方法等。
此外,已考虑了增大内电极之间的形成电容的叠置区域的面积的方法。
为了增大内电极之间的叠置区域的面积,需要显著减小其中没有形成内电极的边缘部分的区域。
具体地,随着多层陶瓷电容器变得小型化,边缘部分的区域需要显著减小,以增大内电极之间的叠置区域。
根据本示例性实施例,内电极可在宽度方向上形成在整个介电层上,并且侧边缘部的宽度可设置为10μm或更小,从而内电极之间的叠置区域的面积可变宽。
通常,随着介电层高度堆叠,介电层和内电极的厚度会减小。因此,会频繁出现内电极短路的现象。此外,当内电极仅形成在介电层的一部分上时,由于因内电极而导致的台阶,绝缘电阻的加速寿命或可靠性会被劣化。
然而,根据本示例性实施例,即使形成薄的内电极和薄的介电层,由于内电极在宽度方向上完全形成在介电层上,因此内电极之间的叠置区域的面积可增大,从而增大多层陶瓷电容器的电容。
此外,通过减小因内电极而导致的台阶,可提高绝缘电阻的加速寿命,从而可提供具有优异的电容特性和可靠性的多层陶瓷电容器。
根据本公开中的示例性实施例,第一侧边缘部112可被分成第一区域112a和第二区域112b,第一区域112a与第一侧边缘部112的外侧表面相邻,第二区域112b与暴露到陶瓷主体110的第一表面1的第一内电极121和第二内电极122相邻,第二侧边缘部113可被分成第一区域113a和第二区域113b,第一区域113a与第二侧边缘部113的外侧表面相邻,第二区域113b与暴露到陶瓷主体110的第二表面2的第一内电极121和第二内电极122相邻,并且第二区域112b中包含的镁(Mg)的含量可大于第一区域112a中包含的镁(Mg)的含量,第二区域113b中包含的镁(Mg)的含量可大于第一区域113a中包含的镁(Mg)的含量。
通过分别将设置在陶瓷主体110的侧表面上的第一侧边缘部112和第二侧边缘部113分成具有不同成分的两个区域并将第二区域112b和113b中包含的镁(Mg)的含量调节为分别大于第一区域112a和113a中包含的镁(Mg)的含量,可增大击穿电压(BDV)并且可提高可靠性。
详细地,可通过调节侧边缘部的与暴露到陶瓷主体的第一表面1和第二表面2的内电极121和122相邻的第二区域112b和113b中包含的镁(Mg)的含量,来控制内电极的暴露到陶瓷主体的在宽度方向上的侧表面的端部的氧化物层的长度,因此,可增大击穿电压(BDV)并且可提高防潮可靠性。
然而,在形成侧边缘部时,可能会在陶瓷主体与侧边缘部之间的界面中形成大量空隙,这可能会劣化可靠性。
此外,由于形成在陶瓷主体与侧边缘部之间的界面中的空隙,电场可能会集中,因此击穿电压(BDV)可能会减小。
此外,陶瓷主体110的外部的烧结密度可能会由于空隙而劣化,使得防潮可靠性可能会劣化。
根据本公开中的示例性实施例,可通过调节侧边缘部的与暴露到陶瓷主体110的第一表面1和第二表面2的内电极121和122相邻的第二区域112b和113b中包含的镁(Mg)的含量,而在形成于陶瓷主体与侧边缘部之间的界面中的空隙中形成氧化物层。
如上所述,在形成于陶瓷主体与侧边缘部之间的界面中的空隙中形成氧化物层的情况下,可通过确保绝缘性质来减轻电场的集中,从而可增大击穿电压(BDV)并且可降低短路缺陷。
此外,可通过分别将设置在陶瓷主体110的侧表面上的第一侧边缘部112和第二侧边缘部113分成具有不同成分的两个区域并且使各个区域中包含的镁(Mg)的含量彼此不同,来提高第一侧边缘部112和第二侧边缘部113的密度,从而可改善防潮性。
详细地,可通过将侧边缘部112和113的第二区域112b和113b中包含的镁(Mg)的含量调节为分别大于第一区域112a和113a中包含的镁(Mg)的含量来提高第一侧边缘部112和第二侧边缘部113的密度,从而可改善防潮性。
具体地,可通过使第一侧边缘部112的与第一侧边缘部112的外侧表面相邻的第一区域112a和第二侧边缘部113的与第二侧边缘部113的外侧表面相邻的第一区域113a包含少量的镁(Mg),来提高与第一外电极131和第二外电极132的粘合力。
可通过在制造多层陶瓷电容器的过程中使得用于形成陶瓷主体的介电成分与用于形成第一侧边缘部和第二侧边缘部的介电成分彼此不同,而将第二区域112b和113b中包含的镁(Mg)的含量调节为分别大于第一区域112a和113a中包含的镁(Mg)的含量。
也就是说,在与用于形成陶瓷主体的介电成分不同地增大用于形成第一侧边缘部和第二侧边缘部的介电成分中的镁(Mg)的含量并通过烧结中的扩散来调节镁(Mg)的含量的情况下,可将第二区域112b和113b中包含的镁(Mg)的含量调节为分别大于第一区域112a和113a中包含的镁(Mg)的含量。
因此,可减轻集中在内电极的与侧表面相邻的端部部分上的电场,并且可通过防止作为多层陶瓷电容器的主要缺陷之一的绝缘击穿来提高多层陶瓷电容器的可靠性。
根据本公开的示例性实施例,第二区域112b和113b中的镁(Mg)的含量可基于第一侧边缘部和第二侧边缘部中包含的100摩尔的钛(Ti)大于等于10摩尔且小于等于30摩尔。
通过将第二区域112b和113b中的镁(Mg)的含量调节为基于第一侧边缘部和第二侧边缘部中包含的100摩尔的钛(Ti)大于等于10摩尔且小于等于30摩尔,可增大击穿电压(BDV),并且可提高防潮可靠性。
当第二区域112b和113b中的镁(Mg)的含量基于第一侧边缘部和第二侧边缘部中包含的100摩尔的钛(Ti)小于10摩尔时,在形成于陶瓷主体与侧边缘部之间的界面中的空隙中没有充分地形成氧化物层,使得击穿电压(BDV)可能会减小,并且可能会增加短路缺陷。
同时,当第二区域112b和113b中的镁(Mg)的含量基于第一侧边缘部和第二侧边缘部中包含的100摩尔的钛(Ti)大于30摩尔时,由于烧结性能的劣化,击穿电压(BDV)的分布和可靠性可能会变得不均匀。
根据本公开中的示例性实施例的多层陶瓷电容器可以是微尺寸的多层陶瓷电容器,其中,介电层111的厚度可以是0.4μm或更小,第一内电极121和第二内电极122的厚度为0.4μm或更小。
在如本公开中的示例性实施例中使用其中介电层111的厚度为0.4μm或更小且第一内电极121和第二内电极122的厚度为0.4μm或更小的薄层的情况下,由陶瓷主体与侧边缘部之间的界面中产生的空隙导致的可靠性问题显著地重要。
也就是说,在根据现有技术的介电层和内电极相对厚的多层陶瓷电容器中,即使不调节侧边缘部的每个区域中的镁(Mg)的含量,可靠性上也不存在大的问题。
然而,在如本公开中的示例性实施例中使用薄层的介电层和内电极的产品中,为了防止由于形成在陶瓷主体与侧边缘部之间的界面中的空隙而导致BDV减小并防止可靠性由于该空隙而劣化,存在调节侧边缘部的每个区域中的镁(Mg)的含量的需要。
也就是说,在本公开中的示例性实施例中,通过将第二区域112b和113b中的镁(Mg)的含量调节为基于第一侧边缘部和第二侧边缘部中包含的100摩尔的钛(Ti)大于等于10摩尔且小于等于30摩尔,即使在介电层111以及第一内电极121和第二内电极122具有0.4μm或更小的厚度的薄层的情况下,也可增大击穿电压(BDV),并且可提高防潮可靠性。
然而,术语“薄层”不意味着介电层111以及第一内电极121和第二内电极122的厚度为0.4μm或更小,而是可理解为包括与根据现有技术的产品相比介电层和内电极具有薄的厚度的概念。
同时,第一区域112a和113a的宽度可以是10μm或更小,并且第二区域112b和113b的宽度可以是3μm或更小,但不必限于此。
参照图4,第一侧边缘部或第二侧边缘部的与设置在陶瓷主体110的最外部分中的内电极的在宽度方向上的端部接触的区域的厚度tc2与第一侧边缘部或第二侧边缘部的与多个内电极121和122中的设置在陶瓷主体110的中央部分中的内电极的在宽度方向上的端部接触的区域的厚度tc1的比可以是1.0或更小。
第一侧边缘部或第二侧边缘部的与设置在陶瓷主体110的最外部分中的内电极的末端接触的区域的厚度tc2与第一侧边缘部或第二侧边缘部的与设置在陶瓷主体110的中央部分中的内电极的末端接触的区域的厚度tc1的比的下限值没有特别限制,但是可优选地为0.9或更大。
根据本公开中的示例性实施例,由于与现有技术不同,第一侧边缘部或第二侧边缘部通过将陶瓷生片附着到陶瓷主体的侧表面而形成,因此,第一侧边缘部或第二侧边缘部的根据位置的厚度是均匀的。
也就是说,根据现有技术,由于侧边缘部通过涂敷或印刷陶瓷浆料来形成,因此侧边缘部的根据位置的厚度的偏差大。
详细地,根据现有技术,第一侧边缘部或第二侧边缘部的与设置在陶瓷主体的中央部分中的内电极的端部接触的区域的厚度形成为比其他区域的厚度厚。
例如,根据现有技术,第一侧边缘部或第二侧边缘部的与设置在陶瓷主体的最外部分中的内电极的末端接触的区域的厚度与第一侧边缘部或第二侧边缘部的与设置在陶瓷主体110的中央部分中的内电极的末端接触的区域的厚度的比小于0.9,使得厚度偏差大。
在如上所述侧边缘部的根据位置的厚度偏差大的情况下,由于在具有相同尺寸的多层陶瓷电容器中,由侧边缘部占据的部分大,因此可能无法确保大尺寸的电容形成部分,从而可能难以确保高电容。
相比之下,在本公开中的示例性实施例中,由于第一侧边缘部112和第二侧边缘部113的平均厚度大于等于2μm且小于等于10μm,并且第一侧边缘部或第二侧边缘部的与设置在陶瓷主体110的最外部分中的内电极的末端接触的区域的厚度tc2与第一侧边缘部或第二侧边缘部的与设置在陶瓷主体110的中央部分中的内电极的末端接触的区域的厚度tc1的比大于等于0.9且小于等于1.0,因此侧边缘部的厚度可以是薄的并且厚度偏差可以小,从而可确保大尺寸的电容形成部分。
因此,可实现高电容多层陶瓷电容器。
同时,参照图4,第一侧边缘部或第二侧边缘部的与陶瓷主体110的角部接触的区域的厚度tc3与第一侧边缘部或第二侧边缘部的与多个内电极121和122中的设置在陶瓷主体110的中央部分中的内电极的末端接触的区域的厚度tc1的比可以是1.0或更小。
第一侧边缘部或第二侧边缘部的与陶瓷主体110的角部接触的区域的厚度tc3与第一侧边缘部或第二侧边缘部的与设置在陶瓷主体110的中央部分中的内电极的末端接触的区域的厚度tc1的比的下限值可优选地为0.9或更大。
由于上述特征,侧边缘部的根据区域的厚度偏差可以是小的,使得可确保大尺寸的电容形成部分,从而使实现高电容多层陶瓷电容器是可行的。
图5A至图5F是示意性示出根据本公开中的另一示例性实施例的制造多层陶瓷电容器的方法的截面图和透视图。
根据本公开中的另一示例性实施例,提供一种制造多层陶瓷电容器的方法,所述方法包括:制备其上形成有多个第一内电极图案的第一陶瓷生片和其上形成有多个第二内电极图案的第二陶瓷生片,所述多个第一内电极图案之间具有预定间隔,所述多个第二内电极图案之间具有预定间隔;通过堆叠第一陶瓷生片和第二陶瓷生片使得第一内电极图案和第二内电极图案彼此交替来形成陶瓷生片层叠体;切割陶瓷生片层叠体以具有使第一内电极图案和第二内电极图案的末端在宽度方向上暴露的侧表面;在陶瓷生片层叠体的使第一内电极图案和第二内电极图案的末端暴露的侧表面上形成第一侧边缘部和第二侧边缘部;通过烧结切割的陶瓷生片层叠体制备包括介电层以及第一内电极和第二内电极的陶瓷主体,其中,第一侧边缘部和第二侧边缘部中的每个被分成与侧边缘部的外侧表面相邻的第一区域以及与第一内电极和第二内电极相邻的第二区域,第二区域中包含的镁(Mg)的含量高于其各自的第一区域中包含的镁(Mg)的含量。
在下文中,将描述根据本公开中的另一示例性实施例的制造多层陶瓷电容器的方法。
如图5A中所示,可在陶瓷生片211上形成其间具有预定间隔的多个条形第一内电极图案221。多个条形第一内电极图案221可彼此平行地形成。
陶瓷生片211可利用包含陶瓷粉末、有机溶剂和有机粘合剂(binder)的陶瓷膏形成。
陶瓷粉末可以是具有高介电常数的材料,并且可使用钛酸钡(BaTiO3)基材料、铅复合钙钛矿基材料、钛酸锶(SrTiO3)基材料等,但陶瓷粉末不限于此。在上述材料中,可优选钛酸钡(BaTiO3)粉末。当烧结陶瓷生片211时,烧结的陶瓷生片211可成为构成陶瓷主体110的介电层111。
条形第一内电极图案221可利用包含导电金属的内电极膏形成。导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)或它们的合金,但不限于此。
在陶瓷生片211上形成条形第一内电极图案221的方法不受具体限制。例如,可使用诸如丝网印刷法或凹版印刷法的印刷方法。
此外,尽管未示出,但是可在另一陶瓷生片211上形成其间具有预定间隔的多个条形第二内电极图案222。
在下文中,其上形成有第一内电极图案221的陶瓷生片可被称作第一陶瓷生片,其上形成有第二内电极图案222的陶瓷生片可被称作第二陶瓷生片。
接着,如图5B中所示,可将第一陶瓷生片和第二陶瓷生片交替地堆叠为使得条形第一内电极图案221和条形第二内电极图案222交替堆叠。
之后,条形第一内电极图案221可形成第一内电极121,条形第二内电极图案222可形成第二内电极122。
根据本公开中的另一示例性实施例,第一陶瓷生片和第二陶瓷生片的厚度td可以是0.6μm或更小,第一内电极图案和第二内电极图案的厚度te可以是0.5μm或更小。
由于根据本公开的多层陶瓷电容器可以是具有介电层的厚度为0.4μm或更小且内电极的厚度为0.4μm或者更小的薄层的微尺寸高电容多层陶瓷电容器,因此第一陶瓷生片和第二陶瓷生片的厚度td可以是0.6μm或更小,第一内电极图案和第二内电极图案的厚度te可以是0.5μm或更小。
图5C是示出根据本公开中的示例性实施例的其中堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片层叠体220的截面图,图5D是示出其中堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片层叠体220的透视图。
参照图5C和图5D,可交替地堆叠其上平行地印刷有多个条形第一内电极图案221的第一陶瓷生片和其上平行地印刷有多个条形第二内电极图案222的第二陶瓷生片。
更详细地,可将第一陶瓷生片和第二陶瓷生片堆叠为使得印刷在第一陶瓷生片上的条形第一内电极图案221的中央部分与印刷在第二陶瓷生片上的条形第二内电极图案222之间的间隔彼此叠置。
接着,如图5D中所示,可切割陶瓷生片层叠体220,以横切多个条形第一内电极图案221和多个条形第二内电极图案222。即,可沿着彼此正交的切割线C1-C1和C2-C2将陶瓷生片层叠体220切割为层叠体210。
更详细地,可在长度方向上(即,沿切割线C1-C1的方向)切割条形第一内电极图案221和条形第二内电极图案222,以将其分成具有预定宽度的多个内电极。在这种情况下,堆叠的陶瓷生片也可与内电极图案一起被切割。结果,介电层可形成为具有与内电极的宽度相同的宽度。
此外,可沿着切割线C2-C2切割陶瓷生片层叠体,以满足单个陶瓷主体的尺寸。也就是说,可在形成第一侧边缘部和第二侧边缘部之前通过沿着切割线C2-C2切割棒型层叠体来形成多个层叠体210,以满足单个陶瓷主体的尺寸。
也就是说,可切割棒型层叠体,使得叠置的第一内电极的中央部分和形成在第二内电极之间的预定间隔沿着相同的切割线被切割。因此,第一内电极和第二内电极的一端可交替地暴露到切割表面。
之后,可分别在层叠体210的第一侧表面和第二侧表面上形成第一侧边缘部和第二侧边缘部。
接着,如图5E中所示,可在层叠体210的第一侧表面和第二侧表面上分别形成第一侧边缘部212和第二侧边缘部(未示出)。
更具体地,作为形成第一侧边缘部212的方法,可在利用诸如以橡胶、聚二甲基硅氧烷(PDMS)或硅树脂为例的材料形成的冲压弹性材料300的上部上设置侧表面陶瓷生片212。
接着,在以90度的角度旋转层叠体210使得层叠体210的第一侧表面面对侧表面陶瓷生片212之后,可对层叠体210加压并使层叠体210紧密地附着到侧表面陶瓷生片212。
在通过对层叠体210加压并使层叠体210紧密地附着到侧表面陶瓷生片212而将侧表面陶瓷生片212转印到层叠体210的情况下,由于冲压弹性材料300,可将侧表面陶瓷生片212形成直至层叠体210的侧表面的角部部分,并且侧表面陶瓷生片212的其他部分可被切割。
图5F示出形成直至层叠体210的侧表面的角部部分的侧表面陶瓷生片212。
之后,可通过旋转层叠体210在层叠体210的第二侧表面上形成第二侧边缘部。
接着,可通过煅烧和烧结具有其上形成有第一侧边缘部和第二侧边缘部的两个侧表面的层叠体210来形成包括介电层以及第一内电极和第二内电极的陶瓷主体。
之后,可在陶瓷主体的使第一内电极暴露的第三侧表面和陶瓷主体的使第二内电极暴露的第四侧表面上分别形成外电极。
根据本公开中的另一示例性实施例,由于侧表面陶瓷生片薄且厚度偏差小,因此可确保大尺寸的电容形成部分。
更具体地,由于烧结后的第一侧边缘部112和第二侧边缘部113的平均厚度大于等于2μm且小于等于10μm,并且根据位置的厚度偏差小,因此可确保大尺寸的电容形成部分。
因此,可实现高电容多层陶瓷电容器。
为了避免重复描述,将省略与上面描述的本公开中的示例性实施例中的特征相同的特征的描述。
在下文中,将通过试验示例详细描述本公开,但试验示例仅为了帮助具体理解本公开。因此,本公开的范围不限于此。
试验示例
根据本公开中的示例性实施例,在对比示例中,形成根据现有技术的侧边缘部,在发明示例中,制备包括其中镁(Mg)的含量彼此不同的第一区域和第二区域的侧边缘部。
此外,如分别在对比示例和发明示例中,通过将侧表面陶瓷生片附着到在宽度方向上没有边缘的使内电极暴露的陶瓷生片的电极暴露部分而形成陶瓷生片层叠体。
通过在可使片的变形最小化的条件下施加预定的温度和压力将侧表面陶瓷生片附着到陶瓷生片层叠体中的每个的两个侧表面,从而制造具有0603尺寸(长×宽×高:0.6mm×0.3mm×0.3mm)的多层陶瓷电容器生片。
如上所述地制造的多层陶瓷电容器样品在氮气气氛下在400℃或更低的温度下经受煅烧,然后在1200℃或更低的烧结温度且0.5%或更低的氢气(H2)浓度的条件下进行烧结。然后,综合地确认外部缺陷以及诸如绝缘电阻和防潮性的电特性。
图6是示出通过比较发明示例和对比示例中的击穿电压(BDV)获得的结果的曲线图。
在图6中,对比示例1对应于在根据现有技术的多层陶瓷电容器的结构中侧边缘部中包含的镁(Mg)的含量没有差异的情况,发明示例1和发明示例2分别对应于第一侧边缘部和第二侧边缘部的与第一内电极121和第二内电极122相邻的第二区域112b和113b中包含的镁(Mg)的含量基于第一侧边缘部和第二侧边缘部中的100摩尔的钛(Ti)为10摩尔和30摩尔的情况,对比示例2对应于第一侧边缘部112和第二侧边缘部113的与第一内电极121和第二内电极122相邻的第二区域112b和113b中包含的镁(Mg)的含量基于第一侧边缘部和第二侧边缘部中的100摩尔的钛(Ti)为50摩尔的情况。
可领会的是,在发明示例1和发明示例2中,与对应于根据现有技术的多层陶瓷电容器的对比示例1相比,击穿电压(BDV)增大。
在对比示例2中,击穿电压(BDV)增大,但其分布不均匀,并且防潮可靠性的分布也不均匀。因此,在本公开中,第一侧边缘部112和第二侧边缘部113的第二区域112b和113b中包含的镁(Mg)的含量可优选地基于第一侧边缘部和第二侧边缘部中的100摩尔的钛(Ti)为30摩尔或更少。
如上面所阐述的,根据本公开中的示例性实施例,通过将第一侧边缘部和第二侧边缘部中的每个分成与侧边缘部的外侧表面相邻的第一区域以及与暴露到陶瓷主体的第一表面和第二表面的内电极相邻的第二区域,并且将第二区域中包含的镁(Mg)的含量调节为大于第一区域中包含的镁(Mg)的含量,可增大击穿电压(BDV),并且可提高可靠性。
更具体地,可通过调节侧边缘部的与陶瓷主体的在宽度方向上的侧表面相邻的区域中包含的镁(Mg)的含量来控制内电极的暴露到陶瓷主体的在宽度方向上的侧表面的末端上的氧化物层的长度,从而可增大击穿电压(BDV)并且可提高防潮可靠性。
虽然上面已经示出和描述了示例性实施例,但是对于本领域技术人员将显而易见的是,在不脱离如由所附的权利要求限定的本发明的范围的情况下,可做出变型和改变。

Claims (20)

1.一种多层陶瓷电容器,所述多层陶瓷电容器包括:
陶瓷主体,包括介电层,并且具有彼此相对的第一表面和第二表面、将所述第一表面和所述第二表面连接的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且彼此相对的第五表面和第六表面;
多个内电极,设置在所述陶瓷主体中,暴露到所述第一表面和所述第二表面,并且分别具有暴露到所述第三表面和所述第四表面的一端;以及
第一侧边缘部和第二侧边缘部,分别设置在所述第一表面和所述第二表面上,
其中,所述第一侧边缘部和所述第二侧边缘部中的每个被分成与相应的侧边缘部的外侧表面相邻的第一区域以及与暴露到所述第一表面的内电极或暴露到所述第二表面的内电极相邻的第二区域,并且
所述第二区域中包含的镁的含量高于相应的所述第一区域中包含的镁的含量。
2.根据权利要求1所述的多层陶瓷电容器,其中,所述第一侧边缘部的第二区域中包含的镁的含量基于所述第一侧边缘部中包含的100摩尔的钛在10摩尔至30摩尔的范围内,所述第二侧边缘部的第二区域中包含的镁的含量基于所述第二侧边缘部中包含的100摩尔的钛在10摩尔至30摩尔的范围内。
3.根据权利要求1所述的多层陶瓷电容器,其中,所述第一侧边缘部或所述第二侧边缘部的与在所述多个内电极堆叠的方向上设置在所述陶瓷主体的最外部分中的内电极的端部接触的区域的厚度与所述第一侧边缘部或所述第二侧边缘部的与所述多个内电极中的在所述多个内电极堆叠的方向上设置在所述陶瓷主体的中央部分中的内电极的端部接触的区域的厚度的比在0.9至1.0的范围内。
4.根据权利要求1所述的多层陶瓷电容器,其中,所述第一侧边缘部或所述第二侧边缘部的与所述陶瓷主体的角部接触的区域的厚度与所述第一侧边缘部或所述第二侧边缘部的与所述多个内电极中的在所述多个内电极堆叠的方向上设置在所述陶瓷主体的中央部分中的内电极的端部接触的区域的厚度的比在0.9至1.0的范围内。
5.根据权利要求1所述的多层陶瓷电容器,其中,所述介电层的厚度为0.4μm或更小,所述内电极的厚度为0.4μm或更小。
6.根据权利要求1所述的多层陶瓷电容器,其中,所述第一侧边缘部和所述第二侧边缘部的平均厚度在2μm至10μm的范围内。
7.根据权利要求1所述的多层陶瓷电容器,其中,所述第一区域的厚度为10μm或更小,所述第二区域的厚度为3μm或更小。
8.一种制造多层陶瓷电容器的方法,所述方法包括:
制备第一陶瓷生片和第二陶瓷生片,在所述第一陶瓷生片上形成有多个第一内电极图案,所述多个第一内电极图案之间具有预定间隔,在所述第二陶瓷生片上形成有多个第二内电极图案,所述多个第二内电极图案之间具有预定间隔;
通过堆叠所述第一陶瓷生片和所述第二陶瓷生片使得所述第一内电极图案和所述第二内电极图案彼此交替而形成陶瓷生片层叠体;
切割所述陶瓷生片层叠体,以具有使所述第一内电极图案和所述第二内电极图案中的每个的相对的端部在宽度方向上暴露的侧表面;
在使所述第一内电极图案和所述第二内电极图案的所述相对的端部暴露的所述侧表面上形成第一侧边缘部和第二侧边缘部;以及
通过烧结具有所述第一侧边缘部和所述第二侧边缘部的切割的所述陶瓷生片层叠体来制备包括介电层以及第一内电极和第二内电极的陶瓷主体,
其中,所述第一侧边缘部和所述第二侧边缘部中的每个被分成与相应的侧边缘部的外侧表面相邻的第一区域以及与所述第一内电极和所述第二内电极相邻的第二区域,所述第二区域中包含的镁的含量高于相应的所述第一区域中包含的镁的含量。
9.根据权利要求8所述的方法,其中,在所述烧结后,所述第一侧边缘部的第二区域中包含的镁的含量基于所述第一侧边缘部中包含的100摩尔的钛在10摩尔至30摩尔的范围内,所述第二侧边缘部的第二区域中包含的镁的含量基于所述第二侧边缘部中包含的100摩尔的钛在10摩尔至30摩尔的范围内。
10.根据权利要求8所述的方法,其中,所述第一陶瓷生片和所述第二陶瓷生片的厚度为0.6μm或更小,所述第一内电极图案和所述第二内电极图案的厚度为0.5μm或更小。
11.根据权利要求8所述的方法,其中,所述第一侧边缘部或所述第二侧边缘部的与在所述第一内电极和所述第二内电极堆叠的方向上设置在所述陶瓷主体的最外部分中的内电极的端部接触的区域的厚度与所述第一侧边缘部或所述第二侧边缘部的与所述第一内电极和所述第二内电极中的在所述第一内电极和所述第二内电极堆叠的方向上设置在所述陶瓷主体的中央部分中的内电极的端部接触的区域的厚度的比在0.9至1.0的范围内。
12.根据权利要求8所述的方法,其中,所述第一侧边缘部或所述第二侧边缘部的与所述陶瓷主体的角部接触的区域的厚度与所述第一侧边缘部或所述第二侧边缘部的与所述第一内电极和所述第二内电极中的在所述第一内电极和所述第二内电极堆叠的方向上设置在所述陶瓷主体的中央部分中的内电极的端部接触的区域的厚度的比在0.9至1.0的范围内。
13.根据权利要求8所述的方法,其中,在所述烧结后,所述第一侧边缘部的平均厚度和所述第二侧边缘部的平均厚度在2μm至10μm的范围内。
14.根据权利要求11所述的方法,其中,所述第一区域的厚度为10μm或更小,所述第二区域的厚度为3μm或更小。
15.根据权利要求9所述的方法,其中,形成所述第一侧边缘部和所述第二侧边缘部的步骤包括:在烧结切割的所述陶瓷生片层叠体之前,将第三陶瓷生片和第四陶瓷生片从冲压弹性材料转印到切割的所述陶瓷生片层叠体的相应的侧表面。
16.一种多层陶瓷电容器,所述多层陶瓷电容器包括:
陶瓷主体,具有在宽度方向上彼此相对的第一侧表面和第二侧表面、在长度方向上彼此相对且连接所述第一侧表面和所述第二侧表面的第三端表面和第四端表面以及第五顶表面和第六底表面,所述第五顶表面和所述第六底表面连接所述第一侧表面、所述第二侧表面、所述第三端表面和所述第四端表面;
第一内电极和第二内电极,设置在被包括在所述陶瓷主体中的介电层上,并且在从所述第六底表面至所述第五顶表面的方向上彼此堆叠,所述第一内电极和所述第二内电极暴露在所述第一侧表面和所述第二侧表面处并且分别暴露到所述第三端表面和所述第四端表面;
第一边缘部和第二边缘部,设置在所述第一侧表面和所述第二侧表面上,并且各自具有与相应的侧表面相邻的第二区域以及在所述宽度方向上远离所述相应的侧表面的第一区域,所述第二区域具有比相应的所述第一区域中的镁含量高的镁含量。
17.根据权利要求16所述的多层陶瓷电容器,其中,所述第一边缘部或所述第二边缘部的在所述陶瓷主体的顶部或底部处的厚度与所述第一边缘部或所述第二边缘部的在沿着所述陶瓷主体的高度的中央部分处的厚度的比在0.9至1.0的范围内。
18.根据权利要求16所述的多层陶瓷电容器,其中,所述第一区域的厚度为10μm或更小,所述第二区域的厚度为3μm或更小。
19.根据权利要求16所述的多层陶瓷电容器,其中,所述第一边缘部和所述第二边缘部包括陶瓷片,所述陶瓷片在所述陶瓷片的厚度上具有所述第一区域和所述第二区域。
20.根据权利要求19所述的多层陶瓷电容器,其中,所述陶瓷片包含钛,所述第二区域中的镁的含量基于所述陶瓷片中包含的100摩尔的钛在10摩尔至30摩尔的范围内。
CN201811579623.3A 2018-08-09 2018-12-24 多层陶瓷电容器及制造多层陶瓷电容器的方法 Active CN110828171B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180092773A KR102543977B1 (ko) 2018-08-09 2018-08-09 적층 세라믹 커패시터 및 그 제조 방법
KR10-2018-0092773 2018-08-09

Publications (2)

Publication Number Publication Date
CN110828171A CN110828171A (zh) 2020-02-21
CN110828171B true CN110828171B (zh) 2022-09-02

Family

ID=68420716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811579623.3A Active CN110828171B (zh) 2018-08-09 2018-12-24 多层陶瓷电容器及制造多层陶瓷电容器的方法

Country Status (4)

Country Link
US (3) US10916377B2 (zh)
JP (1) JP2020027929A (zh)
KR (1) KR102543977B1 (zh)
CN (1) CN110828171B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543977B1 (ko) * 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102497972B1 (ko) 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7328749B2 (ja) * 2018-10-24 2023-08-17 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
KR20200075287A (ko) * 2018-12-18 2020-06-26 삼성전기주식회사 커패시터 부품
KR20190116113A (ko) * 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20230112416A (ko) * 2022-01-20 2023-07-27 삼성전기주식회사 세라믹 전자 부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000371A (zh) * 2011-09-08 2013-03-27 三星电机株式会社 多层陶瓷电子元件及其制造方法
CN104103423A (zh) * 2013-04-08 2014-10-15 三星电机株式会社 多层陶瓷电容器及其制造方法
CN106356189A (zh) * 2015-07-17 2017-01-25 株式会社村田制作所 层叠陶瓷电容器
CN106887333A (zh) * 2015-12-15 2017-06-23 太阳诱电株式会社 层叠陶瓷电容器和其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259772A (ja) * 2004-03-09 2005-09-22 Tdk Corp 積層セラミックコンデンサ
FR2915796B1 (fr) 2007-05-03 2009-06-12 Siemens Vdo Automotive Sas Dispositif de suppression du phenomene d'interferences entre zones de detection capacitives d'un capteur
US7859823B2 (en) * 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
CN102640239B (zh) 2009-12-11 2015-06-17 株式会社村田制作所 层叠型陶瓷电子部件
JP5780169B2 (ja) * 2011-03-14 2015-09-16 株式会社村田製作所 積層セラミック電子部品の製造方法
KR101412950B1 (ko) * 2012-11-07 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터
KR101548797B1 (ko) * 2013-04-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP6439551B2 (ja) 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP6370744B2 (ja) * 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6851174B2 (ja) * 2016-10-26 2021-03-31 太陽誘電株式会社 積層セラミックコンデンサ
JP6933326B2 (ja) * 2017-03-08 2021-09-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6996854B2 (ja) * 2017-03-08 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6954519B2 (ja) * 2017-04-11 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955363B2 (ja) * 2017-04-17 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6841716B2 (ja) * 2017-04-27 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102497972B1 (ko) * 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102543977B1 (ko) * 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102495669B1 (ko) * 2018-08-10 2023-02-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000371A (zh) * 2011-09-08 2013-03-27 三星电机株式会社 多层陶瓷电子元件及其制造方法
CN104103423A (zh) * 2013-04-08 2014-10-15 三星电机株式会社 多层陶瓷电容器及其制造方法
CN106356189A (zh) * 2015-07-17 2017-01-25 株式会社村田制作所 层叠陶瓷电容器
CN106887333A (zh) * 2015-12-15 2017-06-23 太阳诱电株式会社 层叠陶瓷电容器和其制造方法

Also Published As

Publication number Publication date
US20210233709A1 (en) 2021-07-29
JP2020027929A (ja) 2020-02-20
US20210012963A1 (en) 2021-01-14
KR20190121140A (ko) 2019-10-25
US11348730B2 (en) 2022-05-31
US10916377B2 (en) 2021-02-09
US20200051740A1 (en) 2020-02-13
US11342117B2 (en) 2022-05-24
KR102543977B1 (ko) 2023-06-15
CN110828171A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
CN110828171B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN112117126B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN110828169B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN112185698B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN110828166B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN112563026B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN110931254B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN112309718B (zh) 多层电子组件
CN110828163A (zh) 多层陶瓷电容器及制造该多层陶瓷电容器的方法
CN110875136B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN113035569A (zh) 多层陶瓷电容器及其制造方法
CN110853921B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN110797191A (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant