CN110825317A - 用于分布式存储输入数据的存储器***和数据处理*** - Google Patents
用于分布式存储输入数据的存储器***和数据处理*** Download PDFInfo
- Publication number
- CN110825317A CN110825317A CN201910506693.4A CN201910506693A CN110825317A CN 110825317 A CN110825317 A CN 110825317A CN 201910506693 A CN201910506693 A CN 201910506693A CN 110825317 A CN110825317 A CN 110825317A
- Authority
- CN
- China
- Prior art keywords
- transaction
- data
- memory device
- write data
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 577
- 238000012545 processing Methods 0.000 title claims abstract description 60
- 239000000872 buffer Substances 0.000 claims abstract description 339
- 238000011084 recovery Methods 0.000 claims description 13
- 238000012546 transfer Methods 0.000 description 48
- 238000007726 management method Methods 0.000 description 24
- 230000004044 response Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 13
- 230000008859 change Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000013500 data storage Methods 0.000 description 8
- 230000003068 static effect Effects 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000013519 translation Methods 0.000 description 4
- 230000003936 working memory Effects 0.000 description 4
- 238000013507 mapping Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 2
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/254—Distributed memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/26—Using a specific storage system architecture
- G06F2212/261—Storage comprising a plurality of storage devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本文描述了用于分布式存储输入数据的存储器***和数据处理***。数据处理***可以包括:第一存储器***,包括第一非易失性存储器装置;第二存储器***,包括第二非易失性存储器装置;以及主***,包括第三非易失性存储器装置,并且被配置为根据预定基准而将第一存储器***和第二存储器***中的任何一个分类为第一从***并且将另一个分类为第二从***,主***可以直接耦合主机,并且可以包括用于存储多个写数据的写缓冲器。根据分析存储在写缓冲器中的写数据的特性的结果,主***可以将写数据存储在第三非易失性存储器装置中,或者通过将写数据分配到第一从***和第二从***来将写数据存储在第一非易失性存储器装置或第二非易失性存储器装置中。
Description
相关申请的交叉引用
本申请要求2018年8月14日提交的韩国专利申请序号10-2018-0094933的优先权,其全部内容通过引用并入本文。
技术领域
示例性实施例涉及存储器***,更具体地涉及用于分布式地存储从主机接收的数据的存储器***和数据处理***。
背景技术
计算机环境范例已经变为可以随时随地使用的普遍存在的计算***。因此,诸如移动电话、数字相机和笔记本计算机之类的便携式电子装置的使用已迅速增加。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器***来用于存储数据。存储器***可以用作便携式电子装置的主存储装置或辅助存储装置。
存储器***提供优异的稳定性、耐用性、高信息访问速度和低功耗,因为它们没有活动部件。具有这些优点的存储器***的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储器卡、以及固态驱动器(SSD)。
发明内容
各种实施例涉及存储器***和数据处理***,其能够有效地分布式地存储被分组到事务中的多个写数据。
在一个实施例中,一种数据处理***可以包括:第一存储器***,包括第一非易失性存储器装置;第二存储器***,包括第二非易失性存储器装置;以及主***,包括第三非易失性存储器装置,并且被配置为根据预定基准而将所述第一存储器***和所述第二存储器***中的任何一个分类为第一从***并且将另一个分类为第二从***。所述主***可以直接耦合到主机,并且可以包括用于临时存储从所述主机输入的多个写数据的写缓冲器。根据分析存储在所述写缓冲器中的所述写数据的特性的结果,所述主***可以将所述写数据存储在所述第三非易失性存储器装置中,或者通过将所述写数据分配到所述第一从***和所述第二从***来将所述写数据存储在所述第一非易失性存储器装置或所述第二非易失性存储器装置中。
所述主***可以将存储在所述写缓冲器中的所述写数据分类为被分组到事务中的第一写数据和未被分组到事务中的第二写数据,可以将所述第二写数据存储在所述第三非易失性存储器装置中,并且可以通过将所述第一写数据分配到所述第一从***和所述第二从***来将所述第一写数据存储在所述第一非易失性存储器装置或所述第二非易失性存储器装置中。
所述主***可以将存储在所述写缓冲器中的所述第一写数据之中未完全提交的第一写数据分类到第三写数据中,可以将存储在所述写缓冲器中的所述第一写数据之中完全提交的第一写数据分类到第四写数据中,可以通过将所述第三写数据传送到所述第一从***来将所述第三写数据存储在所述第一从***中包括的非易失性存储器装置中,并且可以通过将所述第四写数据传送到所述第二从***来将所述第四写数据存储在所述第二从***中包括的非易失性存储器装置中。
在所述第一非易失性存储器装置和所述第二非易失性存储器装置都能够或不能被重写的情况下,所述主***可以执行第一比较操作,比较所述第一非易失性存储器装置的总大小和所述第二非易失性存储器装置的总大小,作为所述第一比较操作的结果,在所述第一非易失性存储器装置的总大小较小的情况下,可以将所述第一存储器***分类为所述第一从***并且将所述第二存储器***分类为所述第二从***,并且作为所述第一比较操作的结果,在所述第一非易失性存储器装置的总大小较大的情况下,可以将所述第二存储器***分类为所述第一从***并且将所述第一存储器***分类为所述第二从***。
作为所述第一比较操作的结果,在所述第一非易失性存储器装置的总大小和所述第二非易失性存储器装置的总大小相同的情况下,所述主***可以执行第二比较操作,比较所述第一非易失性存储器装置中的空的空间的大小和所述第二非易失性存储器装置中的空的空间的大小,作为所述第二比较操作的结果,在所述第一非易失性存储器装置中的空的空间的大小较小的情况下,可以将所述第一存储器***分类为所述第一从***并且将所述第二存储器***分类为所述第二从***,并且作为所述第二比较操作的结果,在所述第一非易失性存储器装置中的空的空间的大小较大的情况下,可以将所述第二存储器***分类为所述第一从***并且将所述第一存储器***分类为所述第二从***。
在所述第一非易失性存储器装置和所述第二非易失性存储器装置中的任何一个能够被重写而另一个不能被重写的情况下,所述主***可以将能够被重写的所述非易失性存储器装置分类为所述第一从***并且将不能被重写的另一个非易失性存储器装置分类为所述第二从***。
在将所述第一写数据分类到所述第四写数据中时,在第一事务的开始数据被包括在存储在所述写缓冲器中的所述第一事务的第四写数据中的情况下,所述主***可以通过将存储在所述写缓冲器中的所述第一事务的所述第四写数据传送到所述第二从***,来将存储在所述写缓冲器中的所述第一事务的所述第四写数据存储在所述第二从***中包括的所述非易失性存储器装置中。
当将所述第一写数据分类到所述第四写数据中时,在针对第二事务的数据组的开始数据未被包括在存储在所述写缓冲器中的所述第二事务的第四写数据中的情况下,所述主***可以通过所述第一从***从包括在所述第一从***中的所述非易失性存储器装置读取未被存储在所述写缓冲器中的所述第二事务的剩余数据,可以通过将剩余数据传送到所述第二从***来将所述剩余数据存储在所述第二从***中包括的所述非易失性存储器装置中,并且可以通过所述第一从***使所述第一从***中包括的所述非易失性存储器装置中的所述第二事务的所述剩余数据无效,并且可以通过将所述第二事务的所述第四写数据传送到所述第二从***来将存储在所述写缓冲器中的所述第二事务的所述第四写数据存储在所述第二从***中包括的所述非易失性存储器装置中。
在突然断电(SPO)发生之后进入的恢复操作时期中,所述主***可以通过所述第一从***使存储在所述第一从***中包括的所述非易失性存储器装置中的所有数据无效,并且将关于与所无效的数据相对应的事务的信息传送到所述主机。
所述第一非易失性存储器装置和所述第二非易失性存储器装置中的每一个可以包括多个存储器块。在从所述主***在所述第一从***中接收第三事务的第三写数据和第四事务的第三写数据的情况下,所述第一从***可以通过选择其中包括的所述非易失性存储器装置的第一存储器块来存储所述第三事务的所述第三写数据,并且可以通过选择其中包括的所述非易失性存储器装置的第二存储器块来存储所述第四事务的所述第三写数据。在从所述主***在所述第二从***中接收第五事务的第四写数据和第六事务的第四写数据的情况下,所述第二从***可以通过选择其中包括的所述非易失性存储器装置的第三存储器块来存储所述第五事务的所述第四写数据,并且可以通过选择其中包括的所述非易失性存储器装置的第四存储器块来存储所述第六事务的所述第四写数据。
在一个实施例中,一种存储器***可以包括:第一非易失性存储器装置;第二非易失性存储器装置;第三非易失性存储器装置;以及控制器,所述控制器被配置为根据预定基准而将所述第一非易失性存储器装置、所述第二非易失性存储器装置和所述第三非易失性存储器装置中的任何一个分类为主装置,并且将剩余两个中的任何一个分类为第一辅助装置并且将另一个分类为第二辅助装置。所述控制器可以包括用于临时存储从主机输入的多个写数据的写缓冲器。根据分析存储在所述写缓冲器中的所述写数据的特性的结果,所述控制器可以在所述主装置、所述第一辅助装置和所述第二辅助装置中分配所述写数据。
所述控制器可以将存储在所述写缓冲器中的所述写数据分类为被分组到事务中的第一写数据和未被分组到事务中的第二写数据,可以将所述第二写数据存储在所述主装置中,并且可以在所述第一辅助装置和所述第二辅助装置中分配所述第一写数据。
所述控制器可以将存储在所述写缓冲器中的所述第一写数据之中未完全提交的第一写数据分类到第三写数据中,并且可以将存储在所述写缓冲器中的所述第一写数据之中完全提交的第一写数据分类到第四写数据中,可以将所述第三写数据存储在所述第一辅助装置中,并且可以将所述第四写数据存储在所述第二辅助装置中。
在所述第一非易失性存储器装置、所述第二非易失性存储器装置和所述第三非易失性存储器装置全部都能够被重写或不能被重写的情况下,所述控制器可以执行第一比较操作,比较所述第一非易失性存储器装置的总大小、所述第二非易失性存储器装置的总大小和所述第三非易失性存储器装置的总大小。作为所述第一比较操作的结果,所述控制器可以将具有最大大小的存储器装置分类为主装置,将具有最小大小的存储器装置分类为第一辅助装置,并且将具有中等大小的存储器装置分类为第二辅助装置。
作为所述第一比较操作的结果,在所述第一非易失性存储器装置、所述第二非易失性存储器装置和所述第三非易失性存储器装置全部具有相同的总大小的情况下,所述控制器可以执行第二比较操作,比较所述第一非易失性存储器装置中的空的空间的大小、所述第二非易失性存储器装置中的空的空间的大小和所述第三非易失性存储器装置中的空的空间的大小。作为所述第二比较操作的结果,所述控制器可以将具有最大空的空间大小的存储器装置分类为主装置,将具有最小空的空间大小的存储器装置分类为第一辅助装置,并且将具有中等空的空间大小的存储器装置分类为第二辅助装置。
在所述第一非易失性存储器装置、所述第二非易失性存储器装置和所述第三非易失性存储器装置中的任何一个能够被重写并且剩余两个不能被重写的情况下,所述控制器可以将能够被重写的任何一个存储器装置分类为所述第一辅助装置,将不能被重写的剩余两个存储装置之间的总大小较大的任何一个分类为所述主装置并且将另一个分类为所述第二辅助装置,并且在不能被重写的剩余两个存储器装置的总大小相同的情况下,所述控制器将空的空间较大的任何一个分类为所述主装置并且将另一个分类为所述第二辅助装置。在所述第一非易失性存储器装置、所述第二非易失性存储器装置和所述第三非易失性存储器装置中的任何一个不能被重写并且剩余两个能够被重写的情况下,所述控制器可以将不能被重写的任何一个存储器装置分类为所述主装置,将能够被重写的剩余两个存储装置之间的总大小较小的任何一个分类为所述第一辅助装置并且将另一个分类为所述第二辅助装置,并且在能够被重写的剩余两个存储器装置的总大小相同的情况下,所述控制器将空的空间较小的任何一个分类为所述第一辅助装置并且将另一个分类为所述第二辅助装置。
在将所述第一写数据分类到所述第四写数据中时,在针对第一事务的数据组的开始数据被包括在存储在所述写缓冲器中的所述第一事务的第四写数据中的情况下,所述控制器可以将存储在所述写缓冲器中的所述第一事务的所述第四写数据存储在所述第二辅助装置中。
当将所述第一写数据分类到所述第四写数据中时,在第二事务的开始数据未被包括在存储在所述写缓冲器中的所述第二事务的第四写数据中的情况下,所述控制器可以从所述第一辅助装置读取未被存储在所述写缓冲器中的所述第二事务的剩余数据,将所述剩余数据存储在所述第二辅助装置中,并且可以使所述第一辅助装置中的所述第二事务的所述剩余数据无效,并且可以将存储在所述写缓冲器中的所述第二事务的所述第四写数据存储在所述第二辅助装置中。
在突然断电(SPO)发生之后进入的恢复操作时期中,所述控制器可以使存储在所述第一辅助装置中的所有数据无效,并且可以将关于与所无效的数据相对应的事务的信息传送到所述主机。
所述第一辅助装置和所述第二辅助装置中的每一个可以包括多个存储器块。当执行刷新操作时,在第三事务的第三写数据、第四事务的第三写数据、第五事务的第四写数据和第六事务的第四写数据被存储在所述写缓冲器中的情况下,所述控制器可以通过选择所述第一辅助装置的第一存储器块来存储所述第三事务的所述第三写数据,可以通过选择所述第一辅助装置的第二存储器块来存储所述第四事务的所述第三写数据,可以通过选择所述第二辅助装置的第三存储器块来存储所述第五事务的所述第四写数据,并且通过选择所述第二辅助装置的第四存储器块来存储所述第六事务的所述第四写数据。
在一个实施例中,一种存储器***可以包括:第一存储器装置和第二存储器装置;适用于缓冲从外部提供的事务的第一部分数据组和第一整个数据组的缓冲器;以及控制单元,适用于:通过刷新所缓冲的数据组,控制所述第一存储器装置和所述第二存储器装置以分别在其中存储所述第一部分数据组和所述第一整个数据组;以及当在刷新时所述第一部分数据组与存储在所述第一存储装置中的第二部分数据组一起形成第二整个数据组时,控制所述第一存储器装置和所述第二存储器装置以在刷新时将所述第二部分数据组从所述第一存储器装置移动到所述第二存储器装置中。
在本技术中,根据所接收的数据是否被分组到事务中以及事务数据是否被提交,通过在多个存储装置(多个非易失性存储器装置或多个存储器***)上适当地进行分配来存储从主机接收的数据。
通过这样,可以简化用于确保事务数据的算法。此外,可以在SPOR(突然断电恢复)操作中容易地区分事务数据的有效/无效状态。
附图说明
图1和图2A至图2C是根据本公开的第一实施例的包括多个存储器***的数据处理***的图。
图3A至图3E是根据本公开的第一实施例的包括多个存储器***的数据处理***的操作的图。
图4是根据本公开的第一实施例的包括多个存储器***的数据处理***的操作的流程图。
图5和图6是根据本公开的第二实施例的包括多个存储器***的数据处理***的图。
图7A至图7E是包括根据本公开的第二实施例的多个存储器***的数据处理***的图。
图8是根据本公开的第二实施例的包括多个存储器***的数据处理***的操作的流程图。
具体实施方式
以下将参考附图更详细地描述各种实施例。然而,本发明可以以不同的形式被体现,并且不应该被解释为限于本文阐述的实施例。相反,提供这些实施例是为了使得本公开彻底和完整,并且向本领域技术人员充分传达本发明的范围。贯穿本公开,在本发明的各个图和实施例中,相同的附图标记指代相同的部件。
<第一实施例>
图1和图2A至图2C是根据本公开的第一实施例的包括多个存储器***的数据处理***的图。
参见图1,根据本公开的第一实施例的数据处理***包括主机A10和存储器***A20、A30和A40。存储器***A20、A30和A40包括主***A20、第一存储器***A30和第二存储器***A40。
主机A10向存储器***A20、A30和A40发送与用户请求相对应的多个命令,并且因此存储器***A20、A30和A40执行与命令相对应的操作,即,与用户请求相对应的操作。
存储器***A20、A30和A40响应于主机A10的请求而操作,具体地,存储要由主机A10访问的数据。换句话说,存储器***A20、A30和A40中的每一个可以被用作主机A10的主存储器装置或辅助存储器装置。
存储器***A20、A30和A40中的每一个可以由各种类型的存储装置中的任何一种实现,这取决于与主机A10耦合的主机接口协议。例如,存储器***A20、A30和A40中的每一个可以由各种类型的存储装置中的任何一种来实现,诸如固态驱动器(SSD)、MMC、eMMC(嵌入式MMC)、RS-MMC(缩小尺寸MMC)和微型MMC形式的多媒体卡、SD、迷你SD和微型SD形式的安全数字卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡、记忆棒等。
存储器***A20、A30和A40中的每一个可以被集成到一个半导体装置中并且构成存储器卡。例如,存储器***A20、A30和A40中的每一个可以构成存储器卡,诸如个人计算机存储器卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、SM和SMC形式的智能媒体卡、记忆棒、MMC、RS-MMC和微型MMC形式的多媒体卡、SD、迷你SD、微型SD和SDHC形式的安全数字卡、以及通用闪存(UFS)装置。
对于另一个实例,存储器***A20、A30和A40中的每一个可以构成计算机、超移动PC(UMPC)、工作站、网络书、个人数字助理(PDA)、便携式计算机、网络平板电脑、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑匣子、数字相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、构成数据中心的存储部、能够在无线环境下发送和接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、RFID(射频识别)装置、或构成计算***的各种组成元件之一。
存储器***A20、A30和A40中的每一个可以包括存储装置,诸如易失性存储器装置,诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM),或者诸如非易失性存储器装置,诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)和闪存。
主***A20直接耦合到主机A10。主***A20包括写缓冲器A22,用于临时存储从主机A10输入的多个写数据WDATA。主***A20进一步包括第三非易失性存储器装置A21,其可以接收和存储从写缓冲器A22传送的写数据WDATA。
第一存储器***A30直接与主***A20耦合。第一存储器***A30包括第一非易失性存储器装置A31,其可以存储从主***A20中的写缓冲器A22传送的写数据WDATA。
第二存储器***A40直接与主***A20耦合。第二存储器***A40包括第二非易失性存储器装置A41,其可以存储从主***A20中的写缓冲器A22传送的写数据WDATA。
也就是说,第一存储器***A30和第二存储器***A40通过主***A20耦合到主机A10。
主***A20可以根据预定基准而将第一存储器***A30和第二存储器***A40中的任何一个分类为第一从***SLAVE1并且将另一个分类为第二从***SLAVE2。
详细地,在第一非易失性存储器装置A31和第二非易失性存储器装置A41都能够或不能被重写的情况下,主***A20执行第一比较操作,比较第一非易失性存储器装置A31的总大小和第二非易失性存储器装置A41的总大小。
作为这种第一比较操作的结果,在第一非易失性存储器装置A31的总大小小于第二非易失性存储器装置A41的总大小的情况下,主***A20将第一存储器***A30分类为第一从***SLAVE1,并且将第二存储器***A40分类为第二从***SLAVE2。
此外,作为第一比较操作的结果,在第一非易失性存储器装置A31的总大小大于第二非易失性存储器装置A41的总大小的情况下,主***A20将第一存储器***A30分类为第二从***SLAVE2,并且将第二存储器***A40分类为第一从***SLAVE1。
作为第一比较操作的结果,在第一非易失性存储器装置A31的总大小和第二非易失性存储器装置A41的总大小彼此相同的情况下,主***A20执行第二比较操作,比较第一非易失性存储器装置A31的总大小中的空的空间的大小和第二非易失性存储器装置A41的总大小中的空的空间的大小。
作为这种第二比较操作的结果,在第一非易失性存储器装置A31的空的空间的大小小于第二非易失性存储器装置A41的空的空间的大小的情况下,主***A20将第一存储器***A30分类为第一从***SLAVE1,并且将第二存储器***A40分类为第二从***SLAVE2。
此外,作为第二比较操作的结果,在第一非易失性存储器装置A31的空的空间的大小大于第二非易失性存储器装置A41的空的空间的大小的情况下,主***A20将第一存储器***A30分类为第二从***SLAVE2,并且将第二存储器***A40分类为第一从***SLAVE1。
在第一非易失性存储器装置A31和第二非易失性存储器装置A41中的任何一个存储器装置能够被重写而另一个不能被重写的情况下,主***A20将能够被重写的任何一个存储器装置分类为第一从***SLAVE1,并且将不能被重写的另一个存储装置分类为第二从***SLAVE2。
例如,在第一非易失性存储器装置A31是能够被重写的存储器装置并且第二非易失性存储器装置A41是不能被重写的存储器装置的情况下,主***A20将第一存储器***A30分类为第一从***SLAVE1,并且将第二存储器***A40分类为第二从***SLAVE2。
主***A20将存储在写缓冲器A22中的写数据WDATA存储在第三非易失性存储器装置A21中,或者根据分析写数据WDATA的特性的结果,通过将写数据WDATA分配给第一从***SLAVE1和第二从***SLAVE2,将存储在写缓冲器A22中的写数据WDATA存储在第一非易失性存储器装置A31或第二非易失性存储器装置A41中。
详细地,主***A20将存储在写缓冲器A22中的写数据WDATA分类为被分组到事务中的第一写数据TRAN_WDATA和未被分组到事务中的第二写数据NMAL_WDATA。
在针对写缓冲器A22执行刷新操作时,主***A20将未被分组到事务中的第二写数据NMAL_WDATA存储在第三非易失性存储器装置A21中。
此外,在针对写缓冲器A22执行刷新操作时,主***A20将第一写数据TRAN_WDATA分配给第一从***SLAVE1和第二从***SLAVE2,并且从而将第一写数据TRAN_WDATA存储在第一非易失性存储器装置A31或第二非易失性存储器装置A41中。
写数据WDATA被分组到事务中的事实意味着用于相同用途的多个写数据WDATA被分组到一个事务中。
例如,在数据库中,用于已存储数据的校正、添加和更新的数据可以根据相应的用途被分组到相应的事务中。在这方面,可以将用于校正数据库的数据设置为被分组到一个事务组中,并且可以将用于添加数据库的数据设置为被分组到另一个事务组中。
因此,当分组到一个事务中的写数据TRAN_WDATA从主机A10被发送到主***A20时,仅存在提交状态或中止状态,在提交状态中所有写数据TRAN_WDATA被正常发送和存储并且因此是有效的,在中止状态中任何一个未被正常发送和存储的写数据TRAN_WDATA或者所有写数据TRAN_WDATA根据主机A10的中止请求都是无效的。也就是说,分组到一个事务中的写数据TRAN_WDATA仅在写数据TRAN_WDATA处于提交状态时才有意义,因为所有写数据TRAN_WDATA都被正常发送和存储,并且因此全部有效。
例如,当将所有第一写数据TRAN_WDATA被正常地从主机A10发送到主***A20并且完全存储在主***A20中并且没有来自主机A10的中止请求时,可以确定被分组到一个事务中的第一写数据TRAN_WDATA处于提交状态。如果任何一条第一写数据TRAN_WDATA没有被正常发送和存储,或者从主机A10接收到中止请求,则确定所有第一写数据TRAN_WDATA处于中止状态。
作为参考,如上所述通过将它们分类为提交状态或中止状态来管理被分组到一个事务中的第一写数据TRAN_WDATA的操作通常可以被称为用于确保事务的操作。
主***A20将存储在写缓冲器A22中的第一写数据TRAN_WDATA之中未完全处于提交状态中的第一写数据TRAN_WDATA分类为第三写数据,并且将完全在提交状态中的第一写数据TRAN_WDATA分类为第四写数据。
在上述状态中,当针对写缓冲器A22执行刷新操作时,主***A20将第三写数据传送到第一从***SLAVE1,并且将第三写数据存储在第一从***SLAVE1中包括的非易失性存储器装置中。
此外,当针对写缓冲器A22执行刷新操作时,主***A20将第四写数据传送到第二从***SLAVE2,并且将第四写数据存储在第二从***SLAVE2中包括的非易失性存储器装置中。
例如,在将第一存储器***A30分类为第一从***SLAVE1并且将第二存储器***A40分类为第二从***SLAVE2的情况下,主***A20将第三写数据存储在第一非易失性存储器装置A31中,并且将第四写数据存储在第二非易失性存储器装置A41中。
相反,在将第一存储器***A30分类为第二从***SLAVE2并且将第二存储器***A40分类为第一从***SLAVE1的情况下,主***A20将第三写数据存储在第二非易失性存储器装置A41中,并且将第四写数据存储在第一非易失性存储器装置A31中。
当将存储在写缓冲器A22中的第一写数据TRAN_WDATA分类为第四写数据时,主***A20检查对应于该事务的第四写数据的开始数据是否被包括在存储在写缓冲器A22中的第四写数据中。
例如,可以假设分组到第一事务和第二事务中的第一写数据TRAN_WDATA被存储在写缓冲器A22中的状态。在这种状态下,当第一事务被提交时,即,当第一事务的第一写数据TRAN_WDATA被分类为第一事务的第四写数据时,主***A20检查第一事务的开始数据是否是被存储在写缓冲器A22中。类似地,当第二事务被提交时,即,当第二事务的第一写数据TRAN_WDATA被分类为第二事务的第四写数据时,主***A20检查第二事务的开始数据是否被存储在写缓冲器A22中。
作为检查开始数据是否被存储的结果,当在第一事务被提交时第一事务的开始数据被存储在写缓冲器A22中时,可以看出这是分组到第一事务中的所有第一写数据TRAN_WDATA作为第四写数据被存储在写缓冲器A22中的状态。
第一事务被提交的事实意味着分组到第一事务中的所有第一写数据TRAN_WDATA已经被完全发送到主***A20。即,第一事务被提交的事实意味着分组到第一事务中的第一写数据TRAN_WDATA的全部(即,从开始数据到最后数据)已经被完全发送到主***A20。
因此,从在第四写数据包括第一事务的开始数据的状态中分组到第一事务中的第四写数据被存储在写缓冲器A22中的事实可以看出,存储在写缓冲器A22中的第四写数据是第一事务中的所有数据。
以这种方式,在检查到事务的开始数据被包括在写缓冲器A22中存储的第四写数据中的情况下,当执行针对写缓冲器A22的刷新操作时,主***A20将存储在写缓冲器A22中的所有第四写数据发送到第二从***SLAVE2,并且从而将第四写数据存储在第二从***SLAVE2中包括的非易失性存储器装置中。
作为检查开始数据是否被存储的结果,在当第二事务被提交时第二事务的开始数据未被存储在写缓冲器A22中的情况下,可以看出这不是分组到第二事务中的所有第一写数据TRAN_WDATA作为第四写数据被存储在写缓冲器A22中的状态。
包括第二事务的开始数据在内的一些数据可以被存储在第一从***SLAVE1中包括的非易失性存储器装置中。
这是因为,如上面针对主***A20所述,在当针对写缓冲器A22执行刷新操作时未完全处于提交状态中的第一写数据TRAN_WDATA被存储在写缓冲器A22中的情况下,未完全处于提交状态中的第一写数据TRAN_WDATA被发送到第一从***SLAVE1,并且从而被写入到第一从***SLAVE1中包括的非易失性存储器装置中。
在当第二事务被提交时第二事务的开始数据未被存储在写缓冲器A22中的情况下,在第二事务被启动之后被提交之前,已针对写缓冲器A22执行了刷新操作。因此,分组到第二事务中的存储在写缓冲器A22中的第一写数据TRAN_WDATA已被写入到第一从***SLAVE1中包括的非易失性存储器装置中。
因此,在当第二事务被提交时第二事务的开始数据未被存储在写缓冲器A22中的情况下,主***A20从包括在第一从***SLAVE1中的非易失性存储器装置中读取第二事务的未被存储在写缓冲器A22中的剩余数据(包括数据组的开始数据),并且将剩余数据写入到第二从***SLAVE2中包括的非易失性存储器装置中。然后,主***A20使第一从***SLAVE1中包括的非易失性存储器装置中的第二事务的剩余数据无效。接着,主***A20将存储在写缓冲器A22中的第二事务的第四写数据传送到第二从***SLAVE2,并且从而将它们存储在第二从***SLAVE2中包括的非易失性存储器装置中。
在发生突然断电(SPO)之后进入的恢复操作时期中,主***A20使存储在第一从***SLAVE1中包括的非易失性存储器装置中的所有数据无效。
其原因在于,在发生SPO的情况下,未完全处于提交状态中的第一写数据TRAN_WDATA可能在被存储在作为易失性存储器装置的写缓冲器A22中时丢失。由于这个事实,因为第一写数据TRAN_WDATA存储在第一从***SLAVE1中包括的非易失性存储器装置中而在SPO发生时未丢失的并且未完全处于提交状态中的第一写数据TRAN_WDATA的事务可能不能被确保。
因此,在发生SPO的情况下,为了使未完全处于提交状态中的所有第一写数据TRAN_WDATA无效,主***A20使存储在第一从***SLAVE1中包括的非易失性存储器装置中的所有数据无效。以这种方式,在存储在第一从***SLAVE1中包括的非易失性存储器装置中的所有数据无效之后,主***A20将关于与数据无效相对应的事务的信息传送到主机A10。
当从主机A10输入写数据WDATA时,分别对应于写数据WDATA的写命令(未示出)被一起输入,并且相应的写数据WDATA的事务信息(未示出)分别被包括在写命令中。
每个写数据WDATA的事务信息可以包括事务标识(ID)信息、事务提交信息、事务中止信息和事务开始信息。
主***A20响应于相应的写命令而将写数据WDATA存储在写缓冲器A22中。
主***A20检查包括在写命令中的相应的写数据WDATA的事务信息中的事务ID信息,并且从而将存储在写缓冲器A22中的写数据WDATA分类为被分组到一个事务中的第一写数据TRAN_WDATA或未被分组到事务中的第二写数据NMAL_WDATA。
详细地,主***A20检查存储在写缓冲器A22中的相应的写数据WDATA的事务信息中的事务ID信息,并且从而将其事务ID信息被设置为指定值的写数据WDATA分类为第一写数据TRAN_WDATA。
另一方面,主***A20检查存储在写缓冲器A22中的相应的写数据WDATA的事务信息中的事务ID信息,并且从而将其事务ID信息未被设置为指定值的写数据WDATA分类为第二写数据NMAL_WDATA。
例如,主***A20可以将存储在写缓冲器A22中的写数据WDATA之中的其事务ID信息具有第一值的写数据WDATA分类为被分组到第一事务中的第一写数据TRAN_WDATA。
此外,主***A20可以将存储在写缓冲器A22中的写数据WDATA之中的其事务ID信息具有第二值的写数据WDATA分类为被分组到第二事务中的第一写数据TRAN_WDATA。
另一方面,主***A20可以将存储在写缓冲器A22中的写数据WDATA之中的其事务ID信息未被设置为任何值的写数据WDATA分类为未被分组到事务中的第二写数据NMAL_WDATA。
作为参考,事务ID信息未被设置为任何值的事实可以意味着事务ID信息被设置为预定义的初始值或者作为事务ID信息无意义的值的情况。
主***A20可以通过检查预设的提交信息是否包括在存储在写缓冲器A22中的相应的第一写数据TRAN_WDATA的事务信息中来检查提交是否完成。
类似地,主***A20可以通过检查预设的中止信息是否包括在存储在写缓冲器A22中的相应的第一写数据TRAN_WDATA的事务信息中来检查中止是否完成。
主***A20可以通过检查预设的开始信息是否包括在存储在写缓冲器A22中的相应的第一写数据TRAN_WDATA的事务信息中来检查事务开始数据是否存储在写缓冲器A22中。
例如,在预设的提交信息被包括在存储在写缓冲器A22中的并且被分组到第一事务中的相应的第一写数据TRAN_WDATA的事务信息中的情况下,被分组到第一事务中的第一写数据TRAN_WDATA可能被视为完全提交。
在这方面,在预设的开始信息被包括在存储在写缓冲器A22中的并且被分组到第一事务中的相应的第一写数据TRAN_WDATA的事务信息中的情况下,可以看出被分组到第一事务中的第一写数据TRAN_WDATA被完全提交,并且第一事务的开始数据被存储在写缓冲器A22中。因此,当针对写缓冲器A22执行刷新操作时,主***A20将存储在写缓冲器A22中的并且被分组到第一事务中的所有第一写数据TRAN_WDATA存储在第二从***SLAVE2中。
相反,在预设的开始信息未被包括在存储在写缓冲器A22中的并且被分组到第一事务中的第一写数据TRAN_WDATA的事务信息中的情况下,可以看出被分组到第一事务中的第一写数据TRAN_WDATA被完全提交,并且第一事务的开始数据未被存储在写缓冲器A22中。因此,当针对写缓冲器A22执行刷新操作时,主***A20接收从第一从***SLAVE1传送的、被分组到第一事务中的第一写数据TRAN_WDATA的剩余数据(包括开始数据),将所接收的数据存储在第二从***SLAVE2中,然后将存储在写缓冲器A22中的并且被分组到第一事务中的所有第一写数据TRAN_WDATA存储在第二从***SLAVE2中。
在预设的提交信息和预设的中止信息未被包括在存储在写缓冲器A22中的并且被分组到第二事务中的相应的第一写数据TRAN_WDATA的事务信息中的情况下,可以认为被分组到第二事务中的第一写数据TRAN_WDATA未被完全提交且未被中止。也就是说,可以认为并非所有被分组到第二事务中的第一写数据TRAN_WDATA都从主机A10被发送并且处于未提交状态中。
在预设的开始信息被包括在存储在写缓冲器A22中的并且被分组到第二事务中的相应的第一写数据TRAN_WDATA的事务信息中的情况下,可以看出被分组到第二事务中的第一写数据TRAN_WDATA未被完全提交,并且第二事务的开始数据被存储在写缓冲器A22中。因此,当针对写缓冲器A22执行刷新操作时,主***A20将被分组到第二事务中的所有第一写数据TRAN_WDATA存储在第一从***SLAVE1中。
相反,在预设的开始信息未被包括在存储在写缓冲器A22中的并且被分组到第二事务中的相应的第一写数据TRAN_WDATA的事务信息中的情况下,可以看出被分组到第二事务中的第一写数据TRAN_WDATA未被完全提交,并且第二事务的开始数据未被存储在写缓冲器A22中。因此,当针对写缓冲器A22执行刷新操作时,主***A20将被分组到第二事务中的第一写数据TRAN_WDATA存储在第一从***SLAVE1中。
在预设的中止信息被包括在存储在写缓冲器A22中的并且被分组到第三事务中的相应的第一写数据TRAN_WDATA的事务信息中的情况下,被分组到第三事务中的第一写数据TRAN_WDATA可以被视为完全中止。因此,当针对写缓冲器A22执行刷新操作时,主***A20丢弃存储在写缓冲器A22中的并且被分组到第三事务中的第一写数据TRAN_WDATA。
作为参考,被分组到第一事务中的每个第一写数据TRAN_WDATA可以处于其事务信息的事务ID信息具有第一值的状态。此外,被分组到第二事务中的每个第一写数据TRAN_WDATA可以处于其事务信息的事务ID信息具有第二值的状态。此外,被分组到第三事务中的每个第一写数据TRAN_WDATA可以处于其事务信息的事务ID信息具有第三值的状态。
以这种方式,根据被指定给特定值的事务信息的事务ID信息,将存储在写缓冲器A22中的相应的第一写数据TRAN_WDATA确定为不同的事务组。
也就是说,多个事务组可以被混合在存储在写缓冲器A22中的第一写数据TRAN_WDATA中,多个事务组之中的某一事务组可以是提交完成状态,某一事务组可以是提交未完成状态,并且某一事务组可以是中止状态。
参见图2A,在上面参考图1描述的数据处理***的部件之中,示出了主***A20的详细配置。
首先,主***A20包括存储要从主机A10访问的数据的存储器装置(即,第三非易失性存储器装置A21)以及控制数据存储到第三非易失性存储器装置A21的主控制器B10。
主控制器B10响应于来自主机A10的请求而控制第三非易失性存储器装置A21。例如,主控制器B10将从第三非易失性存储器装置A21读取的数据提供给主机A10,并且将从主机A10提供的数据存储在第三非易失性存储器装置A21中。为此,主控制器B10控制第三非易失性存储器装置A21的操作,诸如读取、写入、编程和擦除操作。
详细地,主控制器B10包括主机接口单元(主机接口)132、处理器(处理器)134、存储器接口单元(存储器接口)142、存储器144、第一存储器***接口单元(存储器***接口1)B20和第二存储器***接口单元(存储器***接口2)B30。
主机接口单元132执行交换要在主***A20和主机A10之间传送的命令和数据的操作,并且可以被配置为通过各种接口协议中的至少一种来与主机A10通信,各种接口协议诸如通用串行总线(USB)、多媒体卡(MMC)、快速***部件互连(PCI-E)、串行连接SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机***接口(SCSI)、增强型小磁盘接口(ESDI)、集成驱动电子装置(IDE)和MIPI(移动工业处理器接口)。可以通过作为与主机A10交换数据的区域的被称为主机接口层(HIL)的固件来驱动主机接口单元32。
存储器接口单元142用作执行主控制器B10和第三非易失性存储器装置A21之间的接口的存储器/存储接口,以允许主控制器B10响应于来自主机A10的请求而控制第三非易失性存储器装置A21。在第三非易失性存储器装置A21是闪存的情况下,特别是在第三非易失性存储器装置A21是NAND闪存的情况下,存储器接口单元142在作为NAND闪存控制器(NFC)的处理器134的控制下生成用于第三非易失性存储器件A21的控制信号并且处理数据。
存储器接口单元142可以支持处理主控制器B10和第三非易失性存储器装置A21之间的命令和数据的接口(例如NAND闪存接口)的操作,特别是主控制器B10和第三非易失性存储器装置A21之间的数据输入/输出,并且存储器接口单元142可以通过作为与第三非易失性存储器装置A21交换数据的区域的被称为闪存接口层(FIL)的固件来被驱动。
第一存储器***接口单元B20用作执行主***A20和第一存储器***A30之间的接口的***接口,以允许主控制器B10控制第一存储器***A30的操作。第一存储器***接口单元B20在处理器134的控制下将命令和数据传送到第一存储器***A30。
第二存储器***接口单元B30用作执行主***A20和第二存储器***A40之间的接口的***接口,以允许主控制器B10控制第二存储器***A40的操作。第二存储器***接口单元B30在处理器134的控制下将命令和数据传送到第二存储器***A40。
作为主***A20和主控制器B10的工作存储器的存储器144存储用于驱动主***A20和主控制器B10的数据。详细地,当主控制器B10响应于来自主机A10的请求而控制第三非易失性存储器装置A21时,例如,当主控制器B10控制第三非易失性存储器装置A21的诸如读取、写入、编程和擦除操作之类的操作时,存储器144临时存储应当被管理的数据。此外,当主控制器B10控制第一从***SLAVE1或第二从***SLAVE2的操作时,例如,当主控制器B10控制发送用于第一从***SLAVE1或第二从***SLAVE2的命令和数据的操作时,存储器144临时存储应当被管理的数据。
存储器144可以由易失性存储器实现。例如,存储器144可以由静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)实现。
如图2A中图示,存储器144可以被设置在主控制器B10内部,并且与图2A的图示不同,存储器144可以被设置在主控制器B10的外部。在与图2A的图示不同地将存储器144设置在主控制器B10的外部的情况下,存储器144应该由外部易失性存储器来实现,数据通过单独的存储器接口(未示出)从主控制器B10输入到该外部易失性存储器以及从该外部易失性存储器输出到主控制器B10。
存储器144存储在控制第三非易失性存储器装置A21、第一从***SLAVE1和第二从***SLAVE2的操作的过程中应当被管理的数据。对于这样的数据存储,存储器144可以包括程序存储器、数据存储器、写缓冲器/高速缓存、读缓冲器/高速缓存、数据缓冲器/高速缓存、映射缓冲器/高速缓存等。因此,如上所述用于临时存储从主机A10输入的多个写数据WDATA的主***A20的写缓冲器A22可以被包括在存储器144中,如图2A中所示。
处理器134控制主***A20的整个操作,并且具体地,响应于来自主机A10的写请求或读请求,控制用于第三非易失性存储器装置A21的编程操作或读操作。处理器134驱动被称为闪存转换层(FTL)的固件,以控制用于第三非易失性存储器装置A21的主***A20的一般操作。处理器134可以由微处理器或中央处理单元(CPU)来实现。
例如,主控制器B10在第三非易失性存储器装置A21中执行从主机A10请求的操作,即,通过由微处理器或中央处理单元(CPU)实现的处理器134,利用第三非易失性存储器装置A21执行与从主机A10接收的命令相对应的命令操作。主控制器B10可以执行前台操作作为与从主机A10接收的命令相对应的命令操作,例如,与写命令相对应的编程操作、与读命令相对应的读操作、与擦除命令相对应的擦除操作、或与作为设置命令的设置参数命令或设置特征命令相对应的参数设置操作。
主控制器B10可以通过由微处理器或中央处理单元(CPU)实现的处理器134执行针对第三非易失性存储器装置A21的后台操作。针对第三非易失性存储器装置A21的后台操作可以包括将存储在第三非易失性存储器装置A21的存储器块MEMORY BLOCK<0,1,2,...>之中的某一存储器块中的数据复制到另一某一存储器块的操作,例如,垃圾收集(GC)操作。针对第三非易失性存储器装置A21的后台操作可以包括在第三非易失性存储器装置A21的存储器块MEMORY BLOCK<0,1,2,...>之间交换存储的数据的操作,例如,耗损均衡(WL)操作。针对第三非易失性存储器装置A21的后台操作可以包括将存储在主控制器B10中的映射数据存储在第三非易失性存储器装置A21的存储器块MEMORY BLOCK<0,1,2,...>中的操作,例如,映射刷新操作。针对第三非易失性存储器装置A21的后台操作可以包括针对第三非易失性存储器装置A21的坏管理操作,例如,检查和处理被包括在第三非易失性存储器装置A21中的多个存储器块MEMORY BLOCK<0,1,2,...>之中的坏块的坏块管理操作。
主控制器B10可以通过由微处理器或中央处理单元(CPU)实现的处理器134生成和管理与访问第三非易失性存储器装置A21的存储器块MEMORY BLOCK<0,1,2,...>的操作相对应的日志数据。访问第三非易失性存储器装置A21的存储器块MEMORY BLOCK<0,1,2,...>的操作包括执行针对第三非易失性存储器装置A21的存储器块MEMORY BLOCK<0,1,2,...>的前台操作或后台操作。
在主控制器B10的处理器134中,可以包括用于执行第三非易失性存储器装置A21的坏管理的单元(未示出)。用于执行第三非易失性存储器装置A21的坏管理的单元执行检查被包括在第三非易失性存储器装置A21中的多个存储器块MEMORY BLOCK<0,1,2,...>之中的坏块并且将已检查的坏块处理为坏的坏块管理。坏块管理意味着,在第三非易失性存储器装置A21是闪存(例如,NAND闪存)的情况下,由于在写入数据(例如,编程数据)时由于NAND闪存的特性可能发生编程故障,已发生编程故障的存储器块被处理为坏的并且编程失败的数据被写入(即,编程)在新的存储器块中。
主控制器B10通过由微处理器或中央处理单元(CPU)实现的处理器134执行发送主***A20与第一从***SLAVE1或第二从***SLAVE2之间要被输入/输出的命令和数据的操作。在主***A20与第一从***SLAVE1或第二从***SLAVE2之间要被输入/输出的命令和数据可以从主机A10被发送到主***A20,或者可以在主***A20内部生成。
即使没有供电,主***A20中的第三非易失性存储器装置A21也可以保留存储的数据。具体地,主***A20中的第三非易失性存储器装置A21可以通过写操作存储从主机A10提供的写数据WDATA,并且可以通过读操作将存储在其中的读数据(未示出)提供给主机A10。
虽然第三非易失性存储器装置A21可以由诸如闪存(例如,NAND闪存)的非易失性存储器实现,但是应注意,第三非易失性存储器装置A21可以由以下存储器之中的任何一个存储器实现,诸如相变存储器(PCRAM:相变随机存取存储器)、电阻式存储器(RRAM(ReRAM):电阻式随机存取存储器)、铁电存储器(FRAM:铁电随机存取存储器)和自旋转移力矩磁存储器(STT-RAM(STT-MRAM):自旋转移力矩磁随机存取存储器)。
第三非易失性存储器装置A21包括多个存储器块MEMORY BLOCK<0,1,2,...>。换句话说,第三非易失性存储器装置A21可以通过写操作将从主机A10提供的写数据WDATA存储在存储器块MEMORY BLOCK<0,1,2,...>中,并且可以通过读操作将存储在存储器块MEMORYBLOCK<0,1,2,...>中的读数据(未示出)提供给主机A10。
包括在第三非易失性存储器装置A21中的存储器块MEMORY BLOCK<0,1,2,...>中的每一个包括多个页P<0,1,2,3,4,...>。而且,虽然未在图中详细示出,但是在页P<0,1,2,3,4,...>中的每一个中包括多个存储器单元。
包括在第三非易失性存储器装置A21中的存储器块MEMORY BLOCK<0,1,2,...>中的每一个可以被分类为单级单元(SLC)存储器块或多级单元(MLC)存储器块,这取决于可以包括在其中的一个存储器单元中存储或表达的位数。SLC存储器块包括由每个存储1位的存储器单元实现的多个页,并且具有优异的数据计算性能和高耐用性。MLC存储器块包括由每个存储多位数据(例如,2位或更多位)的存储器单元实现的多个页,并且可以比SLC存储器块更高度集成,因为它比SLC存储器块具有更大的数据存储空间。
具体地,MLC存储器块可以被分类为:包括多个页的MLC存储器块,多个页由每个能够存储2位数据的存储器单元实现;包括多个页的三级单元(TLC)存储器块,多个页由每个能够存储3位数据的存储器单元实现;包括多个页的四级单元(QLC)存储器块,多个页由每个能够存储4位数据的存储器单元实现;或包括多个页的多级单元存储器块,多个页由每个能够存储5位或更多位数据的存储器单元实现。
参见图2B,在上面参考图1描述的数据处理***的部件之中,示出了第一存储器***A30的详细配置。
首先,第一存储器***A30包括存储要从主***A20访问的数据的存储器装置(即,第一非易失性存储器装置A31)以及控制数据存储到第一非易失性存储器装置A31的第一控制器B40。
第一控制器B40响应于来自主***A20的请求而控制第一非易失性存储器装置A31。例如,第一控制器B40将从第一非易失性存储器装置A31读取的数据提供给主***A20,并且将从主***A20提供的数据存储在第一非易失性存储器装置A31中。为此,第一控制器B40控制第一非易失性存储器装置A31的操作,诸如读取、写入、编程和擦除操作。
详细地,第一控制器B40包括第一主***接口单元(主***接口1)B50、处理器(处理器)1342、存储器接口单元(存储器接口)1422和存储器(存储器)1442。
第一主***接口单元B50执行交换要在第一存储器***A30和主***A20之间传送的命令和数据的操作。为此,第一主***接口单元B50与主***A20中的第一存储器***接口单元B20耦合。
存储器接口单元1422用作执行第一控制器B40与第一非易失性存储器装置A31之间的接口的存储器/存储接口,以允许第一控制器B40响应于来自主***A20的请求而控制第一非易失性存储器装置A31。在第一非易失性存储器装置A31是闪存的情况下,特别是在第一非易失性存储器装置A31是NAND闪存的情况下,存储器接口单元1422在作为NAND闪存控制器(NFC)的处理器1342的控制下生成用于第一非易失性存储器装置A31的控制信号并且处理数据。
存储器接口单元1422可以支持处理第一控制器B40和第一非易失性存储器装置A31之间的命令和数据的接口(例如NAND闪存接口)的操作,特别是第一控制器B40和第一非易失性存储器装置A31之间的数据输入/输出,并且存储器接口单元1422可以通过作为与第一非易失性存储器装置A31交换数据的区域的被称为闪存接口层(FIL)的固件来被驱动。
作为第一存储器***A30和第一控制器B40的工作存储器的存储器1442存储用于驱动第一存储器***A30和第一控制器B40的数据。详细地,当第一控制器B40响应于来自主***A20的请求而控制第一非易失性存储器装置A31时,例如,当第一控制器B40控制第一非易失性存储器装置A31的诸如读取、写入、编程和擦除操作之类的操作时,存储器1442临时存储应当被管理的数据。
存储器1442可以由易失性存储器实现。例如,存储器1442可以由静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)实现。
如图2B中图示,存储器1442可以被设置在第一控制器B40内部,并且与图2B的图示不同,存储器1442可以被设置在第一控制器B40的外部。在与图2B的图示不同地将存储器1442设置在第一控制器B40外部的情况下,存储器1442应该由外部易失性存储器来实现,数据通过单独的存储器接口(未示出)从第一控制器B40输入到该外部易失性存储器以及从该外部易失性存储器输出到第一控制器B40。
存储器1442存储在控制第一非易失性存储器装置A31的操作的过程中应当被管理的数据。对于这样的数据存储,存储器1442可以包括程序存储器、数据存储器、写缓冲器/高速缓存、读缓冲器/高速缓存、数据缓冲器/高速缓存、映射缓冲器/高速缓存等。因此,从主***A20输入的多个写数据WDATA可以临时存储在存储器1442中,直到它们被编程到第一非易失性存储器装置A31。
处理器1342控制第一存储器***A30的整个操作,并且具体地,响应于来自主***A20的写请求或读请求,控制用于第一非易失性存储器装置A31的编程操作或读操作。处理器1342驱动被称为闪存转换层(FTL)的固件,以控制用于第一非易失性存储器装置A31的第一存储器***A30的一般操作。处理器1342可以由微处理器或中央处理单元(CPU)实现。
例如,第一控制器B40在第一非易失性存储器装置A31中执行从主***A20请求的操作,即,通过由微处理器或中央处理单元(CPU)实现的处理器1342,利用第一非易失性存储器装置A31执行与从主***A20接收的命令相对应的命令操作。第一控制器B40可以执行前台操作作为与从主***A20接收的命令相对应的命令操作,例如,与写命令相对应的编程操作、与读命令相对应的读操作、与擦除命令相对应的擦除操作、或与作为设置命令的设置参数命令或设置特征命令相对应的参数设置操作。
第一控制器B40可以通过由微处理器或中央处理单元(CPU)实现的处理器1342执行针对第一非易失性存储器装置A31的后台操作。针对第一非易失性存储器装置A31的后台操作可以包括将存储在第一非易失性存储器装置A31的存储器块MEMORY BLOCK<0,1,2,...>之中的某一存储器块中的数据复制到另一某一存储器块的操作,例如,垃圾收集(GC)操作。针对第一非易失性存储器装置A31的后台操作可以包括在第一非易失性存储器装置A31的存储器块MEMORY BLOCK<0,1,2,...>之间交换存储的数据的操作,例如,耗损均衡(WL)操作。针对第一非易失性存储器装置A31的后台操作可以包括将存储在第一控制器B40中的映射数据存储在第一非易失性存储器装置A31的存储器块MEMORY BLOCK<0,1,2,...>中的操作,例如,映射刷新操作。针对第一非易失性存储器装置A31的后台操作可以包括针对第一非易失性存储器装置A31的坏管理操作,例如,检查和处理被包括在第一非易失性存储器装置A31中的多个存储器块MEMORY BLOCK<0,1,2,...>之中的坏块的坏块管理操作。
第一控制器B40可以通过由微处理器或中央处理单元(CPU)实现的处理器1342生成和管理与访问第一非易失性存储器装置A31的存储器块MEMORY BLOCK<0,1,2,...>的操作相对应的日志数据。访问第一非易失性存储器装置A31的存储器块MEMORY BLOCK<0,1,2,...>的操作包括执行针对第一非易失性存储器装置A31的存储器块MEMORY BLOCK<0,1,2,...>的前台操作或后台操作。
在第一控制器B40的处理器1342中,可以包括用于执行第一非易失性存储器装置A31的坏管理的单元(未示出)。用于执行第一非易失性存储器装置A31的坏管理的单元执行检查被包括在第一非易失性存储器装置A31中的多个存储器块MEMORY BLOCK<0,1,2,...>之中的坏块并且将已检查的坏块处理为坏的坏块管理。坏块管理意味着,在第一非易失性存储器装置A31是闪存(例如,NAND闪存)的情况下,由于在写入数据(例如,编程数据)时由于NAND闪存的特性可能发生编程故障,已发生编程故障的存储器块被处理为坏的并且编程失败的数据被写入(即,编程)在新的存储器块中。
即使没有供电,第一存储器***A30中的第一非易失性存储器装置A31也可以保留存储的数据。具体地,第一存储器***A30中的第一非易失性存储器装置A31可以通过写操作存储从主***A20提供的写数据WDATA,并且可以通过读操作将存储在其中的读数据(未示出)提供给主***A20。
虽然第一非易失性存储器装置A31可以由诸如闪存(例如,NAND闪存)的非易失性存储器实现,但是应注意,第一非易失性存储器装置A31可以由以下存储器之中的任何一个存储器实现,诸如相变存储器(PCRAM:相变随机存取存储器)、电阻式存储器(RRAM(ReRAM):电阻式随机存取存储器)、铁电存储器(FRAM:铁电随机存取存储器)和自旋转移力矩磁存储器(STT-RAM(STT-MRAM):自旋转移力矩磁随机存取存储器)。
第一非易失性存储器装置A31包括多个存储器块MEMORY BLOCK<0,1,2,...>。换句话说,第一非易失性存储器装置A31可以通过写操作将从主***A20提供的写数据WDATA存储在存储器块MEMORY BLOCK<0,1,2,...>中,并且可以通过读操作将存储在存储器块MEMORY BLOCK<0,1,2,...>中的读数据(未示出)提供给主***A20。
包括在第一非易失性存储器装置A31中的存储器块MEMORY BLOCK<0,1,2,...>中的每一个包括多个页P<0,1,2,3,4,...>。而且,虽然未在图中详细示出,但是在页P<0,1,2,3,4,...>中的每一个中包括多个存储器单元。
包括在第一非易失性存储器装置A31中的存储器块MEMORY BLOCK<0,1,2,...>中的每一个可以被分类为单级单元(SLC)存储器块或多级单元(MLC)存储器块,这取决于可以在其中包括的一个存储器单元中存储或表达的位数。SLC存储器块包括由每个存储1位的存储器单元实现的多个页,并且具有优异的数据计算性能和高耐用性。MLC存储器块包括由每个存储多位数据(例如,2位或更多位)的存储器单元实现的多个页,并且可以比SLC存储器块更高度集成,因为它比SLC存储器块具有更大的数据存储空间。
具体地,MLC存储器块可以被分类为:包括多个页的MLC存储器块,多个页由每个能够存储2位数据的存储器单元实现;包括多个页的三级单元(TLC)存储器块,多个页由每个能够存储3位数据的存储器单元实现;包括多个页的四级单元(QLC)存储器块,多个页由每个能够存储4位数据的存储器单元实现;或包括多个页的多级单元存储器块,多个页由每个能够存储5位或更多位数据的存储器单元实现。
参见图2C,在上面参考图1描述的数据处理***的部件之中,示出了第二存储器***A40的详细配置。
首先,第二存储器***A40包括存储要从主***A20访问的数据的存储器装置(即,第二非易失性存储器装置A41)以及控制数据存储到第二非易失性存储器装置A41的第二控制器B60。
第二控制器B60响应于来自主***A20的请求而控制第二非易失性存储器装置A41。例如,第二控制器B60将从第二非易失性存储器装置A41读取的数据提供给主***A20,并且将从主***A20提供的数据存储在第二非易失性存储器装置A41中。为此,第二控制器B60控制第二非易失性存储器装置A41的操作,诸如读取、写入、编程和擦除操作。
详细地,第二控制器B60包括第二主***接口单元(主***接口2)B70、处理器(处理器)1343、存储器接口单元(存储器接口)1423和存储器(存储器)1443。
第二主***接口单元B70执行交换要在第二存储器***A40和主***A20之间传送的命令和数据的操作。为此,第二主***接口单元B70与主***A20中的第二存储器***接口单元B30耦合。
存储器接口单元1423用作执行第二控制器B60和第二非易失性存储器装置A41之间的接口的存储器/存储接口,以允许第二控制器B60响应于来自主***A20的请求而控制第二非易失性存储器装置A41。在第二非易失性存储器装置A41是闪存的情况下,特别是在第二非易失性存储器装置A41是NAND闪存的情况下,存储器接口单元1423在作为NAND闪存控制器(NFC)的处理器1343的控制下生成用于第二非易失性存储器装置A41的控制信号并且处理数据。
存储器接口单元1423可以支持处理第二控制器B60和第二非易失性存储器装置A41之间的命令和数据的接口(例如NAND闪存接口)的操作,特别是第二控制器B60和第二非易失性存储器装置A41之间的数据输入/输出,并且存储器接口单元1423可以通过作为与第二非易失性存储器装置A41交换数据的区域的被称为闪存接口层(FIL)的固件来被驱动。
作为第二存储器***A40和第二控制器B60的工作存储器的存储器1443存储用于驱动第二存储器***A40和第二控制器B60的数据。详细地,当第二控制器B60响应于来自主***A20的请求而控制第二非易失性存储器装置A41时,例如,当第二控制器B60控制第二非易失性存储器装置A41的诸如读取、写入、编程和擦除操作之类的操作时,存储器1443临时存储应当被管理的数据。
存储器1443可以由易失性存储器实现。例如,存储器1443可以由静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)实现。
如图2C中图示,存储器1443可以被设置在第二控制器B60内部,并且与图2C的图示不同,存储器1443可以被设置在第二控制器B60的外部。在与图2C的图示不同地将存储器1443设置在第二控制器B60外部的情况下,存储器1443应该由外部易失性存储器来实现,数据通过单独的存储器接口(未示出)从第二控制器B60输入到该外部易失性存储器输入以及从该外部易失性存储器输出到第二控制器B60。
存储器1443存储在控制第二非易失性存储器装置A41的操作的过程中应当被管理的数据。对于这样的数据存储,存储器1443可以包括程序存储器、数据存储器、写缓冲器/高速缓存、读缓冲器/高速缓存、数据缓冲器/高速缓存、映射缓冲器/高速缓存等。因此,从主***A20输入的多个写数据WDATA可以临时存储在存储器1443中,直到它们被编程到第二非易失性存储器装置A41。
处理器1343控制第二存储器***A40的整个操作,并且具体地,响应于来自主***A20的写请求或读请求,控制用于第二非易失性存储器装置A41的编程操作或读操作。处理器1343驱动被称为闪存转换层(FTL)的固件,以控制用于第二非易失性存储器装置A41的第二存储器***A40的一般操作。处理器1343可以由微处理器或中央处理单元(CPU)实现。
例如,第二控制器B60在第二非易失性存储器装置A41中执行从主***A20请求的操作,即,通过由微处理器或中央处理单元(CPU)实现的处理器1343,利用第二非易失性存储器装置A41执行与从主***A20接收的命令相对应的命令操作。第二控制器B60可以执行前台操作作为与从主***A20接收的命令相对应的命令操作,例如,与写命令相对应的编程操作、与读命令相对应的读操作、与擦除命令相对应的擦除操作、或与作为设置命令的设置参数命令或设置特征命令相对应的参数设置操作。
第二控制器B60可以通过由微处理器或中央处理单元(CPU)实现的处理器1343执行针对第二非易失性存储器装置A41的后台操作。针对第二非易失性存储器装置A41的后台操作可以包括将存储在第二非易失性存储器装置A41的存储器块MEMORY BLOCK<0,1,2,...>之中的某一存储器块中的数据复制到另一某一存储器块的操作,例如,垃圾收集(GC)操作。针对第二非易失性存储器装置A41的后台操作可以包括在第二非易失性存储器装置A41的存储器块MEMORY BLOCK<0,1,2,...>之间交换存储的数据的操作,例如,耗损均衡(WL)操作。针对第二非易失性存储器装置A41的后台操作可以包括将存储在第二控制器B60中的映射数据存储在第二非易失性存储器装置A41的存储器块MEMORY BLOCK<0,1,2,...>中的操作,例如,映射刷新操作。针对第二非易失性存储器装置A41的后台操作可以包括针对第二非易失性存储器装置A41的坏管理操作,例如,检查和处理被包括在第二非易失性存储器装置A41中的多个存储器块MEMORY BLOCK<0,1,2,...>之中的坏块的坏块管理操作。
第二控制器B60可以通过由微处理器或中央处理单元(CPU)实现的处理器1343生成和管理与访问第二非易失性存储器装置A41的存储器块MEMORY BLOCK<0,1,2,...>的操作相对应的日志数据。访问第二非易失性存储器装置A41的存储器块MEMORY BLOCK<0,1,2,...>的操作包括执行针对第二非易失性存储器装置A41的存储器块MEMORY BLOCK<0,1,2,...>的前台操作或后台操作。
在第二控制器B60的处理器1343中,可以包括用于执行第二非易失性存储器装置A41的坏管理的单元(未示出)。用于执行第二非易失性存储器装置A41的坏管理的单元执行检查被包括在第二非易失性存储器装置A41中的多个存储器块MEMORY BLOCK<0,1,2,...>之中的坏块并且将已检查的坏块处理为坏的坏块管理。坏块管理意味着,在第二非易失性存储器装置A41是闪存(例如,NAND闪存)的情况下,由于在写入数据(例如,编程数据)时由于NAND闪存的特性可能发生编程故障,已发生编程故障的存储器块被处理为坏的并且编程失败的数据被写入(即,编程)在新的存储器块中。
即使没有供电,第二存储器***A40中的第二非易失性存储器装置A41也可以保留存储的数据。具体地,第二存储器***A40中的第二非易失性存储器装置A41可以通过写操作存储从主***A20提供的写数据WDATA,并且可以通过读操作将存储在其中的读数据(未示出)提供给主***A20。
虽然第二非易失性存储器装置A41可以由诸如闪存(例如,NAND闪存)的非易失性存储器实现,但是应注意,第二非易失性存储器装置A41可以由以下存储器之中的任何一个存储器实现,诸如相变存储器(PCRAM:相变随机存取存储器)、电阻式存储器(RRAM(ReRAM):电阻式随机存取存储器)、铁电存储器(FRAM:铁电随机存取存储器)和自旋转移力矩磁存储器(STT-RAM(STT-MRAM):自旋转移力矩磁随机存取存储器)。
第二非易失性存储器装置A41包括多个存储器块MEMORY BLOCK<0,1,2,...>。换句话说,第二非易失性存储器装置A41可以通过写操作将从主***A20提供的写数据WDATA存储在存储器块MEMORY BLOCK<0,1,2,...>中,并且可以通过读操作将存储在存储器块MEMORY BLOCK<0,1,2,...>中的读数据(未示出)提供给主***A20。
包括在第二非易失性存储器装置A41中的存储器块MEMORY BLOCK<0,1,2,...>中的每一个包括多个页P<0,1,2,3,4,...>。而且,虽然未在图中详细示出,但是在页P<0,1,2,3,4,...>中的每一个中包括多个存储器单元。
包括在第二非易失性存储器装置A41中的存储器块MEMORY BLOCK<0,1,2,...>中的每一个可以被分类为单级单元(SLC)存储器块或多级单元(MLC)存储器块,这取决于可以在其中包括的一个存储器单元中存储或表达的位数。SLC存储器块包括由每个存储1位的存储器单元实现的多个页,并且具有优异的数据计算性能和高耐用性。MLC存储器块包括由每个存储多位数据(例如,2位或更多位)的存储器单元实现的多个页,并且可以比SLC存储器块更高度集成,因为它比SLC存储器块具有更大的数据存储空间。
具体地,MLC存储器块可以被分类为:包括多个页的MLC存储器块,多个页由每个能够存储2位数据的存储器单元实现;包括多个页的三级单元(TLC)存储器块,多个页由每个能够存储3位数据的存储器单元实现;包括多个页的四级单元(QLC)存储器块,多个页由每个能够存储4位数据的存储器单元实现;或包括多个页的多级单元存储器块,多个页由每个能够存储5位或更多位数据的存储器单元实现。
图3A至图3E是根据本公开的第一实施例的包括多个存储器***的数据处理***的操作的图。
图3A至图3E是被示出以通过参考根据上面参照图1和图2A至图2C描述的本公开的第一实施例的包括多个存储器***的数据处理***的配置来描述本公开的表征操作的图。
首先,在下面将描述的图3A至图3E中,以下将通过将其事务ID信息具有第一值的第一写数据TRAN_WDATA(即,被分组到第一事务中的第一写数据TRAN_WDATA)定义为第一事务数据TRAN_WDATA1来进行描述。此外,以下将通过将其事务ID信息具有第二值的第一写数据TRAN_WDATA(即,被分组到第二事务中的第一写数据TRAN_WDATA)定义为第二事务数据TRAN_WDATA2来进行描述。此外,以下将通过将其事务ID信息具有第三值的第一写数据TRAN_WDATA(即,被分组到第三事务中的第一写数据TRAN_WDATA)定义为第三事务数据TRAN_WDATA3来进行描述。参见图3A至图3E,可以看出在写缓冲器A22中存在其中可以存储总共10个写数据WDATA的空间。
另外,在下面将描述的图3A至图3E中,主***A20将第一存储器***A30分类为第一从***SLAVE1,并且将第二存储器***A40分类为第二从***SLAVE2。
参见图3A,可以看出,0、1和2作为第一事务数据TRAN_WDATA1,110、111、112和113作为第二事务数据TRAN_WDATA2,并且A、B和C作为第二写数据NMAL_WDATA被存储在写缓冲器A22中。
首先,主***A20将作为存储在写缓冲器A22中的写数据WDATA之中的其事务ID信息具有第一值的写数据WDATA的0、1和2分类到第一事务数据TRAN_WDATA1中。通过检查到预设的提交信息和预设的中止信息未被包括在作为存储在写缓冲器A22中的第一事务数据TRAN_WDATA1的0、1和2中,主***A20可以知道它处于事务未完成状态,其中第一事务的提交未完成。
主***A20将作为存储在写缓冲器A22中的写数据WDATA之中的其事务ID信息具有第二值的写数据WDATA的110、111、112和113分类到第二事务数据TRAN_WDATA2中。通过检查到预设的提交信息被包括在作为第二事务数据TRAN_WDATA2的110、111、112和113中,主***A20可以知道它处于事务完成状态,其中第二事务的提交完成。
当检查其是否处于第二事务数据TRAN_WDATA2的提交完成的状态时,主***A20检查第二事务的开始数据是否被包括在存储在写缓冲器A22中的整个第二事务数据TRAN_WDATA2中。可以假设第二事务数据TRAN_WDATA2的开始数据是110。也就是说,主***A20可以检查到作为开始数据的110被包括在作为存储在写缓冲器A22中的第二事务数据TRAN_WDATA2的110、111、112和113中。
主***A20将作为存储在写缓冲器A22中的写数据WDATA之中的其事务ID信息未被设置的写数据WDATA的A、B和C分类到第二写数据NMAL_WDATA中。
以这样的方式,通过检查与存储在写缓冲器A22中的相应的写数据WDATA相对应的事务ID信息,主***A20将写数据WDATA分类到第一事务数据TRAN_WDATA1、第二事务数据TRAN_WDATA2和第二写数据NMAL_WDATA中。
然后,在针对写缓冲器A22执行刷新操作时,主***A20将事务未完成的第一事务数据TRAN_WDATA1传送到第一从***SLAVE1,并且从而将第一事务数据TRAN_WDATA1存储在第一从***SLAVE1中包括的非易失性存储器装置中。换句话说,主***A20将作为第一事务数据TRAN_WDATA1的0、1和2传送到被选择作为第一从***SLAVE1的第一存储器***A30。因此,第一存储器***A30将作为从主***A20传送的第一事务数据TRAN_WDATA1的0、1和2存储在其中包括的第一非易失性存储器装置A31中。
主***A20已经检查到开始数据被包括在事务完成的第二事务数据TRAN_WDATA2中。因此,在针对写缓冲器A22执行刷新操作时,主***A20将存储在写缓冲器A22中的并且事务完成的所有第二事务数据TRAN_WDATA2传送到第二从***SLAVE2,并且从而将它们存储在第二从***SLAVE2中包括的非易失性存储器装置中。即,主***A20将作为存储在写缓冲器A22中的所有第二事务数据TRAN_WDATA2的110、111、112和113传送到被选择作为第二从***SLAVE2的第二存储器***A40。因此,第二存储器***A40将作为从主***A20传送的第二事务数据TRAN_WDATA2的110、111、112和113存储在其中包括的第二非易失性存储器装置A41中。
此外,当针对写缓冲器A22执行刷新操作时,主***A20将作为未被分组到事务中的第二写数据NMAL_WDATA的A、B和C存储在其中包括的第三非易失性存储器装置A21中。
参见图3B,作为上面参考图3A描述的针对写缓冲器A22的刷新操作的结果,这是这样的状态,其中作为第一事务数据TRAN_WDATA1的0、1和2存储在被选择作为第一从***SLAVE1的第一存储器***A30的第一非易失性存储器装置A31中。而且,作为上面参考图3A描述的针对写缓冲器A22的刷新操作的结果,这是这样的状态,其中第二事务数据TRAN_WDATA2存储在被选择作为第二从***SLAVE2的第二存储器***A40的第二非易失性存储器装置A41中。此外,作为上面参考图3A描述的针对写缓冲器A22的刷新操作的结果,这是这样的状态,其中未被分组到事务中的第二写数据NMAL_WDATA存储在第三非易失性存储器装置A21中。
在这种状态下,可以看出,3、4和5作为第一事务数据TRAN_WDATA1,310、311、312和313作为第三事务数据TRAN_WDATA3,并且D、E和F作为第二写数据NMAL_WDATA被存储在写缓冲器A22中。
首先,主***A20将作为存储在写缓冲器A22中的写数据WDATA之中的其事务ID信息具有第一值的写数据WDATA的3、4和5分类到第一事务数据TRAN_WDATA1中。通过检查到预设的提交信息被包括在作为存储在写缓冲器A22中的第一事务数据TRAN_WDATA1的3、4和5中,主***A20可以知道这是事务完成状态,其中第一事务的提交完成。
在检查到这是第一事务数据TRAN_WDATA1的提交完成的状态时,主***A20检查开始数据是否被包括在存储在写缓冲器A22中的整个第一事务数据TRAN_WDATA1中。以上参考图3A所述,第一事务数据TRAN_WDATA1的开始数据为0。也就是说,主***A20可以检查到作为开始数据的0未被包括在作为存储在写缓冲器A22中的第一事务数据TRAN_WDATA1的3、4和5中。
主***A20将作为存储在写缓冲器A22中的写数据WDATA之中的其事务ID信息具有第三值的写数据WDATA的310、311、312和313分类到第三事务数据TRAN_WDATA3中。通过检查到预设的提交信息被包括在作为第三事务数据TRAN_WDATA3的310、311、312和313中,主***A20可以知道这是事务完成状态,其中第三事务的提交完成。
在检查到这是第三事务数据TRAN_WDATA3的提交完成的状态时,主***A20检查开始数据是否被包括在存储在写缓冲器A22中的整个第三事务数据TRAN_WDATA3中。也就是说,第三事务数据TRAN_WDATA3的开始数据是310。此外,主***A20可以检查到作为开始数据的310被包括在作为存储在写缓冲器A22中的第三事务数据TRAN_WDATA3的310、311、312和313中。
主***A20将作为存储在写缓冲器A22中的写数据WDATA之中的其事务ID信息未被设置的写数据WDATA的D、E和F分类到第二写数据NMAL_WDATA中。
以这样的方式,通过检查与存储在写缓冲器A22中的相应的写数据WDATA相对应的事务ID信息,主***A20将写数据WDATA分类到第一事务数据TRAN_WDATA1、第三事务数据TRAN_WDATA3和第二写数据NMAL_WDATA中。
主***A20已经检查到开始数据未被包括在存储在写缓冲器A22中的第一事务数据TRAN_WDATA1中。因此,当针对写缓冲器A22执行刷新操作时,主***A20接收从第一从***SLAVE1传送的第一事务数据TRAN_WDATA1的剩余数据(包括开始数据0),将接收的数据存储在第二从***SLAVE2中,然后将存储在写缓冲器A22中的所有第一事务数据TRAN_WDATA1存储在第二从***SLAVE2中。
详细地,主***A20向被选择作为第一从***SLAVE1的第一存储器***A30请求第一事务数据TRAN_WDATA1的剩余数据(包括开始数据0)。因此,第一存储器***A30从第一非易失性存储器装置A31读取作为第一事务数据TRAN_WDATA1的剩余数据的0、1和2,并且将剩余数据传送到主***A20。在读取作为第一事务数据TRAN_WDATA1的剩余数据的0、1和2并且将剩余数据传送到主***A20之后,第一存储器***A30使作为第一非易失性存储器装置A31中的第一事务数据TRAN_WDATA1的剩余数据的0、1和2无效。
接着,主***A20将作为从第一存储器***A30传送的第一事务数据TRAN_WDATA1的剩余数据的0、1和2传送到被选择作为第二从***SLAVE2的第二存储器***A40。因此,第二存储器***A40将作为从主***A20传送的第一事务数据TRAN_WDATA1的剩余数据的0、1和2存储在其中包括的第二非易失性存储器装置A41中。
然后,主***A20将作为存储在写缓冲器A22中的所有第一事务数据TRAN_WDATA1的3、4和5传送到第二存储器***A40。因此,第二存储器***A40将作为从主***A20传送的第一事务数据TRAN_WDATA1的3、4和5存储在其中包括的第二非易失性存储器装置A41中。
因此,作为所有第一事务数据TRAN_WDATA1的0、1、2、3、4和5可以被存储在第二非易失性存储器装置A41中。
主***A20已经检查到开始数据被包括在事务完成的第三事务数据TRAN_WDATA3中。因此,在针对写缓冲器A22执行刷新操作时,主***A20将存储在写缓冲器A22中的并且事务完成的所有第三事务数据TRAN_WDATA3传送到第二从***SLAVE2,并且从而将所有第三事务数据TRAN_WDATA3存储在第二从***SLAVE2中包括的非易失性存储器装置中。即,主***A20将作为存储在写缓冲器A22中的所有第三事务数据TRAN_WDATA3的310、311、312和313传送到被选择作为第二从***SLAVE2的第二存储器***A40。因此,第二存储器***A40将作为从主***A20传送的第三事务数据TRAN_WDATA3的310、311、312和313存储在其中包括的第二非易失性存储器装置A41中。
此外,在针对写缓冲器A22执行刷新操作时,主***A20将作为未被分组到事务中的第二写数据NMAL_WDATA的D、E和F存储在其中包括的第三非易失性存储器装置A21中。
参见图3C,作为上面参考图3A描述的针对写缓冲器A22的刷新操作的结果,这是这样的状态,其中作为第一事务数据TRAN_WDATA1的0、1和2存储在被选择作为第一从***SLAVE1的第一存储器***A30的第一非易失性存储器装置A31中。而且,作为上面参考图3A描述的针对写缓冲器A22的刷新操作的结果,这是这样的状态,其中第二事务数据TRAN_WDATA2存储在被选择作为第二从***SLAVE2的第二存储器***A40的第二非易失性存储器装置A41中。此外,作为上面参考图3A描述的针对写缓冲器A22的刷新操作的结果,这是这样的状态,其中未被分组到事务中的第二写数据NMAL_WDATA存储在第三非易失性存储器装置A21中。
在这种状态下,如果在数据处理***中发生突然断电(SPO)之后再次供电,则主***A20进入用于恢复操作的突然断电恢复(SPOR)时期。
在SPOR时期中,主***A20通过第一从***SLAVE1使存储在第一从***SLAVE1中包括的非易失性存储器装置中的所有数据无效。接着,主***A20将关于与存储在第一从***SLAVE1中的无效数据相对应的事务的信息传送到主机A10。
详细地,在SPOR时期中,主***A20向被选择作为第一从***SLAVE1的第一存储器***A30请求数据无效。由于这个事实,第一存储器***A30使存储在其中包括的第一非易失性存储器装置A31中的所有数据(即,作为第一事务数据TRAN_WDATA1的剩余数据的0、1和2)无效。以这样的方式,在通过第一存储器***A30使存储在第一非易失性存储器装置A31中的第一事务数据TRAN_WDATA1的剩余数据被无效之后,主***A20将第一事务没有被确保的信息传送给主机A10。
参见图3D,可以看出作为第一事务数据TRAN_WDATA1的0、1、2、3、4和5以及作为第二事务数据TRAN_WDATA2的110、111、112和113被存储在写缓冲器A22中。
首先,主***A20将作为存储在写缓冲器A22中的写数据WDATA之中的其事务ID信息具有第一值的写数据WDATA的0、1、2、3、4和5分类到第一事务数据TRAN_WDATA1中。通过检查到预设的提交信息被包括在作为存储在写缓冲器A22中的第一事务数据TRAN_WDATA1的0、1、2、3、4和5中,主***A20可以知道这是事务完成状态,其中第一事务的提交完成。
在检查到这是第一事务数据TRAN_WDATA1的提交完成的状态时,主***A20检查开始数据是否被包括在存储在写缓冲器A22中的整个第一事务数据TRAN_WDATA1中。可以假设第一事务数据TRAN_WDATA1的开始数据是0。也就是说,主***A20可以检查到作为开始数据的0被包括在作为存储在写缓冲器A22中的第一事务数据TRAN_WDATA1的0、1、2、3、4和5中。
主***A20将作为存储在写缓冲器A22中的写数据WDATA之中的其事务ID信息具有第二值的写数据WDATA的110、111、112和113分类到第二事务数据TRAN_WDATA2中。通过检查到预设的提交信息被包括在作为第二事务数据TRAN_WDATA2的110、111、112和113中,主***A20可以知道这是事务完成状态,其中第二事务的提交完成。
在检查到这是第二事务数据TRAN_WDATA2的提交完成的状态时,主***A20检查开始数据是否被包括在存储在写缓冲器A22中的整个第二事务数据TRAN_WDATA2中。可以假设第二事务数据TRAN_WDATA2的开始数据是110。也就是说,主***A20可以检查到作为开始数据的110被包括在作为存储在写缓冲器A22中的第二事务数据TRAN_WDATA2的110、111、112和113中。
以这种方式,通过检查与存储在写缓冲器A22中的相应的写数据WDATA相对应的事务ID信息,主***A20将写数据WDATA分类到第一事务数据TRAN_WDATA1和第二事务数据TRAN_WDATA2中。
主***A20已经检查到开始数据被包括在事务完成的第一事务数据TRAN_WDATA1中。因此,当针对写缓冲器A22执行刷新操作时,主***A20将存储在写缓冲器A22中的并且事务完成的所有第一事务数据TRAN_WDATA1传送到第二从***SLAVE2,并且从而将它们存储在第二从***SLAVE2中包括的非易失性存储器装置中。即,主***A20将作为存储在写缓冲器A22中的所有第一事务数据TRAN_WDATA1的0、1、2、3、4和5传送到被选择作为第二从***SLAVE2的第二存储器***A40。因此,第二存储器***A40将作为从主***A20传送的第一事务数据TRAN_WDATA1的0、1、2、3、4和5存储在其中包括的第二非易失性存储器装置A41中。
主***A20已检查到开始数据被包括在事务完成的第二事务数据TRAN_WDATA2中。因此,当针对写缓冲器A22执行刷新操作时,主***A20将存储在写缓冲器A22中的并且事务完成的所有第二事务数据TRAN_WDATA2传送到第二从***SLAVE2,并且从而将它们存储在第二从***SLAVE2中包括的非易失性存储器装置中。即,主***A20将作为存储在写缓冲器A22中的所有第二事务数据TRAN_WDATA2的110、111、112和113传送到被选择作为第二从***SLAVE2的第二存储器***A40。因此,第二存储器***A40将作为从主***A20传送的第二事务数据TRAN_WDATA2的110、111、112和113存储在其中包括的第二非易失性存储器装置A41中。
第二非易失性存储器装置A41包括多个存储器块MEMORY BLOCK<0,1,2,...>。
被选择作为第二从***SLAVE2的第二存储器***A40同时接收从主***A20传送的第一事务数据TRAN_WDATA1和第二事务数据TRAN_WDATA2。
第二存储器***A40将作为第一事务数据TRAN_WDATA1的0、1、2、3、4和5存储在其中包括的第二非易失性存储器装置A41的第零存储器块BLOCK0中。
第二存储器***A40将作为第二事务数据TRAN_WDATA2的110、111、112和113存储在其中包括的第二非易失性存储器装置A41的第一存储器块BLOCK1中。
参见图3E,可以看出作为第一事务数据TRAN_WDATA1的0、1、2、3和4、作为第二事务数据TRAN_WDATA2的110、111和112、以及作为第二写数据NMAL_WDATA的A和B被存储在写缓冲器A22中。
首先,主***A20将作为存储在写缓冲器A22中的写数据WDATA之中的其事务ID信息具有第一值的写数据WDATA的0、1、2、3和4分类到第一事务数据TRAN_WDATA1中。通过检查到预设的提交信息和预设的中止信息未被包括在作为存储在写缓冲器A22中的第一事务数据TRAN_WDATA1的0、1、2、3和4中,主***A20可以知道这是事务未完成状态,其中第一事务的提交未完成。
主***A20将作为存储在写缓冲器A22中的写数据WDATA之中的其事务ID信息具有第二值的写数据WDATA的110、111和112分类到第二事务数据TRAN_WDATA2中。通过检查到预设的提交信息和预设的中止信息未被包括在作为存储在写缓冲器A22中的第二事务数据TRAN_WDATA2的110、111和112中,主***A20可以知道这是事务未完成状态,其中第二事务的提交未完成。
主***A20将作为存储在写缓冲器A22中的写数据WDATA之中的其事务ID信息没有被设置的写数据WDATA的A和B分类到第二写数据NMAL_WDATA中。
以这样的方式,通过检查与存储在写缓冲器A22中的相应的写数据WDATA相对应的事务ID信息,主***A20将写数据WDATA分类到第一事务数据TRAN_WDATA1、第二事务数据TRAN_WDATA2和第二写数据NMAL_WDATA中。
然后,当针对写缓冲器A22执行刷新操作时,主***A20将事务未完成的第一事务数据TRAN_WDATA1传送到第一从***SLAVE1,并且从而将第一事务数据TRAN_WDATA1存储在第一从***SLAVE1中包括的非易失性存储器装置中。换句话说,主***A20将作为第一事务数据TRAN_WDATA1的0、1、2、3和4传送到被选择作为第一从***SLAVE1的第一存储器***A30。因此,第一存储器***A30将作为从主***A20传送的第一事务数据TRAN_WDATA1的0、1、2、3和4存储在其中包括的第一非易失性存储器装置A31中。
此外,当针对写缓冲器A22执行刷新操作时,主***A20将事务未完成的第二事务数据TRAN_WDATA2传送到第一从***SLAVE1,并且从而将第二事务数据TRAN_WDATA2存储在第一从***SLAVE1中包括的非易失性存储器装置中。换句话说,主***A20将作为第二事务数据TRAN_WDATA2的110、111和112传送到被选择作为第一从***SLAVE1的第一存储器***A30。因此,第一存储器***A30将作为从主***A20传送的第二事务数据TRAN_WDATA2的110、111和112存储在其中包括的第一非易失性存储器装置A31中。
此外,当针对写缓冲器A22执行刷新操作时,主***A20将作为未被分组到事务中的第二写数据NMAL_WDATA的A和B存储在其中包括的第三非易失性存储器装置A21中。
第一非易失性存储器装置A31包括多个存储器块MEMORY BLOCK<0,1,2,...>。
被选择作为第一从***SLAVE1的第一存储器***A30同时接收从主***A20传送的第一事务数据TRAN_WDATA1和第二事务数据TRAN_WDATA2。
第一存储器***A30将作为第一事务数据TRAN_WDATA1的0、1、2、3和4存储在其中包括的第一非易失性存储器装置A31的第零存储器块BLOCK0中。
第一存储器***A30将作为第二事务数据TRAN_WDATA2的110、111和112存储在其中包括的第一非易失性存储器装置A31的第一存储器块BLOCK1中。
图4是根据本公开的第一实施例的包括多个存储器***的数据处理***的操作的流程图。
参见图4,主***A20从主机A10在写缓冲器A22中接收写数据WDATA(S10)。
主***A20检查在步骤S10处在写缓冲器A22中接收的写数据WDATA是否是被分组到事务中的数据(S20)。
作为步骤S20的结果,在写数据WDATA未被分组到事务中(否)的情况下,写数据WDATA被存储在主***A20中包括的非易失性存储器装置中(S40)。
作为步骤S20的结果,在写数据WDATA被分组到事务中(是)的情况下,则检查事务是否被提交(S30)。
作为步骤S30的结果,在写数据WDATA的事务未被提交(否)的情况下,写数据WDATA被存储在第一从***SLAVE1中包括的非易失性存储器装置中(S50)。
作为步骤S30的结果,在写数据WDATA的事务被提交(是)的情况下,则检查提交的事务的开始数据是否被包括在写缓冲器A22中(S60)。
作为步骤S60的结果,在提交的事务的开始数据被包括在写缓冲器A22中(是)的情况下,存储在写缓冲器A22中的并且其事务被提交的写数据WDATA被存储在第二从***SLAVE2中包括的非易失性存储器装置中(S70)。
作为步骤S60的结果,在提交的事务的开始数据未被包括在写缓冲器A22中(否)的情况下,其事务被提交的写数据WDATA的剩余数据(包括开始数据)从第一从***SLAVE1中包括的非易失性存储器装置中被接收,并且被存储在第二从***SLAVE2中包括的非易失性存储器装置中(S80)。
在步骤S80之后,在第一从***SLAVE1中包括的非易失性存储器装置中使其事务被提交的写数据WDATA的剩余数据无效(S90)。
在步骤S90之后,存储在写缓冲器A22中的并且其事务被提交的写数据WDATA被存储在第二从***SLAVE2中包括的非易失性存储器装置中(S70)。
从以上描述显而易见的是,在根据本公开的第一实施例的技术中,根据所接收的数据是否被分组到事务中以及事务数据是否被提交,可以通过在多个存储器***上适当地进行分配来存储从主机接收的数据。
通过这样,可以简化用于确保事务数据的算法。此外,可以在SPOR(突然断电恢复)操作中容易地区分事务数据的有效/无效状态。
<第二实施例>
图5和图6是根据本公开的第二实施例的包括多个存储器***的数据处理***的图。
参见图5,根据本公开的第二实施例的数据处理***包括主机C10和存储器***C20。存储器***C20包括控制器C30、第一非易失性存储器装置C40、第二非易失性存储器装置C50和第三非易失性存储器装置C60。
主机C10将与用户请求相对应的多个命令发送到存储器***C20,并且因此存储器***C20执行与命令相对应的操作,即,与用户请求相对应的操作。
存储器***C20响应于主机C10的请求而操作,具体地,存储要由主机C10访问的数据。换句话说,存储器***C20可以被用作主机C10的主存储器装置或辅助存储器装置。存储器***C20可以被实现为各种类型的存储装置中的任何一种,这取决于与主机C10耦合的主机接口协议。例如,存储器***C20可以被实现为各种类型的存储装置中的任何一种,诸如固态驱动器(SSD)、MMC、eMMC(嵌入式MMC)、RS-MMC(缩小尺寸MMC)和微型MMC形式的多媒体卡、SD、迷你SD和微型SD形式的安全数字卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡、记忆棒等。
此外,存储器***C20可以被集成到一个半导体装置中并且构成存储器卡。例如,存储器***C20可以构成存储器卡,诸如个人计算机存储器卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、SM和SMC形式的智能媒体卡、记忆棒、MMC、RS-MMC和微型MMC形式的多媒体卡、SD、迷你SD、微型SD和SDHC形式的安全数字卡、和通用闪存(UFS)装置。
对于另一个实例,存储器***C20可以构成计算机、超移动PC(UMPC)、工作站、网络书、个人数字助理(PDA)、便携式计算机、网络平板电脑、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑匣子、数字相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、构成数据中心的存储器、能够在无线环境下发送和接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、RFID(射频识别)装置、或构成计算***的各种组成元件之一。
存储器***C20可以包括存储装置,诸如易失性存储器装置,诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM),或者非易失性存储器装置,诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)和闪存。
控制器C30包括写缓冲器C31,用于临时存储从主机C10输入的多个写数据WDATA。
控制器C30可以根据预定基准而将第一非易失性存储器装置C40、第二非易失性存储器装置C50和第三非易失性存储器装置C60之中的任何一个分类为主装置,并且将剩余的两个中的任何一个分类为第一辅助装置并且将另一个分类为第二辅助装置。
详细地,在第一非易失性存储器装置C40、第二非易失性存储器装置C50和第三非易失性存储器装置C60全部都能够或不能被重写的情况下,控制器C30执行第一比较操作,比较第一非易失性存储器装置C40的总大小、第二非易失性存储器装置C50的总大小和第三非易失性存储器装置C60的总大小。
作为这种第一比较操作的结果,具有最大大小的存储器装置被分类为主装置,具有最小大小的存储器装置被分类为第一辅助装置,并且具有中等大小的存储器装置被分类为第二辅助装置。
例如,在第三非易失性存储器装置C60的总大小最大并且第一非易失性存储器装置C40的总大小小于第二非易失性存储器装置C50的总大小的情况下,第三非易失性存储器装置C60被分类为主装置,第一非易失性存储器装置C40被分类为第一辅助装置,并且第二非易失性存储器装置C50被分类为第二辅助装置。
作为第一比较操作的结果,在第一非易失性存储器装置C40的总大小、第二非易失性存储器装置C50的总大小和第三非易失性存储器装置C60的总大小全都相同的情况下,控制器C30执行第二比较操作,比较第一非易失性存储器装置C40的总大小中的空的空间的大小、第二非易失性存储器装置C50的总大小中的空的空间的大小和第三非易失性存储器装置C60的总大小中的空的空间的大小。
作为这种第二比较操作的结果,具有最大空的空间大小的存储器装置被分类为主装置,具有最小空的空间大小的存储器装置被分类为第一辅助装置,并且具有中等空的空间大小的存储器装置被分类为第二辅助装置。
例如,在第一非易失性存储器装置C40的空的空间的大小最大并且第二非易失性存储器装置C50的空的空间的大小大于第三非易失性存储器装置C60的空的空间的大小的情况下,第一非易失性存储器装置C40被分类为主装置,第三非易失性存储器装置C60被分类为第一辅助装置,并且第二非易失性存储器装置C50被分类为第二辅助装置。
在第一非易失性存储器装置C40、第二非易失性存储器装置C50和第三非易失性存储器装置C60之中的任何一个存储器装置能够被重写并且剩余的两个存储器装置不能被重写的情况下,控制器C30将能够被重写的任何一个存储器装置分类为第一辅助装置,将不能被重写的剩余两个存储器装置中的具有较大总大小的任何一个存储器装置分类为主装置,并且将具有较小总大小的另一个存储器装置分类为第二辅助装置。在这方面,在不能被重写的剩余两个存储器装置的总大小彼此相同的情况下,剩余两个存储器装置中的具有较大空的空间大小的任何一个被分类为主装置,并且具有较小空的空间大小的另一个被分类为第二辅助装置。
例如,在第一非易失性存储器装置C40是能够被重写的存储器装置、第二非易失性存储器装置C50和第三非易失性存储器装置C60是不能被重写的存储器装置、并且第三非易失性存储器装置C60的总大小大于第二非易失性存储器装置C50的总大小的情况下,第一非易失性存储器装置C40被分类为第一辅助装置,在第二非易失性存储器装置C50和第三非易失性存储器装置C60之间具有较大总大小的第三非易失性存储器装置C60被分类为主装置,并且具有较小总大小的第二非易失性存储器装置C50被分类为第二辅助装置。
作为另一示例,在第一非易失性存储器装置C40是能够被重写的存储器装置、第二非易失性存储器装置C50和第三非易失性存储器装置C60是不能被重写的存储器装置、第三非易失性存储器装置C60的总大小和第二非易失性存储器装置C50的总大小彼此相同、并且第二非易失性存储器装置C50的空的空间的大小大于第三非易失性存储器装置C60的空的空间的大小的情况下,第一非易失性存储器装置C40被分类为第一辅助装置,在第二非易失性存储器装置C50和第三非易失性存储器装置C60之间具有较小空的空间大小的第三非易失性存储器装置C60被分类为第二辅助装置,并且具有较大空的空间大小的第二非易失性存储装置C50被分类为主装置。
在第一非易失性存储器装置C40、第二非易失性存储器装置C50和第三非易失性存储器装置C60中的任何一个存储器装置不能被重写并且剩余两个存储器装置能够被重写的情况下,控制器C30将不能被重写的任何一个存储器装置分类为主装置,将能够被重写的剩余两个存储装置中的具有较小总大小的任何一个存储器装置分类为第一辅助装置,并将具有较大总大小的另一存储器装置分类为第二辅助装置。在这方面,在能够被重写的剩余两个存储器装置的总大小彼此相同的情况下,剩余两个存储器装置中的具有较小空的空间大小的任何一个被分类为第一辅助装置,并且具有较大空的空间大小的另一个被分类为第二辅助装置。
例如,在第一非易失性存储器装置C40是不能被重写的存储器装置、第二非易失性存储器装置C50和第三非易失性存储器装置C60是能够被重写的存储器装置、并且第三非易失性存储器装置C60的总大小大于第二非易失性存储器装置C50的总大小的情况下,第一非易失性存储器装置C40被分类为主装置,在第二非易失性存储器装置C50和第三非易失性存储器装置C60之间具有较大总大小的第三非易失性存储器装置C60被分类为第二辅助装置,并且具有较小总大小的第二非易失性存储器装置C50被分类为第一辅助装置。
作为另一示例,在第一非易失性存储器装置C40是不能被重写的存储器装置、第二非易失性存储器装置C50和第三非易失性存储器装置C60是能够被重写的存储器装置、第三非易失性存储器装置C60的总大小和第二非易失性存储器装置C50的总大小彼此相同、并且第二非易失性存储器装置C50的空的空间的大小大于第三非易失性存储器装置C60的空的空间的大小的情况下,第一非易失性存储器装置C40被分类为主装置,在第二非易失性存储器装置C50和第三非易失性存储器装置C60之间具有较小空的空间大小的第三非易失性存储器装置C60被分类为第一辅助装置,并且具有较大空的空间大小的第二非易失性存储装置C50被分类为第二辅助装置。
根据分析写数据WDATA的特性的结果,控制器C30将存储在写缓冲器C31中的写数据WDATA分配到主装置、第一辅助装置和第二辅助装置中。
详细地,控制器C30将存储在写缓冲器C31中的写数据WDATA分类为被分组到事务中的第一写数据TRAN_WDATA和未被分组到事务中的第二写数据NMAL_WDATA。
当针对写缓冲器C31执行刷新操作时,控制器C30将未被分组到事务中的第二写数据NMAL_WDATA存储在主装置中。
此外,控制器C30在第一辅助装置和第二辅助装置中分配第一写数据TRAN_WDATA。
写数据WDATA被分组到事务中的事实意味着在写数据WDATA之中用于相同用途的多个写数据WDATA被分组到一个事务中。
例如,在数据库中,用于已存储数据的校正、添加和更新的数据可以根据相应的用途被分组到相应的事务中。在这方面,可以将用于校正数据库的数据设置为被分组到一个事务组中,并且可以将用于添加数据库的数据设置为被分组到另一个事务组中。
因此,当分组到一个事务中的写数据TRAN_WDATA从主机C10被发送到控制器C30时,仅存在提交状态或中止状态,在提交状态中所有写数据TRAN_WDATA被正常发送和存储并且因此是有效的,在中止状态中任何一个写数据TRAN_WDATA未被正常发送和存储,或者所有写数据TRAN_WDATA根据主机C10的中止请求都成为无效。也就是说,分组到一个事务中的写数据TRAN_WDATA仅在它们处于提交状态时才有意义,因为所有写数据TRAN_WDATA都被正常发送和存储,并且因此全部有效。
例如,当所有第一写数据TRAN_WDATA被正常地从主机C10发送到控制器C30并且完全存储在控制器C30中并且没有来自主机C10的中止请求时,可以确定被分组到一个事务中的第一写数据TRAN_WDATA处于提交状态。如果任何一条第一写数据TRAN_WDATA没有被正常发送和存储,或者从主机C10接收到中止请求,则确定所有第一写数据TRAN_WDATA处于中止状态。
作为参考,如上所述通过将第一写数据TRAN_WDATA分类为提交状态或中止状态来管理被分组到一个事务中的第一写数据TRAN_WDATA的操作通常可以被称为用于确保事务的操作。
控制器C30将存储在写缓冲器C31中的第一写数据TRAN_WDATA之中未完全提交的第一写数据TRAN_WDATA分类为第三写数据,并且将完全提交的第一写数据TRAN_WDATA分类为第四写数据。
在该状态中,控制器C30将第三写数据存储在第一辅助装置中。此外,控制器C30将第四写数据存储在第二辅助装置中。
例如,在第一非易失性存储器装置C40被分类为第一辅助装置、第二非易失性存储器装置C50被分类为第二辅助装置并且第三非易失性存储器装置C60被分类为主装置的情况下,控制器C30将第二写数据NMAL_WDATA存储在第三非易失性存储器装置C60中,将第三写数据存储在第一非易失性存储器装置C40中,并且将第四写数据存储在第二非易失性存储器装置C50中。
作为另一示例,在第一非易失性存储器装置C40被分类为第二辅助装置、第二非易失性存储器装置C50被分类为第一辅助装置并且第三非易失性存储器装置C60被分类为主装置的情况下,控制器C30将第二写数据NMAL_WDATA存储在第三非易失性存储器装置C60中,将第三写数据存储在第二非易失性存储器装置C50中,并且将第四写数据存储在第一非易失性存储器装置C40中。
当将存储在写缓冲器C31中的第一写数据TRAN_WDATA分类为第四写数据时,控制器C30检查对应于该事务的第四写数据的开始数据是否被包括在存储在写缓冲器C31中的第四写数据中。
例如,可以假设分组到第一事务和第二事务中的第一写数据TRAN_WDATA被存储在写缓冲器C31中的状态。在这种状态下,在第一事务被提交时,即,在第一事务的第一写数据TRAN_WDATA被分类为第一事务的第四写数据时,控制器C30检查第一事务的开始数据是否被存储在写缓冲器C31中。类似地,在第二事务被提交时,即,在第二事务的第一写数据TRAN_WDATA被分类为第二事务的第四写数据时,控制器C30检查第二事务的开始数据是否被存储在写缓冲器C31中。
作为检查开始数据是否被存储的结果,在当第一事务被提交时第一事务的开始数据被存储在写缓冲器C31中的情况下,可以看出这是分组到第一事务中的所有第一写数据TRAN_WDATA作为第四写数据被存储在写缓冲器C31中的状态。
第一事务被提交的事实意味着分组到第一事务中的所有第一写数据TRAN_WDATA已被发送到控制器C30。即,第一事务被提交的事实意味着已经将分组到第一事务中的第一写数据TRAN_WDATA的全部(即,从开始数据到最后数据)已被发送到控制器C30。
因此,从在第四写数据包括第一事务的开始数据的状态中分组到第一事务中的第四写数据被存储在写缓冲器C31中的事实可以看出,存储在写缓冲器C31中的第四写数据是针对第一事务的所有数据。
以这种方式,在检查到第一事务的开始数据被包括在写缓冲器C31中存储的第四写数据中的情况下,当针对写缓冲器C31执行刷新操作时,控制器C30将存储在写缓冲器C31中的所有第四写数据存储在第二辅助装置中。
作为检查开始数据是否被存储的结果,在当第二事务被提交时第二事务的开始数据未被存储在写缓冲器C31中的情况下,可以看出这不是分组到第二事务中的所有第一写数据TRAN_WDATA作为第四写数据被存储在写缓冲器C31中的状态。
包括第二事务的开始数据在内的一些数据可以被存储在第一辅助装置中。
这是因为,如上面针对控制器C30所描述,在当针对写缓冲器C31执行刷新操作时未完全提交的第一写数据TRAN_WDATA被存储在写缓冲器C31中的情况下,未完全提交的第一写数据TRAN_WDATA被写入在第一辅助装置中。
以这样的方式,在当第二事务被提交时第二事务的开始数据未被存储在写缓冲器C31中的情况下,意味着在第二事务被启动之后被提交之前,先前已针对写缓冲器C31执行了刷新操作,并且因此分组到第二事务中的第一写数据TRAN_WDATA开始被发送到写缓冲器C31,并且因此由于先前刷新操作,针对第二事务的数据组的一部分(包括开始数据)已被写入第一辅助装置中。
因此,在当第二事务被提交时第二事务的开始数据未被存储在写缓冲器C31中的情况下,控制器C30从第一辅助装置中读取第二事务的未存储在写缓冲器C31中的剩余数据(包括数据组的开始数据),并且将剩余数据写入到第二辅助装置中。接着,控制器C30使第一辅助装置中的第二事务的剩余数据无效。然后,控制器C30将存储在写缓冲器C31中的第二事务的第四写数据存储在第二辅助装置中。
在发生突然断电(SPO)之后进入的恢复操作时期中,控制器C30使存储在第一辅助装置中的所有数据无效。
其原因在于,在发生SPO的情况下,未完全提交的第一写数据TRAN_WDATA可能在被存储在作为易失性存储器装置的写缓冲器C31中时丢失,并且由于这一事实,因为它们存储在第一辅助装置中而在SPO发生时未丢失的并且未完全提交第一写数据TRAN_WDATA的事务可能不能被确保。
因此,在发生SPO的情况下,为了使未完全提交的所有第一写数据TRAN_WDATA无效,控制器C30使存储在第一辅助装置中的所有数据无效。以这种方式,在存储在第一辅助装置中的所有数据无效之后,控制器C30将关于与数据无效相对应的事务的信息传送到主机C10。
当从主机C10输入写数据WDATA时,分别对应于写数据WDATA的写命令(未示出)被一起输入,并且相应的写数据WDATA的事务信息(未示出)分别被包括在写命令中。
每个写数据WDATA的事务信息可以包括事务标识(ID)信息、事务提交信息、事务中止信息和事务开始信息。
控制器C30响应于相应的写命令而将写数据WDATA存储在写缓冲器C31中。
控制器C30检查包括在写命令中的相应的写数据WDATA的事务信息中的事务ID信息,并且从而将存储在写缓冲器C31中的写数据WDATA分类为未被分组到事务中的第二写数据NMAL_WDATA或第一写数据TRAN_WDATA。
详细地,控制器C30检查存储在写缓冲器C31中的相应的写数据WDATA的事务信息中的事务ID信息,并且从而将其事务ID信息被设置为指定值的写数据WDATA分类为第一写数据TRAN_WDATA。
另一方面,控制器C30检查存储在写缓冲器C31中的相应的写数据WDATA的事务信息中的事务ID信息,并且从而将其事务ID信息未被设置的写数据WDATA分类为第二写数据NMAL_WDATA。
例如,控制器C30可以将存储在写缓冲器C31中的写数据WDATA之中的其事务ID信息具有第一值的写数据WDATA分类为被分组到第一事务中的第一写数据TRAN_WDATA。
此外,控制器C30可以将存储在写缓冲器C31中的写数据WDATA之中的其事务ID信息具有第二值的写数据WDATA分类为被分组到第二事务中的第一写数据TRAN_WDATA。
另一方面,控制器C30可以将存储在写缓冲器C31中的写数据WDATA之中的其事务ID信息未被设置为任何值的写数据WDATA分类为未被分组到事务中的第二写数据NMAL_WDATA。
作为参考,事务ID信息未被设置为任何值的事实可以意味着事务ID信息被设置为预定义的初始值或者作为事务ID信息无意义的值的情况。
控制器C30可以通过检查预设的提交信息是否包括在存储在写缓冲器C31中的相应的第一写数据TRAN_WDATA的事务信息中来检查提交是否完成。
类似地,控制器C30可以通过检查预设的中止信息是否包括在存储在写缓冲器C31中的相应的第一写数据TRAN_WDATA的事务信息中来检查中止是否完成。
控制器C30可以通过检查预设的开始信息是否包括在存储在写缓冲器C31中的相应的第一写数据TRAN_WDATA的事务信息中来检查事务开始数据是否存储在写缓冲器C31中。
例如,在预设的提交信息被包括在存储在写缓冲器C31中的并且被分组到第一事务中的相应的第一写数据TRAN_WDATA的事务信息中的情况下,被分组到第一事务中的第一写数据TRAN_WDATA可能被视为完全提交。
在这方面,在预设的开始信息被包括在存储在写缓冲器C31中的并且被分组到第一事务中的相应的第一写数据TRAN_WDATA的事务信息中的情况下,可以看出,被分组到第一事务中的第一写数据TRAN_WDATA被完全提交,并且第一事务的开始数据被存储在写缓冲器C31中。因此,当针对写缓冲器C31执行刷新操作时,控制器C30将存储在写缓冲器C31中的并且被分组到第一事务中的所有第一写数据TRAN_WDATA存储在第二辅助装置中。
相反,在预设的开始信息未被包括在存储在写缓冲器C31中的并且被分组到第一事务中的第一写数据TRAN_WDATA的事务信息中的情况下,可以看出,被分组到第一事务中的第一写数据TRAN_WDATA被完全提交,并且第一事务的开始数据未被存储在写缓冲器C31中。因此,当针对写缓冲器C31执行刷新操作时,控制器C30接收从第一辅助装置传送的、被分组到第一事务中的第一写数据TRAN_WDATA的剩余数据(包括开始数据),将所接收的数据存储在第二辅助装置中,然后将存储在写缓冲器C31中的并且被分组到第一事务中的所有第一写数据TRAN_WDATA存储在第二辅助装置中。
在预设的提交信息和预设的中止信息未被包括在存储在写缓冲器C31中的并且被分组到第二事务中的相应的第一写数据TRAN_WDATA的事务信息中的情况下,可以认为被分组到第二事务中的第一写数据TRAN_WDATA未被完全提交并且未被中止。也就是说,可以认为并非所有被分组到第二事务中的第一写数据TRAN_WDATA都从主机C10被发送。
在预设的开始信息被包括在存储在写缓冲器C31中的并且被分组到第二事务中的第一写数据TRAN_WDATA的事务信息中的情况下,可以看出,被分组到第二事务中的第一写数据TRAN_WDATA未被完全提交,并且第二事务的开始数据被存储在写缓冲器C31中。因此,当针对写缓冲器C31执行刷新操作时,控制器C30将被分组到第二事务中的第一写数据TRAN_WDATA存储在第一辅助装置中。
相反,在预设的开始信息未被包括在存储在写缓冲器C31中的并且被分组到第二事务中的第一写数据TRAN_WDATA的事务信息中的情况下,可以看出,被分组到第二事务中的第一写数据TRAN_WDATA未被完全提交,并且第二事务的开始数据未被存储在写缓冲器C31中。因此,当针对写缓冲器C31执行刷新操作时,控制器C30将被分组到第二事务中的第一写数据TRAN_WDATA存储在第一辅助装置中。
在预设的中止信息包括在存储在写缓冲器C31中的并且被分组为第三事务中的相应的第一写数据TRAN_WDATA的事务信息中的情况下,当执行针对写缓冲器C31的刷新操作时,控制器C30丢弃存储在写缓冲器C31中的并且被分组到第三事务中的第一写数据TRAN_WDATA。
作为参考,被分组到第一事务中的每个第一写数据TRAN_WDATA可以处于其事务信息的事务ID信息具有第一值的状态。此外,被分组到第二事务中的每个第一写数据TRAN_WDATA可以处于其事务信息的事务ID信息具有第二值的状态。此外,被分组到第三事务中的每个第一写数据TRAN_WDATA可以处于其事务信息的事务ID信息具有第三值的状态。
以这种方式,根据被指定为值的事务信息的事务ID信息,将存储在写缓冲器C31中的相应的第一写数据TRAN_WDATA确定为不同的事务组。
也就是说,多个事务组可以被混合在存储在写缓冲器C31中的第一写数据TRAN_WDATA中,多个事务组之中的某一事务组可以是提交完成状态,某一事务组可以是提交未完成状态,并且某一事务组可以是中止状态。
参见图6,在上面参考图5描述的数据处理***的部件之中,示出了存储器***C20的详细配置。
首先,包括在存储器***C20中的控制器C30响应于来自主机C10的请求而控制第一至第三非易失性存储器装置C40、C50和C60。例如,控制器C30将从第一至第三非易失性存储器装置C40、C50和C60读取的数据提供给主机C10,并且将从主机C10提供的数据存储在第一至第三非易失性存储器装置C40、C50和C60中。为此,控制器C30控制第一至第三非易失性存储器装置C40、C50和C60的操作,诸如读取、写入、编程和擦除操作。
详细地,包括在存储器***C20中的控制器C30包括主机接口单元(主机接口)132、处理器(处理器)134、存储器144、第一存储器接口单元(存储器接口1)D10、第二存储器接口单元(存储器接口2)D20和第三存储器接口单元(存储器接口3)D30。
主机接口单元132执行交换要在存储器***C20和主机C10之间传送的命令和数据的操作,并且可以被配置为通过各种接口协议中的至少一种来与主机C10通信,各种借口协议诸如通用串行总线(USB)、多媒体卡(MMC)、快速***部件互连(PCI-E)、串行连接SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机***接口(SCSI)、增强型小磁盘接口(ESDI)、集成驱动电子装置(IDE)和MIPI(移动工业处理器接口)。可以通过作为与主机C10交换数据的区域的被称为主机接口层(HIL)的固件来驱动主机接口单元32。
第一至第三存储器接口单元D10、D20和D30用作执行控制器C30与第一至第三非易失性存储器装置C40、C50和C60之间的接口的存储器/存储接口,以允许控制器C30响应于来自主机C10的请求而控制相应的第一至第三非易失性存储器装置C40、C50和C60。在第一至第三非易失性存储器装置C40、C50和C60中的每一个是闪存的情况下,特别是在第一至第三非易失性存储器装置C40、C50和C60中的每一个是NAND闪存的情况下,第一至第三存储器接口单元D10、D20和D30中的每一个在作为NAND闪存控制器(NFC)的处理器134的控制下生成用于第一至第三非易失性存储器装置C40、C50和C60中的每一个的控制信号并且处理数据。
第一至第三存储器接口单元D10、D20和D30中的每一个可以支持处理控制器C30与第一至第三非易失性存储器装置C40、C50和C60中的每一个之间的命令和数据的接口(例如NAND闪存接口)的操作,特别是控制器C30与第一至第三非易失性存储器装置C40、C50和C60中的每一个之间的数据输入/输出,并且可以通过作为与第一至第三非易失性存储器装置C40、C50和C60中的每一个交换数据的区域的被称为闪存接口层(FIL)的固件来被驱动。
作为存储器***C20和控制器C30的工作存储器的存储器144存储用于驱动存储器***C20和控制器C30的数据。详细地,当控制器C30响应于来自主机C10的请求而控制第一至第三非易失性存储器装置C40、C50和C60时,例如,当控制器C30控制第一至第三非易失性存储器装置C40、C50和C60的诸如读取、写入、编程和擦除操作之类的操作时,存储器144临时存储应当被管理的数据。
存储器144可以由易失性存储器实现。例如,存储器144可以由静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)实现。
如图6中图示,存储器144可以被设置在控制器C30内部,并且与图6的图示不同,存储器144可以被设置在控制器C30的外部。在与图6的图示不同地将存储器144设置在控制器C30外部的情况下,存储器144应该由外部易失性存储器实现,数据通过单独的存储器接口(未示出)从控制器C30输入到该外部易失性存储器以及从该外部易失性存储器输出到控制器C30。
存储器144存储在控制第一至第三非易失性存储器装置C40、C50和C60的操作的过程中应当被管理的数据。对于这样的数据存储,存储器144可以包括程序存储器、数据存储器、写缓冲器/高速缓存、读缓冲器/高速缓存、数据缓冲器/高速缓存、映射缓冲器/高速缓存等。因此,如上所述,用于临时存储从主机C10输入的多个写数据WDATA的写缓冲器C31可以被包括在存储器144中,如图6中所示。
处理器134控制控制器C30的整个操作,并且具体地,响应于来自主机C10的写请求或读取请求,控制用于第一至第三非易失性存储器装置C40、C50和C60的编程操作或读取操作。处理器134驱动被称为闪存转换层(FTL)的固件,以控制用于第一至第三非易失性存储器装置C40、C50和C60的控制器C30的一般操作。处理器134可以由微处理器或中央处理单元(CPU)来实现。
例如,控制器C30在第一至第三非易失性存储器装置C40、C50和C60中执行从主机C10请求的操作,即,通过由微处理器或中央处理单元(CPU)实现的处理器134,利用第一至第三非易失性存储器装置C40、C50和C60执行与从主机C10接收的命令相对应的命令操作。控制器C30可以执行前台操作作为与从主机C10接收的命令相对应的命令操作,例如,与写命令相对应的编程操作、与读命令相对应的读操作、与擦除命令相对应的擦除操作、或与作为设置命令的设置参数命令或设置特征命令相对应的参数设置操作。
控制器C30可以通过由微处理器或中央处理单元(CPU)实现的处理器134执行针对第一至第三非易失性存储器装置C40、C50和C60的后台操作。针对第一至第三非易失性存储器装置C40、C50和C60的后台操作可以包括将存储在第一至第三非易失性存储器装置C40、C50和C60中的每一个的存储器块MEMORY BLOCK<0,1,2,...>之中的某一存储器块中的数据复制到另一某一存储器块的操作,例如,垃圾收集(GC)操作。针对第一至第三非易失性存储器装置C40、C50和C60的后台操作可以包括在第一至第三非易失性存储器装置C40、C50和C60中的每一个的存储器块MEMORY BLOCK<0,1,2,...>之间交换存储的数据的操作,例如,耗损均衡(WL)操作。针对第一至第三非易失性存储器装置C40、C50和C60的后台操作可以包括将存储在控制器C30中的映射数据存储在第一至第三非易失性存储器装置C40、C50和C60中的每一个的存储器块MEMORY BLOCK<0,1,2,...>中的操作,例如,映射刷新操作。针对第一至第三非易失性存储器装置C40、C50和C60的后台操作可以包括针对第一至第三非易失性存储器装置C40、C50和C60的坏管理操作,例如,检查和处理被包括在第一至第三非易失性存储器装置C40、C50和C60中的每一个中的多个存储器块MEMORY BLOCK<0,1,2,...>之中的坏块的坏块管理操作。
控制器C30可以通过由微处理器或中央处理单元(CPU)实现的处理器134生成和管理与访问第一至第三非易失性存储器装置C40、C50和C60中的每一个的存储器块MEMORYBLOCK<0,1,2,...>的操作相对应的日志数据。访问第一至第三非易失性存储器装置C40、C50和C60中的每一个的存储器块MEMORY BLOCK<0,1,2,...>的操作包括执行针对第一至第三非易失性存储器装置C40、C50和C60中的每一个的存储器块MEMORY BLOCK<0,1,2,...>的前台操作或后台操作。
在控制器C30的处理器134中,可以包括用于执行第一至第三非易失性存储器装置C40、C50和C60的坏管理的单元(未示出)。用于执行第一至第三非易失性存储器装置C40、C50和C60的坏管理的单元执行检查被包括在第一至第三非易失性存储器装置C40、C50和C60中的每一个中的多个存储器块MEMORY BLOCK<0,1,2,...>之中的坏块并且将已检查的坏块处理为坏的坏块管理。坏块管理意味着,在第一至第三非易失性存储器装置C40、C50和C60中的每一个是闪存(例如NAND闪存)的情况下,由于在写入数据(例如,编程数据)时由于NAND闪存的特性可能发生编程故障,已发生编程故障的存储器块被处理为坏的并且编程失败的数据被写入(即,编程)在新的存储器块中。
控制器C30通过由微处理器或中央处理单元(CPU)实现的处理器134执行发送在控制器C30与第一至第三非易失性存储器装置C40、C50和C60之间要被输入/输出的命令和数据的操作。在控制器C30与第一至第三非易失性存储器装置C40、C50和C60之间要被输入/输出的命令和数据可以从主机C10被发送到控制器C30,或者可以在控制器C30内部生成。
即使没有供电,第一至第三非易失性存储器装置C40、C50和C60中的每一个也可以保留存储的数据。具体地,第一至第三非易失性存储器装置C40、C50和C60中的每一个可以通过写操作存储从主机C10提供的写数据WDATA,并且可以通过读操作将存储在其中的读数据(未示出)提供给主机C10。
虽然第一至第三非易失性存储器装置C40、C50和C60中的每一个可以由诸如闪存(例如,NAND闪存)之类的非易失性存储器来实现,但是应当注意,第一至第三非易失性存储器装置C40、C50和C60中的每一个可以由以下存储器之中的任何一个存储器实现,诸如相变存储器(PCRAM:相变随机存取存储器)、电阻式存储器(RRAM(ReRAM):电阻式随机存取存储器)、铁电存储器(FRAM:铁电随机存取存储器)和自旋转移力矩磁存储器(STT-RAM(STT-MRAM):自旋转移力矩磁随机存取存储器)。
第一至第三非易失性存储器装置C40、C50和C60中的每一个包括多个存储器块MEMORY BLOCK<0,1,2,...>。换句话说,第一至第三非易失性存储器装置C40、C50和C60中的每一个可以通过写操作将从主机C10提供的写数据WDATA存储在存储器块MEMORY BLOCK<0,1,2,...>中,并且可以通过读操作将存储在存储器块MEMORY BLOCK<0,1,2,...>中的读数据(未示出)提供给主机C10。
包括在第一至第三非易失性存储器装置C40、C50和C60中的每一个中的存储器块MEMORY BLOCK<0,1,2,...>中的每一个包括多个页P<0,1,2,3,4,...>。而且,虽然未在图中详细示出,但是在页P<0,1,2,3,4,...>中的每一个中包括多个存储器单元。
包括在第一至第三非易失性存储器装置C40、C50和C60中的每一个中的存储器块MEMORY BLOCK<0,1,2,...>中的每一个可以被分类为单级单元(SLC)存储器块或多级单元(MLC)存储器块,这取决于可以在其中包括的一个存储器单元中存储或表达的位数。SLC存储器块包括由每个存储1位的存储器单元实现的多个页,并且具有优异的数据计算性能和高耐用性。MLC存储器块包括由每个存储多位数据(例如,2位或更多位)的存储器单元实现的多个页,并且可以比SLC存储器块更高度集成,因为它比SLC存储器块具有更大的数据存储空间。
具体地,MLC存储器块可以被分类为:包括多个页的MLC存储器块,多个页由每个能够存储2位数据的存储器单元实现;包括多个页的三级单元(TLC)存储器块,多个页由每个能够存储3位数据的存储器单元实现;包括多个页的四级单元(QLC)存储器块,多个页由每个能够存储4位数据的存储器单元实现;或包括多个页的多级单元存储器块,多个页由每个能够存储5位或更多位数据的存储器单元实现。
图7A至图7E是根据本公开的第二实施例的包括多个存储器***的数据处理***的操作的图。
图7A至7E是通过参考根据上面参照图5和图6描述的本公开的第二实施例的包括多个存储器***的数据处理***的配置来示出本公开的表征操作的图。
首先,在下面将描述的图7A至图7E中,以下将通过将其事务ID信息具有第一值的第一写数据TRAN_WDATA(即,被分组到第一事务中的第一写数据TRAN_WDATA)定义为第一事务数据TRAN_WDATA1来进行描述。此外,以下将通过将其事务ID信息具有第二值的第一写数据TRAN_WDATA(即,被分组到第二事务中的第一写数据TRAN_WDATA)定义为第二事务数据TRAN_WDATA2来进行描述。此外,以下将通过将其事务ID信息具有第三值的第一写数据TRAN_WDATA(即,被分组到第三事务中的第一写数据TRAN_WDATA)定义为第三事务数据TRAN_WDATA3来进行描述。参见图7A至图7E,可以看出,在写缓冲器C31中存在其中可以存储总共10个写数据WDATA的空间。
此外,在下面将描述的图7A至图7E中,控制器C30将第一非易失性存储器装置C40分类为第二辅助装置,将第二非易失性存储器装置C50分类为第一辅助装置,并且将第三非易失性存储器装置C60分类为主装置。
参见图7A,可以看出,作为第一事务数据TRAN_WDATA1的0、1和2、作为第二事务数据TRAN_WDATA2的110、111、112和113、以及作为第二写数据NMAL_WDATA的A、B和C被存储在写缓冲器中C31中。
首先,控制器C30将作为存储在写缓冲器C31中的写数据WDATA之中的其事务ID信息具有第一值的写数据WDATA的0、1和2分类到第一事务数据TRAN_WDATA1中。通过检查到预设的提交信息和预设的中止信息未被包括在作为存储在写缓冲器C31中的第一事务数据TRAN_WDATA1的0、1和2中,控制器C30可以知道这是事务未完成状态,其中第一事务的提交未完成。
控制器C30将作为存储在写缓冲器C31中的写数据WDATA之中的其事务ID信息具有第二值的写数据WDATA的110、111、112和113分类到第二事务数据TRAN_WDATA2中。通过检查到预设的提交信息被包括在作为第二事务数据TRAN_WDATA2的110、111、112和113中,控制器C30可以知道这是事务完成状态,其中第二事务的提交完成。
当检查到这是第二事务数据TRAN_WDATA2的提交完成的状态时,控制器C30检查开始数据是否被包括在存储在写缓冲器C31中的整个第二事务数据TRAN_WDATA2中。可以假设第二事务数据TRAN_WDATA2的开始数据是110。也就是说,控制器C30可以检查到作为开始数据的110被包括在作为存储在写缓冲器C31中的第二事务数据TRAN_WDATA2的110、111、112和113中。
控制器C30将作为存储在写缓冲器C31中的写数据WDATA之中的其事务ID信息未被设置的写数据WDATA的A、B和C分类到第二写数据NMAL_WDATA中。
以这样的方式,通过检查与存储在写缓冲器C31中的相应的写数据WDATA相对应的事务ID信息,控制器C30将写数据WDATA分类到第一事务数据TRAN_WDATA1、第二事务数据TRAN_WDATA2和第二写数据NMAL_WDATA中。
然后,当针对写缓冲器C31执行刷新操作时,控制器C30将事务未完成的第一事务数据TRAN_WDATA1存储在第一辅助装置中。换句话说,控制器C30将作为第一事务数据TRAN_WDATA1的0、1和2传送到被选择作为第一辅助装置的第二非易失性存储器装置C50。因此,第二非易失性存储器装置C50将作为从控制器C30传送的第一事务数据TRAN_WDATA1的0、1和2存储在其中。
控制器C30已经检查到开始数据被包括在事务完成的第二事务数据TRAN_WDATA2中。因此,当针对写缓冲器C31执行刷新操作时,控制器C30将存储在写缓冲器C31中的并且事务完成的所有第二事务数据TRAN_WDATA2存储在第二辅助装置中。即,控制器C30将作为存储在写缓冲器C31中的所有第二事务数据TRAN_WDATA2的110、111、112和113传送到被选择作为第二辅助装置的第一非易失性存储器装置C40。因此,第一非易失性存储器装置C40将作为从控制器C30传送的第二事务数据TRAN_WDATA2的110、111、112和113存储在其中。
当针对写缓冲器C31执行刷新操作时,控制器C30将存储在写缓冲器C31中的并且未被分组到事务中的所有第二写数据NMAL_WDATA存储在主装置中。即,控制器C30将存储在写缓冲器C31中的所有第二写数据NMAL_WDATA传送到被选择作为主装置的第三非易失性存储器装置C60。因此,第三非易失性存储器装置C60将作为从控制器C30传送的第二写数据NMAL_WDATA的A、B和C存储在其中。
参见图7B,作为上面参考图7A描述的针对写缓冲器C31的刷新操作的结果,这是这样的状态,其中作为第一事务数据TRAN_WDATA1的0、1和2被存储在被选择作为第一辅助装置的第二非易失性存储器装置C50中。而且,作为上面参考图7A描述的针对写缓冲器C31的刷新操作的结果,这是这样的状态,其中第二事务数据TRAN_WDATA2被存储在被选择作为第二辅助装置的第一非易失性存储器装置C40中。此外,作为上面参考图7A描述的针对写缓冲器C31的刷新操作的结果,这是这样的状态,其中未被分组到事务中的第二写数据NMAL_WDATA被存储在被选择作为主装置的第三非易失性存储器装置C60中。
在这种状态下,可以看出,作为第一事务数据TRAN_WDATA1的3、4和5、作为第三事务数据TRAN_WDATA3的310、311、312和313、以及作为第二写数据NMAL_WDATA的D、E和F被存储在写缓冲器C31中。
首先,控制器C30将作为存储在写缓冲器C31中的写数据WDATA之中的其事务ID信息具有第一值的写数据WDATA的3、4和5分类到第一事务数据TRAN_WDATA1中。通过检查到预设的提交信息被包括在作为存储在写缓冲器C31中的第一事务数据TRAN_WDATA1的3、4和5中,控制器C30可以知道这是事务完成状态,其中第一事务的提交完成。
当检查到这是第一事务数据TRAN_WDATA1的提交完成的状态时,控制器C30检查开始数据是否被包括在存储在写缓冲器C31中的整个第一事务数据TRAN_WDATA1中。可以假设第一事务数据TRAN_WDATA1的开始数据是0,以上参考图7A所述。也就是说,控制器C30可以检查到作为开始数据的0未被包括在作为存储在写缓冲器C31中的第一事务数据TRAN_WDATA1的3、4和5中。
控制器C30将作为存储在写缓冲器C31中的写数据WDATA之中的其事务ID信息具有第三值的写数据WDATA的310、311、312和313分类到第三事务数据TRAN_WDATA3中。通过检查到预设的提交信息被包括在作为第三事务数据TRAN_WDATA3的310、311、312和313中,控制器C30可以知道这是事务完成状态,其中第三事务的提交完成。
当检查到这是第三事务数据TRAN_WDATA3的提交完成的状态时,控制器C30检查开始数据是否被包括在存储在写缓冲器C31中的整个第三事务数据TRAN_WDATA3中。可以假设第三事务数据TRAN_WDATA3的开始数据是310。即,控制器C30可以检查到作为开始数据的310被包括在作为存储在写缓冲器C31中的第三事务数据TRAN_WDATA3的310、311、312和313中。
控制器C30将作为存储在写缓冲器C31中的写数据WDATA之中的其事务ID信息未被设置的写数据WDATA的D、E和F分类到第二写数据NMAL_WDATA中。
以这样的方式,通过检查与存储在写缓冲器C31中的相应的写数据WDATA相对应的事务ID信息,控制器C30将写数据WDATA分类到第一事务数据TRAN_WDATA1、第三事务数据TRAN_WDATA3和第二写数据NMAL_WDATA中。
控制器C30已经检查到开始数据未被包括在存储在写缓冲器C31中的第一事务数据TRAN_WDATA1中。因此,当针对写缓冲器C31执行刷新操作时,控制器C30接收从第一辅助装置传送的第一事务数据TRAN_WDATA1的剩余数据(包括开始数据0),将接收的数据存储在第二辅助装置中,然后将存储在写缓冲器C31中的所有第一事务数据TRAN_WDATA1存储在第二辅助装置中。
详细地,控制器C30向被选择作为第一辅助装置的第二非易失性存储器装置C50请求第一事务数据TRAN_WDATA1的剩余数据(包括开始数据0)。因此,第二非易失性存储器装置C50在其中读取作为第一事务数据TRAN_WDATA1的剩余数据的0、1和2,并且将它们传送到控制器C30。在读取作为第一事务数据TRAN_WDATA1的剩余数据的0、1和2并且将它们传送到控制器C30之后,第二非易失性存储器装置C50使它们无效。
接着,控制器C30将作为从第二非易失性存储器装置C50传送的第一事务数据TRAN_WDATA1的剩余数据的0、1和2传送到被选择作为第二辅助装置的第一非易失性存储器装置C40。因此,第一非易失性存储器装置C40将作为从控制器C30传送的第一事务数据TRAN_WDATA1的剩余数据的0、1和2存储在其中。
然后,控制器C30将作为存储在写缓冲器C31中的所有第一事务数据TRAN_WDATA1的3、4和5传送到第一非易失性存储器装置C40。因此,第一非易失性存储器装置C40将作为从控制器C30传送的第一事务数据TRAN_WDATA1的3、4和5存储在其中。
因此,作为所有第一事务数据TRAN_WDATA1的0、1、2、3、4和5可以被存储在第一非易失性存储器装置C40中。
控制器C30已检查到开始数据被包括在事务完成的第三事务数据TRAN_WDATA3中。因此,当针对写缓冲器C31执行刷新操作时,控制器C30将存储在写缓冲器C31中的并且事务完成的所有第三事务数据TRAN_WDATA3存储在第二辅助装置中。即,控制器C30将作为存储在写缓冲器C31中的所有第三事务数据TRAN_WDATA3的310、311、312和313传送到被选择作为第二辅助装置的第一非易失性存储器装置C40。因此,第一非易失性存储器装置C40将作为从控制器C30传送的第三事务数据TRAN_WDATA3的310、311、312和313存储在其中。
当针对写缓冲器C31执行刷新操作时,控制器C30将存储在写缓冲器C31中的并且未被分组到事务中的所有第二写数据NMAL_WDATA存储在主装置中。即,控制器C30将存储在写缓冲器C31中的所有第二写数据NMAL_WDATA传送到被选择作为主装置的第三非易失性存储器装置C60。因此,第三非易失性存储器装置C60将作为从控制器C30传送的第二写数据NMAL_WDATA的D、E和F存储在其中。
参见图7C,作为上面参考图7A描述的针对写缓冲器C31的刷新操作的结果,这是这样的状态,其中作为第一事务数据TRAN_WDATA1的0、1和2被存储在被选择作为第一辅助装置的第二非易失性存储器装置C50中。而且,作为上面参考图7A描述的针对写缓冲器C31的刷新操作的结果,这是这样的状态,其中第二事务数据TRAN_WDATA2被存储在被选择作为第二辅助装置的第一非易失性存储器装置C40中。此外,作为上面参考图7A描述的针对写缓冲器C31的刷新操作的结果,这是这样的状态,其中未被分组到事务中的第二写数据NMAL_WDATA被存储在被选择作为主装置的第三非易失性存储器装置C60中。
在这种状态下,如果在数据处理***中发生突然断电(SPO)之后再次供电,则控制器C30进入用于恢复操作的突然断电恢复(SPOR)时期。
在SPOR时期中,控制器C30使存储在第一辅助装置中的所有数据无效。接下来,控制器C30将关于与存储在第一辅助装置中的无效数据相对应的事务的信息传送到主机C10。
详细地,在SPOR时期中,控制器C30向被选择作为第一辅助装置的第二非易失性存储器装置C50请求数据无效。由于这个事实,第二非易失性存储器装置C50使存储在其中的所有数据(即,作为第一事务数据TRAN_WDATA1的剩余数据的0、1和2)无效。以这种方式,在存储在第二非易失性存储器装置C50中的第一事务数据TRAN_WDATA1的剩余数据被无效之后,控制器C30将第一事务没有被确保的信息传送到主机C10。
参见图7D,可以看出,作为第一事务数据TRAN_WDATA1的0、1、2、3、4和5以及作为第二事务数据TRAN_WDATA2的110、111、112和113被存储在写缓冲器C31中。
首先,控制器C30将作为存储在写缓冲器C31中的写数据WDATA之中的其事务ID信息具有第一值的写数据WDATA的0、1、2、3、4和5分类到第一事务数据TRAN_WDATA1中。通过检查到预设的提交信息被包括在作为存储在写缓冲器C31中的第一事务数据TRAN_WDATA1的0、1、2、3、4和5中,控制器C30可以知道这是事务完成状态,其中第一事务的提交完成。
当检查到这是第一事务数据TRAN_WDATA1的提交完成的状态时,控制器C30检查开始数据是否被包括在存储在写缓冲器C31中的整个第一事务数据TRAN_WDATA1中。可以假设第一事务数据TRAN_WDATA1的开始数据是0。也就是说,控制器C30可以检查到作为开始数据的0被包括在作为存储在写缓冲器C31中的第一事务数据TRAN_WDATA1的0、1、2、3、4和5中。
控制器C30将作为存储在写缓冲器C31中的写数据WDATA之中的其事务ID信息具有第二值的写数据WDATA的110、111、112和113分类到第二事务数据TRAN_WDATA2中。通过检查到预设的提交信息被包括在作为第二事务数据TRAN_WDATA2的110、111、112和113中,控制器C30可以知道这是事务完成状态,其中第二事务的提交完成。
当检查到这是第二事务数据TRAN_WDATA2的提交完成的状态时,控制器C30检查开始数据是否被包括在存储在写缓冲器C31中的整个第二事务数据TRAN_WDATA2中。可以假设第二事务数据TRAN_WDATA2的开始数据是110。也就是说,控制器C30可以检查到作为开始数据的110被包括在作为存储在写缓冲器C31中的第二事务数据TRAN_WDATA2的110、111、112和113中。
以这种方式,通过检查与存储在写缓冲器C31中的相应的写数据WDATA相对应的事务ID信息,控制器C30将写数据WDATA分类到第一事务数据TRAN_WDATA1和第二事务数据TRAN_WDATA2中。
控制器C30已经检查到开始数据被包括在事务完成的第一事务数据TRAN_WDATA1中。因此,当针对写缓冲器C31执行刷新操作时,控制器C30将存储在写缓冲器C31中的并且事务完成的所有第一事务数据TRAN_WDATA1存储在第二辅助装置中。即,控制器C30将作为存储在写缓冲器C31中的所有第一事务数据TRAN_WDATA1的0、1、2、3、4和5传送到被选择作为第二辅助装置的第一非易失性存储器装置C40。因此,第一非易失性存储器装置C40将作为从控制器C30传送的第一事务数据TRAN_WDATA1的0、1、2、3、4和5存储在其中。
控制器C30已检查到开始数据被包括在事务完成的第二事务数据TRAN_WDATA2中。因此,当针对写缓冲器C31执行刷新操作时,控制器C30将存储在写缓冲器C31中的并且事务完成的所有第二事务数据TRAN_WDATA2传送到第二辅助装置,并且从而将它们存储在第二辅助装置中。即,控制器C30将作为存储在写缓冲器C31中的所有第二事务数据TRAN_WDATA2的110、111、112和113传送到被选择作为第二辅助装置的第一非易失性存储器装置C40。因此,第一非易失性存储器装置C40将作为从控制器C30传送的第二事务数据TRAN_WDATA2的110、111、112和113存储在其中。
第一非易失性存储器装置C40包括多个存储器块MEMORY BLOCK<0,1,2,...>。
被选择作为第二辅助装置的第一非易失性存储器装置C40同时接收从控制器C30传送的第一事务数据TRAN_WDATA1和第二事务数据TRAN_WDATA2。
第一非易失性存储器装置C40将作为第一事务数据TRAN_WDATA1的0、1、2、3、4和5存储在其中包括的第零存储器块BLOCK0中。
第一非易失性存储器装置C40将作为第二事务数据TRAN_WDATA2的110、111、112和113存储在其中包括的第一存储器块BLOCK1中。
参见图7E,可以看出,作为第一事务数据TRAN_WDATA1的0、1、2、3和4、作为第二事务数据TRAN_WDATA2的110、111和112、以及作为第二写数据NMAL_WDATA的A和B被存储在写缓冲器C31中。
首先,控制器C30将作为存储在写缓冲器C31中的写数据WDATA之中的其事务ID信息具有第一值的写数据WDATA的0、1、2、3和4分类到第一事务数据TRAN_WDATA1中。通过检查到预设的提交信息和预设的中止信息未被包括在作为存储在写缓冲器C31中的第一事务数据TRAN_WDATA1的0、1、2、3和4中,控制器C30可以知道这是事务未完成状态,其中第一事务的提交未完成。
控制器C30将作为存储在写缓冲器C31中的写数据WDATA之中的其事务ID信息具有第二值的写数据WDATA的110、111和112分类到第二事务数据TRAN_WDATA2中。通过检查到预设的提交信息和预设的中止信息未被包括在作为存储在写缓冲器C31中的第二事务数据TRAN_WDATA2的110、111和112中,控制器C30可以知道这是事务未完成状态,其中第二事务的提交未完成。
控制器C30将作为存储在写缓冲器C31中的写数据WDATA之中的其事务ID信息未被设置的写数据WDATA的A和B分类到第二写数据NMAL_WDATA中。
以这样的方式,通过检查与存储在写缓冲器C31中的相应的写数据WDATA相对应的事务ID信息,控制器C30将写数据WDATA分类到第一事务数据TRAN_WDATA1、第二事务数据TRAN_WDATA2和第二写数据NMAL_WDATA中。
然后,当针对写缓冲器C31执行刷新操作时,控制器C30将事务未完成的第一事务数据TRAN_WDATA1存储在第一辅助装置中。换句话说,控制器C30将作为第一事务数据TRAN_WDATA1的0、1、2、3和4传送到被选择作为第一辅助装置的第二非易失性存储器装置C50。因此,第二非易失性存储器装置C50将作为从控制器C30传送的第一事务数据TRAN_WDATA1的0、1、2、3和4存储在其中。
当针对写缓冲器C31执行刷新操作时,控制器C30将事务未完成的第二事务数据TRAN_WDATA2存储在第一辅助装置中。换句话说,控制器C30将作为第二事务数据TRAN_WDATA2的110、111和112传送到被选择作为第一辅助装置的第二非易失性存储器装置C50。因此,第二非易失性存储器装置C50将作为从控制器C30传送的第二事务数据TRAN_WDATA2的110、111和112存储在其中。
当针对写缓冲器C31执行刷新操作时,控制器C30将存储在写缓冲器C31中的并且未被分组到事务中的所有第二写数据NMAL_WDATA存储在主装置中。即,控制器C30将存储在写缓冲器C31中的所有第二写数据NMAL_WDATA传送到被选择作为主装置的第三非易失性存储器装置C60。因此,第三非易失性存储器装置C60将作为从控制器C30传送的第二写数据NMAL_WDATA的A和B存储在其中。
第二非易失性存储器装置C50包括多个存储器块MEMORY BLOCK<0,1,2,...>。
被选择作为第一辅助装置的第二非易失性存储器装置C50同时接收从控制器C30传送的第一事务数据TRAN_WDATA1和第二事务数据TRAN_WDATA2。
第二非易失性存储器装置C50将作为第一事务数据TRAN_WDATA1的0、1、2、3和4存储在其中包括的第零存储器块BLOCK0中。
第二非易失性存储器装置C50将作为第二事务数据TRAN_WDATA2的110、111和112存储在其中包括的第一存储器块BLOCK1中。
图8是根据本公开的第二实施例的包括多个存储器***的数据处理***的操作的流程图。
参见图8,控制器C30从主机C10在写缓冲器C31中接收写数据WDATA(L10)。
控制器C30检查在步骤L10处在写缓冲器C31中接收的写数据WDATA是否是被分组到事务中的数据(L20)。
作为步骤L20的结果,在写数据WDATA未被分组到事务中(否)的情况下,写数据WDATA被存储在主装置中(L40)。
作为步骤L20的结果,在写数据WDATA被分组到事务中(是)的情况下,检查事务是否被提交(L30)。
作为步骤L30的结果,在写数据WDATA的事务未被提交(否)的情况下,写数据WDATA被存储在第一辅助装置中(L50)。
作为步骤L30的结果,在写数据WDATA的事务被提交(是)的情况下,检查提交的事务的开始数据是否被包括在写缓冲器C31中(L60)。
作为步骤L60的结果,在提交的事务的开始数据被包括在写缓冲器C31中(是)的情况下,存储在写缓冲器C31中的并且其事务被提交的写数据WDATA被存储在第二辅助装置中(L70)。
作为步骤L60的结果,在提交的事务的开始数据未被包括在写缓冲器C31中(否)的情况下,其事务被提交的写数据WDATA的剩余数据(包括开始数据)从第一辅助装置中被接收并且被存储在第二辅助装置中(L80)。
在步骤L80之后,在第一辅助装置中使其事务被提交的写数据WDATA的剩余数据无效(L90)。
在步骤L90之后,存储在写缓冲器C31中的并且其事务被提交的写数据WDATA被存储在第二辅助装置中(L70)。
从以上描述显而易见的是,在根据本公开的第二实施例的技术中,根据接收到的数据是否被分组到事务中以及事务数据是否被提交,可以通过适当地在多个非易失性存储器装置上进行分配来存储从主机接收的数据。
通过这样,可以简化用于确保事务数据的算法。此外,可以在SPOR(突然断电恢复)操作中容易地区分事务数据的有效/无效状态。
尽管出于说明性目的已经描述了各种实施例,但是对于本领域技术人员来说显而易见的是,在不脱离所附权利要求中限定的本发明的精神和范围的情况下,可以进行各种改变和修改。
Claims (20)
1.一种数据处理***,包括:
第一存储器***,包括第一非易失性存储器装置;
第二存储器***,包括第二非易失性存储器装置;以及
主***,包括第三非易失性存储器装置,并且被配置为根据预定基准而将所述第一存储器***和所述第二存储器***中的任何一个分类为第一从***并且将另一个分类为第二从***,
其中所述主***直接耦合到主机,并且包括用于临时存储从所述主机输入的多个写数据的写缓冲器,以及
其中根据分析存储在所述写缓冲器中的所述写数据的特性的结果,所述主***将所述写数据存储在所述第三非易失性存储器装置中,或者通过将所述写数据分配到所述第一从***和所述第二从***来将所述写数据存储在所述第一非易失性存储器装置或所述第二非易失性存储器装置中。
2.根据权利要求1所述的数据处理***,其中所述主***
将存储在所述写缓冲器中的所述写数据分类为被分组到事务中的第一写数据和未被分组到事务中的第二写数据,
将所述第二写数据存储在所述第三非易失性存储器装置中,以及
通过将所述第一写数据分配到所述第一从***和所述第二从***,将所述第一写数据存储在所述第一非易失性存储器装置或所述第二非易失性存储器装置中。
3.根据权利要求2所述的数据处理***,其中所述主***
将存储在所述写缓冲器中的所述第一写数据之中未完全提交的第一写数据分类到第三写数据中,
将存储在所述写缓冲器中的所述第一写数据之中完全提交的第一写数据分类到第四写数据中,
通过将所述第三写数据传送到所述第一从***,将所述第三写数据存储在所述第一从***中包括的非易失性存储器装置中,以及
通过将所述第四写数据传送到所述第二从***,将所述第四写数据存储在所述第二从***中包括的非易失性存储器装置中。
4.根据权利要求3所述的数据处理***,其中所述主***
在所述第一非易失性存储器装置和所述第二非易失性存储器装置都能够被重写或不能被重写的情况下,执行比较所述第一非易失性存储器装置的总大小和所述第二非易失性存储器装置的总大小的第一比较操作,
作为所述第一比较操作的结果,在所述第一非易失性存储器装置的总大小较小的情况下,将所述第一存储器***分类为所述第一从***并且将所述第二存储器***分类为所述第二从***,以及
作为所述第一比较操作的结果,在所述第一非易失性存储器装置的总大小较大的情况下,将所述第二存储器***分类为所述第一从***并且将所述第一存储器***分类为所述第二从***。
5.根据权利要求4所述的数据处理***,其中所述主***
作为所述第一比较操作的结果,在所述第一非易失性存储器装置的总大小和所述第二非易失性存储器装置的总大小相同的情况下,执行比较所述第一非易失性存储器装置中的空的空间的大小和所述第二非易失性存储器装置中的空的空间的大小的第二比较操作,
作为所述第二比较操作的结果,在所述第一非易失性存储器装置中的空的空间的大小较小的情况下,将所述第一存储器***分类为所述第一从***并且将所述第二存储器***分类为所述第二从***,以及
作为所述第二比较操作的结果,在所述第一非易失性存储器装置中的空的空间的大小较大的情况下,将所述第二存储器***分类为所述第一从***并且将所述第一存储器***分类为所述第二从***。
6.根据权利要求3所述的数据处理***,其中所述主***
在所述第一非易失性存储器装置和所述第二非易失性存储器装置中的任何一个非易失性存储器装置能够被重写而另一个非易失性存储器装置不能被重写的情况下,将能够被重写的非易失性存储器装置分类为所述第一从***并且将不能被重写的另一个非易失性存储器装置分类为所述第二从***。
7.根据权利要求3所述的数据处理***,其中在将所述第一写数据分类到所述第四写数据中时,在第一事务的开始数据被包括在存储在所述写缓冲器中的所述第一事务的第四写数据中的情况下,所述主***通过将存储在所述写缓冲器中的所述第一事务的所述第四写数据传送到所述第二从***来将存储在所述写缓冲器中的所述第一事务的所述第四写数据存储在所述第二从***中包括的所述非易失性存储器装置中。
8.根据权利要求7所述的数据处理***,其中当将所述第一写数据分类到所述第四写数据中时,在针对第二事务的数据组的开始数据未被包括在存储在所述写缓冲器中的所述第二事务的第四写数据中的情况下,所述主***
通过所述第一从***从包括在所述第一从***中的所述非易失性存储器装置读取未被存储在所述写缓冲器中的所述第二事务的剩余数据,通过将所述剩余数据传送到所述第二从***来将所述剩余数据存储在所述第二从***中包括的所述非易失性存储器装置中,并且通过所述第一从***使所述第一从***中包括的所述非易失性存储器装置中的所述第二事务的所述剩余数据无效,以及
通过将所述第二事务的所述第四写数据传送到所述第二从***,将存储在所述写缓冲器中的所述第二事务的所述第四写数据存储在所述第二从***中包括的所述非易失性存储器装置中。
9.根据权利要求3所述的数据处理***,其中在突然断电(SPO)发生之后进入的恢复操作时期中,所述主***通过所述第一从***使存储在所述第一从***中包括的所述非易失性存储器装置中的所有数据无效,并且将关于与所无效的数据相对应的事务的信息传送到所述主机。
10.根据权利要求3所述的数据处理***,
其中所述第一非易失性存储器装置和所述第二非易失性存储器装置中的每一个包括多个存储器块,
其中在从所述主***在所述第一从***中接收第三事务的第三写数据和第四事务的第三写数据的情况下,所述第一从***通过选择所述第一从***中包括的所述非易失性存储器装置的第一存储器块来存储所述第三事务的所述第三写数据,并且通过选择所述第一从***中包括的所述非易失性存储器装置的第二存储器块来存储所述第四事务的所述第三写数据,以及
其中在从所述主***在所述第二从***中接收第五事务的第四写数据和第六事务的第四写数据的情况下,所述第二从***通过选择所述第二从***中包括的所述非易失性存储器装置的第三存储器块来存储所述第五事务的所述第四写数据,并且通过选择所述第二从***中包括的所述非易失性存储器装置的第四存储器块来存储所述第六事务的所述第四写数据。
11.一种存储器***,包括:
第一非易失性存储器装置;
第二非易失性存储器装置;
第三非易失性存储器装置;以及
控制器,被配置为根据预定基准而将所述第一非易失性存储器装置、所述第二非易失性存储器装置和所述第三非易失性存储器装置中的任何一个分类为主装置,并且将剩余两个中的任何一个分类为第一辅助装置并且将另一个分类为第二辅助装置,
其中所述控制器包括用于临时存储从主机输入的多个写数据的写缓冲器,以及
其中根据分析存储在所述写缓冲器中的所述写数据的特性的结果,所述控制器在所述主装置、所述第一辅助装置和所述第二辅助装置中分配所述写数据。
12.根据权利要求11所述的存储器***,其中所述控制器
将存储在所述写缓冲器中的所述写数据分类为被分组到事务中的第一写数据和未被分组到事务中的第二写数据,
将所述第二写数据存储在所述主装置中,以及
在所述第一辅助装置和所述第二辅助装置中分配所述第一写数据。
13.根据权利要求12所述的存储器***,其中所述控制器
将存储在所述写缓冲器中的所述第一写数据之中未完全提交的第一写数据分类到第三写数据中,并且将存储在所述写缓冲器中的所述第一写数据之中完全提交的第一写数据分类到第四写数据中,
将所述第三写数据存储在所述第一辅助装置中,以及
将所述第四写数据存储在所述第二辅助装置中。
14.根据权利要求13所述的存储器***,
其中在所述第一非易失性存储器装置、所述第二非易失性存储器装置和所述第三非易失性存储器装置全部都能够被重写或不能被重写的情况下,所述控制器执行比较所述第一非易失性存储器装置的总大小、所述第二非易失性存储器装置的总大小和所述第三非易失性存储器装置的总大小的第一比较操作,以及
其中作为所述第一比较操作的结果,所述控制器将具有最大大小的存储器装置分类为所述主装置,将具有最小大小的存储器装置分类为所述第一辅助装置,并且将具有中等大小的存储器装置分类为所述第二辅助装置。
15.根据权利要求14所述的存储器***,
其中作为所述第一比较操作的结果,在所述第一非易失性存储器装置、所述第二非易失性存储器装置和所述第三非易失性存储器装置全部具有相同的总大小的情况下,所述控制器执行比较所述第一非易失性存储器装置中的空的空间的大小、所述第二非易失性存储器装置中的空的空间的大小以及所述第三非易失性存储器装置中的空的空间的大小的第二比较操作,以及
其中作为所述第二比较操作的结果,所述控制器将具有最大空的空间大小的存储器装置分类为所述主装置,将具有最小空的空间大小的存储器装置分类为所述第一辅助装置,并且将具有中等空的空间大小的存储器装置分类为所述第二辅助装置。
16.根据权利要求13所述的存储器***,
其中在所述第一非易失性存储器装置、所述第二非易失性存储器装置和所述第三非易失性存储器装置中的任何一个存储器装置能够被重写并且剩余两个存储器装置不能被重写的情况下,所述控制器将能够被重写的任何一个存储器装置分类为所述第一辅助装置,将不能被重写的剩余两个存储装置之间的总大小较大的任何一个存储器装置分类为所述主装置并且将另一个存储器装置分类为所述第二辅助装置,并且在不能被重写的剩余两个存储器装置的总大小相同的情况下,所述控制器将空的空间较大的任何一个存储器装置分类为所述主装置并且将另一个存储器装置分类为所述第二辅助装置,以及
其中在所述第一非易失性存储器装置、所述第二非易失性存储器装置和所述第三非易失性存储器装置中的任何一个存储器装置不能被重写并且剩余两个存储器装置能够被重写的情况下,所述控制器将不能被重写的任何一个存储器装置分类为所述主装置,将能够被重写的剩余两个存储装置之间的总大小较小的任何一个存储器装置分类为所述第一辅助装置并且将另一个存储器装置分类为所述第二辅助装置,并且在能够被重写的剩余两个存储器装置的总大小相同的情况下,所述控制器将空的空间较小的任何一个存储器装置分类为所述第一辅助装置并且将另一个存储器装置分类为所述第二辅助装置。
17.根据权利要求13所述的存储器***,其中在将所述第一写数据分类到所述第四写数据中时,在针对第一事务的数据组的开始数据被包括在存储在所述写缓冲器中的所述第一事务的第四写数据中的情况下,所述控制器将存储在所述写缓冲器中的所述第一事务的所述第四写数据存储在所述第二辅助装置中。
18.根据权利要求17所述的存储器***,其中当将所述第一写数据分类到所述第四写数据中时,在第二事务的开始数据未被包括在存储在所述写缓冲器中的所述第二事务的第四写数据中的情况下,所述控制器
从所述第一辅助装置读取未被存储在所述写缓冲器中的所述第二事务的剩余数据,将所述剩余数据存储在所述第二辅助装置中,并且使所述第一辅助装置中的所述第二事务的所述剩余数据无效,以及
将存储在所述写缓冲器中的所述第二事务的所述第四写数据存储在所述第二辅助装置中。
19.根据权利要求13所述的存储器***,其中在突然断电(SPO)发生之后进入的恢复操作时期中,所述控制器使存储在所述第一辅助装置中的所有数据无效,并且将关于与所无效的数据相对应的事务的信息传送到所述主机。
20.根据权利要求13所述的存储器***,
其中所述第一辅助装置和所述第二辅助装置中的每一个包括多个存储器块,以及
其中当执行刷新操作时,在第三事务的第三写数据、第四事务的第三写数据、第五事务的第四写数据和第六事务的第四写数据被存储在所述写缓冲器中的情况下,所述控制器通过选择所述第一辅助装置的第一存储器块来存储所述第三事务的所述第三写数据,通过选择所述第一辅助装置的第二存储器块来存储所述第四事务的所述第三写数据,通过选择所述第二辅助装置的第三存储器块来存储所述第五事务的所述第四写数据,并且通过选择所述第二辅助装置的第四存储器块来存储所述第六事务的所述第四写数据。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2018-0094933 | 2018-08-14 | ||
KR1020180094933A KR20200019420A (ko) | 2018-08-14 | 2018-08-14 | 입력데이터를 분산저장하기 위한 메모리 시스템 및 데이터 처리 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110825317A true CN110825317A (zh) | 2020-02-21 |
CN110825317B CN110825317B (zh) | 2023-08-08 |
Family
ID=69524020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910506693.4A Active CN110825317B (zh) | 2018-08-14 | 2019-06-12 | 用于分布式存储输入数据的存储器***和数据处理*** |
Country Status (3)
Country | Link |
---|---|
US (1) | US11586382B2 (zh) |
KR (1) | KR20200019420A (zh) |
CN (1) | CN110825317B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1240280A (zh) * | 1998-04-17 | 2000-01-05 | 株式会社日立制作所 | 具有存储器内容传递控制单元的ic卡以及在ic卡中存储数据的方法 |
CN101252603A (zh) * | 2008-04-11 | 2008-08-27 | 清华大学 | 基于存储区域网络san的集群分布式锁管理方法 |
CN101373417A (zh) * | 2007-08-22 | 2009-02-25 | 株式会社日立制作所 | 具备备份高速缓冲存储器上的数据的功能的存储*** |
CN102404368A (zh) * | 2010-09-17 | 2012-04-04 | 财团法人工业技术研究院 | 混合对等与主从式的数据传输架构与方法 |
US20120131265A1 (en) * | 2010-11-23 | 2012-05-24 | International Business Machines Corporation | Write cache structure in a storage system |
CN102480465A (zh) * | 2010-11-24 | 2012-05-30 | 富士通株式会社 | 自适应调节方法、传感器节点及传感器网络 |
CN103069380A (zh) * | 2012-04-27 | 2013-04-24 | 华为技术有限公司 | 存储控制设备、数据归档存储***和数据存取方法 |
CN104216988A (zh) * | 2014-09-04 | 2014-12-17 | 天津大学 | 分布式大数据的ssd磁盘和hdd磁盘混合存储方法 |
CN106233264A (zh) * | 2014-03-31 | 2016-12-14 | 亚马逊科技公司 | 使用可变条带大小的文件存储装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9104315B2 (en) | 2005-02-04 | 2015-08-11 | Sandisk Technologies Inc. | Systems and methods for a mass data storage system having a file-based interface to a host and a non-file-based interface to secondary storage |
US20140108705A1 (en) | 2012-10-12 | 2014-04-17 | Sandisk Technologies Inc. | Use of High Endurance Non-Volatile Memory for Read Acceleration |
US10223311B2 (en) | 2015-03-30 | 2019-03-05 | Samsung Electronics Co., Ltd. | Semiconductor memory device for sharing inter-memory command and information, memory system including the same and method of operating the memory system |
KR102372888B1 (ko) | 2015-06-15 | 2022-03-10 | 삼성전자주식회사 | 저장 장치의 온도별 데이터 관리 방법 |
US9870149B2 (en) | 2015-07-08 | 2018-01-16 | Sandisk Technologies Llc | Scheduling operations in non-volatile memory devices using preference values |
-
2018
- 2018-08-14 KR KR1020180094933A patent/KR20200019420A/ko not_active Application Discontinuation
-
2019
- 2019-04-16 US US16/385,825 patent/US11586382B2/en active Active
- 2019-06-12 CN CN201910506693.4A patent/CN110825317B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1240280A (zh) * | 1998-04-17 | 2000-01-05 | 株式会社日立制作所 | 具有存储器内容传递控制单元的ic卡以及在ic卡中存储数据的方法 |
CN101373417A (zh) * | 2007-08-22 | 2009-02-25 | 株式会社日立制作所 | 具备备份高速缓冲存储器上的数据的功能的存储*** |
CN101252603A (zh) * | 2008-04-11 | 2008-08-27 | 清华大学 | 基于存储区域网络san的集群分布式锁管理方法 |
CN102404368A (zh) * | 2010-09-17 | 2012-04-04 | 财团法人工业技术研究院 | 混合对等与主从式的数据传输架构与方法 |
US20120131265A1 (en) * | 2010-11-23 | 2012-05-24 | International Business Machines Corporation | Write cache structure in a storage system |
CN102480465A (zh) * | 2010-11-24 | 2012-05-30 | 富士通株式会社 | 自适应调节方法、传感器节点及传感器网络 |
CN103069380A (zh) * | 2012-04-27 | 2013-04-24 | 华为技术有限公司 | 存储控制设备、数据归档存储***和数据存取方法 |
CN106233264A (zh) * | 2014-03-31 | 2016-12-14 | 亚马逊科技公司 | 使用可变条带大小的文件存储装置 |
CN104216988A (zh) * | 2014-09-04 | 2014-12-17 | 天津大学 | 分布式大数据的ssd磁盘和hdd磁盘混合存储方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110825317B (zh) | 2023-08-08 |
US20200057583A1 (en) | 2020-02-20 |
KR20200019420A (ko) | 2020-02-24 |
US11586382B2 (en) | 2023-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108804023B (zh) | 数据存储装置及其操作方法 | |
US10860231B2 (en) | Memory system for adjusting map segment based on pattern and operating method thereof | |
CN110865770B (zh) | 存储器*** | |
CN110781096A (zh) | 用于通过预测需求时间来执行垃圾收集的设备和方法 | |
US11449418B2 (en) | Controller and method for selecting victim block for wear leveling operation | |
US11392309B2 (en) | Memory system for performing migration operation and operating method thereof | |
CN111752474A (zh) | 控制存储器***的写入操作的设备和方法 | |
KR20200122685A (ko) | 메모리 시스템 내에서 서로 다른 종류의 데이터를 처리하기 위한 장치 및 방법 | |
CN110389907B (zh) | 电子装置 | |
US20230004325A1 (en) | Data processing system and operating method thereof | |
US11392310B2 (en) | Memory system and controller | |
US20220012180A1 (en) | Memory system for meta data management and operating method of memory system | |
CN110825317B (zh) | 用于分布式存储输入数据的存储器***和数据处理*** | |
US11275694B2 (en) | Memory system and method of operating method thereof | |
US11657000B2 (en) | Controller and memory system including the same | |
US11656996B2 (en) | Controller for managing order information of data, operation method thereof, and memory system including the same | |
US20220164119A1 (en) | Controller, and memory system and data processing system including the same | |
US20220156003A1 (en) | Controller and operation method thereof | |
CN116501655A (zh) | 将存储器块解除分配的存储控制器及其操作方法 | |
KR20210063814A (ko) | 메모리 시스템의 리드 동작 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20240613 Address after: American Texas Patentee after: Mimi IP Co.,Ltd. Country or region after: U.S.A. Address before: Gyeonggi Do, South Korea Patentee before: Sk Hynix Inc. Country or region before: Republic of Korea |