CN110824799A - 阵列基板线路检测结构及其检测方法、阵列基板 - Google Patents
阵列基板线路检测结构及其检测方法、阵列基板 Download PDFInfo
- Publication number
- CN110824799A CN110824799A CN201911134051.2A CN201911134051A CN110824799A CN 110824799 A CN110824799 A CN 110824799A CN 201911134051 A CN201911134051 A CN 201911134051A CN 110824799 A CN110824799 A CN 110824799A
- Authority
- CN
- China
- Prior art keywords
- test
- array substrate
- lines
- line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 118
- 238000001514 detection method Methods 0.000 title claims abstract description 63
- 238000012360 testing method Methods 0.000 claims abstract description 350
- 238000007689 inspection Methods 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 101150092599 Padi2 gene Proteins 0.000 description 9
- 101100084902 Mus musculus Psmd14 gene Proteins 0.000 description 7
- 101150057849 Padi1 gene Proteins 0.000 description 7
- 101150030164 PADI3 gene Proteins 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 101150094373 Padi4 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000011895 specific detection Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本发明公开了一种阵列基板线路检测结构及其检测方法、阵列基板。阵列基板线路检测结构包括:多个测试单元,每个测试单元包括m个测试线组,每个测试线组包括n条测试线,其中m为大于等于2的整数,n为大于等于2的整数,每个测试单元的各测试线依次排列,按照各测试线的排列顺序,每间隔m‑1条的测试线属于同一个测试线组,测试线用于与阵列基板的信号线电连接;测试焊盘,对应每个测试线组设置有一个测试焊盘,每个测试线组的测试线电连接至同一个测试焊盘,测试焊盘用于通过对应的测试线组的各测试线向对应的信号线输入测试信号以及接收对应的信号线的反馈信号。通过本发明公开的阵列基板线路检测结构能够对信号线短路进行检测。
Description
技术领域
本发明属于显示技术领域,尤其涉及一种阵列基板线路检测结构及其检测方法、阵列基板。
背景技术
显示面板的制备过程中,通过阵列测试(Array Test)可以在阵列(Array)阶段提前发现不良,进而对不良进行拦截和修复。通常采用多通道测试线和不同的时序开关进行阵列测试阶段的各种不良。
由于显示面板中存在多条并排设置且间隔较小的金属线,在制备过程中相邻的金属线由于间隔较小以发生短路,如何在阵列测试中检测出短路缺陷,成为亟待解决的问题。
发明内容
本发明实施例提供了一种阵列基板线路检测结构及其检测方法、阵列基板,旨在检测阵列基板中线路的短路缺陷。
第一方面,本发明提供一种阵列基板线路检测结构,包括:多个测试单元,每个测试单元包括m个测试线组,每个测试线组包括n条测试线,其中m为大于等于2的整数,n为大于等于2的整数,每个测试单元的各测试线依次排列,按照各测试线的排列顺序,每间隔m-1条的测试线属于同一个测试线组,测试线用于与阵列基板的信号线电连接;测试焊盘,对应每个测试线组设置有一个测试焊盘,每个测试线组的测试线电连接至同一个测试焊盘,测试焊盘用于通过对应的测试线组的各测试线向对应的信号线输入测试信号以及接收对应的信号线的反馈信号。
根据本发明的一个方面,进一步包括短路棒,对应每个测试线组设置有一个短路棒,每个测试线组的各测试线电连接至对应的短路棒,并通过短路棒电连接至对应的测试焊盘。
根据本发明的一个方面,短路棒的延伸方向与测试线延伸方向相交;优选的,短路棒的延伸方向与测试线的延伸方向垂直。
根据本发明的一个方面,进一步包括通断开关,通断开关与测试线一一对应设置,通断开关用于控制测试线与对应的测试焊盘之间的信号的通断;优选的,通断开关为薄膜晶体管。
根据本发明的一个方面,每个测试单元中,沿各测试线的排布方向,每相邻的m条测试线对应的通断开关由同一个时序信号控制;和/或,不同的测试单元中,相同位置的测试线对应的通断开关由同一时序信号控制。
根据本发明的一个方面,每个测试单元包括2个测试线组,每个测试线组包括4条测试线,每个测试单元中按照各测试线的排列顺序每间隔1条的测试线电连接至同一测试焊盘。
第二方面,本发明提供一种阵列基板,阵列基板具有显示区和位于显示区周侧的非显示区,阵列基板包括:信号线,多条信号线设置于显示区;阵列基板线路检测结构,为上述任一实施例的阵列基板线路检测结构,阵列基板线路检测结构设置于非显示区,且测试线与信号线一一对应且电连接。
根据本发明的一个方面,测试线与信号线同层设置,测试线由对应的信号线从显示区向非显示区延伸形成;或相邻的测试线中的其中一条与信号线同层设置,另一条与信号线异层设置,与信号线同层设置的测试线由对应的信号线从显示区向非显示区延伸形成,与信号线异层设置的测试线通过过孔与对应的信号线电连接;优选的,信号线为数据线。
第三方面,本发明提供一种阵列基板线路检测方法,应用于上述任一实施例的阵列基板线路检测结构,阵列基板线路检测方法包括:向每组测试单元中与相邻的测试线电连接的测试焊盘加载大小相等、极性相反的测试信号;根据每个测试焊盘接收的反馈信号,确定阵列基板中发生短路的区域。
根据本发明的一个方面,阵列基板线路检测结构包括通断开关,通断开关与测试线一一对应设置,通断开关用于控制测试线与对应的测试焊盘之间的信号的通断;阵列基板线路检测方法进一步包括:对于发生短路的区域,依次打开任意相邻的两个测试线的通断开关,向打开的相邻的测试线对应的两个测试焊盘加载大小相等、极性相反的测试信号;根据对应的测试焊盘接收的反馈信号,确定发生短路的信号线。
本发明实施例中,阵列基板线路检测结构的每个测试单元的各测试线组的测试线依次交叉设置,且同一个测试线组的测试线电连接至同一个测试焊盘上,通过向相邻的测试线对应的测试焊盘上加载大小相等、极性相反的测试信号,以将测试信号通过测试线传输至对应的信号线上,各测试焊盘通过测试线接收信号线的反馈信号,根据各测试焊盘接收的反馈信号,能够确定阵列基板上发生短路的区域。进而还可以通过其他检测方式以确定阵列基板上发生短路的具体的信号线。通过本实施例的阵列基板线路检测结构,可以先确定阵列基板上发生短路的区域,以缩小检测范围,之后在所确定的发生短路的区域,进一步通过其他检测方式确定具体发生短路的信号线,能够提高检测效率。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例中所需要使用的附图作简单地介绍,显而易见地,下面所描述的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板线路检测结构的结构示意图;
图2是本发明实施例提供的另一种阵列基板线路检测结构的结构示意图;
图3是本发明实施例提供又一种阵列基板线路检测结构的结构示意图;
图4是本发明实施例提供的一种测试单元的结构示意图;
图5是本发明实施例提供的一种阵列基板的结构示意图;
图6是本发明实施例提供的一种阵列基板线路检测方法的流程图。
图中:
10-测试单元;11-测试线组;110-测试线;12-测试焊盘;13-短路棒;
14-通断开关;20-信号线;AA-显示区;NA-非显示区。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例,为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及具体实施例,对本发明进行进一步详细描述。应理解,此处所描述的具体实施例仅被配置为解释本发明,并不被配置为限定本发明。对于本领域技术人员来说,本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解,在描述部件的结构时,当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将部件翻转,该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
下面结合图1至图6对本发明实施例的阵列基板线路检测结构及其检测方法、阵列基板进行详细描述。为了清楚的示出与本发明相关的结构,图中对一些公知的结构进行了隐藏或透明绘制。本发明各实施例中所涉及的阵列基板可以为液晶显示(Liquid CrystalDisplay,LCD)装置的阵列基板,也可以是有机发光二极管(Organic Light-EmittingDiode,OLED)、微发光二极管(Micro-LED)等其它类型的显示装置的阵列基板。在一些实施例中,该阵列基板可以被分割,从而得到更符合尺寸和形状需求的阵列基板。
请参阅图1,图1是本发明实施例提供的一种阵列基板线路检测结构的结构示意图。本发明实施例的阵列基板线路检测结构包括多个测试单元10,每个测试单元10包括m个测试线组11,每个测试线组11包括n条测试线110,也即每个测试单元10包括m×n条测试线110。本实施例中的m为大于等于2的整数,n也为大于等于2的整数。每个测试单元10的m×n条测试线110依次排列,按照各测试线110的排列顺序,每间隔m-1条的测试线110属于同一个测试线组11。本实施例中的各测试线110用于与阵列基板的信号线20电连接,以向信号线20发送电信号或接收信号线20反馈的电信号。
本实施例的阵列基板线路检测结构还包括多个测试焊盘(Pad)12,对应每个测试线组11设置有一个测试焊盘12,每个测试线组11的测试线110电连接至同一测试焊盘12。测试焊盘12用于通过对应的测试线组11的各测试线110向对应的信号线20输入测试信号以及接收对应的信号线20的反馈信号。
本实施例中,阵列基板线路检测结构的每个测试单元10的各测试线组11的测试线110依次交叉设置,且同一个测试线组11的测试线110电连接至同一个测试焊盘12上,通过向相邻的测试线110对应的测试焊盘12上加载大小相等、极性相反的测试信号,以将测试信号通过测试线110传输至对应的信号线20上,各测试焊盘12通过测试线110接收的信号线20的反馈信号,根据各测试焊盘12接收的反馈信号,能够确定阵列基板上发生短路的区域。进而还可以通过其他检测方式以确定阵列基板上发生短路的具体的信号线20。通过本实施例的阵列基板线路检测结构,可以先确定阵列基板上发生短路的区域,以缩小检测范围,之后在所确定的发生短路的区域,进一步通过其他检测方式确定具体发生短路的信号线20,能够提高检测效率。
本实施例中,其他检测方式可以为对所确定的阵列基板上发生短路的区域进行图像识别,根据图像识别结果,确定具体发生短路的信号线20。还可以为对所确定的阵列基板上发生短路的区域,测试焊盘12通过测试线110向每相邻的信号线110加载大小相等极性、相反的测试信号,测试焊盘12通过测试线110接收的相邻信号线20的反馈信号,根据反馈信号能够确定具体的发生短路的信号线20。
在一些可选的实施例中,请参阅图2所示,图2为本发明实施例提供的另一种阵列基板线路检测结构的结构示意图。每一个测试线组11的测试线110可以直接电连接至同一测试焊盘12。通过将同一测试线组11的测试线110直接电连接至对应的同一测试焊盘12,能够简化制备工艺,提高阵列基板线路检测结构的制备效率。
在另一些可选的实施例中,请继续参阅图1所示,本实施例的阵列基板线路检测结构还包括多个短路棒13,对应每个测试线组11设置有一个短路棒13,每个测试线组11的各测试线110电连接至对应的短路棒13,测试线110通过短路棒13电连接至对应的测试焊盘12。本实施例中,通过短路棒13的设置,便于将同一个测试线组11的各测试线110先进行汇总后,再与测试焊盘12电连接,以防止多个测试线110直接电连接至同一个测试焊盘12上,与测试焊盘12接触不良的现象。尤其的当多个测试线110位于不同的层结构中时,不便于将同一测试线组11的多个测试线110与同一个测试焊盘12电连接,而本实施例中,可以通过过孔将位于不同层的测试线110连接至同一短路棒13,短路棒13再与测试焊盘12电连接,提高了电连接的稳定性。
进一步的,在一些实施例中,短路棒13的延伸方向与测试线110的延伸方向相交。短路棒13与测试线110的延伸方向不同,便于节省阵列基板线路检测结构的占用空间。优选的,短路棒13的延伸方向与测试线110的延伸方向垂直。
在一些可选的实施例中,请参阅图3和图4所示,图3是本发明实施例提供的又一种阵列基板线路检测结构的结构示意图;图4是本发明实施例提供的一种测试单元的结构示意图。阵列基板线路检测结构进一步包括多个通断开关14,通断开关14与测试线110一一对应设置,通过通断开关14能够控制测试线110与对应的测试焊盘12之间的信号的通断。对于同一个测试线组11的各测试线110,当在其对应的测试焊盘12加载测试信号时,只有通断开关打开的测试线110才能够将测试信号传输给对应的信号线20进行检测,而通断开关关闭的测试线110则不能够将测试信号线传输给对应的信号线20。以此,可以通过通关开关14实现对任一相邻的信号线20的检测。以便于在确定了阵列基板上发生短路的区域后,在所确定的阵列基板上发生短路的区域,打开每相邻的测试线110的通断开关14,并对相应的两个测试焊盘12加载大小相等、极性相反的测试信号,以将该测试信号通过测试线110传输给对应的相邻的信号线20,测试焊盘12通过测试线110接收相邻的信号线20的反馈信号,根据反馈信号能够确定具体的发生短路的信号线20。优选的,上述实施例的通断开关14可以为薄膜晶体管。
进一步的,在一些可选的实施例中,每个测试单元10中,沿各测试线110的排布方向,每相邻的m条测试线对应的通断开关14由同一个时序信号控制。也即,每个测试单元10的测试线110共具有n个时序信号进行通断控制,每个测试线组11的n条测试线110各对应一个时序信号,沿各测试线110的排布方向,相邻的m条测试线110由相同的时序信号控制。
进一步的,在一些可选的实施例中,不同的测试单元10中,相同位置的测试线110的通断开关14由同一个时序信号控制。则本实施例的阵列基板线路检测结构的所有测试线110的通断开关14共由n个时序信号来控制,由同一个时序信号控制的通断开关14可以电连接至一根信号输入线上,可以简化线路结构。
以图4所示的阵列基板的线路检测结构为例,每个测试单元10包括2个测试线组11,每个测试线组11包括4条测试线110,则,对于一个测试单元10,每两条测试线110对应的通断开关14由一个时序信号控制,也即,图中,左侧第一个测试单元10,从左向右,第一条和第二条测试线110由第1时序信号控制,第三条和第四条测试线110由第2时序信号控制,图中示出的第五条和第六条测试线110由第3时序信号控制,图中示出的第七条和第八条测试线110由第4时序信号控制。而对于不同的测试单元10,图示中左侧和右侧的两个测试单元10,相同位置的测试线110由同一时序信号控制,图中的测试线110旁边数字表示该测试线110的时序信号,相同数字的表示相同的时序信号。
在检测中,为了提高检测效率,且便于测试焊盘12的设置,在一些可选的实施例中,可以选择m=2、n=4,也即,每个测试单元10可以包括2个测试线组11,每个测试线组11包括4条测试线110,则每个测试单元10中按照各测试线110的排列顺序,每间隔1条的测试线110电连接至同一个测试焊盘12上。本实施例中,阵列基板线路检测结构中包括多个由2组测试线组11构成的测试单元10,每个测试单元10所包括的测试线组11的数量较小,也即,在对阵列基板的进行检测时,可以锁定的出现短路的阵列基板的位置的范围较小,则减小了进一步确定具体的发生短路的信号线20的检测范围。
本发明还提供了一种阵列基板,请参阅图5所示,图5是本发明实施例提供的一种阵列基板的结构示意图。本发明实施例的阵列基板具有显示区AA和位于显示区AA周侧的非显示区NA。阵列基板包括多条信号线20和上述任一实施例的阵列基板线路检测结构。其中,多条信号线20设置于显示区AA,阵列基板线路检测结构设置于非显示区NA。阵列基板线路检测结构的测试线110与阵列基板显示区AA的信号线20一一对应且电连接。
本实施例中,通过将阵列基板线路检测结构设置在阵列基板的非显示区NA,以对显示区AA的信号线20进行短路检测,可以在阵列阶段发现显示区AA的信号线20的短路不良,进而可以对短路不良进行拦截和改善,提升产品良率。
由于本发明实施例的阵列基板包括上述任一实施例的阵列基板线路检测结构,因此,具有上述实施例的阵列基板线路检测结构的有益效果,在此不再赘述。
在一些可选的实施例中,阵列基板线路检测结构的测试线110可以与信号线20同层设置,则测试线110由对应的信号线20从阵列基板的显示区AA向非显示区NA延伸形成,可以简化测试线110的制备工艺,且易于实现测试线110与信号线20的电连接。
在另一些可选的实施例中,相邻的测试线110中的其中一条可以与信号线20同层设置,另一条与信号线20异层设置。则与信号线20同层设置的测试线110由对应的信号线20从显示区AA向非显示区NA延伸形成,与信号线20异层设置的测试线110可以通过过孔与对应的信号线20电连接。本实施例中,由于相邻的测试线110异层设置,则增大了同层中相邻的测试线110的间距,从而可以防止相邻的两条测试线110间距过小而短路,进而可以避免对信号线20检测的测试结果造成影响。
上述实施例中,信号线20可以为阵列基板显示区的任意一种线路。例如,信号线20可以为数据线。
本发明还提供了一种阵列基板线路检测方法,可以应用于上述任一实施例的阵列基板线路检测结构。请参阅图6所示,图6是本发明实施例提供的一种阵列基板线路检测方法的流程图。该阵列基板线路检测方法包括如下步骤:
步骤100,向每组测试单元中与相邻的测试线电连接的测试焊盘加载大小相等极性相反的测试信号。
步骤200,根据每个测试焊盘接收的反馈信号,确定发生短路的区域。
本实施例中,通过向每组测试单元10中与相邻的测试线110电连接的测试焊盘12加载大小相等、极性相反的测试信号,则测试信号通过测试线110传输至对应的电连接的信号线20,相邻的信号线20所接收到的信号大小相等、极性相反。之后,测试焊盘12接收信号线20通过测试线110传输的反馈信号,根据反馈信号,可以确定阵列基板中发生短路的区域。本实施例,通过一次测试,即可锁定阵列基板的发生短路的区域,以缩小检测范围,之后在所确定的发生短路的区域,进一步通过其他检测方式确定具体发生短路的信号线,能够提高检测效率。
本实施例中,通过测试焊盘12和测试线110向相邻的信号线20上加载大小相等、极性相反的测试信号,当相邻的信号线20发生短路时,两信号相互抵消,与两根相邻的信号线20连接的测试焊盘12上检测不到反馈信号,可以确定发生短路不良的区域为两个测试焊盘12所连接的信号线20的区域。
为了进一步确定发生短路的信号线20的具***置,在一些可选的实施例中,阵列基板线路检测结构包括通断开关14,通断开关14与测试线110一一对应设置,通断开关14用于控制测试线110与对应的测试焊盘12之间的信号的通断。
则在确定了发生短路的区域后,可以通过如下步骤来确定具体的发生短路的信号线:
对于发生短路的区域,可以依次打开任意相邻的测试线的通断开关,向打开的相邻的测试线对应的测试焊盘加载大小相等、极性相反的测试信号。
根据对应的测试焊盘接收的反馈信号,确定发生短路的信号线。
本实施例中,对于发生短路的区域做进一步的检测,通过测试焊盘12、测试线110和通断开关14,向相邻的两根信号线20传输大小相等、极性相反的测试信号,并检测与相邻的两条信号线20对应的两个测试焊盘12接收的反馈信号,若这两个测试焊盘12上检测不到反馈信号,可以确定这两个相邻的信号线20发生了短路。
由于上一实施例中已经锁定了发生短路的范围,本实施例中,通过上述进一步的检测,可以确定具体的发生短路的信号线20,提高了检测效率和检测的准确性。
为了便于理解,以下结合图3对上述实施例的具体的检测过程进行说明。
图3中,对Pad1、Pad2、Pad3和Pad4分别加载+5V、-5V、+5V、-5V的测试信号,并打开所有的通断开关14,以使各Pad上加载的信号可以通过测试线110向阵列基板的信号线20传输。若Pad1和Pad2上无反馈信号,则可以确定与Pad1和Pad2连接的信号线20的区域出现了短路不良。
进一步的,需要对这些区域进行检测以确定发生短路不良具体的信号线20。此时,先打开Pad1和Pad2连接的时序信号1,则图中从左到右前两条测试线110分别与Pad1和Pad2电连接,再向Pad1和Pad2分别加载+5V、-5V的测试信号,以判定是否在这两条测试线110电连接的信号线20之间发生短路不良。若Pad1和Pad2无反馈信号,则可以确定这两条信号线20发生了短路不良。之后再打开Pad2和Pad3连接是时序信号1和时序信号2,则图中从左到右第2条和第3条测试线110分别与Pad2和Pad3电连接,再向Pad2和Pad3分别加载-5V、+5V的测试信号,以判定是否在这条测试线110电连接的信号线20之间发生了短路不良。按照上述测试过程,依次对任意相邻的信号线20进行检测,以确定该区域内所有的发生短路不良的信号线20。
依照本发明如上文所述的实施例,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种阵列基板线路检测结构,其特征在于,包括:
多个测试单元,每个所述测试单元包括m个测试线组,每个所述测试线组包括n条测试线,其中m为大于等于2的整数,n为大于等于2的整数,每个所述测试单元的各所述测试线依次排列,按照各所述测试线的排列顺序,每间隔m-1条的所述测试线属于同一个所述测试线组,所述测试线用于与所述阵列基板的信号线电连接;
测试焊盘,对应每个所述测试线组设置有一个所述测试焊盘,每个所述测试线组的所述测试线电连接至同一个所述测试焊盘,所述测试焊盘用于通过对应的所述测试线组的各所述测试线向对应的所述信号线输入测试信号以及接收对应的所述信号线的反馈信号。
2.根据权利要求1所述的阵列基板线路检测结构,其特征在于,进一步包括短路棒,对应每个所述测试线组设置有一个所述短路棒,每个所述测试线组的各所述测试线电连接至对应的所述短路棒,并通过所述短路棒电连接至对应的所述测试焊盘。
3.根据权利要求2所述的阵列基板线路检测结构,其特征在于,所述短路棒的延伸方向与所述测试线延伸方向相交;
优选的,所述短路棒的延伸方向与所述测试线的延伸方向垂直。
4.根据权利要求1所述的阵列基板线路检测结构,其特征在于,进一步包括通断开关,所述通断开关与所述测试线一一对应设置,所述通断开关用于控制所述测试线与对应的所述测试焊盘之间的信号的通断;
优选的,所述通断开关为薄膜晶体管。
5.根据权利要求4所述的阵列基板线路检测结构,其特征在于,每个所述测试单元中,沿各所述测试线的排布方向,每相邻的m条所述测试线对应的所述通断开关由同一个时序信号控制;和/或,
不同的所述测试单元中,相同位置的所述测试线对应的所述通断开关由同一时序信号控制。
6.根据权利要求1所述的阵列基板线路检测结构,其特征在于,每个所述测试单元包括2个测试线组,每个所述测试线组包括4条测试线,每个所述测试单元中按照各所述测试线的排列顺序每间隔1条的所述测试线电连接至同一所述测试焊盘。
7.一种阵列基板,其特征在于,所述阵列基板具有显示区和位于显示区周侧的非显示区,所述阵列基板包括:
信号线,多条信号线设置于所述显示区;
阵列基板线路检测结构,为如权利要求1至6任一项所述的阵列基板线路检测结构,所述阵列基板线路检测结构设置于所述非显示区,且所述测试线与所述信号线一一对应且电连接。
8.根据权利要求7所述的阵列基板,其特征在于,所述测试线与所述信号线同层设置,所述测试线由对应的所述信号线从所述显示区向所述非显示区延伸形成;或
相邻的所述测试线中的其中一条与所述信号线同层设置,另一条与所述信号线异层设置,与所述信号线同层设置的所述测试线由对应的所述信号线从所述显示区向所述非显示区延伸形成,与所述信号线异层设置的所述测试线通过过孔与对应的所述信号线电连接;
优选的,所述信号线为数据线。
9.一种阵列基板线路检测方法,其特征在于,应用于权利要求1至6任一项所述的阵列基板线路检测结构,所述阵列基板线路检测方法包括:
向每组所述测试单元中与相邻的所述测试线电连接的测试焊盘加载大小相等、极性相反的测试信号;
根据每个所述测试焊盘接收的反馈信号,确定所述阵列基板中发生短路的区域。
10.根据权利要求9所述的阵列基板线检测方法,其特征在于,所述阵列基板线路检测结构包括通断开关,所述通断开关与所述测试线一一对应设置,所述通断开关用于控制所述测试线与对应的所述测试焊盘之间的信号的通断;
所述阵列基板线路检测方法进一步包括:
对于所述发生短路的区域,依次打开任意相邻的两个所述测试线的通断开关,向打开的相邻的所述测试线对应的两个所述测试焊盘加载大小相等、极性相反的测试信号;
根据对应的所述测试焊盘接收的反馈信号,确定发生短路的所述信号线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911134051.2A CN110824799B (zh) | 2019-11-19 | 2019-11-19 | 阵列基板线路检测结构及其检测方法、阵列基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911134051.2A CN110824799B (zh) | 2019-11-19 | 2019-11-19 | 阵列基板线路检测结构及其检测方法、阵列基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110824799A true CN110824799A (zh) | 2020-02-21 |
CN110824799B CN110824799B (zh) | 2022-04-15 |
Family
ID=69556729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911134051.2A Active CN110824799B (zh) | 2019-11-19 | 2019-11-19 | 阵列基板线路检测结构及其检测方法、阵列基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110824799B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111243472A (zh) * | 2020-03-06 | 2020-06-05 | 昆山国显光电有限公司 | 显示面板母板以及显示面板的走线异常检测方法 |
CN113050013A (zh) * | 2021-03-17 | 2021-06-29 | 京东方科技集团股份有限公司 | 检测扎针测试探针接触性能的装置、方法及面板 |
CN113436562A (zh) * | 2021-06-24 | 2021-09-24 | 京东方科技集团股份有限公司 | 一种显示面板、测试方法及显示装置 |
CN113469293A (zh) * | 2021-09-02 | 2021-10-01 | 成都数联云算科技有限公司 | 面板阵列短路检测方法、装置、电子设备及存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102879964A (zh) * | 2012-10-11 | 2013-01-16 | 深圳市华星光电技术有限公司 | 一种阵列基板及psva型液晶显示面板 |
CN104298039A (zh) * | 2014-10-31 | 2015-01-21 | 京东方科技集团股份有限公司 | 测试单元、阵列基板和显示面板 |
CN105575301A (zh) * | 2015-12-18 | 2016-05-11 | 上海天马微电子有限公司 | 阵列基板、信号线检测方法、显示面板及显示装置 |
US20160252756A1 (en) * | 2014-05-21 | 2016-09-01 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Peripheral test circuit of display array substrate and liquid crystal display panel |
US20170141181A1 (en) * | 2015-11-18 | 2017-05-18 | Everdisplay Optronics (Shanghai) Limited | Display Device with Panel Test Circuit |
CN109036238A (zh) * | 2015-04-01 | 2018-12-18 | 上海天马微电子有限公司 | 阵列基板、测试方法、显示面板及显示装置 |
-
2019
- 2019-11-19 CN CN201911134051.2A patent/CN110824799B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102879964A (zh) * | 2012-10-11 | 2013-01-16 | 深圳市华星光电技术有限公司 | 一种阵列基板及psva型液晶显示面板 |
US20160252756A1 (en) * | 2014-05-21 | 2016-09-01 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Peripheral test circuit of display array substrate and liquid crystal display panel |
CN104298039A (zh) * | 2014-10-31 | 2015-01-21 | 京东方科技集团股份有限公司 | 测试单元、阵列基板和显示面板 |
CN109036238A (zh) * | 2015-04-01 | 2018-12-18 | 上海天马微电子有限公司 | 阵列基板、测试方法、显示面板及显示装置 |
US20170141181A1 (en) * | 2015-11-18 | 2017-05-18 | Everdisplay Optronics (Shanghai) Limited | Display Device with Panel Test Circuit |
CN105575301A (zh) * | 2015-12-18 | 2016-05-11 | 上海天马微电子有限公司 | 阵列基板、信号线检测方法、显示面板及显示装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111243472A (zh) * | 2020-03-06 | 2020-06-05 | 昆山国显光电有限公司 | 显示面板母板以及显示面板的走线异常检测方法 |
CN113050013A (zh) * | 2021-03-17 | 2021-06-29 | 京东方科技集团股份有限公司 | 检测扎针测试探针接触性能的装置、方法及面板 |
CN113050013B (zh) * | 2021-03-17 | 2023-06-20 | 京东方科技集团股份有限公司 | 检测扎针测试探针接触性能的装置、方法及面板 |
CN113436562A (zh) * | 2021-06-24 | 2021-09-24 | 京东方科技集团股份有限公司 | 一种显示面板、测试方法及显示装置 |
CN113436562B (zh) * | 2021-06-24 | 2023-12-19 | 京东方科技集团股份有限公司 | 一种显示面板、测试方法及显示装置 |
CN113469293A (zh) * | 2021-09-02 | 2021-10-01 | 成都数联云算科技有限公司 | 面板阵列短路检测方法、装置、电子设备及存储介质 |
CN113469293B (zh) * | 2021-09-02 | 2021-11-09 | 成都数联云算科技有限公司 | 面板阵列短路检测方法、装置、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN110824799B (zh) | 2022-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110824799B (zh) | 阵列基板线路检测结构及其检测方法、阵列基板 | |
CN106933426B (zh) | 一种触控显示面板、其测试方法及显示装置 | |
KR102523051B1 (ko) | 표시 장치 | |
CN111509026B (zh) | 显示面板及其裂纹检测方法、显示装置 | |
US9298055B2 (en) | Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device | |
US7317325B2 (en) | Line short localization in LCD pixel arrays | |
CN102819126A (zh) | 测试装置及测试方法 | |
CN105489613A (zh) | 阵列基板及其制作方法、检测方法、显示装置 | |
CN204964956U (zh) | 一种阵列基板及显示面板 | |
US7170311B2 (en) | Testing method for LCD panels | |
CN113721093B (zh) | 显示面板母板、显示面板母板的检测方法及*** | |
JP2007183165A (ja) | 配線不良検査方法及び配線不良検査装置 | |
CN106909008B (zh) | 阵列基板、显示面板和显示面板的检测方法 | |
CN109102768A (zh) | 一种阵列基板母板及其检测方法 | |
JP4748392B2 (ja) | Tftアレイ基板検査装置 | |
US20220109010A1 (en) | Array substrate, test method of film layer stress, and display panel | |
JP2004177256A (ja) | 基板検査装置および基板検査方法 | |
JP2002055141A (ja) | アレイ基板の検査方法及び該検査装置 | |
CN110660346A (zh) | 一种Micro Led显示面板及其检测方法 | |
CN113986036B (zh) | 触控面板母板及其检测方法 | |
JPH05341246A (ja) | マトリクス型表示素子の製造方法 | |
JP2011149979A (ja) | 液晶表示装置および電子機器 | |
CN108169972A (zh) | 阵列基板及其驱动方法、显示装置 | |
JP4537261B2 (ja) | 検査装置 | |
WO2014180137A1 (zh) | 显示板检测装置的连接头、显示板检测装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |