CN110807526A - 一种用于量子态转化的量子逻辑门获取方法及装置 - Google Patents
一种用于量子态转化的量子逻辑门获取方法及装置 Download PDFInfo
- Publication number
- CN110807526A CN110807526A CN201910883905.0A CN201910883905A CN110807526A CN 110807526 A CN110807526 A CN 110807526A CN 201910883905 A CN201910883905 A CN 201910883905A CN 110807526 A CN110807526 A CN 110807526A
- Authority
- CN
- China
- Prior art keywords
- quantum
- logic gate
- quantum logic
- fidelity
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种用于量子态转化的量子逻辑门获取方法及装置,获取若干量子逻辑门,记为第一量子逻辑门集合,其中:所述量子逻辑门的操作位数与所述量子态的位数相同;获取所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合;根据所述第一保真度集合确定所述目标量子逻辑门,本发明通过以上步骤获得可以用于量子态转化的量子逻辑门,可以针对不同的问题根据需要对量子态进行转化,以简化操作难度。
Description
技术领域
本发明属于量子信息技术领域,特别是一种用于量子态转化的量子逻辑门获取方法及装置。
背景技术
量子计算是一门将逻辑信息编码在可以相互转化的两个量子态—量子比特上,利用量子比特***构建高度复杂的量子中央处理器——量子芯片,利用量子芯片实现对存储在复杂量子态中的信息可编程操作——量子逻辑门与量子算法,最终实现量子信息处理过程的前沿科学。
利用量子比特的性质,编码在M位量子比特中信息,实际上表现为M个量子比特的量子态,所能够表示的信息有2^M种,当量子比特的位数变多时,对于编码在量子比特的量子比特信息处理困难度就越大。
发明内容
本发明的目的是提供一种用于量子态转化的量子逻辑门获取方法及装置,可以根据要转化的量子比特量子态获取量子逻辑门。
本发明采用的技术方案如下:
一种用于量子态转化的目标量子逻辑门的获取方法,所述量子态由不少于两个量子比特的量子态表征,包括:
获取若干量子逻辑门,记为第一量子逻辑门集合,其中:所述量子逻辑门的操作位数与所述量子态的位数相同;
获取所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,其中:所述量子芯片上的所有量子比特划分为由若干量子比特构成的第一区域和其余量子比特构成的第二区域,所述第一量子逻辑门集合中的所述量子逻辑门作用在所述量子芯片上,使得所述量子芯片中所述第一区域的量子比特处于第一量子态,所述第二区域的量子比特处于第二量子态,每个所述量子逻辑门对应的保真度由所述第一量子态与目标量子态确定,所述目标量子态为所述第一区域中所有量子比特的全部本征态其中之一;
根据所述第一保真度集合确定所述目标量子逻辑门。
进一步的:所述获取若干量子逻辑门,记为第一量子逻辑门集合,包括:
初始化若干组结构参数,记为第一构建集合,其中:所述结构参数由向量表示;
根据所述第一构建集合中的每个所述结构参数构建量子逻辑门,获取所述第一量子逻辑门集合。
进一步的:所述根据所述第一保真度集合确定所述目标量子逻辑门,包括:
确定所述第一保真度集合中最大保真度对应的量子逻辑门为所述目标量子逻辑门。
进一步的:所述根据所述保真度确定所述目标量子逻辑门,包括:
根据所述第一保真度集合中的保真度大小判断所述第一量子逻辑门集合是否需要进化;
若所述第一量子逻辑门集合需要进化,则对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,并获取改进后的所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,直至得到无需进化的所述第一量子逻辑门集合;
确定所述第一保真度集合中最大保真度对应的量子逻辑门为所述目标量子逻辑门。
进一步的:所述根据所述第一保真度集合中的保真度大小判断所述第一量子逻辑门集合是否需要进化,包括:
根据所述第一保真度集合中的最大保真度是否小于预设保真度;
若是,则确定所述第一量子逻辑门集合需要进化;
若否,则确定所述第一量子逻辑门集合无需进化。
进一步的:所述对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,并获取改进后的所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,直至得到无需进化的所述第一量子逻辑门集合,包括:
初始化算法参数,所述算法参数至少包括终止标准或演化次数阈值;
根据所述算法参数对所述第一量子逻辑门集合中的所述量子逻辑门执行进化循环;
当所述进化循环的次数达到所述演化次数阈值,或当所述进化循环得到的目标值达到所述终止标准时,获取所述进化循环终止时得到的所述第一量子逻辑门集合。
进一步的:所述对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,包括:
初始化调节因子,其中:所述调节因子至少包括一种运算方式和调节量;
将所述第一构建集合中的每个所述结构参数根据所述运算方式和所述调节量进行调节,获得改进后的结构参数,记为第二构建集合;
根据所述第一构建集合以及所述第二构建集合中的每个所述构建参数分别构建量子逻辑门,记为第一量子逻辑门集合。
进一步的:所述对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,包括:
获取保真度大小排名靠前的若干量子逻辑门,以及每个量子逻辑门对应的所述结构参数,记为第二构建集合;
初始化调节因子,其中:所述调节因子至少包括两种运算方式和调节量;
将所述第二构建集合中的每个所述结构参数根据每一种所述运算方式和所述调节量进行调节,获得改进后的结构参数,记为第三构建集合;
根据所述第二构建集合以及所述第三构建集合中的每个所述构建参数分别构建量子逻辑门,记为第一量子逻辑门集合。
进一步的:在根据所述第一保真度集合确定所述目标量子逻辑门之后,还包括:
根据所述目标量子逻辑门确定第二量子逻辑门,其中:所述第二量子逻辑门与所述目标量子逻辑门的操作矩阵互为逆矩阵。
一种用于量子态转化的目标量子逻辑门的获取装置,包括:
第一获取装置,用于获取若干量子逻辑门,记为第一量子逻辑门集合,其中:所述量子逻辑门的操作位数与所述量子态的位数相同;
第二获取装置,用于获取所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,其中:所述量子芯片上的所有量子比特划分为由若干量子比特构成的第一区域和其余量子比特构成的第二区域,所述第一量子逻辑门集合中的所述量子逻辑门作用在所述量子芯片上,使得所述量子芯片中所述第一区域的量子比特处于第一量子态,所述第二区域的量子比特处于第二量子态,每个所述量子逻辑门对应的保真度由所述第一量子态与目标量子态确定,所述目标量子态为所述第一区域中所有量子比特的全部本征态其中之一;
第一确定装置,用于根据所述第一保真度集合确定所述目标量子逻辑门。
有益效果:本发明提供了一种用于量子态转化的量子逻辑门获取方法,其通过先获取若干量子逻辑门,再获取每个量子逻辑门作用在量子芯片上获得的保真度,来确定想要的目标量子逻辑门,并且目标量子逻辑门具有这样的性质,它可以作用在M位量子比特的量子态,并使之转化,输出的M位量子比特量子态包括两部分,一部分是未知的N位量子比特量子态,一部分非常接近M-N位量子比特的本征态之一,从而可以使得由M位量子比特量子态表征的信息可以压缩在N位量子比特上,并且利用该性质,在量子态层析应用中,可以大大简化多量子比特量子态的层析难度。
附图说明
图1是布洛赫球模型;
图2是一种单量子比特线路;
图3是本发明实施例1中一种用于量子态转化的量子逻辑门的获取方法的步骤图;
图4是一种用于构建2位通用量子逻辑门的量子线路;
图5是本发明实施例2中的确定目标量子逻辑门的方法步骤图;
图6是本发明实施例2中的确定目标量子逻辑门的具体的算法流程图。
具体实施方式
下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
在经典计算机中,比特是信息量的单位。比特是二进制单位或二进制数字(binarydigit)的缩写,它代表从一个二进制数组中选出一元(0或1)所提供的信息量(若此二元出现的概率相等)。在实际场合,常把每一位二进数字称为一个比特,而不论这两个符号出现的概率是否相等。
经典计算机是将信息编码在经典比特上,例如一个1比特的经典计算机,我们可以从中获取2个信息,即由0代表的信息和1代表的信息,但是单次操作我们只能从中获取1个信息,或者说它在每个瞬间只能单独存储一个信息。在经典计算机中,0和1的物理实现是通过不同的电压实现的,0代表低电压信号,1代表高电压信号。
而量子计算机的核心是使用量子比特来编码信息,单个量子比特可以利用叠加态同时存储两个信息,例如单量子比特可以同时保存0和1两个信息,量子比特的物理实现是利用量子物理世界中天然的双态***来构建,双态***包括多种,例如自旋、二能级***、偏振等,实际应用中,我们常使用量子的能级来表示状态,例如,可以用量子的基态表示状态0,而激发态表示状态1,量子的叠加态是指量子处于基态和激发态之间的任一状态,即叠加态就同时表示了0和1这两种状态。
由于量子比特的性质,对双态体系进行某一物理量的测量时,一般情况下只会得到两种不同的结果,例如测其自旋方向,得到的结果就只有自旋向上或者自旋向下两个结果,而这些结果对应的是极化的量子态,通常我们称之为本征态。在数学上,一个***的所有本征态相当于希尔伯特空间的基矢。***任意一个状态是希尔伯特空间的一个向量,该向量一定可以表示为所有本征态的线性叠加。叠加系数模的平方对应于该状态下测得属于某本征态的概率。
通常,量子态在数学中采用态矢来描述:
如上所示,一般使用竖线和尖括号的组合——狄拉克符号——来描述一个量子态,其中每一个分量均为复数,右上角T为转置符号。
对于单量子比特来说,qubit的两个本征态|0>和|1>也是二维复数列向量,它们构成二维复数空间的一对正规直交基底,即|0>和|1>的长度均为1,它们内积为0,因此可选以下两个列向量作为基底:
由上式中的两个右矢可以构成一个二维复数空间的基,任何一个态都可以写为这两个基在复数空间上的线性组合,即:
|ψ>=α|0>+βeiθ|1>
对这个|ψ>进行测量,测量即是读取量子态包含的信息的过程,我们将会有如下几率分别得到|0>和|1>;
P|0>=|<ψ|0>|2=|α|2
P|1>=1-P|0>=|<ψ|1>|2=|βeiθ|2=|β|2
为了更加直观的表示量子态,如图2所示,在物理上引入布洛赫球的概念,能够方便的表示一个量子比特的任意状态。
如图1所示,|ψ>是布洛赫球中以0点为原点,终点位于球面的一个矢量,其位于Z坐标的值衡量了它是0或1的概率;
对于编码信息而言,单比特量子所表示的信息,即为由指向z轴正方向表示的信息|0>,和由指向z轴负方向表示的信息|1>。
推广到多量子比特***中,对于两量子比特而言,其能够表示的信息共有4种,分别为|00>、|01>、|10>、|11>所指代的信息,推广到M位量子比特,其能够表示的信息共有2M种,具体表现为M个量子比特的量子态:
其中:的值为0或1,j=1,2,…,M,代表第j个量子比特的量子态;λi为系数,其绝对值的平方表示测量得到对应本征态的概率,可以预见的是,当量子比特的位数变多时,对于编码在量子比特的量子比特信息量将呈指数级增长,而计算这些量子态计算难度和耗费的计算时间也将大大增加。
例如,量子态层析技术是一种量子态表征技术,通过一系列复杂的测量过程,实现对多量子比特的量子态密度矩阵测定,通常,M个量子比特的量子态的密度矩阵的维度是2^2M,而对M个量子比特的单次M量子比特测量过程最多只能得到2^M个结果,因此我们需要至少测量2^M次才能获得这个量子态的所有信息,对于M很大的量子态***来说,获取其密度矩阵或者说量子态是非常困难的,对于***来说这是一个非常大的负担。
因此,在量子态层析方法还没具有突破性改进的同时,从另一个角度,可以考虑将原始的量子态压缩由更少的量子比特来表征,例如为了使得量子态存储的信息降维压缩至N位量子比特上,或者说使得M-N位量子比特上的量子态不包含实质信息,对于一个任意M位量子比特的量子态,它经过转化操作后的剩余的M-N位的量子比特输出的必然是确定的量子比特本征态信息,此时说明M-N位量子比特的量子态是无用信息,而N位量子比特的量子态保留了M位量子比特量子态的全部信息,而实现这一过程中需要用到量子逻辑门。
需要说明的是,经典信息处理过程使用通用经典逻辑门构建,经典计算机是由逻辑门电路做基本组件的,同样的,在量子计算领域,使用的是量子逻辑门,与经典计算机不同的是,量子逻辑门对应于数学上的一个幺正变换矩阵(或称酉矩阵),例如量子逻辑门不仅可以将|0>态和|1>态交换,还可以将|0>和|1>变换为它们的任一叠加态。如图2所示的一个单量子比特线路,显示的是初始态为|0>的单量子比特,在H门作用下,变换为叠加态的过程。
还需要说明的是,量子态通常由量子比特表征,而量子比特集成在量子芯片上,量子逻辑门对量子态进行操作,实际上在具体的量子比特测控中,是利用由量子逻辑门决定的控制信号对量子芯片进行作用,从而使得量子比特的量子态发生变化,实现量子逻辑门的操作,通常,量子逻辑门对于量子比特量子态的演化可以在经典计算机上模拟。因此,本发明对于量子逻辑门和与之对应的量子比特控制信号不加区分,它们只是应用于不同的环境。
实施例1
因此,参见附图3,本发明提供了一种用于量子态转化的目标量子逻辑门的获取方法,所述量子态由不少于两个量子比特的量子态表征,包括:
步骤2000、获取若干量子逻辑门,记为第一量子逻辑门集合,其中:所述量子逻辑门的操作位数与所述量子态的位数相同;
步骤4000、获取所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,其中:所述量子芯片上的所有量子比特划分为由若干量子比特构成的第一区域和其余量子比特构成的第二区域,所述第一量子逻辑门集合中的所述量子逻辑门作用在所述量子芯片上,使得所述量子芯片中所述第一区域的量子比特处于第一量子态,所述第二区域的量子比特处于第二量子态,每个所述量子逻辑门对应的保真度由所述第一量子态与目标量子态确定,所述目标量子态为所述第一区域中所有量子比特的全部本征态其中之一;
步骤6000、根据所述第一保真度集合确定所述目标量子逻辑门。
本实施例方法,通过先获取若干量子逻辑门,再验证每个量子逻辑门的保真度,而由于保真度是根据第一量子输出末态与所述目标量子态的比对得出的,也就是说,保真度最大的量子逻辑门最接近目标量子逻辑门,或者以第一量子逻辑门集合作为获取目标量子逻辑门的基础,用其他的方法获取更精确的目标量子逻辑门。
需要说明的是,关于量子逻辑门的保真度的计算方法,通常如下,先将量子比特芯片上的量子比特制备到任意的量子态,其可以是已知的也可以是未知的,通过施加由量子逻辑门确定的控制信号,使得量子芯片上的量子比特量子态发生演化,通过测定输出的第一区域上的量子比特上的量子态的密度矩阵,再结合与目标量子态的密度矩阵的对比,具体的,由如下公式确定某个量子逻辑门的保真度F:
其中:ρ0为所述目标量子态的密度矩阵,ρ为测得的第一区域的输出末态的密度矩阵。
由于单次测量精度可能有误差,为了得到更加精确的保真度F,可以通过制备多个具有不同量子态的量子芯片,多次施加同样的量子逻辑门,获得多个保真度F,再求多个保真度F的平均值,即可获得相对可靠的也更精确的保真度值。
还需要说明的是,获取量子逻辑门,可以直接利用现有的多量子比特逻辑门,或者直接构建量子逻辑门,而构建一个未知的量子逻辑门,首先要确定需要构建的量子逻辑门的位数,即它作用的量子比特的位数,例如作用在3量子比特上量子逻辑门,它的位数就是3位,其对应的操作矩阵形式是一个2^3*2^3的矩阵,其一共有64个矩阵元,即构建时需要确定64个参数,再由于其是酉矩阵的性质,可以减少一个参数,也就是总共需要确定63个参数,然而即使是这样,用于构建量子逻辑门的参数还是过多,构建多量子比特逻辑门随着位数增多,参数也将指数增长,计算的难度非常大,然而实际上,构建一个任意的M位量子比特逻辑门,可以事先将其等效确定为量子线路的形式,不同的量子线路形式需要不同个数的参数确定,目的都是将多量子比特逻辑门的参数限制在多项式以内,现有技术中已经存在多种已知的量子线路形式,即为一些可用的量子线路形式。
因此,所述步骤2000、获取若干量子逻辑门,记为第一量子逻辑门集合,具体包括:
步骤2100、初始化若干组结构参数,记为第一构建集合,其中:所述结构参数由向量表示;
步骤2200、根据所述第一构建集合中的每个所述结构参数构建量子逻辑门,获取所述第一量子逻辑门集合。
具体的,以下以将2位量子比特逻辑门的构建为例,说明本实施例量子逻辑门的构建方法。
首先确定2位量子逻辑门的量子线路形式,如图4所示的一种通用2量子比特逻辑门构建线路,可以看出其一共需要12个参数确定;
随机获取若干组结构参数,每个结构参数由具有12个元素的列向量表示;
根据每组结构参数,将12个元素分别代入,从而确定每个量子逻辑门。
上述实施例方法,通过构建若干个量子逻辑门,再判断每个量子逻辑门的保真度,根据最大保真度对应的量子逻辑门确定为目标量子逻辑门的方法,虽然一定程度上可行,但是得到目标量子逻辑门还是不够精确,因此:
本实施例还进一步提供了一种确定所述目标量子逻辑门的方式,所述步骤6000、根据所述第一保真度集合确定所述目标量子逻辑门,参见图5,具体包括:
步骤6200、根据所述第一保真度集合中的保真度大小判断所述第一量子逻辑门集合是否需要进化;
步骤6400、若所述第一量子逻辑门集合需要进化,则对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,并获取改进后的所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,直至得到无需进化的所述第一量子逻辑门集合;
步骤6600、确定所述第一保真度集合中最大保真度对应的量子逻辑门为所述目标量子逻辑门。
本实施例方法通过提供一种算法,用于对所述原始的第一量子逻辑门集合中的量子逻辑门进行进化,迭代,最终获得满足要求的目标量子逻辑门,相对于前述的方法,目标量子逻辑门更加精准。
进一步的,所述步骤6200、根据所述第一保真度集合中的保真度大小判断所述第一量子逻辑门集合是否需要进化,包括:
根据所述第一保真度集合中的最大保真度是否小于预设保真度;
若是,则确定所述第一量子逻辑门集合需要进化;
若否,则确定所述第一量子逻辑门集合无需进化。
需要说明的是,预设保真度可以通过人为指定,预设保真度的设定原则是我们想要最终的目标量子逻辑门的保真度。
还需要说明的是,本实施例方法利用了人工智能领域的进化算法,或称演化算法,用于对所述第一量子逻辑门进行进化,其能够高效的解决方法用于解决大量数据演化的处理难题。
因此,更进一步的,所述步骤6400、若所述第一量子逻辑门集合需要进化,则对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,并获取改进后的所述第一量子逻辑门集合中的每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,直至得到无需进化的所述第一量子逻辑门集合,具体的,包括:
步骤6420、初始化算法参数,所述算法参数至少包括终止标准或演化次数阈值;
步骤6440、根据所述算法参数对所述第一量子逻辑门集合中的所述量子逻辑门执行进化循环;
步骤6460、当所述进化循环的次数达到所述演化次数阈值,或当所述进化循环得到的目标值达到所述终止标准时,获取所述进化循环终止时得到的所述第一量子逻辑门集合
需要说明的是,所述算法参数,包括了终止标准或演化次数,其中,所述终止标准也可以设定为预设保真度值,而演化次数的设定也是便于在有限的时间内结束算法,提高算法的有效性,当算法结束时,会得到终止演化的第一量子逻辑门集合,此时即可确定所述第一量子逻辑门集合中最大保真度对应的量子逻辑门为目标量子逻辑门。
更进一步的,所述对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,具体的,实际是对构建量子逻辑门的结构参数进行改进,具体步骤如下:
步骤1、初始化调节因子,其中:所述调节因子至少包括一种运算方式和调节量;
步骤2、将所述第一构建集合中的每个所述结构参数根据所述运算方式和所述调节量进行调节,获得改进后的结构参数,记为第二构建集合;
步骤3、根据所述第一构建集合以及所述第二构建集合中的每个所述构建参数分别构建量子逻辑门,记为第一量子逻辑门集合
本发明实施例提供的获取目标量子逻辑门的方法,将所述第一保真度集合中的量子逻辑门的构建参数保留,并以这些构建参数作为种子,进行改进调整,具体的调整由调节方式和调节量决定,调节方式可以是加、减、乘、除或者其结合等构成的运算方式,调节量也可以由人为确定,例如一个可行的方案是,调节方式为加或减,调节量相对较小的参数,例如1,将构建参数即向量中的每个元素分别加1或者减1得到两个新的构建参数,由这两个新的构建参数构成的量子逻辑门与原有的第一量子逻辑门集合合并构成新的第一量子逻辑门集合继续进行演化。
实际中,由于保真度值越大,对应的量子逻辑门越接近最优目标量子逻辑门,因此构成这些量子逻辑门的构建参数最具有进化的价值,因此,进一步,本实施例进一步提供了一种对所述第一量子逻辑门集合进行进化改进的方法,具体包括如下:
步骤1、获取所述第一保真度集合中所述保真度大小排名靠前的若干保真度对应的量子逻辑门,以及每个所述量子逻辑门对应的所述结构参数,记为第二构建集合;
步骤2、初始化调节因子,其中,所述调节因子至少包括调节方式和调节量;
步骤3、将所述第二构建集合中的每个所述结构参数根据所述运算方式和所述调节量进行调节,获得改进后的结构参数,记为第三构建集合;
步骤4、根据所述第二构建集合和所述第三构建集合中的每个所述构建参数分别构建量子逻辑门,记为第一量子逻辑门集合。
本发明实施例提供的获取目标量子逻辑门的方法,将所述第一保真度集合中所述保真度大小排名靠前的若干保真度对应的量子逻辑门的构建参数保留,并以这些构建参数作为种子,进行改进调整,具体的调整由调节方式和调节量决定,调节方式可以是加、减、乘、除或者其结合等构成的运算方式,调节量也可以由人为确定,例如一个可行的方案是,调节方式为加或减,调节量相对较小的参数,例如1,将构建参数即向量中的每个元素分别加1或者减1得到两个新的构建参数,由这两个新的构建参数构成的量子逻辑门与保留的量子逻辑门构成新的第一量子逻辑门集合继续进行演化,保证了进化算法的有效性,摒弃了一些不需要的构建参数,从而避免一些不必要的操作,提高算法效率。
以下提供一个利用本实施例方法获取目标量子逻辑门的具体的流程步骤,参见图6:
步骤1、获取k组结构参数,记为第一数据组集合,其中:每组所述结构参数均包括p个数据;
步骤2、根据每组所述结构参数分别确定对应的量子逻辑门;
步骤3、根据所述特征量子态确定每个所述量子逻辑门的保真度;
步骤4、根据从大到小的顺序获取保真度排名靠前的t组数据,记为第二数据组集合,获取最大保真度,记为第一保真度,获取所述第一保真度对应的数据集合,记为目标数据集合,其中:t小于k;
步骤5、设定预设条件,判断是否满足预设条件;
步骤6、若满足,则确定由所述目标数据集合所确定的量子逻辑门为所述目标量子逻辑门;
步骤7、若不满足,则确定r个调节方式,以及每个所述调节方式对应的调节量;
步骤8、将所述第二数据组集合中的每个所述结构参数根据每个所述调节方式对应的所述调节量进行数据调整,获取rt组结构参数,记为第三数据组集合;
步骤9、返回采用合并后的所述第三数据组集合和所述第二数据组集合替换所述第一数据组集合,继续触发执行,直至满足所述预设条件。
本实施例通过首先获取由k组数据集合所确定的量子逻辑门,再获取所有量子逻辑门的保真度,根据保真度排名大小获取排名靠前的一个或几个保真度对应量子逻辑门以及由这些量子逻辑门对应的结构参数,说明由这些结构参数确定的量子逻辑门是比较接近目标量子逻辑门的,再将这些结构参数根据不同的进化方向进行调整,再返回进行操作,每一步都会使得最大保真度的数值越来越大,因此当满足预设条件后,获取此时最大保真度对应的结构参数,以及由该结构参数对应的量子逻辑门即为目标量子逻辑门,从而利用实验实现并获取了用于实现量子态信息编码的目标量子逻辑门。
以下以2量子比特逻辑门的获取方式为例,具体说明本发明的一个整体流程:
Step1、确定构建的2位量子逻辑门的量子线路的形式,并根据量子线路的形式确定构建一个量子逻辑门需要的参数个数,例如,其中,Rx(θ)、Ry(θ)、Rz(θ)均为量子逻辑门,从中可以看出其一共需要12个参数(θ1~θ12)确定,如图4所示的量子线路;
Step2、获取10组结构参数,记为第一数据组集合,其中:每组所述结构参数均包括12个数据;
Step3、根据每组所述结构参数分别确定对应的量子逻辑门;
Step4、根据所述特征量子态确定每个所述量子逻辑门的保真度;
Step5、根据从大到小的顺序获取保真度排名靠前的2组结构参数,记为第二数据组集合,获取最大保真度,记为第一保真度,获取所述第一保真度对应的结构参数,记为目标结构参数;
Step6、设定预设条件,判断是否满足预设条件;
其中,在实际应用中,预设条件可以设为如下几种:
Step6a、设定预设保真度,记为第一值,判断所述第一保真度是否大于所述第一值;
或者:
Step6b、设定预设循环次数,记为第二值,判断所述第一保真度是否大于所述第二值;
或者:
Step6c、设定预设保真度,记为第一值;同时设定循环次数,记为第二值;判断所述第一保真度是否大于所述第一值,若否则判断当前循环次数是否大于所述第二值;
Step7、根据以上列举的3种预设条件任意一种,若满足,则确定由所述目标结构参数所确定的量子逻辑门为所述目标量子逻辑门,并根据所述第一量子态集合和所述目标量子逻辑门确定所述第二量子态集合;
Step8、若不满足,则确定4个进化分支,以及每个所述进化分支对应的进化方向;
Step9、将所述第二数据组集合中的每个所述结构参数根据每个所述进化分支对应的所述进化方向进行数据调整,获取4*2=8组结构参数,记为第三数据组集合;
Step10、返回采用合并后的所述第三数据组集合和所述第二数据组集合替换所述第一数据组集合,继续触发执行,直至满足所述预设条件。
以上具体的流程步骤,即完全展现了一个获取2位量子比特目标逻辑门的所有步骤,然而即使这样也有可能因为量子线路的形式而无法得到满意的结果,如前文所述,一个2位量子逻辑门,其矩阵形式中包含16个参数,由于其是酉矩阵,可以减少一个自由度,即15个参数,上述步骤中,量子线路的形式需要12个参数确定,当利用这个量子线路无法得到满意的结果时,即可重新确定一个量子线路的形式,新量子线路应该由数量不少于12个的参数来确定,以提高获得满意结果的可能性。
实施例3
由于在量子计算领域,量子逻辑门的矩阵形式都是酉矩阵,因此,在上述实施例的基础上,在根据所述第一保真度集合确定所述目标量子逻辑门之后,还包括:
根据所述目标量子逻辑门确定第二量子逻辑门,其中:所述第二量子逻辑门与所述目标量子逻辑门的操作矩阵互为逆矩阵。
实施例4
本发明还提供了一种用于量子态转化的目标量子逻辑门的获取装置,包括:
第一获取装置,用于获取若干量子逻辑门,记为第一量子逻辑门集合,其中:所述量子逻辑门的操作位数与所述量子态的位数相同;
第二获取装置,用于获取所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,其中:所述量子芯片上的所有量子比特划分为由若干量子比特构成的第一区域和其余量子比特构成的第二区域,所述第一量子逻辑门集合中的所述量子逻辑门作用在所述量子芯片上,使得所述量子芯片中所述第一区域的量子比特处于第一量子态,所述第二区域的量子比特处于第二量子态,每个所述量子逻辑门对应的保真度由所述第一量子态与目标量子态确定,所述目标量子态为所述第一区域中所有量子比特的全部本征态其中之一;
第一确定装置,用于根据所述第一保真度集合确定所述目标量子逻辑门。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果,以上所述仅为本发明的较佳实施例,但本发明不以图面所示限定实施范围,凡是依照本发明的构想所作的改变,或修改为等同变化的等效实施例,仍未超出说明书与图示所涵盖的精神时,均应在本发明的保护范围内。
Claims (10)
1.一种用于量子态转化的目标量子逻辑门的获取方法,所述量子态由不少于两个量子比特的量子态表征,其特征在于:包括:
获取若干量子逻辑门,记为第一量子逻辑门集合,其中:所述量子逻辑门的操作位数与所述量子态的位数相同;
获取所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,其中:所述量子芯片上的所有量子比特划分为由若干量子比特构成的第一区域和其余量子比特构成的第二区域,所述第一量子逻辑门集合中的所述量子逻辑门作用在所述量子芯片上,使得所述量子芯片中所述第一区域的量子比特处于第一量子态,所述第二区域的量子比特处于第二量子态,每个所述量子逻辑门对应的保真度由所述第一量子态与目标量子态确定,所述目标量子态为所述第一区域中所有量子比特的全部本征态其中之一;
根据所述第一保真度集合确定所述目标量子逻辑门。
2.如权利要求1所述的用于量子态转化的目标量子逻辑门的获取方法,其特征在于:所述获取若干量子逻辑门,记为第一量子逻辑门集合,包括:
初始化若干组结构参数,记为第一构建集合,其中:所述结构参数由向量表示;
根据所述第一构建集合中的每个所述结构参数构建量子逻辑门,获取所述第一量子逻辑门集合。
3.如权利要求1所述的用于量子态转化的目标量子逻辑门的获取方法,其特征在于:所述根据所述第一保真度集合确定所述目标量子逻辑门,包括:
确定所述第一保真度集合中最大保真度对应的量子逻辑门为所述目标量子逻辑门。
4.如权利要求2所述的用于量子态转化的目标量子逻辑门的获取方法,其特征在于:所述根据所述保真度确定所述目标量子逻辑门,包括:
根据所述第一保真度集合中的保真度大小判断所述第一量子逻辑门集合是否需要进化;
若所述第一量子逻辑门集合需要进化,则对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,并获取改进后的所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,直至得到无需进化的所述第一量子逻辑门集合;
确定所述第一保真度集合中最大保真度对应的量子逻辑门为所述目标量子逻辑门。
5.如权利要求4所述的用于量子态转化的目标量子逻辑门的获取方法,其特征在于:所述根据所述第一保真度集合中的保真度大小判断所述第一量子逻辑门集合是否需要进化,包括:
根据所述第一保真度集合中的最大保真度是否小于预设保真度;
若是,则确定所述第一量子逻辑门集合需要进化;
若否,则确定所述第一量子逻辑门集合无需进化。
6.如权利要求4所述的用于量子态转化的目标量子逻辑门的获取方法,其特征在于:所述对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,并获取改进后的所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,直至得到无需进化的所述第一量子逻辑门集合,包括:
初始化算法参数,所述算法参数至少包括终止标准或演化次数阈值;
根据所述算法参数对所述第一量子逻辑门集合中的所述量子逻辑门执行进化循环;
当所述进化循环的次数达到所述演化次数阈值,或当所述进化循环得到的目标值达到所述终止标准时,获取所述进化循环终止时得到的所述第一量子逻辑门集合。
7.如权利要求4所述的用于量子态转化的目标量子逻辑门的获取方法,其特征在于:所述对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,包括:
初始化调节因子,其中:所述调节因子至少包括一种运算方式和调节量;
将所述第一构建集合中的每个所述结构参数根据所述运算方式和所述调节量进行调节,获得改进后的结构参数,记为第二构建集合;
根据所述第一构建集合以及所述第二构建集合中的每个所述构建参数分别构建量子逻辑门,记为第一量子逻辑门集合。
8.如权利要求4所述的用于量子态转化的目标量子逻辑门的获取方法,其特征在于:所述对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,包括:
获取保真度大小排名靠前的若干量子逻辑门,以及每个量子逻辑门对应的所述结构参数,记为第二构建集合;
初始化调节因子,其中:所述调节因子至少包括两种运算方式和调节量;
将所述第二构建集合中的每个所述结构参数根据每一种所述运算方式和所述调节量进行调节,获得改进后的结构参数,记为第三构建集合;
根据所述第二构建集合以及所述第三构建集合中的每个所述构建参数分别构建量子逻辑门,记为第一量子逻辑门集合。
9.如权利要求1-8任一项所述的用于量子态转化的目标量子逻辑门的获取方法,其特征在于:在根据所述第一保真度集合确定所述目标量子逻辑门之后,还包括:
根据所述目标量子逻辑门确定第二量子逻辑门,其中:所述第二量子逻辑门与所述目标量子逻辑门的操作矩阵互为逆矩阵。
10.一种用于量子态转化的目标量子逻辑门的获取装置,其特征在于,包括:
第一获取装置,用于获取若干量子逻辑门,记为第一量子逻辑门集合,其中:所述量子逻辑门的操作位数与所述量子态的位数相同;
第二获取装置,用于获取所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,其中:所述量子芯片上的所有量子比特划分为由若干量子比特构成的第一区域和其余量子比特构成的第二区域,所述第一量子逻辑门集合中的所述量子逻辑门作用在所述量子芯片上,使得所述量子芯片中所述第一区域的量子比特处于第一量子态,所述第二区域的量子比特处于第二量子态,每个所述量子逻辑门对应的保真度由所述第一量子态与目标量子态确定,所述目标量子态为所述第一区域中所有量子比特的全部本征态其中之一;
第一确定装置,用于根据所述第一保真度集合确定所述目标量子逻辑门。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910883905.0A CN110807526B (zh) | 2019-09-17 | 2019-09-17 | 一种用于量子态转化的量子逻辑门获取方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910883905.0A CN110807526B (zh) | 2019-09-17 | 2019-09-17 | 一种用于量子态转化的量子逻辑门获取方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110807526A true CN110807526A (zh) | 2020-02-18 |
CN110807526B CN110807526B (zh) | 2021-11-09 |
Family
ID=69487687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910883905.0A Active CN110807526B (zh) | 2019-09-17 | 2019-09-17 | 一种用于量子态转化的量子逻辑门获取方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110807526B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112434815A (zh) * | 2020-10-22 | 2021-03-02 | 清华大学 | 新型混合量子比特*** |
CN114139712A (zh) * | 2021-12-01 | 2022-03-04 | 北京百度网讯科技有限公司 | 量子电路的处理方法、处理装置、电子设备和存储介质 |
CN115146778A (zh) * | 2021-03-31 | 2022-10-04 | 合肥本源量子计算科技有限责任公司 | 待运行量子线路确定方法、装置及量子计算机操作*** |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108154240A (zh) * | 2017-12-29 | 2018-06-12 | 合肥本源量子计算科技有限责任公司 | 一种低复杂度的量子线路模拟*** |
CN109376870A (zh) * | 2018-10-18 | 2019-02-22 | 清华大学 | 一种超导量子比特芯片 |
CN109478258A (zh) * | 2016-06-02 | 2019-03-15 | 谷歌有限责任公司 | 使用子逻辑控制训练量子演进 |
-
2019
- 2019-09-17 CN CN201910883905.0A patent/CN110807526B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109478258A (zh) * | 2016-06-02 | 2019-03-15 | 谷歌有限责任公司 | 使用子逻辑控制训练量子演进 |
CN108154240A (zh) * | 2017-12-29 | 2018-06-12 | 合肥本源量子计算科技有限责任公司 | 一种低复杂度的量子线路模拟*** |
CN109376870A (zh) * | 2018-10-18 | 2019-02-22 | 清华大学 | 一种超导量子比特芯片 |
Non-Patent Citations (1)
Title |
---|
卫佳等: "基于IBMQ平台的量子算法研究", 《计算机工程》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112434815A (zh) * | 2020-10-22 | 2021-03-02 | 清华大学 | 新型混合量子比特*** |
CN112434815B (zh) * | 2020-10-22 | 2022-12-02 | 清华大学 | 新型混合量子比特*** |
CN115146778A (zh) * | 2021-03-31 | 2022-10-04 | 合肥本源量子计算科技有限责任公司 | 待运行量子线路确定方法、装置及量子计算机操作*** |
CN114139712A (zh) * | 2021-12-01 | 2022-03-04 | 北京百度网讯科技有限公司 | 量子电路的处理方法、处理装置、电子设备和存储介质 |
CN114139712B (zh) * | 2021-12-01 | 2023-10-20 | 北京百度网讯科技有限公司 | 量子电路的处理方法、处理装置、电子设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN110807526B (zh) | 2021-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110705711B (zh) | 用于量子态信息降维编码的量子逻辑门的确定方法及装置 | |
CN110598867B (zh) | 一种量子态信息转化方法 | |
CN110942151A (zh) | 一种量子态层析方法及装置 | |
CN110807526B (zh) | 一种用于量子态转化的量子逻辑门获取方法及装置 | |
US10599989B2 (en) | Efficient reduction of resources for the simulation of fermionic Hamiltonians on quantum hardware | |
KR102573252B1 (ko) | 신경망 기반 양자 에러 정정 복호화 방법 및 장치, 칩 | |
JP2020513610A (ja) | 一般化された量子チャンネル | |
CN111401561B (zh) | 一种量子计算装置 | |
US9761325B1 (en) | Memory system | |
KR20160144960A (ko) | 폴라 코드들을 이용한 비대칭 에러 정정 및 플래시 메모리 재기록 | |
Stephens et al. | Asymmetric quantum error correction via code conversion | |
US20160352358A1 (en) | Bit-flip coding | |
CN114021728B (zh) | 量子数据测量方法及***、电子设备和介质 | |
CN112182495B (zh) | 一种基于忆阻器的二元域矩阵运算电路 | |
KR101559075B1 (ko) | 양자 오류 정정을 위한 양자 부호 생성 방법 및 장치 | |
CN114169528A (zh) | 一种延长量子纠缠寿命的方法 | |
KR101768066B1 (ko) | 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법 및 장치 | |
Zorgui et al. | Non-stationary polar codes for resistive memories | |
Bhoumik et al. | Efficient decoding of surface code syndromes for error correction in quantum computing | |
Bennett et al. | Universal quantum data compression via nondestructive tomography | |
KR20190134608A (ko) | 일반화된 폴라 코드 | |
Van Nguyen et al. | Comparative study on quantization-aware training of memristor crossbars for reducing inference power of neural networks at the edge | |
TW201322273A (zh) | 包括以潛在大切換潛伏期為特點之記憶體元件的高效資料儲存裝置 | |
KR101939359B1 (ko) | 내부 연산 구조를 포함하는 mtj 메모리 장치 | |
JP7265946B2 (ja) | ニューラルネットワーク用プロセッサ、ニューラルネットワーク用処理方法、および、プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |