CN110705711B - 用于量子态信息降维编码的量子逻辑门的确定方法及装置 - Google Patents
用于量子态信息降维编码的量子逻辑门的确定方法及装置 Download PDFInfo
- Publication number
- CN110705711B CN110705711B CN201910877508.2A CN201910877508A CN110705711B CN 110705711 B CN110705711 B CN 110705711B CN 201910877508 A CN201910877508 A CN 201910877508A CN 110705711 B CN110705711 B CN 110705711B
- Authority
- CN
- China
- Prior art keywords
- quantum
- logic gate
- fidelity
- quantum logic
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种用于量子态信息降维编码的量子逻辑门的确定方法及装置,根据M位量子比特的位数确定M位量子比特的本征态集合,记为第一量子态集合;确定量子信息降维编码的目标量子比特位数N,其中:N小于M;根据所述第一量子态集合确定第二量子态集合,其中:所述第二量子态集合由若干种N位量子比特的量子态构成,所述第二量子态集合中的元素与所述第一量子态集合中的元素个数相同、且一一对应,本发明可以通过量子态的转化将原始量子态信息重新编码在少量量子比特上,进而便于后期操作时减少计算难度。
Description
技术领域
本发明属于量子信息技术领域,特别是一种用于量子态信息降维编码的量子逻辑门的确定方法及装置。
背景技术
量子计算是一门将逻辑信息编码在可以相互转化的两个量子态—量子比特上,利用量子比特***构建高度复杂的量子中央处理器——量子芯片,利用量子芯片实现对存储在复杂量子态中的信息可编程操作——量子逻辑门与量子算法,最终实现量子信息处理过程的前沿科学。
利用量子比特的性质,编码在M位量子比特中信息,实际上表现为M个量子比特的量子态,所能够表示的信息有2^M种,当量子比特的位数变多时,对于编码在量子比特的量子比特信息处理困难度就越大。
发明内容
本发明的目的是提供一种用于量子态信息降维编码的量子逻辑门的确定方法及装置,可以通过量子态的转化将原始量子态信息重新编码在少量量子比特上。
本发明采用的技术方案如下:
一种用于量子态信息降维编码的量子逻辑门的确定方法,包括:
根据M位量子比特的位数确定M位量子比特的本征态集合,记为第一量子态集合;
确定量子信息降维编码的目标量子比特位数N,其中:N小于M;
根据所述第一量子态集合确定第二量子态集合,其中:所述第二量子态集合由若干种N位量子比特的量子态构成,所述第二量子态集合中的元素与所述第一量子态集合中的元素个数相同、且一一对应。
进一步的,所述根据所述第一量子态集合确定第二量子态集合,具体包括:
根据M-N位量子比特的位数确定M-N位量子比特的本征态集合,记为第三量子态集合;
根据所述第一量子态集合和所述第三量子态集合中的本征态确定第二量子态集合。
进一步的,所述根据第一量子态集合和所述第三量子态集合中的本征态确定第二量子态集合,具体包括:
从所述第三量子态集合中选定其中一个本征态,记为特征量子态;
根据所述第一量子态集合和所述特征量子态确定目标量子逻辑门;
根据所述第一量子态集合和所述目标量子逻辑门确定所述第二量子态集合。
进一步的,所述根据所述第一量子态集合和所述特征量子态确定目标量子逻辑门,具体包括:
获取若干量子逻辑门,记为第一量子逻辑门集合,其中:所述量子逻辑门均为M位;
获取所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,其中:所述量子芯片上的所有量子比特划分为由M-N个量子比特构成的第一区域和N个量子比特构成的第二区域,所述第一量子逻辑门集合中的所述量子逻辑门作用在所述量子芯片上,使得所述量子芯片中的所述第一区域的量子比特处于第一量子输出末态,所述第二区域的量子比特处于第二量子输出末态,每个所述M位量子逻辑门对应的保真度由所述第一量子输出末态和所述特征量子态确定;
根据所述第一保真度集合确定所述目标量子逻辑门。
进一步的,所述获取若干量子逻辑门,记为第一量子逻辑门集合,包括:
初始化若干组结构参数,记为第一构建集合,其中:所述结构参数由向量表示;
根据所述第一构建集合中的每个所述结构参数构建量子逻辑门,获取所述第一量子逻辑门集合。
进一步的,所述根据所述第一保真度集合确定所述目标量子逻辑门,包括:
确定所述第一保真度集合中最大保真度对应的量子逻辑门为所述目标量子逻辑门。
进一步的,所述根据所述第一保真度集合确定所述目标量子逻辑门,包括:
根据所述第一保真度集合中的保真度大小判断所述第一量子逻辑门集合是否需要进化;
若所述第一量子逻辑门集合需要进化,则对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,并获取改进后的所述第一量子逻辑门集合中的每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,直至得到无需进化的所述第一量子逻辑门集合;
确定所述第一保真度集合中最大保真度对应的量子逻辑门为所述目标量子逻辑门。
进一步的,根据所述第一保真度集合中的保真度大小判断所述第一量子逻辑门集合是否需要进化,包括:
根据所述第一保真度集合中的最大保真度是否小于预设保真度;
若是,则确定所述第一量子逻辑门集合需要进化;
若否,则确定所述第一量子逻辑门集合无需进化。
进一步的,所述对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,并获取改进后的所述第一量子逻辑门集合中的每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,直至得到无需进化的所述第一量子逻辑门集合,包括:
初始化算法参数,所述算法参数至少包括终止标准或演化次数阈值;
根据所述算法参数对所述第一量子逻辑门集合中的所述量子逻辑门执行进化循环;
当所述进化循环的次数达到所述演化次数阈值,或当所述进化循环得到的目标值达到所述终止标准时,获取所述进化循环终止时得到的所述第一量子逻辑门集合。
进一步的,所述对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,包括:
获取所述第一保真度集合中所述保真度大小排名靠前的若干保真度对应的量子逻辑门,以及每个所述量子逻辑门对应的所述结构参数,记为第二构建集合;
初始化调节因子,其中,所述调节因子至少包括调节方式和调节量;
将所述第二构建集合中的每个所述结构参数根据所述调节方式和所述调节量进行调节,获得改进后的结构参数,记为第三构建集合;
根据所述第二构建集合和所述第三构建集合中的每个所述构建参数分别构建量子逻辑门,记为第一量子逻辑门集合。
一种用于量子态信息降维编码的量子逻辑门的确定装置,包括:
第一确定装置,用于根据M位量子比特的位数确定M位量子比特的本征态集合,记为第一量子态集合;
第二确定装置,用于确定量子信息降维编码的目标量子比特位数N,其中:N小于M;
第三确定装置,根据所述第一量子态集合确定第二量子态集合,其中:所述第二量子态集合由若干种N位量子比特的量子态构成,所述第二量子态集合中的元素与所述第一量子态集合中的元素个数相同、且一一对应。
一种存储介质,所述存储介质中存储有计算机程序,所述计算机程序被设置为运行时执行所述上述任一项所述的方法。
一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现上述任一项所述的方法。
本发明的优点在于:利用本发明提供的一种用于量子态信息降维编码的量子逻辑门的确定方法,通过新的编码方法,将原本编码在多位量子比特量子态上的量子态信息通过降维编码在少量量子比特量子态上,在针对多量子比特信息操作时,可以有效降低量子计算的复杂度,本发明将原本使用M位量子比特的2^M个本征态来表征的信息,将它们一一对应到N位量子比特的量子态上,N位量子比特的量子态是由N位量子比特的所有本征态线性叠加而来,由于N比M小,则实现了量子态信息的降维编码,由于使用的量子比特数目减少,所需保存信息的空间就可以缩小,并且在后续操作中,量子***进行计算的压力就会大大减小。
附图说明
图1是布洛赫球模型;
图2是本发明实施例1一种用于量子态信息降维编码的量子逻辑门的确定方法及装置;
图3是单量子比特线路;
图4是本发明实施例3中的方法;
图5是本发明实施例3中的另一种方法;
图6是一种两位通用量子逻辑门的构建线路;
图7是本发明实施例4中的方法流程图。
具体实施方式
下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
在经典计算机中,比特是信息量的单位。比特是二进制单位或二进制数字(binarydigit)的缩写,它代表从一个二进制数组中选出一元(0或1)所提供的信息量(若此二元出现的概率相等)。在实际场合,常把每一位二进数字称为一个比特,而不论这两个符号出现的概率是否相等。
经典计算机是将信息编码在经典比特上,例如一个1比特的经典计算机,我们可以从中获取2个信息,即由0代表的信息和1代表的信息,但是单次操作我们只能从中获取1个信息,或者说它在每个瞬间只能单独存储一个信息。在经典计算机中,0和1的物理实现是通过不同的电压实现的,0代表低电压信号,1代表高电压信号。
而量子计算机的核心是使用量子比特来编码信息,单个量子比特可以利用叠加态同时存储两个信息,例如单量子比特可以同时保存0和1两个信息,量子比特的物理实现是利用量子物理世界中天然的双态***来构建,双态***包括多种,例如自旋、二能级***、偏振等,实际应用中,我们常使用量子的能级来表示状态,例如,可以用量子的基态表示状态0,而激发态表示状态1,量子的叠加态是指量子处于基态和激发态之间的任一状态,即叠加态就同时表示了0和1这两种状态。
由于量子比特的性质,对双态体系进行某一物理量的测量时,一般情况下只会得到两种不同的结果,例如测其自旋方向,得到的结果就只有自旋向上或者自旋向下两个结果,而这些结果对应的是极化的量子态,通常我们称之为本征态。在数学上,一个***的所有本征态相当于希尔伯特空间的基矢。***任意一个状态是希尔伯特空间的一个向量,该向量一定可以表示为所有本征态的线性叠加。叠加系数模的平方对应于该状态下测得属于某本征态的概率。
通常,量子态在数学中采用态矢来描述:
右矢|ψ>=[c1,c2,…,cn]T,左矢
如上所示,一般使用竖线和尖括号的组合——狄拉克符号——来描述一个量子态,其中每一个分量均为复数,右上角T为转置符号。
对于单量子比特来说,qubit的两个本征态|0>和|1>也是二维复数列向量,它们构成二维复数空间的一对正规直交基底,即|0>和|1>的长度均为1,它们内积为0,因此可选以下两个列向量作为基底:
由上式中的两个右矢可以构成一个二维复数空间的基,任何一个态都可以写为这两个基在复数空间上的线性组合,即:
|ψ>=α|0>+βeiθ|1>
对这个|ψ>进行测量,测量即是读取量子态包含的信息的过程,我们将会有如下几率分别得到|0>和|1>;
P|0>=|<ψ|0>|2=|α|2
P|1>=1-P|0>=|<ψ|1>|2=|βeiθ|2=|β|2
为了更加直观的表示量子态,如图1所示,在物理上引入布洛赫球的概念,能够方便的表示一个量子比特的任意状态。
继续参见图1,|ψ>是布洛赫球中以0点为原点,终点位于球面的一个矢量,其位于Z坐标的值衡量了它是0或1的概率;
对于编码信息而言,单比特量子所表示的信息,即为由指向z轴正方向表示的信息|0>,和由指向z轴负方向表示的信息|1>。
推广到多量子比特***中,对于两量子比特而言,其能够表示的信息共有4种,分别为|00>、|01>、|10>、|11>所指代的信息,推广到M位量子比特,其能够表示的信息共有2M种,具体表现为M个量子比特的量子态:
其中:的值为0或1,j=1,2,…,M,代表第j个量子比特的量子态;λi为系数,其绝对值的平方表示测量得到对应本征态的概率,可以预见的是,当量子比特的位数变多时,对于编码在量子比特的量子比特信息量将呈指数级增长,而计算这些量子态计算难度和耗费的计算时间也将大大增加。
实施例1
因此,为了降低多量子比特***中量子计算的计算难度和复杂度,本发明实施例1提供了一种用于量子态信息降维编码的量子逻辑门的确定方法,如图2所示,包括以下步骤:
步骤2000、根据M位量子比特的位数确定M位量子比特的本征态集合,记为第一量子态集合;
步骤4000、确定量子态信息降维编码的目标量子比特位数N,其中:N小于M;
步骤6000、根据所述第一量子态集合确定第二量子态集合,其中:所述第二量子态集合由若干种N位量子比特的量子态构成,所述第二量子态集合中的元素与所述第一量子态集合中的元素个数相同,且一一对应。
本发明通过上述方法,将原本使用M位量子比特的2^M个本征态来表征的信息,将它们一一映射对应到N位量子比特的量子态上,N位量子比特的量子态是由N位量子比特的所有本征态线性叠加而来,由于量子比特的位数N比M小,则相当于实现了量子态信息的降维编码,由于使用的量子比特数目减少,所需保存信息的空间就可以缩小,并且在后续操作中,量子***进行计算的压力就会大大减小。
需要说明的是:M位量子比特的本征态集合,即第一量子态集合为:
的值为0或1,j=1,2,…,M}
代表第j个量子比特的本征态。
所述第二量子态集合中的元素为若干种N位量子比特的量子态,而所有的N位量子比特的量子态可以表示为:
其中的值为0或1,j=1,2,…,M,代表第j个量子比特的本征态,λi为系数,其绝对值的平方表示通过测量得到对应本征态的概率。
由上可以看出,为了将M位量子比特的所有2^M个本征态对应的信息,编码到N位量子比特上,而通常在使用N位量子比特表征信息时,只使用N位量子比特的本征态,只有2^N个,为了能够使用少位量子比特表示多位量子比特本征态所表征的信息,本发明用于量子态信息降维编码的量子逻辑门的确定方法使用了N位量子比特的量子态而不仅仅是其本征态来表征信息,从形式上看,量子态表达式中的系数λi或称振幅中也被赋予了信息。
具体的,例如,将2位量子比特的本征态所表征的信息,压缩在1位量子比特上,具体包括以下步骤:
Step1、根据2位量子比特的位数确定2位量子比特的本征态集合,记为第一量子态集合,如下:
{|ψ2>}={|00>、|01>、|10>、|11>}
Step2、确定量子态信息降维编码的目标量子比特位数1;
Step3、根据所述第一量子态集合|ψ2>确定第二量子态集合,第二量子态集合由若干种1位量子比特的量子态构成,1位量子比特的量子态为:
从|ψ1>中选择4种量子态,分别与所述{|00>、|01>、|10>、|11>}中的元素一一对应。例如,可以选择|0>、|1>、数据对应关系可以是|00>→|0>、|01>→|1>、/>
即实现了量子态信息的降维编码。
需要说明的是,经典信息处理过程使用通用经典逻辑门构建,经典计算机是由逻辑门电路做基本组件的,同样的,在量子计算领域,使用的是量子逻辑门,与经典计算机不同的是,量子逻辑门对应于数学上的一个幺正变换矩阵(或称酉矩阵),例如量子逻辑门不仅可以将|0>态和|1>态交换,还可以将|0>和|1>变换为它们的任一叠加态。如图3所示的一个单量子比特线路,显示的是初始态为|0>的单量子比特,在H门作用下,变换为叠加态 的过程。
其中:H门的矩阵形式为:
需要说明的是,量子态通常由量子比特表征,而量子比特集成在量子芯片上,量子逻辑门对量子态进行操作,实际上在具体的量子比特测控中,是利用由量子逻辑门决定的控制信号对量子芯片进行作用,从而使得量子比特的量子态发生变化,实现量子逻辑门的操作,通常,量子逻辑门对于量子比特量子态的演化可以在经典计算机上模拟。因此,本发明对于量子逻辑门和与之对应的量子比特控制信号不加区分,它们只是应用于不同的环境。
对于本发明而言,对于M位量子比特的量子态,需要构建M条单量子比特线路,对应的量子逻辑门是一个M*M位的酉矩阵,来实现对M位量子比特量子态信息的操作,操作之后,结果对应的依然是M位量子比特的量子态,N位量子比特和M-N位量子比特上均具有量子比特量子态,为了使得量子态信息降维压缩至N位量子比特上,或者说使得M-N位量子比特上的量子态不包含实质信息,对于一个任意M位量子比特的量子态,它经过量子逻辑门操作后的剩余的M-N位的量子比特输出的必然是确定的量子比特本征态信息,此时说明M-N位量子比特的量子态是无用信息,而N位量子比特的量子态保留了M位量子比特量子态的全部信息,这就需要使得量子态信息的编码不仅只针对M位量子比特的本征态,而是要对任意的M位量子比特的量子态都适应。
实施例2
因此,本发明还提供了实施例2,本实施例2,在实施例1的基础上,进一步的,所述步骤6000、根据所述第一量子态集合确定第二量子态集合,具体包括:
步骤6200、根据M-N位量子比特的位数确定M-N位量子比特的本征态集合,记为第三量子态集合;
步骤6400、根据所述第一量子态集合和所述第三量子态集合中的本征态确定第二量子态集合。
需要说明的是,在前述实例,将2位量子比特的本征态所表征的信息,压缩在1位量子比特上,通过人为选定,最终得到数据对应关系可以是|00>→|0>、|01>→|1>、说明,这些2量子比特量子本征态经过某一个量子逻辑门之后其中一个量子比特的量子态信息就是对应的所述第二量子态集合中的单量子比特量子态,而另一个量子比特的量子态必然一样,且属于所述第三量子态集合中的一个本征态,因此通过所述第一量子态集合和所述第三量子态集合中的一个本征态,可以通过计算验证所述第二量子态集合是否均满足同一个量子逻辑门,具体计算和验证方法在后续实例中将进行介绍。
实施例3
结合实施例1和实施例2,为了使所述第二量子态集合和所述第一量子态集合均满足同一个量子逻辑门,因而对于任意的M位量子比特量子态,通过该量子逻辑门之后,量子态信息也可以被压缩在其中一个量子比特的量子态上。
本发明实施例3继续提供了一种用于量子态信息降维编码的量子逻辑门的确定方法,结合附图4所示,包括:
步骤2000、根据M位量子比特的位数确定M位量子比特的本征态集合,记为第一量子态集合;
步骤4000、确定量子态信息降维编码的目标量子比特位数N,其中:N小于M;
步骤6200、根据M-N位量子比特的位数确定M-N位量子比特的本征态集合,记为第三量子态集合;
步骤6400、从所述第三量子态集合中选定其中一个本征态,记为特征量子态;
步骤6600、根据所述第一量子态集合和所述特征量子态确定目标量子逻辑门;
步骤6800、根据所述第一量子态集合和所述目标量子逻辑门确定所述第二量子态集合。
具体的,以下以将2位量子比特量子态信息压缩在1位量子比特上为例,说明本实施例3的具体操作,其具体的实现步骤为:
Step1、根据2位量子比特的位数确定2位量子比特的本征态集合,记为第一量子态集合,如下:
{|ψ2>}={|00>、|01>、|10>、|11>}
Step2、确定量子态信息降维编码的目标量子比特位数1;
Step3、根据M-N=1位量子比特的位数确定1位量子比特的本征态集合,记为第三量子态集合;
第三量子态集合由单量子比特的两个本征态|0>和|1>组成;
Step4、从所述第三量子态集合中选定其中一个本征态,记为特征量子态;
Step5、根据所述第一量子态集合{|00>、|01>、|10>、|11>}和所述第三量子态集合{|0>、|1>}中的本征态确定第二量子态集合,具体的,对于两量子比特上编码的4种信息,分别为|00>、|01>、|10>、|11>,即两量子比特的四个本征态,为了将这4种信息编码在只有两个本征态的单比特量子芯片上,需要使用由单比特量子比特表示的四种互不相同的量子态来一一对应两量子比特的四种本征态,转化过程就是对2比特的量子芯片进行编码处理,可以理解为一个量子逻辑门U21操作,U21即为需要获得的目标量子逻辑门。
根据上述原理,为了将由2位量子比特量子态表示的量子信息压缩在单量子比特上,而量子逻辑门操作后不改变量子比特的数目,因此其中一条输出线路中,输出的输出末态中必然包含一个确定的单量子比特量子态,对于单量子比特来说,就是|0>或|1>,在实际操作中,可以事先通过选择确定选择2个量子比特中的哪一个量子比特的|0>或|1>作为所述特征量子态,一共有四种情况,将第一条量子线路的输出末态固定为|0>,或将第一条量子线路中的输出末态固定为|1>,或将第二条量子线路中的输出末态|0>,或将第二条量子线路中的输出末态固定为|1>,这四种情况,每一种都能获得一个U21以及对应的用于编码信息的四种纯态。
至此,结合以上原理,2量子比特的四种本征态在量子逻辑门U21的操作下,必然对应单量子比特上的一个确定的量子态和一个确定的单量子比特本征态,本示例中,将第二量子线路的输出末态即所述特征量子态固定为|0>,根据量子线路的性质,通过列表:
表1:两量子比特4种本征态分别对应编码在单量子比特上4种纯态
根据上述表格,可以列出如下等式:
其中:
α1≠α2≠α3≠α4;
其中:/>与U21的互为转置共轭;
由表1以及上述限定条件,我们可以通过列出若干方程组来计算获得α1、α2、α3、α4的值,最终获得每个2位量子比特本征态对应的输出末态,即为所述第二量子态集合,以及与所述第二量子态集合对应的目标量子逻辑门U21。
获得该转化量子信息的量子自编码器之后,对于两量子比特上任意的一个量子态,我们均可以将其通过该量子自编码器进行信息的转化,将其压缩并保存在单量子比特上,同时输出一个确定的单量子比特本征态信息,即事先确定的特征量子态。
本发明通过上述方法,将原本使用M位量子比特的2^M个本征态来表征的信息,将它们一一对应到N位量子比特的量子态上,N位量子比特的量子态是由N位量子比特的所有本征态线性叠加而来,由于量子比特的位数N比M小,则实现了量子态信息的降维编码,由于是根据所述第一量子态集合和所述特征量子态确定目标量子逻辑门和所述第二量子态集合,目标量子逻辑门可将任意的M为量子比特量子态通过压缩转化在单比特量子态和另一个单比特量子本征态上。
需要说明的是,在量子比特数较少的情况下,例如2位量子比特,如例1中,通过直接人为选定所述第二量子态集合中的元素,反推验证所述第二量子态集合是否能够得到目标量子逻辑门,来确定该编码方式是否适用于所有的M位量子比特量子态,也可以如上述实例3,通过计算方式,直接获得目标量子逻辑门和与其对应的一个第二量子态集合,但是若量子比特的位数增多,第二量子态集合中的元素将会指数增长,通过人为选定,非常麻烦,而由于第二量子态集合中的元素指数增长,通过直接计算方式,方程的个数也会指数增长,即使采用计算机计算也会非常困难。
实施例4
上述实施例3提供了一种通过计算方程组求解目标量子逻辑门的方法,其适用于具有少量量子比特的量子逻辑门的实现,一旦量子比特的位数增多,计算难度指数增加。结合上述实施例,我们寻求的量子逻辑门,它的性质是作用在具有任意的M位量子比特的量子态上,输出的是N位量子比特的量子态,以及M-N位量子比特的本征态的一种,因此:
本发明实施例还提供一种用于量子态信息降维编码的量子逻辑门的确定方法,如图5所示,其在实施例3的基础上,进一步的,所述步骤6600、根据所述第一量子态集合和所述特征量子态确定目标量子逻辑门,具体包括:
步骤6610、获取若干量子逻辑门,记为第一量子逻辑门集合,其中:所述量子逻辑门均为M位;
步骤6620、获取所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,其中:所述量子芯片上的所有量子比特划分为由M-N个量子比特构成的第一区域和N个量子比特构成的第二区域,所述第一量子逻辑门集合中的所述量子逻辑门作用在所述量子芯片上,使得所述量子芯片中的所述第一区域的量子比特处于第一量子输出末态,所述第二区域的量子比特处于第二量子输出末态,每个所述M位量子逻辑门对应的保真度由所述第一量子输出末态和所述特征量子态确定;
步骤6630、根据所述第一保真度集合确定所述目标量子逻辑门。
本实施例方法,通过先获取若干量子逻辑门,再验证每个量子逻辑门的保真度,而由于保真度是根据第一量子输出末态与所述特征量子态的比对得出的,也就是说,保真度越大的量子逻辑门越接近目标量子逻辑门,或者以第一量子逻辑门集合作为获取目标量子逻辑门的基础,用其他的方法获取更精确的目标量子逻辑门。
需要说明的是,关于量子逻辑门的保真度的计算方法,通常如下,先将量子比特芯片上的量子比特制备到任意的量子态,其可以是已知的也可以是未知的,通过施加由量子逻辑门确定的控制信号,使得量子芯片上的量子比特量子态发生演化,通过测定输出的第一区域上的量子比特上的量子态的密度矩阵,再结合与特征量子态的密度矩阵的对比,具体的,由如下公式确定某个量子逻辑门的保真度F:
其中:ρ0为所述特征量子态的密度矩阵,ρ为测得的第一区域的输出末态的密度矩阵。
由于单次测量精度可能有误差,为了得到更加精确的保真度F,可以通过制备多个具有不同量子态的量子芯片,多次施加同样的量子逻辑门,获得多个保真度F,再求多个保真度F的平均值,即可获得相对可靠的也更精确的保真度值。
还需要说明的是,获取量子逻辑门,可以直接利用现有的多量子比特逻辑门,或者直接构建量子逻辑门,而构建一个未知的量子逻辑门,首先要确定需要构建的量子逻辑门的位数,即它作用的量子比特的位数,例如作用在3量子比特上量子逻辑门,它的位数就是3位,其对应的操作矩阵形式是一个2^3*2^3的矩阵,其一共有64个矩阵元,即构建时需要确定64个参数,再由于其是酉矩阵的性质,可以减少一个参数,也就是总共需要确定63个参数,然而即使是这样,用于构建量子逻辑门的参数还是过多,构建多量子比特逻辑门随着位数增多,参数也将指数增长,计算的难度非常大,然而实际上,构建一个任意的M位量子比特逻辑门,可以事先将其等效确定为量子线路的形式,不同的量子线路形式需要不同个数的参数确定,目的都是将多量子比特逻辑门的参数限制在多项式以内,现有技术中已经存在多种已知的量子线路形式,而构建通用量子逻辑门的方法不是本发明的创新点,因此,此处不再赘述,具体的,可以参见文献《Quantum autoencoders for efficient compressionof quantum data》;作者:Jonathan Romero,Jonathan P Olson and Alan Aspuru-Guzik;出版日期:2017年8月18日,期刊名《Quantum Science and Technology》,其中展示了一些参数化构建通用量子逻辑门的方法,其中量子逻辑门由量子线路形式决定,不同量子线路由不同个数的参数确定。
因此,所述步骤6610、获取若干量子逻辑门,记为第一量子逻辑门集合,具体包括:
步骤6611、初始化若干组结构参数,记为第一构建集合,其中:所述结构参数由向量表示;
步骤6612、根据所述第一构建集合中的每个所述结构参数构建量子逻辑门,获取所述第一量子逻辑门集合。
具体的,以下以将2位量子比特逻辑门的构建为例,说明本实施例量子逻辑门的构建方法。
首先确定2位量子逻辑门的量子线路形式,如图6所示的一种通用2量子比特逻辑门构建线路,其中,Rx(θ)、Ry(θ)、Rz(θ)均为量子逻辑门,从中可以看出其一共需要12个参数(θ1~θ12)确定;
随机获取若干组结构参数,每个结构参数由具有12个元素的列向量表示;
根据每组结构参数,将12个元素分别代入,从而确定每个量子逻辑门。
上述实施例方法,通过构建若干个量子逻辑门,再判断每个量子逻辑门的保真度,根据最大保真度对应的量子逻辑门确定为目标量子逻辑门的方法,虽然一定程度上可行,但是还是得到目标量子逻辑门还是不够精确,因此:
本实施例4还进一步提供另一种确定所述目标量子逻辑门的方式,具体的,所述步骤6630、根据所述第一保真度集合确定所述目标量子逻辑门,具体包括:
步骤6631、根据所述第一保真度集合中的保真度大小判断所述第一量子逻辑门集合是否需要进化;
步骤6632、若所述第一量子逻辑门集合需要进化,则对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,并获取改进后的所述第一量子逻辑门集合中的每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,直至得到无需进化的所述第一量子逻辑门集合;
步骤6633、确定所述第一保真度集合中最大保真度对应的量子逻辑门为所述目标量子逻辑门。
本实施例方法通过提供一种算法,用于对所述原始的第一量子逻辑门集合中的量子逻辑门进行进化,迭代,最终获得满足要求的目标量子逻辑门,相对于前述的方法,目标量子逻辑门更加精准。
进一步的,所述步骤6631、根据所述第一保真度集合中的保真度大小判断所述第一量子逻辑门集合是否需要进化,包括:
根据所述第一保真度集合中的最大保真度是否小于预设保真度;
若是,则确定所述第一量子逻辑门集合需要进化;
若否,则确定所述第一量子逻辑门集合无需进化。
需要说明的是,预设保真度可以通过人为指定,预设保真度的设定原则是我们想要最终的目标量子逻辑门的保真度。
需要说明的是,本实施例方法利用了人工智能领域的进化算法,或称演化算法,用于对所述第一量子逻辑门进行进化,其能够高效的解决方法用于解决大量数据演化的处理难题。
因此更进一步的,所述步骤6632、若所述第一量子逻辑门集合需要进化,则对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,并获取改进后的所述第一量子逻辑门集合中的每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,直至得到无需进化的所述第一量子逻辑门集合,具体的,包括:
步骤66321、初始化算法参数,所述算法参数至少包括终止标准或演化次数阈值;
步骤66322、根据所述算法参数对所述第一量子逻辑门集合中的所述量子逻辑门执行进化循环;
步骤66323、当所述进化循环的次数达到所述演化次数阈值,或当所述进化循环得到的目标值达到所述终止标准时,获取所述进化循环终止时得到的所述第一量子逻辑门集合
需要说明的是,所述算法参数,包括了终止标准或演化次数,其中,所述终止标准也可以设定为预设保真度值,而演化次数的设定也是便于在有限的时间内结束算法,提高算法的有效性,当算法结束时,会得到终止演化的第一量子逻辑门集合,此时即可确定所述第一量子逻辑门集合中最大保真度对应的量子逻辑门为目标量子逻辑门。
更进一步的,所述对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,具体的,实际是对构建量子逻辑门的结构参数进行改进,具体步骤如下:
获取所述第一保真度集合中所述保真度大小排名靠前的若干保真度对应的量子逻辑门,以及每个所述量子逻辑门对应的所述结构参数,记为第二构建集合;
初始化调节因子,其中,所述调节因子至少包括调节方式和调节量;
将所述第二构建集合中的每个所述结构参数根据所述调节方式和所述调节量进行调节,获得改进后的结构参数,记为第三构建集合;
根据所述第二构建集合和所述第三构建集合中的每个所述构建参数分别构建量子逻辑门,记为第一量子逻辑门集合
本发明实施例提供的获取目标量子逻辑门的方法,将所述第一保真度集合中所述保真度大小排名靠前的若干保真度对应的量子逻辑门的构建参数保留,并以这些构建参数作为种子,进行改进调整,具体的调整由调节方式和调节量决定,调节方式可以是加、减、乘、除或者其结合等构成的调节方式,调节量也可以由人为确定,例如一个可行的方案是,调节方式为加或减,调节量相对较小的参数,例如1,将构建参数即向量中的每个元素分别加1或者减1得到两个新的构建参数,由这两个新的构建参数构成的量子逻辑门与保留的量子逻辑门构成新的第一量子逻辑门集合继续进行演化。
以下提供一个本实施例获取目标量子逻辑门的具体的流程步骤,参见图7:
步骤1、获取k组结构参数,记为第一数据组集合,其中:每组所述结构参数均包括p个数据;
步骤2、根据每组所述结构参数分别确定对应的量子逻辑门;
步骤3、根据所述特征量子态确定每个所述量子逻辑门的保真度;
步骤4、根据从大到小的顺序获取保真度排名靠前的t组结构参数,记为第二数据组集合,获取最大保真度,记为第一保真度,获取所述第一保真度对应的结构参数,记为目标结构参数,其中:t小于k;
步骤5、设定预设条件,判断是否满足预设条件;
步骤6、若满足,则确定由所述目标结构参数所确定的量子逻辑门为所述目标量子逻辑门;
步骤7、若不满足,则确定r个调节方式,以及每个所述调节方式对应的调节量;
步骤8、将所述第二数据组集合中的每个所述结构参数根据每个所述调节方式对应的所述调节量进行数据调整,获取rt组结构参数,记为第三数据组集合;
步骤9、返回采用合并后的所述第三数据组集合和所述第二数据组集合替换所述第一数据组集合,继续触发执行,直至满足所述预设条件。
本实施例通过,首先获取由k组数据集合所确定的量子逻辑门,再获取所有量子逻辑门的保真度,根据保真度排名大小获取排名靠前的一个或几个保真度对应量子逻辑门以及由这些量子逻辑门对应的结构参数,说明由这些结构参数确定的量子逻辑门是比较接近目标量子逻辑门的,再将这些结构参数根据不同的进化方向进行调整,再返回进行操作,每一步都会使得最大保真度的数值越来越大,因此当满足预设条件后,获取此时最大保真度对应的结构参数,以及由该结构参数对应的量子逻辑门即为目标量子逻辑门,从而利用实验实现并获取了用于实现量子态信息编码的目标量子逻辑门。
以下以2量子比特量子态信息降维编码在1位量子比特上为例,具体说明本发明的一个整体流程:
Step1、根据2位量子比特的位数确定2位量子比特的本征态集合,记为第一量子态集合,如下:
{|ψ2>}={|00>、|01>、|10>、|11>}
Step2、确定量子态信息降维编码的目标量子比特位数1;
Step3、根据M-N=1位量子比特的位数确定1位量子比特的本征态集合,记为第三量子态集合;
第三量子态集合由单量子比特的两个本征态|0>和|1>组成;
Step4、从所述第三量子态集合中选定其中一个本征态,本实施例中,选定第一个量子比特的本征态为|0>,记为特征量子态;
Step5f、确定构建的2位量子逻辑门的量子线路的形式,并根据量子线路的形式确定构建一个量子逻辑门需要的参数个数,例如如图6所示的量子线路,其一共需要12个参数确定;
Step5、获取10组结构参数,记为第一数据组集合,其中:每组所述结构参数均包括12个数据;
Step6、根据每组所述结构参数分别确定对应的量子逻辑门;
Step7、根据所述特征量子态确定每个所述量子逻辑门的保真度;
Step8、根据从大到小的顺序获取保真度排名靠前的2组结构参数,记为第二数据组集合,获取最大保真度,记为第一保真度,获取所述第一保真度对应的结构参数,记为目标结构参数;
Step9、设定预设条件,判断是否满足预设条件;
其中,在实际应用中,预设条件可以设为如下几种:
Step9a、设定预设保真度,记为第一值,例如可以预设保真度为90%,判断所述第一保真度是否大于所述第一值;
或者:
Step9b、设定预设循环次数,记为第二值,例如可以预设循环次数为10次,判断所述第一保真度是否大于所述第二值;
或者:
Step9c、设定预设保真度,记为第一值;同时设定循环次数,记为第二值;判断所述第一保真度是否大于所述第一值,若否则判断当前循环次数是否大于所述第二值;
Step10、根据以上列举的3种预设条件任意一种,若满足,则确定由所述目标结构参数所确定的量子逻辑门为所述目标量子逻辑门,并根据所述第一量子态集合和所述目标量子逻辑门确定所述第二量子态集合;
Step11、若不满足,则确定4个进化分支,以及每个所述进化分支对应的进化方向;
Step12、将所述第二数据组集合中的每个所述结构参数根据每个所述进化分支对应的所述进化方向进行数据调整,获取4*2=8组结构参数,记为第三数据组集合;
Step13、返回采用合并后的所述第三数据组集合和所述第二数据组集合替换所述第一数据组集合,继续触发执行,直至满足所述预设条件。
以上具体的流程步骤,即完全展现了一个编码方法的所有步骤,然而即使这样也有可能因为量子线路的形式而无法得到满意的结果,如前文所述,一个2位量子逻辑门其矩阵形式中包含16个参数,由于其是酉矩阵,可以减少一个自由度,即15个参数,上述步骤中,量子线路的形式需要12个参数确定,当利用这个量子线路无法得到满意的结果时,即可重新确定一个量子线路的形式,新量子线路应该由数量不少于12个的参数来确定,以提高获得满意结果的可能性。
实施例5
本发明还提供了一种用于量子态信息降维编码的量子逻辑门的确定装置,包括:
第一确定装置,用于根据M位量子比特的位数确定M位量子比特的本征态集合,记为第一量子态集合;
第二确定装置,用于确定量子信息降维编码的目标量子比特位数N,其中:N小于M;
第三确定装置,根据所述第一量子态集合确定第二量子态集合,其中:所述第二量子态集合由若干种N位量子比特的量子态构成,所述第二量子态集合中的元素与所述第一量子态集合中的元素个数相同、且一一对应。
本发明还提供了一种存储介质,所述存储介质中存储有计算机程序,所述计算机程序被设置为运行时执行实施例1中所述的方法。
本发明还提供了一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现如实施例1中所述的方法。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果,以上所述仅为本发明的较佳实施例,但本发明不以图面所示限定实施范围,凡是依照本发明的构想所作的改变,或修改为等同变化的等效实施例,仍未超出说明书与图示所涵盖的精神时,均应在本发明的保护范围内。
Claims (12)
1.一种用于量子态信息降维编码的量子逻辑门的确定方法,其特征在于,包括:
根据M位量子比特的位数确定M位量子比特的本征态集合,记为第一量子态集合;且确定量子信息降维编码的目标量子比特位数N,其中:N小于M;
根据M-N位量子比特的位数确定M-N位量子比特的本征态集合,记为第三量子态集合;并从所述第三量子态集合中选定其中一个本征态,记为特征量子态;
根据所述第一量子态集合和所述特征量子态确定的保真度确定用于量子态信息降维编码的目标量子逻辑门,其中,确定所述保真度的方法包括:获取若干量子逻辑门,记为第一量子逻辑门集合,其中:所述量子逻辑门均为M位;获取所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,根据所述第一保真度集合确定所述目标量子逻辑门。
2.如权利要求1所述的方法,其特征在于,所述方法还包括:
根据所述第一量子态集合和所述目标量子逻辑门确定第二量子态集合;其中:所述第二量子态集合由若干种N位量子比特的量子态构成,所述第二量子态集合中的元素与所述第一量子态集合中的元素个数相同、且一一对应;
将所述第二量子态集合作为降维后的目标量子态信息。
3.如权利要求1所述的方法,其特征在于,所述获取所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,包括:
将所述量子芯片上的所有量子比特划分为由M-N个量子比特构成的第一区域和N个量子比特构成的第二区域;
所述第一量子逻辑门集合中的所述量子逻辑门作用在所述量子芯片上,使得所述量子芯片中的所述第一区域的量子比特处于第一量子输出末态,所述第二区域的量子比特处于第二量子输出末态;
每个所述M位量子逻辑门对应的保真度由所述第一量子输出末态和所述特征量子态确定。
4.如权利要求1所述的方法,其特征在于,所述获取若干量子逻辑门,记为第一量子逻辑门集合,包括:
初始化若干组结构参数,记为第一构建集合,其中:所述结构参数由向量表示;
根据所述第一构建集合中的每个所述结构参数构建量子逻辑门,获取所述第一量子逻辑门集合。
5.如权利要求1所述的方法,其特征在于,所述根据所述第一保真度集合确定所述目标量子逻辑门,包括:
确定所述第一保真度集合中最大保真度对应的量子逻辑门为所述目标量子逻辑门。
6.如权利要求1所述的方法,其特征在于,所述根据所述第一保真度集合确定所述目标量子逻辑门,包括:
根据所述第一保真度集合中的保真度大小判断所述第一量子逻辑门集合是否需要进化;
若所述第一量子逻辑门集合需要进化,则对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,并获取改进后的所述第一量子逻辑门集合中的每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,直至得到无需进化的所述第一量子逻辑门集合;
确定所述第一保真度集合中最大保真度对应的量子逻辑门为所述目标量子逻辑门。
7.如权利要求6所述的方法,其特征在于,根据所述第一保真度集合中的保真度大小判断所述第一量子逻辑门集合是否需要进化,包括:
根据所述第一保真度集合中的最大保真度是否小于预设保真度;
若是,则确定所述第一量子逻辑门集合需要进化;
若否,则确定所述第一量子逻辑门集合无需进化。
8.如权利要求6所述的方法,其特征在于,所述对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,并获取改进后的所述第一量子逻辑门集合中的每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,直至得到无需进化的所述第一量子逻辑门集合,包括:
初始化算法参数,所述算法参数至少包括终止标准或演化次数阈值;
根据所述算法参数对所述第一量子逻辑门集合中的所述量子逻辑门执行进化循环;
当所述进化循环的次数达到所述演化次数阈值,或当所述进化循环得到的目标值达到所述终止标准时,获取所述进化循环终止时得到的所述第一量子逻辑门集合。
9.如权利要求6所述的方法,其特征在于,所述对所述第一量子逻辑门集合中的所述量子逻辑门进行改进,包括:
获取所述第一保真度集合中所述保真度大小排名靠前的若干保真度对应的量子逻辑门,以及每个所述量子逻辑门对应的结构参数,记为第二构建集合;
初始化调节因子,其中,所述调节因子至少包括调节方式和调节量;
将所述第二构建集合中的每个所述结构参数根据所述调节方式和所述调节量进行调节,获得改进后的结构参数,记为第三构建集合;
根据所述第二构建集合和所述第三构建集合中的每个所述结构参数分别构建量子逻辑门,记为第一量子逻辑门集合。
10.一种用于量子态信息降维编码的量子逻辑门的确定装置,其特征在于,包括:
第一确定装置,用于根据M位量子比特的位数确定M位量子比特的本征态集合,记为第一量子态集合;且确定量子信息降维编码的目标量子比特位数N,其中:N小于M;
第二确定装置,用于根据M-N位量子比特的位数确定M-N位量子比特的本征态集合,记为第三量子态集合;并从所述第三量子态集合中选定其中一个本征态,记为特征量子态;
第三确定装置,拥有根据所述第一量子态集合和所述特征量子态确定的保真度确定用于量子态信息降维编码的目标量子逻辑门,其中,确定所述保真度的方法包括:获取若干量子逻辑门,记为第一量子逻辑门集合,其中:所述量子逻辑门均为M位;获取所述第一量子逻辑门集合中每个所述量子逻辑门施加在量子芯片上时各所述量子逻辑门对应的保真度,记为第一保真度集合,根据所述第一保真度集合确定所述目标量子逻辑门。
11.一种存储介质,其特征在于,所述存储介质中存储有计算机程序,所述计算机程序被设置为运行时执行所述权利要求1-9任一项所述的方法。
12.一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现如权利要求1-9任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910877508.2A CN110705711B (zh) | 2019-09-17 | 2019-09-17 | 用于量子态信息降维编码的量子逻辑门的确定方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910877508.2A CN110705711B (zh) | 2019-09-17 | 2019-09-17 | 用于量子态信息降维编码的量子逻辑门的确定方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110705711A CN110705711A (zh) | 2020-01-17 |
CN110705711B true CN110705711B (zh) | 2023-08-11 |
Family
ID=69194967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910877508.2A Active CN110705711B (zh) | 2019-09-17 | 2019-09-17 | 用于量子态信息降维编码的量子逻辑门的确定方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110705711B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113222153B (zh) * | 2020-01-21 | 2023-08-08 | 本源量子计算科技(合肥)股份有限公司 | 一种量子态的模拟方法、装置、存储介质和电子装置 |
CN116796848A (zh) * | 2020-01-21 | 2023-09-22 | 本源量子计算科技(合肥)股份有限公司 | 一种待执行操作的量子模拟方法、装置 |
CN113222159B (zh) * | 2020-01-21 | 2023-06-06 | 合肥本源量子计算科技有限责任公司 | 一种量子态的确定方法及装置 |
CN113222150B (zh) * | 2020-01-21 | 2023-08-08 | 本源量子计算科技(合肥)股份有限公司 | 一种量子态的变换方法及装置 |
CN113222161B (zh) * | 2020-01-21 | 2023-06-02 | 合肥本源量子计算科技有限责任公司 | 一种自定义量子逻辑门的实现方法、装置 |
CN113222160B (zh) * | 2020-01-21 | 2023-08-08 | 本源量子计算科技(合肥)股份有限公司 | 一种量子态的转换方法及装置 |
CN111369003B (zh) * | 2020-03-31 | 2023-04-25 | 合肥本源量子计算科技有限责任公司 | 一种量子比特读取信号保真度的确定方法、装置 |
CN111723936B (zh) * | 2020-06-19 | 2024-02-27 | 中国科学技术大学 | 量子态编码装置、方法及量子处理器 |
CN111709531B (zh) * | 2020-06-23 | 2023-06-30 | 南方科技大学 | 量子态的构建方法、装置、量子计算机设备和存储介质 |
CN114764620B (zh) * | 2021-12-31 | 2024-04-09 | 本源量子计算科技(合肥)股份有限公司 | 一种量子卷积操作器 |
CN113283607B (zh) * | 2021-06-15 | 2023-11-07 | 京东科技信息技术有限公司 | 用于估计量子态保真度的方法、装置、电子设备和介质 |
CN113935491B (zh) * | 2021-10-20 | 2022-08-23 | 腾讯科技(深圳)有限公司 | 量子体系的本征态获取方法、装置、设备、介质及产品 |
CN114358294B (zh) * | 2022-02-22 | 2023-11-03 | 合肥本源量子计算科技有限责任公司 | 将原始数据编码到量子线路的方法、装置及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107977541A (zh) * | 2018-01-17 | 2018-05-01 | 合肥本源量子计算科技有限责任公司 | 一种优化量子线路仿真的方法 |
CN108154240A (zh) * | 2017-12-29 | 2018-06-12 | 合肥本源量子计算科技有限责任公司 | 一种低复杂度的量子线路模拟*** |
CN109067473A (zh) * | 2018-10-15 | 2018-12-21 | 合肥本源量子计算科技有限责任公司 | 一种量子比特读取信号的解调分析方法及装置 |
CN109409526A (zh) * | 2018-10-15 | 2019-03-01 | 合肥本源量子计算科技有限责任公司 | 一种单量子逻辑门操作的校准方法 |
CN110020727A (zh) * | 2019-04-09 | 2019-07-16 | 合肥本源量子计算科技有限责任公司 | 一种基于mpi多进程的单量子逻辑门实现方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9018971B2 (en) * | 2012-10-26 | 2015-04-28 | Northrop Grumman Systems Corporation | Efficient resource state distillation |
US9495644B2 (en) * | 2013-07-24 | 2016-11-15 | D-Wave Systems Inc. | Systems and methods for improving the performance of a quantum processor by reducing errors |
-
2019
- 2019-09-17 CN CN201910877508.2A patent/CN110705711B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108154240A (zh) * | 2017-12-29 | 2018-06-12 | 合肥本源量子计算科技有限责任公司 | 一种低复杂度的量子线路模拟*** |
CN107977541A (zh) * | 2018-01-17 | 2018-05-01 | 合肥本源量子计算科技有限责任公司 | 一种优化量子线路仿真的方法 |
CN109067473A (zh) * | 2018-10-15 | 2018-12-21 | 合肥本源量子计算科技有限责任公司 | 一种量子比特读取信号的解调分析方法及装置 |
CN109409526A (zh) * | 2018-10-15 | 2019-03-01 | 合肥本源量子计算科技有限责任公司 | 一种单量子逻辑门操作的校准方法 |
CN110020727A (zh) * | 2019-04-09 | 2019-07-16 | 合肥本源量子计算科技有限责任公司 | 一种基于mpi多进程的单量子逻辑门实现方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110705711A (zh) | 2020-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110705711B (zh) | 用于量子态信息降维编码的量子逻辑门的确定方法及装置 | |
CN110598867B (zh) | 一种量子态信息转化方法 | |
CN110942151B (zh) | 一种量子态层析方法及装置 | |
US8219773B2 (en) | Interpreting the data value stored by memory cell using a performance characteristic value | |
KR101919934B1 (ko) | 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 및 극 부호화된 부호어를 불휘발성 메모리 장치의 멀티 비트 데이터에 매핑하는 매핑 패턴을 선택하는 매핑 패턴 선택 방법 | |
KR101428891B1 (ko) | 아날로그 메모리 셀들에서의 최적화된 임계치 검색 | |
CN110807526B (zh) | 一种用于量子态转化的量子逻辑门获取方法及装置 | |
JP5722420B2 (ja) | 縮退故障を有するメモリセル内にビットを記憶するための技術 | |
US9761325B1 (en) | Memory system | |
US20120240006A1 (en) | Trellis-coded modulation in a multi-level cell flash memory device | |
CN107258083A (zh) | 单级单元和可变的多级单元存储上的数据编码 | |
US8386890B2 (en) | Error correction for multilevel flash memory | |
US9489257B2 (en) | Correcting soft reliability measures of storage values read from memory cells | |
US12009034B2 (en) | Classification of error rate of data retrieved from memory cells | |
CN108986867A (zh) | 半导体存储器***及其操作方法 | |
KR20160144960A (ko) | 폴라 코드들을 이용한 비대칭 에러 정정 및 플래시 메모리 재기록 | |
CN113628665A (zh) | 基于以经优化读取电压为中心的信号和噪声特性确定位错误计数 | |
KR102628009B1 (ko) | 부분 페이지 압축을 위한 메모리 시스템 | |
CN113628673A (zh) | 确定以经优化读取电压为中心的信号和噪声特性 | |
KR20230100620A (ko) | 다단 연결 코드를 사용하는 계층적 오류 정정 코드 디코딩 | |
CN109844864B (zh) | 用于使用多单元存储单元组对非易失性存储器进行编程以提供保持差错的差错位置信息的方法和设备 | |
Bennett et al. | Universal quantum data compression via nondestructive tomography | |
US8869009B2 (en) | Read commands specifying error performance | |
US20220129729A1 (en) | Processor for neural network, processing method for neural network, and non-transitory computer readable storage medium | |
KR20110110188A (ko) | 정보를 k레벨 메모리 유닛에 기입하기 위한 방법 및 메모리 컨트롤러 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, high tech Zone, Hefei City, Anhui Province Applicant after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd. Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, high tech Zone, Hefei City, Anhui Province Applicant before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |