CN110800107B - 包括绝缘材料及存储器单元的垂直交替层的存储器阵列以及形成包括个别包括晶体管及电容器的存储器单元的存储器阵列的方法 - Google Patents

包括绝缘材料及存储器单元的垂直交替层的存储器阵列以及形成包括个别包括晶体管及电容器的存储器单元的存储器阵列的方法 Download PDF

Info

Publication number
CN110800107B
CN110800107B CN201880043219.6A CN201880043219A CN110800107B CN 110800107 B CN110800107 B CN 110800107B CN 201880043219 A CN201880043219 A CN 201880043219A CN 110800107 B CN110800107 B CN 110800107B
Authority
CN
China
Prior art keywords
source
gate
capacitor
individual
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880043219.6A
Other languages
English (en)
Other versions
CN110800107A (zh
Inventor
D·V·N·拉马斯瓦米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202311132134.4A priority Critical patent/CN116963506A/zh
Publication of CN110800107A publication Critical patent/CN110800107A/zh
Application granted granted Critical
Publication of CN110800107B publication Critical patent/CN110800107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示一种存储器阵列，其包括绝缘材料及存储器单元的垂直交替层，其中所述存储器单元个别包括晶体管，所述晶体管包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其之间的沟道区域，所述栅极操作性地接近所述沟道区域。所述沟道区域的至少一部分针对所述部分中的水平电流来水平定向于所述第一源极/漏极区域与所述第二源极/漏极区域之间。所述存储器单元的电容器包括第一电极及第二电极，其具有介于其之间的电容器绝缘体。所述第一电极电耦合到所述第一源极/漏极区域。水平纵向伸长感测线位于所述存储器单元层中的个别者中。相同存储器单元层中的所述晶体管中的个别者的所述第二源极/漏极区域中的个别者电耦合到存储器单元的所述个别层中的所述水平纵向伸长感测线。电容器‑电极结构竖向延伸穿过所述垂直交替层。所述电容器中的个别者的所述第二电极中的个别者电耦合到所述竖向延伸电容器‑电极结构。存取线柱竖向延伸穿过所述垂直交替层。所述存储器单元层中的不同者中的所述晶体管中的个别者的所述栅极包括所述竖向延伸存取线柱的一部分。本发明揭示包含方法的其它实施例。

Description

包括绝缘材料及存储器单元的垂直交替层的存储器阵列以及 形成包括个别包括晶体管及电容器的存储器单元的存储器阵 列的方法
技术领域
本文所揭示的实施例涉及包括绝缘材料及存储器单元的垂直交替层的存储器阵列以及形成包括个别包括晶体管及电容器的存储器单元的存储器阵列的方法。
背景技术
存储器是一种集成电路类型且在计算机***中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称为位线、数据线或感测线)及存取线(其也可称为字线)来对存储器单元写入或从存储器单元读取。感测线可使沿阵列的列的存储器单元导电互连，而存取线可使沿阵列的行的存储器单元导电互连。每一存储器单元可通过感测线及存取线的组合来唯一寻址。
存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在无电力的情况下长时间存储数据。常规地，将非易失性存储器单元指定为具有至少约10年的保存时间的存储器。易失性存储器消耗数据且因此经刷新/或重写以维持数据存储。易失性存储器可具有数毫秒或更短的保存时间。无论如何，存储器单元经配置以将存储器保存或存储于至少两种不同可选状态中。在二进制***中，状态被视为“0”或“1”。在其它***中，至少一些个别存储器单元可经配置以存储两个以上信息电平或状态。
电容器是一种可用于存储器单元中的电子组件类型。电容器具有由电绝缘材料分离的两个电导体。能量可以电场形式静电存储于此材料内。取决于绝缘体材料的组成，存储电场将为易失性或非易失性的。例如，仅包含SiO2的电容器绝缘体材料将为易失性的。一种非易失性电容器类型为具有铁电材料作为绝缘材料的至少部分的铁电电容器。铁电材料以具有两种稳定极化状态为特征且借此可包括电容器及/或存储器单元的可编程材料。铁电材料的极化状态可因施加适合的编程电压而改变，且在移除编程电压之后保持(至少一段时间)。每一极化状态具有彼此不同的电荷存储电容，且其理论上可用于在不使极化状态相反的情况下写入(即，存储)及读取存储器状态，直到期望使此极化状态相反。不够理想的是，在具有铁电电容器的一些存储器中，读取存储器状态的动作会使极化反向。因此，在确定极化状态之后，进行存储器单元的重写以使存储器单元在其确定之后立即进入预读取状态。无论如何，并入铁电电容器的存储器单元归因于形成电容器的一部分的铁电材料的双稳态特性而理论上为非易失性的。除铁电材料之外的可编程材料可用作为电容器绝缘体以使电容器呈现非易失性。
场效晶体管是一种可用于存储器单元中的电子组件类型。这些晶体管包括一对导电源极/漏极区域，其具有介于其之间的半导电沟道区域。导电栅极相邻于沟道区域且通过薄栅极绝缘体来与沟道区域分离。将适合的电压施加于栅极允许电流从一个源极/漏极区域通过沟道区域而流动到另一源极/漏极区域。当从栅极移除电压时，很大程度上防止电流流动通过沟道区域。场效晶体管也可包含额外结构(例如可逆编程电荷存储/捕捉区域)作为栅极绝缘体与导电栅极之间的栅极构造的部分。
一种晶体管类型是铁电场效晶体管(FeFET)，其中栅极构造的至少某一部分(例如栅极绝缘体)包括铁电材料。场效晶体管中的铁电材料的两种不同极化状态可以晶体管的不同临限电压(Vt)或选定操作电压的不同沟道导电率为特征。此外，铁电材料的极化状态可因施加适合的编程电压而改变，且其导致高沟道电导或低沟道电导中的一者。由铁电极化状态引起的高电导及低电导在移除栅极编程电压之后保持(至少一段时间)。可通过施加不干扰铁电极化的小漏极电压来读取沟道的状态。除铁电材料之外的可编程材料可用作为栅极绝缘体以使晶体管呈现非易失性。
附图说明
图1是根据本发明的实施例的包括存储器阵列的衬底片段的一部分的图解透视图。
图2是图1衬底片段的更详尽截面图且是穿过图3中的线2-2取得。
图3是穿过图2中的线3-3取得的截面图。
图4是根据本发明的实施例的包括存储器阵列的衬底片段的一部分的图解透视图。
图5是图4衬底片段的更详尽截面图且是穿过图6、7及8中的线5-5取得。
图6是穿过图5及9中的线6-6取得的截面图。
图7是穿过图5及9中的线7-7取得的截面图。
图8是穿过图5及9中的线8-8取得的截面图。
图9是穿过图6、7及8中的线9-9取得的截面图。
图10是根据本发明的实施例的包括存储器阵列的衬底片段的一部分的图解透视图。
图11是图10衬底片段的更详尽截面图且是穿过图12中的线11-11取得。
图12是穿过图11中的线12-12取得的截面图。
图13是由图1到3展示的衬底的前导衬底的图解截面图且是穿过图14中的线13-13取得。
图14是穿过图13中的线14-14取得的截面图。
图15是由图13及14展示的处理步骤之后的处理步骤中的图13及14衬底的水平截面图。
图16是穿过图15中的线16-16取得的截面图。
图17是由图15展示的处理步骤之后的处理步骤中的图15衬底的截面图。
图18是由图17展示的处理步骤之后的处理步骤中的图17衬底的截面图。
图19是由图18展示的处理步骤之后的处理步骤中的图18衬底的截面图且是穿过图20中的线19-19取得。
图20是穿过图19中的线20-20取得的截面图。
图21是由图19展示的处理步骤之后的处理步骤中的图19衬底的截面图且是穿过图23中的线21-21取得。
图22是穿过图23中的线22-22取得的截面图。
图23是穿过图21及22中的线23-23取得的截面图。
图24是由图23展示的处理步骤之后的处理步骤中的图23衬底的截面图。
图25是由图24展示的处理步骤之后的处理步骤中的图21衬底的截面图且是穿过图26中的线25-25取得。
图26是穿过图25中的线26-26取得的截面图。
图27是由图25展示的处理步骤之后的处理步骤中的图25衬底的截面图且是穿过图28中的线27-27取得。
图28是穿过图27中的线28-28取得的截面图。
图29是由图27展示的处理步骤之后的处理步骤中的图27衬底的截面图且是穿过图30中的线29-29取得。
图30是穿过图29中的线30-30取得的截面图。
图31是由图29展示的处理步骤之后的处理步骤中的图29衬底的截面图且是穿过图32中的线31-31取得。
图32是穿过图31中的线32-32取得的截面图。
图33是由图31展示的处理步骤之后的处理步骤中的图31衬底的截面图且是穿过图34中的线33-33取得。
图34是穿过图33中的线34-34取得的截面图。
具体实施方式
本发明的实施例涵盖存储器阵列及形成存储器阵列的方法。图1到3中展示且参考图1到3描述实例性存储器阵列的第一实例性结构实施例。此包含衬底结构或构造8，其包括相对于基底衬底11(仅图3中展示)所制造的存储器阵列10。实例性基底衬底11可包括导电/导体/传导(即，本文中的电传导)材料、半导电/半导体/半传导材料及绝缘/绝缘体(即，本文中的电绝缘)材料中的任何一或多者。每一种材料已竖向形成于基底衬底11上方。材料可在图1到3所描绘的材料旁边，从图1到3所描绘的材料竖向朝内，或从图1到3所描绘的材料竖向朝外。例如，集成电路的其它部分或完全制造组件可提供于基底衬底11上方、基底衬底11周围或基底衬底11内的某个位置处。也可制造用于操作存储器阵列内的组件的控制及/或其它***电路，且其可或可不完全或部分位于存储器阵列或子阵列内。此外，也可制造且相对于彼此独立地、一前一后地或以其它方式操作多个子阵列。如本发明中所使用，“子阵列”也可被视为阵列。
构造8分别包含绝缘材料16(例如，其包括以下各者，基本上由以下各者组成，或由以下各者组成：200埃到1,000埃的厚度的氮化硅及/或掺杂或非掺杂二氧化硅)及存储器单元19的垂直交替层12及14。为清楚起见，图2及3中仅展示4个存储器单元轮廓19，但图2及3中可看到8个存储器单元且图1中可看到4个存储器单元。图1中仅展示存储器单元的两个z轴列，且未展示隔离绝缘材料以协助读者且使特定操作性组件的水平及垂直布局更清晰可见。在一些实施例中，层14可被视为晶体管材料层14。存储器单元层14可具有相同或不同于绝缘材料层12的厚度的厚度，且图中展示相同厚度。构造8被展示为具有4个垂直交替层12及14(图3)，但可形成更少或可能更多(例如数十个、数百个等等)。因此，更多层12及14可位于所描绘的层下方及基底衬底11上方，和/或更多层12及14可位于所描绘的层上方。绝缘材料13(例如，当绝缘材料16为氮化硅或二氧化硅中的一者时，其为氮化硅或二氧化硅中的另一者)水平介于存储器单元19之间且竖向延伸穿过所描绘的材料堆叠。
存储器单元19个别包括晶体管25及电容器34。晶体管25包括第一源极/漏极区域20及第二源极/漏极区域22(例如，各自为导电掺杂半导体材料(例如多晶硅)或半导电掺杂半导体材料(例如多晶硅))，其具有介于其之间的沟道区域24(例如掺杂半导体材料(例如多晶硅)，但非为本质导电的)。在一些实施例(但图中未展示)中，导电掺杂半导体区域及/或另一半导电区域(例如LDD及/或光晕区域)可介于沟道区域24与源极/漏极区域20及22中的一或两者之间。
栅极26(例如以下中的一或多者：元素金属、两种或两种以上元素的混合物或合金、导电金属化合物及导电掺杂半导电材料)操作性地接近沟道区域24。具体来说，在所描绘的实例中，栅极绝缘体材料28(例如二氧化硅、氮化硅、氧化铪、其它高k绝缘体材料及/或铁电材料)介于栅极26与沟道区域24之间。在一个实施例中且如图中所展示，沟道区域24在直线水平横截面(例如由图2展示的横截面)中的栅极的相对侧(例如y方向侧)上包括两个沟道区域段“s”及“t”。替代地，在另一实施例中，沟道区域在直线水平横截面中可仅位于栅极26的一侧上(图1到3中未展示)。无论如何，沟道区域24的至少一部分水平定向于第一源极/漏极区域20与第二源极/漏极区域22之间以使所述部分中具有水平电流。在所描绘的实例性实施例中，整个沟道区域24被水平定向以使水平电流通过其。无论如何，当将适合的电压施加于栅极26时，导电沟道可形成于沟道区域24内在栅极绝缘体材料28附近，使得电流能够在源极/漏极区域20与22之间流动。
第一源极/漏极区域20及第二源极/漏极区域22各自被展示为在x轴方向上直接紧邻所有栅极绝缘体材料28(图2)。替代地，一或两者可在x轴方向上与所有或部分栅极绝缘体材料28间隔(图中未展示)且沟道区域24的材料可在x轴方向上沿所有或部分栅极绝缘体材料28延伸(图中也未展示)。无论如何，在一个实施例中，沟道区域24完全环绕(图中未展示)栅极26且可在x方向及y方向上具有相同或不同水平厚度。
在一个实施例中且如图中所展示，存取线柱27竖向延伸穿过垂直交替层12及14(例如，在z轴方向上)，且不同存储器单元层14中的个别晶体管25的栅极26包括竖向延伸存取线柱27的一部分。存取线柱27可使沿所述存取线柱的多个栅极26互连。在一个实施例中且如图中所展示，存取线柱27垂直或在垂直的10°内延伸。无论如何，在一个实施例中且如图中所展示，个别存取线柱27直接电耦合到垂直交替层12及14上方或下方(图中展示下方)的水平纵向伸长存取线63。
电容器34包括一对电极(例如第一电极46及第二电极48(例如，各自为导电掺杂半导电材料及/或金属材料)，其具有介于其之间的电容器绝缘体50(例如二氧化硅、氮化硅、氧化铪、其它高k绝缘体材料及/或铁电材料)。第一电极46电耦合(在一个实施例中，直接电耦合)到晶体管25的第一源极/漏极区域20。另外，在一个实施例中，第一电极46在直线水平横截面(例如由图2展示的横截面)中包括圆环41。无论如何，第一电极46及第一源极/漏极区域20可集成(即，具于相同材料，结构上彼此难以区分，且图中未展示)。电容器绝缘体50从第一电极圆环41径向朝内，在一个实施例中竖向延伸穿过垂直交替层12及14，且无论如何，在一个实施例中，在直线水平横截面(例如由图2展示的横截面)中包括圆环43。第二电极48从电容器绝缘体50径向朝内，且在所展示的一个实施例中，在任何直线水平横截面中非呈环形。
电容器-电极结构52(例如实心或中空柱、实心或中空壁等等)竖向延伸穿过垂直交替层12及14，其中不同存储器单元层14中的个别电容器34的个别第二电极48电耦合(在一个实施例中，直接电耦合)到竖向延伸电容器-电极结构52。在一个实施例中且如图中所展示，个别电容器34的第二电极48包括竖向延伸电容器-电极结构52的一部分。在一个实施例中且如图中所展示，电容器-电极结构52在任何直线水平横截面中非呈环形，且在一个实施例中垂直或在垂直的10°内延伸。电容器-电极结构52的实例性材料为金属材料及导电掺杂半导体材料。在一个实施例中且如图中所展示，电容器-电极结构52包括柱55，其中围绕结构52/柱55周向接收电容器绝缘体50。在一个实施例中，仅举例来说，此为阵列中的不同存储器单元层14中的多个电容器34的第二电容器电极48可如何彼此电耦合的实例。在一个实施例中且如图中所展示，电容器-电极结构52直接电耦合到垂直交替层12及14上方或下方(图中展示上方)的水平伸长电容器-电极结构29(例如线或板，例如图1及3中所展示)。在一个实施例中，(若干)构造29可将阵列内的所有第二电极48直接电耦合在一起。为清楚起见，构造29在图1中被展示为单个线。构造29及线63(例如全局存取线)相对于层12及14的上方及下方位置可颠倒，或两者可位于层12及14上方，或两者可位于层12及14下方。
感测线电耦合(在一个实施例中，直接电耦合)到多个第二源极/漏极区域。在一个实施例中，电耦合到感测线的多个第二源极/漏极区域位于相同存储器单元层中。在一个实例性此实施例中，水平纵向伸长感测线57位于个别存储器单元层14中，其中相同存储器单元层中的个别晶体管25的个别第二源极/漏极区域22电耦合(在一个实施例中，直接电耦合)到所述个别存储器单元层14中的感测线57。在一个实施例中，感测线57包括***导电掺杂半导电材料(例如多晶硅，且图中未展示)及中心金属材料心(例如TiN及/或W，且图中未展示)。
图1到3展示包括横向紧邻的不同晶体管25的两个栅极26之间的一对横向间隔的感测线57的实例性实施例。此可根据下文将描述的实例性方法实施例来形成。无论如何，在一个此结构实施例中，感测线57的此类个别对中的感测线57可电耦合在一起(在一个实施例中，直接电耦合)，如由互连线61(图2)所示意性展示。替代地，此类感测线可不如此电耦合在一起(图中未展示)，而是被单独控制。换句话说，仅单个感测线(图中未展示)可替代所描绘的个别对的感测线57。
在上述实施例中，电耦合到感测线的多个第二源极/漏极区域22位于相同存储器单元层中。替代地，电耦合到特定感测线的多个第二源极/漏极区域可位于不同(图中未展示)存储器单元层14中。例如且仅举例来说，感测线结构(例如实心或中空柱、实心或中空壁等等，且图中未展示)可竖向延伸穿过垂直交替层12及14，其中不同存储器单元层14中的个别晶体管25的个别第二源极/漏极区域22电耦合(在一个实施例中，直接电耦合)到感测线结构。
接着，参考图4到9描述包括存储器阵列10a的替代实施例构造8a。已适当使用来自上述实施例的相同元件符号，其中一些构造差异由后缀“a”或由不同元件符号指示。图4到9的实施例与上文相对于图1到3所描述的实施例的部分差异在于：具有竖向延伸穿过垂直交替层的另一存取线柱，其中另一存取线柱包括不同存储器单元层中的个别晶体管的另一栅极。例如，构造8a的晶体管25a包括在不同存储器单元层14中的个别沟道区域24a的相对侧上(例如，在y方向上)竖向延伸穿过垂直交替层12及14的一对存取线柱27a。不同存储器单元层14中的存取线柱27a的部分在不同存储器单元层14中的个别晶体管25a的个别沟道区域24a的相对侧上(例如，在y方向上)包括一对栅极26a。在一个实施例中且如图中所展示，构造8a与构造8的部分差异在于：在直线水平横截面中，单个栅极的相对侧上(例如，在y方向上)不具有两个沟道区域段。
在一个实施例中且如图中所展示，构造8a在单个晶体管25a中包括将所述对存取线柱27a直接电耦合在一起的水平延伸导电带33(图5到7)。在一个此实施例中，导电带33位于所述对存取线柱27a上方，而在另一实施例中，位于所述对存取线柱27a下方(图中未展示)。在一个实施例中且如图中所展示，实例性构造8a包括直接电耦合到多对存取线柱27a的导电带33的水平纵向伸长导线77。图中展示两个导线77，其中每一者将相应交替导电带33电耦合在一起(例如，在x方向上)以单独存取/控制交替存取线柱27a。构造29及线63(例如全局存取线)相对于层12及14的上方及下方位置可颠倒，或两者可位于层12及14上方，或两者可位于层12及14下方。
仅举例来说，构造8a展示实例性替代构造电容器34a。这些电容器构造34a可用于本文所揭示的任何其它实施例中，且可另外或替代地使用相对于图1到3的实施例中所展示及所描述的电容器构造34。实例性电容器构造34a被展示为在水平横截面中大体上呈矩形。另外，相对于图1到3所展示的电容器构造34不在任何位置横向或径向延伸到***绝缘材料13中，而电容器构造34a被展示为横向或径向突出到绝缘材料13中。另外，构造/线29及线77被展示为两者位于层12及14上方，但此可颠倒或一者可位于层12及14上方而另一者可位于层12及14下方。为清楚起见，未在图1中展示关于所描绘组件的特定绝缘材料、结构52a及27a的上延伸部分以及线29及77。
图4到9的实施例中可使用本文相对于其它实施例所展示及/或所描述的任何其它(若干)属性或方面。
图10到12展示包括存储器阵列10b的替代实施例构造8b。已适当使用来自上述实施例的相同元件符号，其中一些构造差异由后缀“b”指示。实例性构造8b与图1到3中所展示的实例性实施例的差异在于：具有包括与柱相对的水平伸长壁或板55b的电容器-电极结构52b。图10到12的实施例中可使用本文相对于其它实施例所展示及/或所描述的任何其它(若干)属性或方面。
上述实例性结构可由任何既有或尚待开发的技术制造。此外，本发明的实施例涵盖形成包括个别包括晶体管及电容器的存储器单元的存储器阵列的方法。此类方法可或可不具有或使用上文所描述且展示为图1到12的大体完成电路构造的任何结构属性。另外，本发明的方面包含存储器阵列，其包括本文所揭示及独立于制造方法所描述的绝缘材料及存储器单元的垂直交替层。无论如何，参考图13到34描述制造由图1到3展示的实施例的一种实例性技术及本发明的方法实施例。来自上述实施例的相同元件符号已用于(若干)前导构造、区域及其相同/前导材料。
参考图13及14，已使绝缘材料16及晶体管材料20/22/24的垂直交替层12及14形成于衬底11及上述先前形成的绝缘材料13及线63上方。晶体管材料层14个别包括个别晶体管25(图13及14中未以元件符号标示)的相应第一源极/漏极区域20、第二源极/漏极区域22及第一源极/漏极区域20与第二源极/漏极区域22之间的沟道区域24。在过程的此点处，此类区域可或可不具有(若干)所要完成掺杂浓度(如果掺杂半导电材料)。
参考图15及16，已穿过图13及14的堆叠而图案化晶体管材料层14的晶体管材料20/22/24及绝缘材料层12的绝缘材料16。接着，在一个实施例中，使用竖向延伸穿过多个层12及14的绝缘材料13来填充由此留下的空隙空间，接着使绝缘材料13平坦化回缩以使其顶面与竖向最外晶体管材料层14的顶面共面(图中未展示)。接着，相对于晶体管材料20/22/24选择性地蚀刻绝缘材料13(例如，当材料13为二氧化硅且材料20/22/24主要为元素硅时，使用HF)。此后，沉积绝缘材料16以填充因蚀刻绝缘材料13所形成的空隙空间，接着使绝缘材料16平坦化回缩以形成所描绘的构造。
参考图17，已形成竖向延伸穿过多个层12及14的晶体管材料20/22/24及绝缘材料16的栅极开口93。作为一实例，此可使用适合的遮蔽步骤来形成且具有或不具有节距倍增。尽管图中展示多个开口93，但讨论主要相对于与单个开口93及单个晶体管及存取线(图17中未以元件符号标示任一者)相关联的制造进行。此外，可在形成栅极开口93之后对围绕栅极开口93的晶体管材料20/22/24适当掺杂。例如，可将(若干)气相掺杂施加于图17的构造以形成达到其相应(若干)所要最终掺杂浓度的区域/材料20、22及24中的一或多者。替代地且仅举例来说，一或多个掺杂剂源牺牲插塞可填充栅极开口93且掺杂剂从此(类)插塞扩散到周围晶体管材料20、22及/或24中以实现(若干)所要最终掺杂浓度。
参考图18，已在栅极开口93内形成栅极绝缘体28(例如，作为圆环)以及从栅极绝缘体圆环28径向朝内的导电栅极材料26。导电栅极材料26竖向延伸穿过多个层12及14(例如图3中所展示)且包括形成于不同晶体管材料层14中的个别晶体管的栅极26。此外，此导电栅极材料包括存取线柱27，其使沿所述存取线的不同晶体管材料层14中的所述个别晶体管的栅极26互连。个别晶体管材料层14中的沟道区域24横向接近所述个别晶体管材料层14中的栅极绝缘体28与栅极26。因此，且在一个实施例中，不同存储器单元层14中的个别晶体管的栅极26包括竖向延伸存取线柱27的一部分。
参考图19及20，已形成竖向穿过多个层12及14的晶体管材料22及绝缘材料16且竖向进入绝缘材料13中的水平伸长沟槽73。
参考图21到23，在个别沟槽73内，已使晶体管材料22及绝缘材料13相对于绝缘材料16选择性地横向凹入以在个别晶体管材料层14中形成水平伸长感测线沟槽71。可在绝缘材料13为二氧化硅时使用的实例性蚀刻化学物为稀释HF，且可在区域20的材料主要包括元素形式硅时使用的实例性蚀刻化学物为氢氧化四甲基铵(TMAH)。
参考图24，已将导电感测线材料57沉积于个别晶体管材料层14中的个别感测线沟槽71中。
参考图25及26，已回蚀此导电材料以在个别感测线沟槽71中形成水平伸长感测线57，其借此以自对准方式形成感测线57。接着，已沉积实例性绝缘材料13以填充沟槽73的剩余体积且使绝缘材料13平坦化回缩，如图中所展示。个别水平伸长感测线57将所述晶体管材料层14中的多个个别晶体管25的多个第二源极/漏极区域22电耦合在一起。
参考图27及28，已形成竖向延伸穿过多个层12及14的晶体管材料20及绝缘材料16的电容器开口91。作为一实例，此可使用适合的遮蔽步骤来形成且具有或不具有节距倍增。尽管图中展示多个开口91，但讨论主要相对于与单个开口91及单个电容器34及单个电容器-电极结构52(图27及28中未形成且未以元件符号标示任一者)相关联的制造进行。
参考图29及30且在个别电容器开口91内，已使晶体管材料20横向(例如径向)凹入(例如，使用TMAH)以在个别晶体管材料层14中形成第一电容器电极腔95。
参考图31及32，已使第一电容器电极46形成于个别晶体管材料层14中的个别第一电容器电极腔95中。
参考图33及34，已使电容器绝缘体50形成于电容器开口91中，接着沉积导电材料以从电容器绝缘体50径向朝内形成第二电容器电极48及电容器-电极结构52。此竖向延伸穿过多个垂直交替层12及14，且其中竖向延伸电容器-电极结构52包括个别电容器34的第二电极48。阵列10中的多个电容器34的第二电极48可(例如)通过制造图3中的(若干)组件29来彼此电耦合。
上述实例性方法在形成感测线57之后形成电容器34。替代地，可在形成感测线57之前形成电容器34(图中未展示)。无论如何，可使用本文相对于其它实施例所展示及/或所描述的任何其它(若干)属性或方面。
模拟处理可用于制造本文所展示的任何其它结构，例如上文参考图4到12所描述的实施例。
本发明的额外实施例涵盖形成存储器阵列(例如且仅举例来说，上文相对于图4到9所描述的存储器阵列)的方法。此方法包含：形成绝缘材料(例如16)及晶体管材料(例如20/22/24)的垂直交替层(例如12、14)。晶体管材料层个别包括第一源极/漏极区域(例如20)及第二源极/漏极区域(例如22)，其具有水平介于其之间的沟道区域(例如24)。一对存取线柱(例如27a)在晶体管材料层的不同者中的沟道区域中的个别者的相对侧上竖向延伸穿过垂直交替层。不同晶体管材料层中的存取线柱的部分在不同晶体管材料层中的晶体管(例如25a)中的个别者的个别沟道区域的相对侧上包括一对栅极(例如26a)。形成电耦合到多个第二源极/漏极区域的感测线(例如57)。形成个别包括第一电极及第二电极(例如分别为46及48)(其具有介于其之间的电容器绝缘体(例如50))的电容器(例如34a)。第一电极电耦合到个别第一源极/漏极区域。阵列中的多个电容器的第二电容器电极彼此电耦合。
在一个此实施例中，形成导体材料(例如33)以将所述对存取线柱直接电耦合在一起。在后一此实施例中，使水平纵向伸长导线(例如77)形成于多对存取线柱的导体材料上方且直接电耦合到多对存取线柱的导体材料。
在本发明中，除非另有指示，否则“竖向”、“较高”、“上”、“下”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在…下”、“下面”、“向上”及“向下”一般参考垂直方向。“水平”是指沿主衬底表面的大体方向(即，在10度内)且可在制造期间相对于其处理衬底，而垂直为大体上正交于水平的方向。“完全水平”是指沿主衬底表面的方向(即，与主衬底表面成0度)且可在制造期间相对于其处理衬底。此外，本文所使用的“垂直”及“水平”为大体上彼此垂直的方向且与衬底在三维空间中的定向无关。另外，“竖向延伸”是指与完全水平成至少45°角的方向。此外，相对于场效应晶体管“竖向延伸”是参考晶体管的通道长度的定向，电流在操作中沿所述定向在源极/漏极区域之间流动。就双极接面晶体管来说，“竖向延伸”是参考基底长度的定向，电流在操作中沿所述定向在射极与集极之间流动。
此外，“直接在…上方”及“直接在…下方”要求两个所述区域/材料/组件相对于彼此至少部分横向重叠(即，水平)。另外，使用前面无“直接”的“上方”仅要求另一所述区域/材料/组件上方的所述区域/材料/组件的某个部分从另一所述区域/材料/组件竖向朝外(即，不管两个所述区域/材料/组件是否存在任何横向重叠)。类似地，使用前面无“直接”的“下方”仅要求另一所述区域/材料/组件下方的所述区域/材料/组件的某个部分从另一所述区域/材料/组件竖向朝内(即，不管两个所述区域/材料/组件是否存在任何横向重叠)。
本文所描述的任何材料、区域及结构可为均质或非均质的，且无论如何，可在此所上覆的任何材料上方连续或不连续。此外，除非另有说明，否则每一材料可使用任何适合的或尚待开发的技术来形成，例如原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入。
另外，“厚度”本身(前面无方向形容词)界定为从不同组成的紧邻材料或紧邻区域的最近表面垂直穿过给定材料或区域的平均直线距离。另外，本文所描述的每一种材料或区域可具有实质上恒定厚度或可变厚度。如果具有可变厚度，则除非另有指示，否则厚度是指平均厚度，且此材料或区域将归因于厚度可变而具有某一最小厚度及某一最大厚度。如本文所使用，“不同组成”仅要求可彼此直接抵靠的两个所述材料或区域的部分化学及/或物理上不同，例如，在此类材料或区域为非均质的情况下。如果两个所述材料或区域彼此不直接抵靠，那么“不同组成”仅要求：如果此类材料或区域为非均质的，那么彼此最接近的两个所述材料或区域的部分化学及/或物理上不同。在本发明中，当所述材料、区域或结构彼此至少部分物理接触时，材料、区域或结构彼此“直接抵靠”。相比来说，前面无“直接”的“上方”、“上”、“相邻”、“沿”及“抵靠”涵盖“直接抵靠”以及其中(若干)介入材料、区域或结构导致所述材料、区域或结构彼此不物理接触的构造。
在本文中，如果在正常操作中电流能够从一个区域-材料-组件连续流动到另一区域-材料-组件，那么区域-材料-组件彼此“电耦合”，且当产生足够亚原子正及/或负电荷时，主要通过移动亚原子正及/或负电荷来实现“电耦合”。另一电子组件可介于区域-材料-组件之间且电耦合到区域-材料-组件。相比来说，当区域-材料-组件被认为是“直接电耦合”时，直接电耦合的区域-材料-组件之间无介入电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、熔断器等等)。
另外，“金属材料”为以下中的任一者或组合：元素金属、两种或两种以上元素金属的混合物或合金，及任何导电金属化合物。
在本发明中，选择性蚀刻或移除为其中以至少2.0:1的比率相对于另一(些)所述材料移除一种材料的蚀刻或移除。此外，选择性生长或选择性形成为在至少前100埃的生长或形成中以至少2.0:1的比率相对于另一(些)所述材料生长或形成一种材料。
此外，“自对准方式”意谓其中通过紧挨先前图案化结构的侧壁沉积材料来界定结构的至少一横向表面的技术。
结论
在一些实施例中，一种存储器阵列包括绝缘材料及存储器单元的垂直交替层，其中所述存储器单元个别包括晶体管，所述晶体管包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其之间的沟道区域，所述栅极操作性地接近所述沟道区域。所述沟道区域的至少一部分水平定向于所述第一源极/漏极区域与第二源极/漏极区域之间以使所述部分中具有水平电流。所述存储器单元的电容器包括第一电极及第二电极，其具有介于其之间的电容器绝缘体。所述第一电极电耦合到所述第一源极/漏极区域。所述阵列中的所述电容器中的多者的所述第二电容器电极彼此电耦合。感测线电耦合到所述第二源极/漏极区域中的多者。存取线柱竖向延伸穿过所述垂直交替层。所述存储器单元层中的不同者中的所述晶体管中的个别者的所述栅极包括所述竖向延伸存取线柱的一部分。
在一些实施例中，一种存储器阵列包括绝缘材料及存储器单元的垂直交替层，其中所述存储器单元个别包括晶体管，所述晶体管包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其之间的沟道区域，所述栅极操作性地接近所述沟道区域。所述沟道区域的至少一部分水平定向于所述第一源极/漏极区域与所述第二源极/漏极区域之间以使所述部分中具有水平电流来。所述存储器单元的电容器包括第一电极及第二电极，其具有介于其之间的电容器绝缘体。所述第一电极电耦合到所述第一源极/漏极区域。所述阵列中的所述电容器中的多者的所述第二电容器电极彼此电耦合。水平纵向伸长感测线位于所述存储器单元层中的个别者中。相同存储器单元层中的所述晶体管中的个别者的所述第二源极/漏极区域中的个别者电耦合到存储器单元的所述个别层中的所述水平纵向伸长感测线。
在一些实施例中，一种存储器阵列包括绝缘材料及存储器单元的垂直交替层，其中所述存储器单元个别包括晶体管，所述晶体管包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其之间的沟道区域，所述栅极操作性地接近所述沟道区域。所述沟道区域的至少一部分水平定向于所述第一源极/漏极区域与所述第二源极/漏极区域之间以使所述部分中具有水平电流。所述存储器单元的电容器包括第一电极及第二电极，其具有介于其之间的电容器绝缘体。所述第一电极电耦合到所述第一源极/漏极区域。水平纵向伸长感测线位于所述存储器单元层中的个别者中。相同存储器单元层中的所述晶体管中的个别者的所述第二源极/漏极区域中的个别者电耦合到存储器单元的所述个别层中的所述水平纵向伸长感测线。电容器-电极结构竖向延伸穿过所述垂直交替层。所述电容器的个别者的所述第二电极中的个别者电耦合到所述竖向延伸电容器-电极结构。存取线柱竖向延伸穿过所述垂直交替层。所述存储器单元层的中不同者中的所述晶体管中的个别者的所述栅极包括所述竖向延伸存取线柱的一部分。
在一些实施例中，一种存储器阵列包括绝缘材料及存储器单元的垂直交替层，其中所述存储器单元个别包括晶体管，所述晶体管包括第一源极/漏极区域及第二源极/漏极区域，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其之间的沟道区域。所述沟道区域的至少一部分水平定向于所述第一源极/漏极区域与所述第二源极/漏极区域之间以使所述部分中具有水平电流。所述存储器单元的电容器包括第一电极及第二电极，其具有介于其之间的电容器绝缘体。所述第一电极电耦合到所述第一源极/漏极区域。所述阵列中的所述电容器中的多者的所述第二电容器电极彼此电耦合。一对横向间隔的存取线柱在所述存储器单元层中的不同者中的所述沟道区域中的个别者的相对侧上竖向延伸穿过所述垂直交替层。所述不同存储器单元层中的所述存取线柱的部分在所述不同存储器单元层中的所述晶体管中的个别者的所述个别沟道区域的相对侧上包括一对栅极。感测线电耦合到所述第二源极/漏极区域中的多者。
在一些实施例中，一种形成存储器阵列的方法包括：形成绝缘材料及晶体管材料的垂直交替层，所述存储器阵列包括个别包括晶体管及电容器的存储器单元。所述晶体管材料层个别包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有水平介于其之间的沟道区域，所述栅极操作性地接近所述沟道区域。存取线柱竖向延伸穿过所述垂直交替层。所述晶体管材料层中的不同者中的所述晶体管中的个别者的所述栅极包括所述竖向延伸存取线柱的一部分。绝缘材料竖向延伸穿过所述垂直交替层中的多者。形成竖向穿过所述多个垂直交替层的所述晶体管材料及所述绝缘材料且竖向进入所述绝缘材料中的水平伸长沟槽。在所述沟槽内，使所述晶体管材料及所述绝缘材料相对于所述绝缘材料横向凹入以在所述个别晶体管材料层中形成水平伸长感测线沟槽。使水平伸长感测线形成于所述个别晶体管材料层中的所述感测线沟槽中的个别者中。所述水平伸长感测线中的个别者将所述晶体管材料层中的多个个别晶体管的所述第二源极/漏极区域中的多者电耦合在一起。形成个别包括第一电极及第二电极的电容器，所述第一电极及所述第二电极具有介于其之间的电容器绝缘体。所述第一电极电耦合到所述晶体管材料层中的所述多个个别晶体管中的个别者的所述第一源极/漏极区域中的个别者。所述阵列中的所述电容器中的多者的所述第二电容器电极彼此电耦合。
在一些实施例中，一种形成存储器阵列的方法包括：形成绝缘材料及晶体管材料的垂直交替层，所述存储器阵列包括个别包括晶体管及电容器的存储器单元。所述晶体管材料层个别包括第一源极/漏极区域、第二源极/漏极区域及水平介于所述第一源极/漏极区域与所述第二源极/漏极区域之间的沟道区域。形成竖向延伸穿过所述层的多者的绝缘材料。形成竖向延伸穿过所述多个垂直交替层的所述晶体管材料及所述绝缘材料的栅极开口。在所述栅极开口内，形成栅极-绝缘体圆环且从所述栅极-绝缘体圆环径向朝内形成导电栅极材料。所述导电栅极材料竖向延伸穿过所述多个垂直交替层，包括所述晶体管材料层的不同者中的所述晶体管中的个别者的栅极，且包括存取线，所述存取线使沿所述存取线的所述不同晶体管材料层中的所述个别晶体管的所述栅极互连。所述个别晶体管材料层中的所述沟道区域横向接近所述个别晶体管材料层中的所述栅极绝缘体圆环及所述栅极。形成竖向穿过所述多个层的所述晶体管材料及所述绝缘材料且竖向进入所述绝缘材料中的水平伸长沟槽。在所述沟槽内，使所述晶体管材料及所述绝缘材料相对于所述绝缘材料横向凹入以在所述个别晶体管材料层中形成水平伸长感测线沟槽。使水平伸长感测线形成于所述个别晶体管材料层中的所述感测线沟槽中的个别者中。所述水平伸长感测线中的个别者将所述晶体管材料层中的多个个别晶体管的所述第二源极/漏极区域的多者电耦合在一起。形成个别包括第一电极及第二电极的电容器，所述第一电极及所述第二电极具有介于其之间的电容器绝缘体。所述第一电极电耦合到所述晶体管材料层中的所述多个个别晶体管中的个别者的所述第一源极/漏极区域中的个别者。所述阵列中的所述电容器中的多者的所述第二电容器电极彼此电耦合。
在一些实施例中，一种形成存储器阵列的方法包括：形成绝缘材料及晶体管材料的垂直交替层，所述存储器阵列包括个别包括晶体管及电容器的存储器单元。所述晶体管材料层个别包括第一源极/漏极区域及第二源极/漏极区域，其具有水平介于其之间的沟道区域。一对存取线柱在所述晶体管材料层中的不同者中的所述沟道区域中的个别者的相对侧上竖向延伸穿过所述垂直交替层。所述不同晶体管材料层中的所述存取线柱的部分在所述不同晶体管材料层中的所述晶体管中的个别者的所述个别沟道区域的所述相对侧上包括一对栅极。形成电耦合到所述第二源极/漏极区域中的多者的感测线。电容器个别包括第一电极及第二电极，其具有介于其之间的电容器绝缘体。所述第一电极电耦合到所述第一源极/漏极区域中的个别者。所述阵列中的所述电容器中的多者的所述第二电容器电极彼此电耦合。

Claims (24)

1.一种存储器阵列，其包括绝缘材料层及存储器单元层的垂直交替层，所述存储器单元层个别地包括：
晶体管，其包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其两者之间的沟道区域，所述栅极操作性地接近所述沟道区域，所述沟道区域的至少一部分水平定向以使所述第一源极/漏极区域与所述第二源极/漏极区域之间的部分中具有水平电流；及
电容器，其包括第一电极及第二电极，所述第一电极及所述第二电极具有介于其两者之间的电容器绝缘体，所述第一电极电耦合到所述第一源极/漏极区域，所述阵列中的所述电容器中的多者的所述第二电极彼此电耦合；
感测线，其电耦合到所述第二源极/漏极区域中的多者；
存取线柱，其竖向延伸穿过所述垂直交替层，所述存储器单元层中的不同者中的所述晶体管中的个别者的所述栅极中的个别者包括所述竖向延伸存取线柱的各自部分；
电容器-电极结构，其竖向延伸穿过所述垂直交替层，所述电容器中的个别者的所述第二电极中的个别者电耦合到所述竖向延伸电容器-电极结构，所述电容器-电极结构包括竖向伸长且水平伸长的壁；
所述晶体管中的个别者包括栅极绝缘体，所述栅极绝缘体横向地在所述栅极和所述沟道区域之间，所述栅极绝缘体横向地在所述栅极和所述第一源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第一源极/漏极区域在物理接触上彼此分离，所述栅极绝缘体横向地在所述栅极和所述第二源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第二源极/漏极区域在物理接触上彼此分离；及
所述第一源极/漏极区域及所述第二源极/漏极区域中的每一者具有直接紧邻所述沟道区域和所述栅极绝缘体这二者的垂直侧，所述第一源极/漏极区域及所述第二源极/漏极区域的所述垂直侧中，相较于直接紧邻所述沟道区域的所述垂直侧，直接紧邻所述栅极绝缘体的每一所述垂直侧有着较大数量。
2.根据权利要求1所述的阵列，其中所述沟道区域在直线水平横截面中在所述栅极的相对侧上包括两个沟道区域段。
3.根据权利要求2所述的阵列，其中所述沟道区域在所述直线水平横截面中完全环绕所述栅极。
4.根据权利要求1所述的阵列，其中所述沟道区域在直线水平横截面中仅位于所述栅极的一侧上。
5.根据权利要求1所述的阵列，其中电耦合到所述感测线的所述第二源极/漏极区域中的多者位于相同存储器单元层中。
6.根据权利要求5所述的阵列，其中所述感测线在所述相同存储器单元层中水平纵向伸长。
7.根据权利要求1所述阵列，其包括竖向延伸穿过所述垂直交替层的另一存取线柱，所述另一存取线柱包括不同的所述存储器单元层中的所述个别晶体管的另一栅极。
8.根据权利要求1所述的阵列，其中所述存取线柱垂直或在垂直的10°内延伸。
9.根据权利要求1所述的阵列，其中整个所述沟道区域被水平定向以使水平电流通过其。
10.根据权利要求1所述的阵列，其中所述第一电极直接电耦合到所述第一源极/漏极区域。
11.根据权利要求1所述的阵列，其中所述第二源极/漏极区域中的多者中的个别者直接电耦合到所述感测线。
12.一种形成存储器阵列的方法，所述存储器阵列包括个别地包括晶体管及电容器的存储器单元，所述方法包括：
形成绝缘材料及晶体管材料的垂直交替层，所述晶体管材料层个别地包括第一源极/漏极区域、第二源极/漏极区域及水平介于所述第一源极/漏极区域与所述第二源极/漏极区域之间的沟道区域；
形成竖向延伸穿过所述层中的多者的绝缘材料；
形成竖向延伸穿过所述垂直交替层的所述晶体管材料及所述绝缘材料的栅极开口；
在所述栅极开口内，形成栅极-绝缘体圆环及从所述栅极-绝缘体圆环径向朝内的导电栅极材料；所述导电栅极材料竖向延伸穿过所述多个垂直交替层，包括所述晶体管材料层中的不同者中的所述晶体管中的个别者的栅极中的个别者，且包括存取线，所述存取线使沿所述存取线的不同的所述晶体管材料层中的所述晶体管中的个别者的所述栅极互连；所述个别晶体管材料层中的所述沟道区域横向接近所述个别晶体管材料层中的所述栅极-绝缘体圆环及所述栅极；
形成竖向穿过所述多个层的所述晶体管材料及所述绝缘材料且竖向进入所述绝缘材料中的水平伸长沟槽；
在所述沟槽内，使所述晶体管材料及所述绝缘材料相对于所述绝缘材料横向凹入以在所述个别晶体管材料层中形成水平伸长感测线沟槽；
使水平伸长感测线形成于所述个别晶体管材料层中的所述感测线沟槽中的个别者中，所述水平伸长感测线中的个别者将所述晶体管材料层中的多个个别晶体管的所述第二源极/漏极区域的多者电耦合在一起；及
形成个别地包括第一电极及第二电极的电容器，所述第一电极及所述第二电极具有介于其两者之间的电容器绝缘体，所述第一电极电耦合到所述晶体管材料层中的所述多个个别晶体管中的个别者的所述第一源极/漏极区域中的个别者，所述阵列中的所述电容器中的多者的所述第二电极彼此电耦合。
13.根据权利要求12所述的方法，其中形成所述电容器包括：
形成竖向延伸穿过所述多个垂直交替层的所述晶体管材料及所述绝缘材料的电容器开口；
在所述电容器开口内，使所述晶体管材料横向凹入以在所述个别晶体管材料层中形成第一电容器电极腔；
使所述第一电极形成于所述个别晶体管材料层中的所述第一电容器电极腔中的个别者中；
在形成所述第一电极之后，在所述电容器开口中形成所述电容器绝缘体；及
所述第二电极的所述形成包括在所述电容器开口内形成电容器-电极结构，所述电容器-电极结构从所述电容器绝缘体径向朝内且竖向延伸穿过所述多个垂直交替层，所述竖向延伸电容器-电极结构包括所述电容器中的个别者的所述第二电极。
14.一种存储器阵列，其包括绝缘材料及存储器单元的垂直交替层，所述存储器单元个别地包括：
晶体管，其包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其两者之间的沟道区域，所述栅极操作性地接近所述沟道区域，所述沟道区域的至少一部分水平定向以使所述第一源极/漏极区域与所述第二源极/漏极区域之间的部分中具有水平电流；及
电容器，其包括第一电极及第二电极，所述第一电极及所述第二电极具有介于其两者之间的电容器绝缘体，所述第一电极电耦合到所述第一源极/漏极区域，所述阵列中的所述电容器中的多者的所述第二电极彼此电耦合；
感测线，其电耦合到所述第二源极/漏极区域中的多者；
存取线柱，其竖向延伸穿过所述垂直交替层，所述存储器单元层中的不同者中的所述晶体管中的个别者的所述栅极中的个别者包括所述竖向延伸存取线柱的各自部分；
电容器-电极结构，其竖向延伸穿过所述垂直交替层，所述电容器中的个别者的所述第二电极中的个别者电耦合到所述竖向延伸电容器-电极结构，所述电容器-电极结构包括竖向伸长且水平伸长的壁；
所述晶体管中的个别者包括栅极绝缘体，所述栅极绝缘体横向地在所述栅极和所述沟道区域之间，所述栅极绝缘体横向地在所述栅极和所述第一源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第一源极/漏极区域在物理接触上彼此分离，所述栅极绝缘体横向地在所述栅极和所述第二源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第二源极/漏极区域在物理接触上彼此分离；及
所述第一源极/漏极区域及所述第二源极/漏极区域中的每一者具有直接紧邻所述沟道区域和所述栅极绝缘体这二者的垂直侧，所述第一源极/漏极区域及所述第二源极/漏极区域的所述垂直侧中，相较于直接紧邻所述栅极绝缘体的所述垂直侧，直接紧邻所述沟道区域的每一所述垂直侧有着较大数量。
15.一种存储器阵列，其包括绝缘材料及存储器单元的垂直交替层，所述存储器单元个别地包括：
晶体管，其包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其两者之间的沟道区域，所述栅极操作性地接近所述沟道区域，所述沟道区域的至少一部分水平定向以使所述第一源极/漏极区域与所述第二源极/漏极区域之间的部分中具有水平电流；及
电容器，其包括第一电极及第二电极，所述第一电极及所述第二电极具有介于其两者之间的电容器绝缘体，所述第一电极电耦合到所述第一源极/漏极区域，所述阵列中的所述电容器中的多者的所述第二电极彼此电耦合；
感测线，其电耦合到所述第二源极/漏极区域中的多者；
存取线柱，其竖向延伸穿过所述垂直交替层，所述存储器单元层中的不同者中的所述晶体管中的个别者的所述栅极中的个别者包括所述竖向延伸存取线柱的各自部分；
电容器-电极结构，其竖向延伸穿过所述垂直交替层，所述电容器中的个别者的所述第二电极中的个别者电耦合到所述竖向延伸电容器-电极结构，所述电容器-电极结构包括竖向伸长且水平伸长的壁；
所述晶体管中的个别者包括栅极绝缘体，所述栅极绝缘体横向地在所述栅极和所述沟道区域之间，所述栅极绝缘体横向地在所述栅极和所述第一源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第一源极/漏极区域在物理接触上彼此分离，所述栅极绝缘体横向地在所述栅极和所述第二源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第二源极/漏极区域在物理接触上彼此分离；及
所述晶体管中的个别者的所述竖向延伸存取线柱的所述部分的周围完全横向地被所述第一源极/漏极区域、所述第二源极/漏极区域及所述沟道区域的组合所环绕；所述部分具有第一对横向相对侧及第二对横向相对侧，所述沟道区域仅位于所述第一对或所述第二对中的一者的所述横向相对侧上、且不位于所述第一对或所述第二对中的另一者的所述横向相对侧上，所述第一源极/漏极区域及所述第二源极/漏极区域集体地仅位于所述第一对或所述第二对中的所述另一者的所述横向相对侧上、且不位于所述第一对或所述第二对中的所述一者的所述横向相对侧上。
16.根据权利要求15所述的阵列，其中所述第一对及所述第二对相对于彼此正交。
17.一种存储器阵列，其包括绝缘材料及存储器单元的垂直交替层，所述存储器单元个别地包括：
晶体管，其包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其两者之间的沟道区域，所述栅极操作性地接近所述沟道区域，所述沟道区域的至少一部分水平定向以使所述第一源极/漏极区域与所述第二源极/漏极区域之间的部分中具有水平电流；及
电容器，其包括第一电极及第二电极，所述第一电极及所述第二电极具有介于其两者之间的电容器绝缘体，所述第一电极电耦合到所述第一源极/漏极区域；
水平纵向伸长感测线，其位于所述存储器单元层中的个别者中，相同存储器单元层中的所述晶体管中的个别者的所述第二源极/漏极区域中的个别者电耦合到该个别存储器单元层中的所述水平纵向伸长感测线；
电容器-电极结构，其竖向延伸穿过所述垂直交替层，所述电容器中的个别者的所述第二电极中的个别者电耦合到所述竖向延伸电容器-电极结构，所述电容器-电极结构包括竖向伸长且水平伸长的壁；
存取线柱，其竖向延伸穿过所述垂直交替层，所述存储器单元层中的不同者中的所述晶体管中的个别者的所述栅极中的个别者包括所述竖向延伸存取线柱的各自部分；
所述晶体管中的个别者包括栅极绝缘体，所述栅极绝缘体横向地在所述栅极和所述沟道区域之间，所述栅极绝缘体横向地在所述栅极和所述第一源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第一源极/漏极区域在物理接触上彼此分离，所述栅极绝缘体横向地在所述栅极和所述第二源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第二源极/漏极区域在物理接触上彼此分离；及
所述第一源极/漏极区域及所述第二源极/漏极区域中的每一者具有直接紧邻所述沟道区域和所述栅极绝缘体这二者的垂直侧，所述第一源极/漏极区域及所述第二源极/漏极区域的所述垂直侧中，相较于直接紧邻所述沟道区域的所述垂直侧，直接紧邻所述栅极绝缘体的每一所述垂直侧有着较大数量。
18.一种存储器阵列，其包括绝缘材料及存储器单元的垂直交替层，所述存储器单元个别地包括：
晶体管，其包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其两者之间的沟道区域，所述栅极操作性地接近所述沟道区域，所述沟道区域的至少一部分水平定向以使所述第一源极/漏极区域与所述第二源极/漏极区域之间的部分中具有水平电流；及
电容器，其包括第一电极及第二电极，所述第一电极及所述第二电极具有介于其两者之间的电容器绝缘体，所述第一电极电耦合到所述第一源极/漏极区域；
水平纵向伸长感测线，其位于所述存储器单元层中的个别者中，相同存储器单元层中的所述晶体管中的个别者的所述第二源极/漏极区域中的个别者电耦合到该个别存储器单元层中的所述水平纵向伸长感测线；
电容器-电极结构，其竖向延伸穿过所述垂直交替层，所述电容器中的个别者的所述第二电极中的个别者电耦合到所述竖向延伸电容器-电极结构，所述电容器-电极结构包括竖向伸长且水平伸长的壁；
存取线柱，其竖向延伸穿过所述垂直交替层，所述存储器单元层中的不同者中的所述晶体管中的个别者的所述栅极中的个别者包括所述竖向延伸存取线柱的一各自部分；
所述晶体管中的个别者包括栅极绝缘体，所述栅极绝缘体横向地在所述栅极和所述沟道区域之间，所述栅极绝缘体横向地在所述栅极和所述第一源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第一源极/漏极区域在物理接触上彼此分离，所述栅极绝缘体横向地在所述栅极和所述第二源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第二源极/漏极区域在物理接触上彼此分离；及
所述第一源极/漏极区域及所述第二源极/漏极区域中的每一者具有直接紧邻所述沟道区域和所述栅极绝缘体这二者的垂直侧，所述第一源极/漏极区域及所述第二源极/漏极区域的所述垂直侧中，相较于直接紧邻所述栅极绝缘体的所述垂直侧，直接紧邻所述沟道区域的每一所述垂直侧有着较大数量。
19.一种存储器阵列，其包括绝缘材料及存储器单元的垂直交替层，所述存储器单元个别地包括：
晶体管，其包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其两者之间的沟道区域，所述栅极操作性地接近所述沟道区域，所述沟道区域的至少一部分水平定向以使所述第一源极/漏极区域与所述第二源极/漏极区域之间的部分中具有水平电流；及
电容器，其包括第一电极及第二电极，所述第一电极及所述第二电极具有介于其两者之间的电容器绝缘体，所述第一电极电耦合到所述第一源极/漏极区域；
水平纵向伸长感测线，其位于所述存储器单元层中的个别者中，相同存储器单元层中的所述晶体管中的个别者的所述第二源极/漏极区域中的个别者电耦合到该个别存储器单元层中的所述水平纵向伸长感测线；
电容器-电极结构，其竖向延伸穿过所述垂直交替层，所述电容器中的个别者的所述第二电极中的个别者电耦合到所述竖向延伸电容器-电极结构，所述电容器-电极结构包括竖向伸长且水平伸长的壁；
存取线柱，其竖向延伸穿过所述垂直交替层，所述存储器单元层中的不同者中的所述晶体管中的个别者的所述栅极中的个别者包括所述竖向延伸存取线柱的各自部分；
所述晶体管中的个别者包括栅极绝缘体，所述栅极绝缘体横向地在所述栅极和所述沟道区域之间，所述栅极绝缘体横向地在所述栅极和所述第一源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第一源极/漏极区域在物理接触上彼此分离，所述栅极绝缘体横向地在所述栅极和所述第二源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第二源极/漏极区域在物理接触上彼此分离；及
所述晶体管中的个别者的所述竖向延伸存取线柱的所述部分的周围完全横向地被所述第一源极/漏极区域、所述第二源极/漏极区域及所述沟道区域的组合所环绕；所述部分具有第一对横向相对侧及第二对横向相对侧，所述沟道区域仅位于所述第一对或所述第二对中的一者的所述横向相对侧上、且不位于所述第一对或所述第二对中的另一者的所述横向相对侧上，所述第一源极/漏极区域及所述第二源极/漏极区域集体地仅位于所述第一对或所述第二对中的所述另一者的所述横向相对侧上、且不位于所述第一对或所述第二对中的所述一者的所述横向相对侧上。
20.根据权利要求19所述的阵列，其中所述第一对及所述第二对相对于彼此正交。
21.一种存储器阵列，其包括绝缘材料及存储器单元的垂直交替层，所述存储器单元个别地包括：
晶体管，其包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其两者之间的沟道区域，所述栅极操作性地接近所述沟道区域，所述沟道区域的至少一部分水平定向以使所述第一源极/漏极区域与所述第二源极/漏极区域之间的部分中具有水平电流；及
电容器，其包括第一电极及第二电极，所述第一电极及所述第二电极具有介于其两者之间的电容器绝缘体，所述第一电极电耦合到所述第一源极/漏极区域，所述阵列中的所述电容器中的多者的所述第二电极彼此电耦合；
感测线，其电耦合到所述第二源极/漏极区域中的多者；
存取线柱，其竖向延伸穿过所述垂直交替层，所述存储器单元层中的不同者中的所述晶体管中的个别者的所述栅极中的个别者包括所述竖向延伸存取线柱的各自部分；
所述晶体管中的个别者包括栅极绝缘体，所述栅极绝缘体横向地在所述栅极和所述沟道区域之间，所述栅极绝缘体横向地在所述栅极和所述第一源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第一源极/漏极区域在物理接触上彼此分离，所述栅极绝缘体横向地在所述栅极和所述第二源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第二源极/漏极区域在物理接触上彼此分离；及
所述第一源极/漏极区域及所述第二源极/漏极区域中的每一者具有直接紧邻所述沟道区域和所述栅极绝缘体这二者的垂直侧，所述第一源极/漏极区域及所述第二源极/漏极区域的所述垂直侧中，相较于直接紧邻所述沟道区域的所述垂直侧，直接紧邻所述栅极绝缘体的每一所述垂直侧有着较大数量。
22.一种存储器阵列，其包括绝缘材料及存储器单元的垂直交替层，所述存储器单元个别地包括：
晶体管，其包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其两者之间的沟道区域，所述栅极操作性地接近所述沟道区域，所述沟道区域的至少一部分水平定向以使所述第一源极/漏极区域与所述第二源极/漏极区域之间的部分中具有水平电流；及
电容器，其包括第一电极及第二电极，所述第一电极及所述第二电极具有介于其两者之间的电容器绝缘体，所述第一电极电耦合到所述第一源极/漏极区域，所述阵列中的所述电容器中的多者的所述第二电极彼此电耦合；
感测线，其电耦合到所述第二源极/漏极区域中的多者；
存取线柱，其竖向延伸穿过所述垂直交替层，所述存储器单元层中的不同者中的所述晶体管中的个别者的所述栅极中的个别者包括所述竖向延伸存取线柱的各自部分；
所述晶体管中的个别者包括栅极绝缘体，所述栅极绝缘体横向地在所述栅极和所述沟道区域之间，所述栅极绝缘体横向地在所述栅极和所述第一源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第一源极/漏极区域在物理接触上彼此分离，所述栅极绝缘体横向地在所述栅极和所述第二源极/漏极区域之间，并且所述栅极绝缘体将所述栅极与所述第二源极/漏极区域在物理接触上彼此分离；及
所述第一源极/漏极区域及所述第二源极/漏极区域中的每一者具有直接紧邻所述沟道区域和所述栅极绝缘体这二者的垂直侧，所述第一源极/漏极区域及所述第二源极/漏极区域的所述垂直侧中，相较于直接紧邻所述栅极绝缘体的所述垂直侧，直接紧邻所述沟道区域的每一所述垂直侧有着较大数量。
23.一种存储器阵列，其包括绝缘材料及存储器单元的垂直交替层，所述存储器单元个别地包括：
晶体管，其包括第一源极/漏极区域及第二源极/漏极区域及栅极，所述第一源极/漏极区域及所述第二源极/漏极区域具有介于其两者之间的沟道区域，所述栅极操作性地接近所述沟道区域，所述沟道区域的至少一部分水平定向以使所述第一源极/漏极区域与所述第二源极/漏极区域之间的部分中具有水平电流；及
电容器，其包括第一电极及第二电极，所述第一电极及所述第二电极具有介于其两者之间的电容器绝缘体，所述第一电极电耦合到所述第一源极/漏极区域，所述阵列中的所述电容器中的多者的所述第二电极彼此电耦合；
感测线，其电耦合到所述第二源极/漏极区域中的多者；
存取线柱，其竖向延伸穿过所述垂直交替层，所述存储器单元层中的不同者中的所述晶体管中的个别者的所述栅极中的个别者包括所述竖向延伸存取线柱的各自部分；
所述晶体管中的个别者的所述竖向延伸存取线柱的所述部分的周围完全横向地被所述第一源极/漏极区域、所述第二源极/漏极区域及所述沟道区域的组合所环绕；所述部分具有第一对横向相对侧及第二对横向相对侧，所述沟道区域仅位于所述第一对或所述第二对中的一者的所述横向相对侧上、且不位于所述第一对或所述第二对中的另一者的所述横向相对侧上，所述第一源极/漏极区域及所述第二源极/漏极区域集体地仅位于所述第一对或所述第二对中的所述另一者的所述横向相对侧上、且不位于所述第一对或所述第二对中的所述一者的所述横向相对侧上。
24.根据权利要求23所述的阵列，其中所述第一对及所述第二对相对于彼此正交。
CN201880043219.6A 2017-06-29 2018-06-25 包括绝缘材料及存储器单元的垂直交替层的存储器阵列以及形成包括个别包括晶体管及电容器的存储器单元的存储器阵列的方法 Active CN110800107B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311132134.4A CN116963506A (zh) 2017-06-29 2018-06-25 存储器阵列以及形成存储器阵列的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762526843P 2017-06-29 2017-06-29
US62/526,843 2017-06-29
PCT/US2018/039246 WO2019005651A1 (en) 2017-06-29 2018-06-25 MEMORY BARRETTES COMPRISING VERTICALLY ALTERNATE STAGES OF INSULATING MATERIAL AND MEMORY CELLS, AND METHODS OF MEMORY BAR FORMATION COMPRISING MEMORY CELLS INDIVIDUALLY COMPRISING A TRANSISTOR AND A CAPACITOR

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311132134.4A Division CN116963506A (zh) 2017-06-29 2018-06-25 存储器阵列以及形成存储器阵列的方法

Publications (2)

Publication Number Publication Date
CN110800107A CN110800107A (zh) 2020-02-14
CN110800107B true CN110800107B (zh) 2023-09-22

Family

ID=64734922

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880043219.6A Active CN110800107B (zh) 2017-06-29 2018-06-25 包括绝缘材料及存储器单元的垂直交替层的存储器阵列以及形成包括个别包括晶体管及电容器的存储器单元的存储器阵列的方法
CN202311132134.4A Pending CN116963506A (zh) 2017-06-29 2018-06-25 存储器阵列以及形成存储器阵列的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311132134.4A Pending CN116963506A (zh) 2017-06-29 2018-06-25 存储器阵列以及形成存储器阵列的方法

Country Status (6)

Country Link
US (2) US11011529B2 (zh)
EP (1) EP3646379A4 (zh)
KR (1) KR102401865B1 (zh)
CN (2) CN110800107B (zh)
TW (3) TWI742657B (zh)
WO (1) WO2019005651A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102378401B1 (ko) 2017-09-06 2022-03-24 마이크론 테크놀로지, 인크 절연 재료와 메모리 셀들의 수직으로 교대되는 층들을 포함하는 메모리 어레이 및 메모리 어레이를 형성하는 방법
US11849572B2 (en) * 2019-01-14 2023-12-19 Intel Corporation 3D 1T1C stacked DRAM structure and method to fabricate
US11515330B2 (en) 2019-05-10 2022-11-29 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)
US10825834B1 (en) 2019-05-10 2020-11-03 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)
KR20210007737A (ko) * 2019-07-12 2021-01-20 에스케이하이닉스 주식회사 수직형 메모리 장치
KR20210052660A (ko) 2019-10-29 2021-05-11 삼성전자주식회사 3차원 반도체 메모리 소자
US11239238B2 (en) 2019-10-29 2022-02-01 Intel Corporation Thin film transistor based memory cells on both sides of a layer of logic devices
US11257822B2 (en) * 2019-11-21 2022-02-22 Intel Corporation Three-dimensional nanoribbon-based dynamic random-access memory
KR20210063111A (ko) 2019-11-22 2021-06-01 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR20210075269A (ko) 2019-12-12 2021-06-23 삼성전자주식회사 3차원 반도체 소자
KR20210085417A (ko) * 2019-12-30 2021-07-08 에스케이하이닉스 주식회사 메모리 장치 및 그 제조 방법
US11587930B2 (en) 2020-02-10 2023-02-21 Applied Materials, Inc. 3-D DRAM structures and methods of manufacture
KR20210103143A (ko) 2020-02-13 2021-08-23 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR20210104348A (ko) * 2020-02-17 2021-08-25 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
US11355554B2 (en) 2020-05-08 2022-06-07 Micron Technology, Inc. Sense lines in three-dimensional memory arrays, and methods of forming the same
US11532640B2 (en) 2020-05-29 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a three-dimensional memory
DE102020123746B4 (de) * 2020-05-29 2023-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Dreidimensionale nichtflüchtige Speichervorrichtung und Verfahren zu deren Herstellung
US11502128B2 (en) 2020-06-18 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of forming the same
US11404091B2 (en) 2020-06-19 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array word line routing
US11985825B2 (en) 2020-06-25 2024-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. 3D memory array contact structures
US20210408018A1 (en) * 2020-06-26 2021-12-30 Intel Corporation Ferroelectric capacitors and methods of fabrication
US11552103B2 (en) 2020-06-26 2023-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional stackable ferroelectric random access memory devices and methods of forming
US11355516B2 (en) 2020-07-16 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11647634B2 (en) 2020-07-16 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11423966B2 (en) 2020-07-30 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array staircase structure
US11495618B2 (en) * 2020-07-30 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
KR20220017263A (ko) 2020-08-04 2022-02-11 삼성전자주식회사 반도체 메모리 소자
KR20220041332A (ko) 2020-09-25 2022-04-01 삼성전자주식회사 반도체 메모리 장치
KR20220050615A (ko) * 2020-10-16 2022-04-25 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20220057032A (ko) 2020-10-29 2022-05-09 에스케이하이닉스 주식회사 반도체 장치
US11443780B2 (en) * 2021-02-10 2022-09-13 Micron Technology, Inc. Vertical access line multiplexor
US11469230B2 (en) * 2021-03-01 2022-10-11 Micron Technology, Inc. Vertically separated storage nodes and access devices for semiconductor devices
US20230048842A1 (en) * 2021-08-13 2023-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory devices and methods of manufacturing thereof
KR20230068091A (ko) 2021-11-10 2023-05-17 한양대학교 산학협력단 3차원 메모리 어레이 및 그 제조 방법
CN116963505A (zh) * 2022-04-11 2023-10-27 华为技术有限公司 存储器及其制作方法、电子设备
US20230337421A1 (en) * 2022-04-19 2023-10-19 Macronix International Co., Ltd. Capacitors in memory devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744087B2 (en) * 2002-09-27 2004-06-01 International Business Machines Corporation Non-volatile memory using ferroelectric gate field-effect transistors
US7679118B2 (en) * 2005-06-13 2010-03-16 Micron Technology, Inc. Vertical transistor, memory cell, device, system and method of forming same
US7427547B2 (en) * 2005-07-13 2008-09-23 Magnachip Semiconductor, Ltd. Three-dimensional high voltage transistor and method for manufacturing the same
JP2008066562A (ja) * 2006-09-08 2008-03-21 Toshiba Corp 半導体装置およびその製造方法
KR20090037690A (ko) * 2007-10-12 2009-04-16 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
KR20100031401A (ko) * 2008-09-12 2010-03-22 삼성전자주식회사 반도체 장치와 반도체 장치 제조 방법
JP2013065638A (ja) * 2011-09-15 2013-04-11 Elpida Memory Inc 半導体装置
KR20130068144A (ko) * 2011-12-15 2013-06-25 에스케이하이닉스 주식회사 적층형 메모리 장치
KR20140026894A (ko) 2012-08-23 2014-03-06 에스케이하이닉스 주식회사 3차원 적층형 메모리 장치
KR102193685B1 (ko) * 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
US9236128B1 (en) * 2015-02-02 2016-01-12 Sandisk Technologies Inc. Voltage kick to non-selected word line during programming
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
KR20190060769A (ko) 2016-08-22 2019-06-03 브루커 나노, 아이엔씨. 피크 포스 탭핑을 이용한 샘플의 적외선 특성
US9837420B1 (en) * 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor

Also Published As

Publication number Publication date
KR20200014442A (ko) 2020-02-10
TW201905916A (zh) 2019-02-01
EP3646379A4 (en) 2020-07-01
US20190006376A1 (en) 2019-01-03
CN116963506A (zh) 2023-10-27
KR102401865B1 (ko) 2022-05-25
TW202147316A (zh) 2021-12-16
US12004354B2 (en) 2024-06-04
TWI696175B (zh) 2020-06-11
US11011529B2 (en) 2021-05-18
US20210242226A1 (en) 2021-08-05
WO2019005651A1 (en) 2019-01-03
CN110800107A (zh) 2020-02-14
TWI742657B (zh) 2021-10-11
EP3646379A1 (en) 2020-05-06
TWI774549B (zh) 2022-08-11
TW202040572A (zh) 2020-11-01

Similar Documents

Publication Publication Date Title
CN110800107B (zh) 包括绝缘材料及存储器单元的垂直交替层的存储器阵列以及形成包括个别包括晶体管及电容器的存储器单元的存储器阵列的方法
CN111052377B (zh) 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法
CN110574160A (zh) 存储器阵列
US20200203357A1 (en) Array Of Capacitors, Array Of Memory Cells, Methods Of Forming An Array Of Capacitors, And Methods Of Forming An Array Of Memory Cells
US11557593B2 (en) Array of memory cells, methods used in forming an array of memory cells, methods used in forming an array of vertical transistors, and methods used in forming an array of capacitors
US11925031B2 (en) Arrays of capacitors and arrays of memory cells
CN112385039A (zh) 集成电路***构造
US10978554B2 (en) Elevationally-elongated conductive structure of integrated circuitry, method of forming an array of capacitors, method of forming DRAM circuitry, and method of forming an elevationally-elongated conductive structure of integrated circuitry
US11563011B2 (en) Integrated circuitry, memory circuitry, method used in forming integrated circuitry, and method used in forming memory circuitry
US20210134815A1 (en) Memory Circuitry And Methods Of Forming Memory Circuitry
US10475796B1 (en) Method of forming an array of capacitors, a method of forming DRAM circuitry, and a method of forming an elevationally-elongated conductive structure of integrated circuitry
CN112106197A (zh) 集成电路***构造、dram构造以及用于形成集成电路***构造的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant