CN110795350A - 一种risc-v处理器的可控跟踪调试方法及*** - Google Patents

Abstract

本发明公开了一种RISC‑V处理器的可控跟踪调试方法及***，属于处理器调试领域，本发明要解决的技术问题为如何实现快速定位调试中遇到的问题，减少了调试周期，技术方案为：该方法步骤如下：S1、上位机生成跟踪调试指令和通用寄存器数据获取的使能信号以及需要获取的通用寄存器地址，打包调试跟踪指令，通过千兆以太网接口发送给PL端；S2、PL端通过千兆以太网模块接收上位机发送的调试跟踪指令，并将整条调试跟踪指令转发到跟踪指令获取模块；S3、跟踪指令获取模块解析调试跟踪指令；S4、判断是否获取使能信号；S5、获取指令和通用寄存数据并发送回上位机解析。该***包括上位机、千兆以太网模块、跟踪指令获取模块、FIFO模块及RISC‑V处理器IP核。

Description

一种RISC-V处理器的可控跟踪调试方法及***

技术领域

本发明涉及处理器调试领域，具体地说是一种RISC-V处理器的可控跟踪调试方法及***。

背景技术

RISC-V(第五代精简指令集计算机)是基于精简指令集计算原理建立的开放指令集架构，具有完全开源、构架简单、易于移植、模块化设计等特点。基于其开源特性，成立了非营利性组织RISC-V基金会，截止到2019年1月，已经有200多名成员加入了非营利性组织RISC-V基金会成立。中国RISC-V产业联盟也有五十余家RISC-V领域相关企业以及十余家大学和研究机构加入。

在RISC-V处理器IP设计时，调试单元往往是其中的重要一环。处理器IP调试方式主要为交互式调试和跟踪调试，前者的缺点是对处理器的运行具有打扰性，需要设置中断断点，后者需要采集的数据量大，长时间调试时，数据的传输、存储和处理压力较大。目前在对FPGA开发板上的RISC-V处理器进行测试时，主要采用交互调试方法。故如何实现快速定位调试中遇到的问题，减少了调试周期，降低了调试难度是目前现有技术中急需解决的技术问题。

专利号为CN109684147A的专利文献公开了一种基于I2C的RISC-V控制器调试方法与装置，包括：在RISC-V控制器中，使用I2C调试模块从取指令模块中获取instr值；通过I2C总线，将instr值从RISC-V控制器的I2C调试模块传输到BMC的I2C控制器；在BMC中，使用I2C控制器通知ARM处理器读取instr值并发送到终端；在终端将instr值解析为指令并显示指令供使用者调试。但是该技术方案不能灵活的获取特定时间段内的RISC-V处理器运行指令和寄存器数据，可快速定位调试中遇到的问题，减少了调试周期，降低了调试难度。

发明内容

本发明的技术任务是提供一种RISC-V处理器的可控跟踪调试方法及***，来解决如何实现快速定位调试中遇到的问题，减少了调试周期，降低了调试难度的问题。

本发明的技术任务是按以下方式实现的，一种RISC-V处理器的可控跟踪调试方法，该方法步骤如下：

S1、上位机生成跟踪调试指令和通用寄存器数据获取的使能信号以及需要获取的通用寄存器地址，打包调试跟踪指令，通过千兆以太网接口发送给PL端；

S2、PL端通过千兆以太网模块接收上位机发送的调试跟踪指令，并将整条调试跟踪指令转发到跟踪指令获取模块；

S3、跟踪指令获取模块解析调试跟踪指令；

S4、判断是否获取使能信号：

①、若是，则执行步骤S5；

②、若否，则跳转至步骤S2；

S5、跟踪指令获取模块开始获取调试跟踪指令和通用寄存器数据；

S6、将跟踪指令获取模块获取的指令和对应通用寄存器数据存储到双FIFO缓存模式FIFO模块中；

S7、PL端千兆以太网模块接收到FIFO模块中的数据，并发送给上位机；

S8、上位机接收并解析处理器IP核运行的指令和通用寄存器数据；

S9、上位机显示解析结果。

作为优选，所述调试跟踪指令包括获取指令的使能和关闭信号及获取通用寄存器数据的寄存器代号，通过调试跟踪指令的使能和关闭信号可有效控制获取指令的时间点，减少后期的指令分析数据量；

调试跟踪指令的生产和发送时间可控，具体可由调试人员自行设定，包括实时跟踪调试调试和断点标志位跟踪调试。

更优地，所述跟踪指令获取模块解析上位机发送的调试跟踪指令，使能/关闭信号和对应通用寄存器数据获取过程，并在使能时，获取RISC-V处理器运行的指令和对应通用寄存器数据。

作为优选，所述双FIFO缓存模式FIFO模块包括第一FIFO模块和第二FIFO模块，跟踪指令获取模块获取的指令和对应通用寄存器数据先存储到第一FIFO模块；当第一FIFO模块存满时，发送满标志位给PL端千兆以太网模块，同时将下一个数据存放地址改为第二FIFO模块，重复进行第一FIFO模块和第二FIFO模块数据存储过程。

作为优选，所述上位机通过软件方式，逐条解析获取的调试跟踪指令，并给出指令的汇编语言描述符。

作为优选，所述PL端千兆以太网模块发送速度大于数据存储速度。

更优地，所述调试跟踪指令中的使能信号直接的获取使能或中断标志位，即当RISC-V处理器IP核运行到任一个中断时，才开始获取指令和通用寄存器数据。

更优地，所述跟踪指令获取模块解析出关闭信号后，跟踪指令获取模块停止获取指令和通用寄存器数据，并给当前存储的FIFO模块和PL端千兆以太网模块发送停止标志，当前FIFO模块接收到停止标志后，停止存储数据，并将当前的存储数据量发送给千兆以太网模块，千兆以太网模块接收到停止标志后，继续发送数据，将两个FIFO中存储的所有数据发送完毕后，停止发送数据。

作为优选，所述步骤S6执行的同时步骤S1继续执行，重新选定通用寄存器的读取地址，在读取两次通用寄存器的寄存器数据之间，***一个32位的全1数据，用于区分两次通用寄存器数据的读取。

一种RISC-V处理器的可控跟踪调试***，该***包括上位机、千兆以太网模块、跟踪指令获取模块、FIFO模块及RISC-V处理器IP核，上位机与千兆以太网模块相互通信，千兆以太网模块与跟踪指令获取模块相互通信，跟踪指令获取模块与RISC-V处理器IP核相互通信且跟踪指令获取模块存储数据到FIFO模块，FIFO模块发送数据到千兆以太网模块；

其中，上位机用于生成跟踪调试指令和通用寄存器数据获取的使能信号以及需要获取的通用寄存器地址，打包调试跟踪指令，通过千兆以太网接口发送给PL端；

千兆以太网模块用于接收上位机发送的调试跟踪指令，并将整条调试跟踪指令转发到跟踪指令获取模块；同时用于接收到FIFO模块中的数据，并发送给上位机；

跟踪指令获取模块用于解析调试跟踪指令，并获取调试跟踪指令和通用寄存器数据；

FIFO模块用于存储跟踪指令获取模块获取的指令和对应通用寄存器数据；

RISC-V处理器IP核用于运行调试跟踪指令和寄存器数据，可快速定位调试中遇到的问题，减少了调试周期，降低了调试难度。

本发明的RISC-V处理器的可控跟踪调试方法及***具有以下优点：

(一)、本发明能够灵活的获取特定时间段内的RISC-V处理器运行指令和寄存器数据，可快速定位调试中遇到的问题，减少了调试周期，降低了调试难度；

(二)、本发明的调试跟踪指令包括获取指令的使能和关闭信号，获取通用寄存器数据的寄存器代号，通过调试跟踪指令的使能和关闭，可有效控制获取指令的时间点，减少后期的指令分析数据量；

(三)、本发明基于FPGA，不需要在处理器IP中运行中断处理，同时又减少了长时间跟踪调试的需求；

(四)、本发明采用网口通讯调试方式、普适性高且具备远程调试的功能；同时采用了可控跟踪调试方式，调试时长和时间点可控，读取寄存器地址可控，数据量能得到有效控制，灵活性较高。

附图说明

下面结合附图对本发明进一步说明。

附图1为RISC-V处理器的可控跟踪调试方法的流程框图；

附图2为RISC-V处理器的可控跟踪调试***的结构框图。

具体实施方式

参照说明书附图和具体实施例对本发明的一种RISC-V处理器的可控跟踪调试方法及***作以下详细地说明。

实施例1：

如附图1所示，本发明的RISC-V处理器的可控跟踪调试方法,该方法步骤如下：

S1、上位机生成跟踪调试指令和通用寄存器数据获取的使能信号以及需要获取的通用寄存器地址，打包调试跟踪指令，通过千兆以太网接口发送给PL端；其中，调试跟踪指令包括获取指令的使能和关闭信号及获取通用寄存器数据的寄存器代号，通过调试跟踪指令的使能和关闭信号可有效控制获取指令的时间点，减少后期的指令分析数据量；调试跟踪指令的生产和发送时间可控，具体可由调试人员自行设定，包括实时跟踪调试调试和断点标志位跟踪调试。调试跟踪指令中的使能信号直接的获取使能或中断标志位，即当RISC-V处理器IP核运行到任一个中断时，才开始获取指令和通用寄存器数据。

S2、PL端通过千兆以太网模块接收上位机发送的调试跟踪指令，并将整条调试跟踪指令转发到跟踪指令获取模块；PL端千兆以太网模块发送速度大于数据存储速度。

S3、跟踪指令获取模块解析调试跟踪指令；

S4、判断是否获取使能信号：

①、若是，则执行步骤S5；

②、若否，则跳转至步骤S2；

S5、跟踪指令获取模块开始获取调试跟踪指令和通用寄存器数据；跟踪指令获取模块解析上位机发送的调试跟踪指令，使能/关闭信号和对应通用寄存器数据获取过程，并在使能时，获取RISC-V处理器运行的指令和对应通用寄存器数据。跟踪指令获取模块解析出关闭信号后，跟踪指令获取模块停止获取指令和通用寄存器数据，并给当前存储的FIFO模块和PL端千兆以太网模块发送停止标志，当前FIFO模块接收到停止标志后，停止存储数据，并将当前的存储数据量发送给千兆以太网模块，千兆以太网模块接收到停止标志后，继续发送数据，将两个FIFO中存储的所有数据发送完毕后，停止发送数据。

S6、将跟踪指令获取模块获取的指令和对应通用寄存器数据存储到双FIFO缓存模式FIFO模块中；双FIFO缓存模式FIFO模块包括第一FIFO模块和第二FIFO模块，跟踪指令获取模块获取的指令和对应通用寄存器数据先存储到第一FIFO模块；当第一FIFO模块存满时，发送满标志位给PL端千兆以太网模块，同时将下一个数据存放地址改为第二FIFO模块，重复进行第一FIFO模块和第二FIFO模块数据存储过程。

S7、PL端千兆以太网模块接收到FIFO模块中的数据，并发送给上位机；

S8、上位机接收并解析处理器IP核运行的指令和通用寄存器数据；上位机通过软件方式，逐条解析获取的调试跟踪指令，并给出指令的汇编语言描述符。

S9、上位机显示解析结果。

其中，步骤S6执行的同时步骤S1继续执行，重新选定通用寄存器的读取地址，在读取两次通用寄存器的寄存器数据之间，***一个32位的全1数据，用于区分两次通用寄存器数据的读取。

本发明采用可控制的跟踪调试方式进行RISC-V的IP设计调试。

实施例2：

如附图2所示，本发明的RISC-V处理器的可控跟踪调试***，该***包括上位机、千兆以太网模块、跟踪指令获取模块、FIFO模块及RISC-V处理器IP核，上位机与千兆以太网模块相互通信，千兆以太网模块与跟踪指令获取模块相互通信，跟踪指令获取模块与RISC-V处理器IP核相互通信且跟踪指令获取模块存储数据到FIFO模块，FIFO模块发送数据到千兆以太网模块；

其中，上位机用于生成跟踪调试指令和通用寄存器数据获取的使能信号以及需要获取的通用寄存器地址，打包调试跟踪指令，通过千兆以太网接口发送给PL端；

千兆以太网模块用于接收上位机发送的调试跟踪指令，并将整条调试跟踪指令转发到跟踪指令获取模块；同时用于接收到FIFO模块中的数据，并发送给上位机；

跟踪指令获取模块用于解析调试跟踪指令，并获取调试跟踪指令和通用寄存器数据；

FIFO模块用于存储跟踪指令获取模块获取的指令和对应通用寄存器数据；

RISC-V处理器IP核用于运行调试跟踪指令和寄存器数据，可快速定位调试中遇到的问题，减少了调试周期，降低了调试难度。

该***的工作过程具体如下：

(1)、上位机生成指令和通用寄存器数据获取的使能信号，以及需要获取的通用寄存器地址，打包成调试跟踪指令，通过千兆以太网接口发送给PL端；

调试跟踪指令中的使能信号可以是直接的获取使能，也可以是中断标志位，即当RISC-V处理器IP核运行到某一个中断时，才开始获取指令和通用寄存器数据；

(2)、PL端通过千兆以太网模块接收上位机发送的调试跟踪指令，并将整条指令转发到跟踪指令获取模块；

(3)、跟踪指令获取模块解析调试跟踪指令，判断开始获取指令和通用寄存器数据的时间，以及通用寄存器的地址；

(4)、跟踪指令获取模块开始获取指令和通用寄存器数据，并将数据存储到第一FIFO模块中；当FIFO存满时，发送满标志位给PL端千兆以太网模块，同时将下一个数据存放地址改为第二FIFO模块；重复进行上述数据存储过程；

(5)、PL端千兆以太网模块接收到FIFO模块的满标志信号时，读取FIFO中的数据，并发送给上位机；

(6)、上位机生成指令和通用寄存器数据获取的关闭信号，并发送给PL端，PL端千兆以太网模块将关闭指令发送给

(7)、跟踪指令获取模块解析出关闭信号后，跟踪指令获取模块停止获取指令和通用寄存器数据，并给当前存储的FIFO模块和PL端千兆以太网模块发送停止标志，当前FIFO模块接收到停止标志后，停止存储数据，并将当前的存储数据量发送给千兆以太网模块，千兆以太网模块接收到停止标志后，继续发送数据，将两个FIFO中存储的所有数据发送完毕后，停止发送数据；

在步骤(4)开始以后仍可进行步骤(1)，重新选定通用寄存器的读取地址，在读取两次通用寄存器的寄存器数据之间，***一个32位的全1数据，用于区分两次通用寄存器数据的读取。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种RISC-V处理器的可控跟踪调试方法，其特征在于，该方法步骤如下：

S1、上位机生成跟踪调试指令和通用寄存器数据获取的使能信号以及需要获取的通用寄存器地址，打包调试跟踪指令，通过千兆以太网接口发送给PL端；

S2、PL端通过千兆以太网模块接收上位机发送的调试跟踪指令，并将整条调试跟踪指令转发到跟踪指令获取模块；

S3、跟踪指令获取模块解析调试跟踪指令；

S4、判断是否获取使能信号：

①、若是，则执行步骤S5；

②、若否，则跳转至步骤S2；

S5、跟踪指令获取模块开始获取调试跟踪指令和通用寄存器数据；

S6、将跟踪指令获取模块获取的指令和对应通用寄存器数据存储到双FIFO缓存模式FIFO模块中；

S7、PL端千兆以太网模块接收到FIFO模块中的数据，并发送给上位机；

S8、上位机接收并解析处理器IP核运行的指令和通用寄存器数据；

S9、上位机显示解析结果。

2.根据权利要求1所述的RISC-V处理器的可控跟踪调试方法，其特征在于，所述调试跟踪指令包括获取指令的使能和关闭信号及获取通用寄存器数据的寄存器代号；

调试跟踪指令的生产和发送时间可控，具体可由调试人员自行设定，包括实时跟踪调试调试和断点标志位跟踪调试。

3.根据权利要求1或2所述的RISC-V处理器的可控跟踪调试方法，其特征在于，所述跟踪指令获取模块解析上位机发送的调试跟踪指令，使能/关闭信号和对应通用寄存器数据获取过程，并在使能时，获取RISC-V处理器运行的指令和对应通用寄存器数据。

4.根据权利要求1所述的RISC-V处理器的可控跟踪调试方法，其特征在于，所述双FIFO缓存模式FIFO模块包括第一FIFO模块和第二FIFO模块，跟踪指令获取模块获取的指令和对应通用寄存器数据先存储到第一FIFO模块；当第一FIFO模块存满时，发送满标志位给PL端千兆以太网模块，同时将下一个数据存放地址改为第二FIFO模块，重复进行第一FIFO模块和第二FIFO模块数据存储过程。

5.根据权利要求1所述的RISC-V处理器的可控跟踪调试方法，其特征在于，所述上位机通过软件方式，逐条解析获取的调试跟踪指令，并给出指令的汇编语言描述符。

6.根据权利要求1所述的RISC-V处理器的可控跟踪调试方法，其特征在于，所述PL端千兆以太网模块发送速度大于数据存储速度。

7.根据权利要求2所述的RISC-V处理器的可控跟踪调试***，其特征在于，所述调试跟踪指令中的使能信号直接的获取使能或中断标志位，即当RISC-V处理器IP核运行到任一个中断时，才开始获取指令和通用寄存器数据。

8.根据权利要求3所述的RISC-V处理器的可控跟踪调试方法，其特征在于，所述跟踪指令获取模块解析出关闭信号后，跟踪指令获取模块停止获取指令和通用寄存器数据，并给当前存储的FIFO模块和PL端千兆以太网模块发送停止标志，当前FIFO模块接收到停止标志后，停止存储数据，并将当前的存储数据量发送给千兆以太网模块，千兆以太网模块接收到停止标志后，继续发送数据，将两个FIFO中存储的所有数据发送完毕后，停止发送数据。

9.根据权利要求1所述的RISC-V处理器的可控跟踪调试方法，其特征在于，所述步骤S6执行的同时步骤S1继续执行，重新选定通用寄存器的读取地址，在读取两次通用寄存器的寄存器数据之间，***一个32位的全1数据，用于区分两次通用寄存器数据的读取。

10.一种RISC-V处理器的可控跟踪调试***，其特征在于，该***包括上位机、千兆以太网模块、跟踪指令获取模块、FIFO模块及RISC-V处理器IP核，上位机与千兆以太网模块相互通信，千兆以太网模块与跟踪指令获取模块相互通信，跟踪指令获取模块与RISC-V处理器IP核相互通信且跟踪指令获取模块存储数据到FIFO模块，FIFO模块发送数据到千兆以太网模块；

其中，上位机用于生成跟踪调试指令和通用寄存器数据获取的使能信号以及需要获取的通用寄存器地址，打包调试跟踪指令，通过千兆以太网接口发送给PL端；

千兆以太网模块用于接收上位机发送的调试跟踪指令，并将整条调试跟踪指令转发到跟踪指令获取模块；同时用于接收到FIFO模块中的数据，并发送给上位机；

跟踪指令获取模块用于解析调试跟踪指令，并获取调试跟踪指令和通用寄存器数据；

FIFO模块用于存储跟踪指令获取模块获取的指令和对应通用寄存器数据；

RISC-V处理器IP核用于运行调试跟踪指令和寄存器数据，可快速定位调试中遇到的问题，减少了调试周期，降低了调试难度。

Images