CN110794942B - 一种复位芯片电路 - Google Patents

一种复位芯片电路 Download PDF

Info

Publication number
CN110794942B
CN110794942B CN201810877678.6A CN201810877678A CN110794942B CN 110794942 B CN110794942 B CN 110794942B CN 201810877678 A CN201810877678 A CN 201810877678A CN 110794942 B CN110794942 B CN 110794942B
Authority
CN
China
Prior art keywords
module
signal
transmission gate
resistor
watchdog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810877678.6A
Other languages
English (en)
Other versions
CN110794942A (zh
Inventor
崔先宇
谢程益
于翔
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN201810877678.6A priority Critical patent/CN110794942B/zh
Publication of CN110794942A publication Critical patent/CN110794942A/zh
Application granted granted Critical
Publication of CN110794942B publication Critical patent/CN110794942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

一种复位芯片电路，能够将漏电时间从毫秒级缩短到微秒级，从而降低复位芯片电路的功耗，包括看门狗检测端，看门狗检测端通过第二电阻连接施密特触发器的输入端，施密特触发器的输出端输出第二信号，施密特触发器的输入端通过第一电容连接接地端，看门狗检测端通过第一电阻连接传输门模块的第一端口，传输门模块的第一端口通过第一开关管连接接地端，传输门模块的第三信号端连接使能模块的第三信号端，传输门模块的第四信号端连接使能模块的第四信号端，使能模块具有第一信号端和第二信号端，使能模块的第一信号端连接第一反相器的输出端，第一反相器的输出端通过控制模块连接使能模块的受控端，第一反相器的输出端连接传输门模块的第二端口。

Description

一种复位芯片电路
技术领域
本发明涉及带看门狗功能的复位芯片技术，特别是一种复位芯片电路，通过设置开关传输门的电路逻辑控制，能够将漏电时间从毫秒级缩短到微秒级，同时也降低了漏电流的平均值，从而降低复位芯片电路的功耗，而且成本几乎没有影响。
背景技术
目前，复位芯片一般会有个看门狗功能，用来检测CPU是否正常工作，看门狗检测端(WDI)通常检测三种状态，恒高或恒低、悬空的三态状态和正常工作状态，正常状态就是CPU产生跳变的信号。如果看门狗输入端的信号保持1.6s的恒高或恒低，输出就会产生复位信号。目前，看门狗WDI端的设计主要有两种：1.当检测悬空状态时，会产生信号将看门狗关闭，但是看门狗部分电路会一直漏电；当WDI检测正常信号时，检测电路也会漏电，两种情况漏电至少几十微安。2.有的方法是利用内部的pulse将1.6s计数重新清零，信号的前1.4s为低电平，后0.2s为高电平，通过两个边沿变化将看门狗重新计数，但是这个电路有个缺点，当WDI检测正常信号时，内部清零pulse模块会一直漏电，至少几十微安。本发明人发现，复位芯片都是小芯片，成本、功耗成为了重要的参数，上述的方法虽然功能可以，但是浪费过多电流，使功耗变大。如果整个电路的工作电流只有几微安，漏电却达到几十微安且时间很长，那是不明智的。本发明人认为，如果在带看门狗功能的复位芯片电路中设置传输门模块，加上适当的逻辑，就可以将漏电时间从毫秒级缩短到微秒级，同时也降低了漏电流的平均值，从而降低功耗，而且成本几乎没有影响。有鉴于此，本发明人完成了本发明。
发明内容
本发明针对现有技术中存在的缺陷或不足，提供一种复位芯片电路，通过设置开关传输门的电路逻辑控制，能够将漏电时间从毫秒级缩短到微秒级，同时也降低了漏电流的平均值，从而降低复位芯片电路的功耗，而且成本几乎没有影响。
本发明技术方案如下：
一种复位芯片电路，其特征在于，包括看门狗检测端，所述看门狗检测端通过第二电阻连接施密特触发器的输入端，所述施密特触发器的输出端输出第二信号，所述施密特触发器的输入端通过第一电容连接接地端，所述看门狗检测端通过第一电阻连接传输门模块的第一端口，所述传输门模块的第一端口通过第一开关管连接接地端，所述传输门模块的第三信号端连接使能模块的第三信号端，所述传输门模块的第四信号端连接使能模块的第四信号端，所述使能模块具有第一信号端和第二信号端，所述使能模块的第一信号端连接第一反相器的输出端，所述第一反相器的输出端通过控制模块连接所述使能模块的受控端，所述第一反相器的输出端连接所述传输门模块的第二端口。
所述施密特触发器、所述使能模块和所述第一反相器均分别连接电源端。
所述第一电阻为40K欧姆的限流电阻。
所述第一电容为滤波电容，所述第一电容和所述第二电阻形成滤波电路，所述滤波电路滤除所述看门狗检测端的噪声。
所述控制模块通过关掉所述使能模块内部的电阻以防止所述看门狗检测端正常工作时的漏电。
所述第一开关管为NMOS管，所述传输门模块的第一端口连接所述NMOS管的漏极，所述NMOS管的源极连接接地端，所述NMOS管的栅极为上电指示信号输入端。
本发明技术效果如下：本发明的一种复位芯片电路，利用了传输门与适当的逻辑使电路的漏电流降到最低。主要有使能模块EN、控制模块cut、传输门模块TG与施密特触发器schmitt trigger四个模块。EN也表示传输门的使能信号，EN检测第一信号A、第二信号B的信号，其中A信号是内部用来清零1.6s的pulse，B信号是看门狗schmitt trigger的输出信号，当A、B同向EN会产生使能信号使传输门打开，当A、B异向EN会产生使能信号使传输门关闭，cut模块是用来关掉EN模块内部的一个电阻的，防止看门狗检测端WDI正常工作时EN漏电的问题。在电路结构中，WDI左边叫做buff模块，右边叫做WDI的schmitt trigger检测模块，por_L是上电指示信号，第一电阻R1是限流作用，大小为40K，第二电阻R2与第一电容C1是滤波作用，防止WDI的噪声noise。漏电流最可能发生的情况是：信号A为L(低电平)，前端反相器即第一反相器INV1是N管导通，此时WDI为H(高电平)将会在限流电阻R1上产生电流，如果传输门处于导通状态，那么漏电流流出路径就是WDI-R1-传输门-A-INV1的NMOS管-GND。本发明就是将各种情况的漏电降到最低。
附图说明
图1是实施本发明一种复位芯片电路的结构原理示意图。
图2是图1中看门狗检测端WDI接有外接电容(图1中未出现)为200pf时内部脉冲(pulse)驱动逻辑示意图。
图3是图1中看门狗检测端WDI在检测正常信号时的内部逻辑示意图。
附图标记列示如下：VDD-电源端；INV1-第一反相器；EN-使能模块或使能信号；CUT-控制模块(例如，用来关掉EN模块内部的一个电阻，防止WDI正常工作EN漏电的问题)；TG-传输门模块；MN1-第一开关管；R1-第一电阻；R2-第二电阻；WDI-看门狗检测端或WDI点或WDI信号；C1-第一电容；ST-施密特触发器(Schmitt Trigger)；GND-接地端；A-第一信号或A信号或信号A或A位置点或A点；B-第二信号或B信号或信号B或B位置点或B点；Y-第三信号或Y点或Y信号；YB-第四信号或YB点或YB信号；I-电流或电流信号或I信号；por_L-上电指示信号。R2与C1的组合起滤波作用；R1有限流作用(例如，R1为40K欧姆)；漏电流流出路径：WDI-R1-TG-A-INV1的NMOS管-GND。
具体实施方式
下面结合附图(图1-图3)对本发明进行说明。
图1是实施本发明一种复位芯片电路的结构原理示意图。图2是图1中看门狗检测端WDI接有外接电容(图1中未出现)为200pf时内部脉冲(pulse)驱动逻辑示意图。图3是图1中看门狗检测端WDI在检测正常信号时的内部逻辑示意图。如图1至图3所示，一种复位芯片电路，包括看门狗检测端WDI，所述看门狗检测端WDI通过第二电阻R2连接施密特触发器ST的输入端，所述施密特触发器ST的输出端输出第二信号B，所述施密特触发器ST的输入端通过第一电容C1连接接地端GND，所述看门狗检测端WDI通过第一电阻R1连接传输门模块TG的第一端口，所述传输门模块TG的第一端口通过第一开关管MN1连接接地端GND，所述传输门模块TG的第三信号端连接使能模块EN的第三信号端(第三信号即Y信号)，所述传输门模块TG的第四信号端连接使能模块的第四信号端(第四信号即YB信号)，所述使能模块EN具有第一信号端(第一信号即A信号)和第二信号端(第二信号即B信号)，所述使能模块EN的第一信号端连接第一反相器INV1的输出端，所述第一反相器INV1的输出端通过控制模块CUT连接所述使能模块EN的受控端，所述第一反相器INV1的输出端连接所述传输门模块TG的第二端口。所述施密特触发器ST、所述使能模块EN和所述第一反相器INV1均分别连接电源端VDD。所述第一电阻R1为40K欧姆的限流电阻。所述第一电容为滤波电容，所述第一电容C1和所述第二电阻R2形成滤波电路，所述滤波电路滤除所述看门狗检测端WDI的噪声。所述控制模块CUT通过关掉所述使能模块EN内部的电阻以防止所述看门狗检测端WDI正常工作时的漏电。所述第一开关管MN1为NMOS管，所述传输门模块TG的第一端口连接所述NMOS管的漏极，所述NMOS管的源极连接接地端GND，所述NMOS管的栅极为上电指示信号por_L输入端。
图2表示了控制漏电流的第一种情况，WDI端floating，WDI的电位由内部的pulse驱动，但因为WDI外部对地有个200pf的电容，与限流R1形成了8us的延时，所以内部pulse想要驱动WDI时间一定要大于8us，也就是说传输门导通的时间一定要超过8us，本发明在EN模块内部设置延时，当检测A、B异向，10us后EN产生传输门关断的使能信号，当检测A、B同向，EN几乎无延时的产生传输门导通使能信号。上电没建立好时por_L为H，传输门的输出电位、WDI、B点都被拉到L，上电建立好后por_L为L，开关管MN1不起作用，传输门的输出电位、WDI、B点floating也为L，内部pulse过来开始也是L，所以传输门一直导通，当WDI外接电容合理时，A会在传输门关断前驱动起B点，这样传输门会一直导通，当内部pulse的下降沿过来时，A为L，WDI需要8us后才能变成L，所以这几微秒内会发生漏电，波形图如图2所示。当WDI外接电容过大时，B点没有被驱动起来传输门就关断了。所以WDI悬空时，电路只在内部pulse的边沿产生漏电流，最长时间为8us，之后传输门就会被关断。
图3表示了控制漏电流的第二种情况，如图3，WDI端检测正常信号，因为WDI是外部信号，跳变的高低电平可能与芯片的高低电平不一样，电平的不高不低会使逻辑电路处于中间态，产生漏电流，为了防止这种情况的发生，本发明首先是在WDI的schmitt trigger做了限流，最大只能达到3微安，其次是在buff模块，我们把schmitt trigger的输出作为buff的B点，这样就防止了buff中的逻辑处于中间态，不会产生漏电。此时，A信号为L，EN中产生延时的电阻被短掉，EN产生使能信号只有几十ns的延时，当WDI为L时，虽然传输门导通，但限流电阻R1不会产生压降，不会产生漏电流，当WDI为H时，虽然限流电阻R1产生压降，但传输门TG有几十ns的延时才能关断，所以漏电流主要就是这段时间产生的电流(如图3中电流I只是在开始时间段出现的脉冲)。图3中第三信号Y和第四信号YB为反向信号。
控制漏电流的第三种情况，WDI端检测错误信号，恒高或恒低，根据电路，WDI恒低时不会有压降，不会有漏电流，WDI恒高时，只有在A为L且传输门TG导通才能形成漏电流，但是传输门TG导通是在A变H之后，此时A为H，WDI也是H，不会产生漏电流。总之，本发明就是将各种情况的漏电降到最低。
在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。

Claims (6)

1.一种复位芯片电路，其特征在于，包括看门狗检测端，所述看门狗检测端通过第二电阻连接施密特触发器的输入端，所述施密特触发器的输出端输出第二信号，所述施密特触发器的输入端通过第一电容连接接地端，所述看门狗检测端通过第一电阻连接传输门模块的第一端口，所述传输门模块的第一端口通过第一开关管连接接地端，所述传输门模块的第三信号端连接使能模块的第三信号端，所述传输门模块的第四信号端连接使能模块的第四信号端，所述使能模块具有第一信号端和第二信号端，所述使能模块的第一信号端连接第一反相器的输出端，所述第一反相器的输出端通过控制模块连接所述使能模块的受控端，所述第一反相器的输出端连接所述传输门模块的第二端口；
所述看门狗检测端外部对地有个200pf的电容，与第一电阻即限流电阻形成了一个8us的延时，所以为了驱动所述看门狗检测端，传输门导通时间一定要大于8us。
2.根据权利要求1所述的一种复位芯片电路，其特征在于，所述施密特触发器、所述使能模块和所述第一反相器均分别连接电源端。
3.根据权利要求1所述的一种复位芯片电路，其特征在于，所述第一电阻为40K欧姆的限流电阻。
4.根据权利要求1所述的一种复位芯片电路，其特征在于，所述第一电容为滤波电容，所述第一电容和所述第二电阻形成滤波电路，所述滤波电路滤除所述看门狗检测端的噪声。
5.根据权利要求1所述的一种复位芯片电路，其特征在于，所述控制模块通过关掉所述使能模块内部的电阻以防止所述看门狗检测端正常工作时的漏电。
6.根据权利要求1所述的一种复位芯片电路，其特征在于，所述第一开关管为NMOS管，所述传输门模块的第一端口连接所述NMOS管的漏极，所述NMOS管的源极连接接地端，所述NMOS管的栅极为上电指示信号输入端。
CN201810877678.6A 2018-08-03 2018-08-03 一种复位芯片电路 Active CN110794942B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810877678.6A CN110794942B (zh) 2018-08-03 2018-08-03 一种复位芯片电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810877678.6A CN110794942B (zh) 2018-08-03 2018-08-03 一种复位芯片电路

Publications (2)

Publication Number Publication Date
CN110794942A CN110794942A (zh) 2020-02-14
CN110794942B true CN110794942B (zh) 2021-07-09

Family

ID=69425258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810877678.6A Active CN110794942B (zh) 2018-08-03 2018-08-03 一种复位芯片电路

Country Status (1)

Country Link
CN (1) CN110794942B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113890519A (zh) * 2020-07-03 2022-01-04 圣邦微电子（北京）股份有限公司 上电掉电复位电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7496788B1 (en) * 2006-08-17 2009-02-24 Nvidia Corporation Watchdog monitoring for unit status reporting
CN202550987U (zh) * 2012-04-20 2012-11-21 西安华迅微电子有限公司 一种上电复位电路
CN102983846A (zh) * 2012-12-07 2013-03-20 广州慧智微电子有限公司 一种小尺寸低静态电流的上电复位电路
CN203054822U (zh) * 2013-01-17 2013-07-10 广东威创视讯科技股份有限公司 可控的看门狗电路
CN104050050A (zh) * 2013-03-13 2014-09-17 施耐德电器工业公司 一种看门狗控制电路和控制方法
CN107168503A (zh) * 2017-05-18 2017-09-15 上海趣致网络科技有限公司 一种用于可停机芯片的偏置电流和上电复位电路
CN107835006A (zh) * 2017-12-19 2018-03-23 电子科技大学 低功耗上电复位掉电复位电路
CN108063610A (zh) * 2016-11-07 2018-05-22 无锡华润矽科微电子有限公司 上电复位脉冲产生电路
CN105406848B (zh) * 2015-12-31 2018-07-13 上海芯泽电子科技有限公司 零静态功耗上下电复位信号产生电路和上下电复位芯片

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7496788B1 (en) * 2006-08-17 2009-02-24 Nvidia Corporation Watchdog monitoring for unit status reporting
CN202550987U (zh) * 2012-04-20 2012-11-21 西安华迅微电子有限公司 一种上电复位电路
CN102983846A (zh) * 2012-12-07 2013-03-20 广州慧智微电子有限公司 一种小尺寸低静态电流的上电复位电路
CN203054822U (zh) * 2013-01-17 2013-07-10 广东威创视讯科技股份有限公司 可控的看门狗电路
CN104050050A (zh) * 2013-03-13 2014-09-17 施耐德电器工业公司 一种看门狗控制电路和控制方法
CN105406848B (zh) * 2015-12-31 2018-07-13 上海芯泽电子科技有限公司 零静态功耗上下电复位信号产生电路和上下电复位芯片
CN108063610A (zh) * 2016-11-07 2018-05-22 无锡华润矽科微电子有限公司 上电复位脉冲产生电路
CN107168503A (zh) * 2017-05-18 2017-09-15 上海趣致网络科技有限公司 一种用于可停机芯片的偏置电流和上电复位电路
CN107835006A (zh) * 2017-12-19 2018-03-23 电子科技大学 低功耗上电复位掉电复位电路

Also Published As

Publication number Publication date
CN110794942A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
US8922963B2 (en) Electrostatic discharge protection circuit and method thereof
US10096994B2 (en) Transient-triggered DC voltage-sustained power-rail ESD clamp circuit
US8817433B2 (en) Electrostatic discharge protection device having an intermediate voltage supply for limiting voltage stress on components
US9484910B2 (en) Zero-current POR circuit
US8315024B2 (en) Electrostatic discharge protection circuit, integrated circuit and method of protecting circuitry from an electrostatic discharge voltage
WO2016112744A1 (zh) 抗闩锁效应微处理器复位电路
EP3300109B1 (en) Integrated circuit with protection from transient electrical stress events and method therefor
CN103022996A (zh) 静电放电保护电路和静电放电保护方法
CN111193249B (zh) 一种可同时用于静电放电和浪涌保护的箝位电路
US20150207313A1 (en) Noise-tolerant active clamp with esd protection capability in power up mode
CN102204054B (zh) 低电压静电放电保护
TW201626722A (zh) 低功率外部偏壓式開機重設電路
US20100157493A1 (en) Electrostatic discharge protection circuit
WO2017016319A1 (zh) 一种dv/dt检测与保护装置及方法
JP2016021536A (ja) 静電気保護回路
CN110794942B (zh) 一种复位芯片电路
JP5726583B2 (ja) Ｅｓｄ保護回路
JP6088894B2 (ja) 過電圧保護回路
CN210350786U (zh) 允许快速上电的多重rc钳位esd保护电路
CN110967568B (zh) 静电放电检测装置
CN110993601B (zh) 一种基于GaAs工艺的ESD保护电路
JP5771330B2 (ja) 静電気放電保護用回路装置
TW201443911A (zh) 充放電控制電路及其充放電方法
CN101047379B (zh) 输入输出端口电路
KR100323987B1 (ko) 집적회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant