TW201443911A - 充放電控制電路及其充放電方法 - Google Patents

充放電控制電路及其充放電方法 Download PDF

Info

Publication number
TW201443911A
TW201443911A TW103123554A TW103123554A TW201443911A TW 201443911 A TW201443911 A TW 201443911A TW 103123554 A TW103123554 A TW 103123554A TW 103123554 A TW103123554 A TW 103123554A TW 201443911 A TW201443911 A TW 201443911A
Authority
TW
Taiwan
Prior art keywords
voltage level
storage system
capacitor
power source
switching module
Prior art date
Application number
TW103123554A
Other languages
English (en)
Other versions
TWI474332B (zh
Inventor
Chia-Pin Lin
Original Assignee
Transcend Information Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Transcend Information Inc filed Critical Transcend Information Inc
Publication of TW201443911A publication Critical patent/TW201443911A/zh
Application granted granted Critical
Publication of TWI474332B publication Critical patent/TWI474332B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Power Sources (AREA)

Abstract

本發明之充放電電路係於上電階段時，直接對儲存系統供電，並於斷電階段時，利用預先儲電的電容器對儲存系統供電。藉由本發明之充放電電路之輔助，可防止附掛的大容量電容器造成儲存系統存取速率低下的情況發生，以及避免電源供應突然出現問題而造成儲存系統中資料完整性與正確性的問題。

Description

充放電控制電路及其充放電方法
本發明揭露了一種充放電控制電路及其充放電方法，尤其係關於一種應用於儲存系統之充放電控制電路及應用該充放電控制電路的充放電方法。
一般固態硬碟的最大特點就是可以有很高的存取速度。然而，當寫入資料時突然遇到電源供應問題，可能就會產生一些資料完整性、正確性的問題。
請參閱圖1，係為一般習知的固態硬碟110如何防止產生資料完整性及正確性問題。如圖1所示，電容器120之第一端點與電源130以及固態硬碟110耦接，而電容器120之第二端點接地。當電源130突然發生問題時，電容器120會提供本身所保存的電力給固態硬碟110，並於電容器120所保存的電力耗盡前緊急將必要的資料寫入固態硬碟110中，故當遭遇到電源電力不穩或失效的情況下，固態硬碟110中的資料得以確保其完整性與正確性。
一般來說，於電容器120所保存的電力耗盡前緊急寫入重要資料的時間可透過提高電容器120的容量來延長。然而，在電源130與固態硬 碟110一般使用下，提高電容器120的容量卻也延長了固態硬碟110的存取時間，因此，一般情況下，當遭受電源電力不穩或失效的情況時，緊急寫入重要資料的剩餘時間與固態硬碟130的存取時間係為一成比例的關係，且大容量電容器也會導致了固態硬碟110的可進行存取的時間點往後延。
本發明係揭露了一種充放電控制電路，其包含一電容器、一放電電路以及一切換開關。該電容器之第一端點係接地。該放電電路之第一端點係耦接該電容器之第二端點，且該放電電路之第二端點係接地，以及該放電電路之第三端點係耦接一電源與一儲存系統。當該放電電路之第三端點之電壓準位小於該儲存系統之一門檻電壓準位時，該放電電路用以放電該放電電路之第一端點之電壓準位。該切換模組之第一端點係耦接該放電電路之第三端點，以及該切換模組之第二端點係耦接該放電電路之第一端點，當該電源之電壓準位高於該儲存系統之一啟動電壓準位時，該切換模組係用以僅允許一第一電流自該電源流至該電容器之第二端點，以及當該電源之電壓準位低於該儲存系統之該啟動電壓準位時，該切換模組係用以僅允許一第二電流自該電容器之第二端點流至該儲存系統。其中該儲存系統之該啟動電壓準位係高於該儲存系統之該門檻電壓準位。
本發明更揭露了一種用於儲存系統的充放電方法，該方法之步驟為：若一電源之電壓準位係高於該儲存系統之一啟動電壓準位，則一切換模組僅允許一第一電流自該電源流向一電容器並對該電容器充電；若該電源之電壓準位係低於該儲存系統之該啟動電壓準位，則該切換模組僅 允許一第二電流自該電容器流向該儲存系統；以及當該電容器對該儲存系統供電的電壓小於該儲存系統之一門檻電壓準位時，透過一放電電路將該電容器完全放電；其中，該儲存系統之該啟動電壓準位係高於該儲存系統之該門檻電壓準位。
110‧‧‧固態硬碟
120‧‧‧電容器
130‧‧‧電源
200‧‧‧充放電控制電路
210‧‧‧儲存系統
220‧‧‧電源
230‧‧‧切換模組
232‧‧‧電壓偵測器
234‧‧‧N型MOSFET
236‧‧‧P型MOSFET
238‧‧‧電阻
240‧‧‧放電電路
250‧‧‧電容器
T1‧‧‧時間點T1
T2‧‧‧時間點T2
T3‧‧‧時間點T3
V1‧‧‧電壓準位V1
V2‧‧‧電壓準位V2
V3‧‧‧電壓準位V3
V4‧‧‧電壓準位V4
Von‧‧‧啟動電壓準位
Vth‧‧‧門檻電壓準位
步驟802~步驟808
請參閱以下有關本發明較佳實施例之詳細說明及其附圖，在本發明所屬領域中具有通常知識者將可進一步了解本發明之技術內容及目的、功效。
圖1 係為一般習知的固態硬碟如何預防資料發生正確性或完整性問題之示意圖。
圖2 係為根據本發明之一實施例，用於儲存系統之充放電控制電路方塊圖。
圖3 係為圖2之充放電控制電路於上電階段時，電壓準位V1與電壓準位V2之波形示意圖。
圖4 係為圖2之充放電控制電路於斷電階段時，電壓準位V1與電壓準位V2之波形示意圖。
圖5 係於圖2中，根據本發明之一實施例之充放電控制電路詳細電路示意圖。
圖6 係於圖5中，充放電控制電路於上電階段時，電壓準位V3與電壓準位V4的波形示意圖。
圖7 係於圖5中，充放電控制電路於斷電階段時，電壓準位 V3與電壓準位V4的波形示意圖。
圖8 係為根據本發明之一實施例之充放電方法流程圖。
當遭遇到突然的電源供應問題，為了在不單純只是延長儲存系統的存取時間來保護儲存系統中資料的完整性與正確性，本發明揭露了一種應用儲存系統的充放電控制電路及其充放電方法。在本發明一些實施例中，儲存系統可為固態硬碟，但不限於此。
請參閱圖2，係為根據本發明之一實施例，應用於儲存系統210之充放電控制電路200方塊圖。圖如2所示，充放電控制電路200係電性耦接一電源220與一儲存系統210，其中電源220係用以提供儲存系統210電力。充放電控制電路200包含一切換模組230、一放電電路240以及一電容器250。
電容器250之第一端點係電性耦接至地(接地)。
放電電路240之第一端點係電性耦接電容器250之第二端點，而放電電路240之第二端點接地，以及放電電路240之第三端點係電性耦接電源220與儲存系統210。假設電源220供應電壓之電壓準位為V1，而於放電電路240之第一端點的電壓準位為V2，當電壓準位V1係低於儲存系統210之一門檻電壓準位Vth時，放電電路240係用以放電電壓準位V2，其中門檻電壓準位Vth係指儲存系統220實施資料寫入操作的最低操作電壓準位。當電壓準位V1係高於門檻電壓準位Vth時，放電電路240係為不作動之停用狀態。
切換模組230之第一端點係電性耦接放電電路240之第三端點，且切換模組230之第二端點係電性耦接放電電路240之第一端點，也就是 說，切換模組250之第一端點之電壓準位為V1。舉例來說，藉由電源220電性連接電容器250之第二端點，當電壓準位V1係高於或等於儲存系統210之啟動電壓準位Von時，切換模組230係用以僅允許(第一)電流自電源220流至電容器250之第二端點。當電壓準位V1係低於啟動電壓準位Von時，此時切換模組230係用以僅允許(第二)電流自電容器250之第二端點流至切換模組230之第二端點，亦即流向儲存系統210。這邊要注意的是，啟動電壓準位Von係指任何操作儲存系統210的最低臨界電壓準位，且啟動電壓準位Von係高於門檻電壓準位Vth。
以下將詳細說明兩種階段下本發明之充放電控制電路200之操作，包括上電階段與斷電階段。
(一)上電階段
請參閱圖3，係為圖2之充放電控制電路200於上電階段時，電壓準位V1與電壓準位V2之波形示意圖。如圖2、圖3所示，當要啟動儲存系統210時，提高電壓準位V1。在時間點T1時，電壓準位V1會提高至高於或等於啟動電壓準位Von，而此時，切換模組230係用以僅允許(第一)電流自電源220流至電容器250的第二端點。因此，當到達時間點T1之後，電壓準位V2會急劇升高，以對電容器250進行充電。這邊要注意的是，當電壓準位V1高於門檻電壓準位Vth而低於啟動電壓準位Von時，放電電路240係為停用的狀態，而在到達時間點T1前，放電電路240係無作用，並且於時間點T1之後，也就是在電壓準位V1持續高於啟動電壓準位Von的期間中都是保持無作用的狀態。
由上電階段可觀察到，電源220係用以提供儲存系統210電力，而與習知的電路相比，本發明之儲存系統210可進行存取的時間點並沒有因為電容器250的電容增大而往後延。
(二)斷電階段
請參閱圖4，係為圖2之充放電控制電路200於斷電階段時，電壓準位V1與電壓準位V2之波形示意圖。如圖2、圖4所示，在時間點T2之前，電源220遭到意外的電力供給失效狀況，而在時間點T2時，電壓準位V1開始降低到比啟動電壓準位Von還低的準位；於時間點T2與時間點T3之間，電壓準位V1會逐漸降低至門檻電壓準位Vth，在這期間，切換模組230係用以僅允許(第二)電流自電容器250之第二端點，使在儲存系統210完全失去電力供應前，維持儲存系統210可完成最後及必要的寫入操作電力，其中提供給儲存系統210的電流係為電容器250於上電階段時所預先儲存的電力。而電壓準位V2也自時間點T2時的啟動電壓準位Von降低至時間點T3時的門檻電壓準位Vth。只要電容器250的電容足夠大，儲存系統210可在到達時間點T3之前完成所有必要的寫入操作。
在到達時間點T3之後，由於提供給儲存系統210的電壓，也就是電壓準位V1(此時是由電容器250提供給儲存系統250的電力)已經非常的低了，為了避免儲存系統210在過低的電力下有不正常的存取行為，必須盡快將電壓準位V1與電壓準位V2進行放電，使儲存系統210不再進行任何存取操作。因此，當在時間點T3之後，也就是在電壓準位V1已低於門檻電壓準位Vth時，啟動放電電路240以盡速將電壓準位V2進行放電，而電壓準位 V1因為電壓準位V2快速降低而也很快的下降。在本發明一些實施例中，電壓準位V1與電壓準位V2可選擇性地透過接地放電。
由斷電階段可觀察到，當電源220遭受到意外的電力失效時，透過圖2充放電控制電路220的輔助，在到達時間點T3之前，可避免電壓準位V1瞬間降低而造成儲存系統210寫入資料完整性與正確性的問題，並於時間點T3之後進行快速放電，以避免殘餘不足的電壓準位V1造成儲存系統210不正常的存取行為。
請參閱圖5，係於圖2中，根據本發明之一實施例之充放電控制電路200詳細電路示意圖。如圖所示，揭露了切換模組230的組成細節，然而，其它具有相同功能的切換模組(如與圖2中切換模組230功能相同)置換圖5中的切換模組230也都包含在本發明實施範疇之中。
由圖5可知，切換模組230包含有電壓偵測器232、N型金屬氧化物半導體場效電晶體(N-type Metal-Oxide-Semiconductor Field-Effect Transistor,N-type MOSFET)234以及P型金屬氧化物半導體場效電晶體(P-type MOSFET)236。
電壓偵測器232之第一端點與切換模組230的第一端點電性耦接，意即電壓偵測器232之第一端點電性耦接電源220與儲存系統210，該電壓偵測器232係用以偵測電壓準位V1。
N型MOSFET 234具有第一閘極、第一源極與第一汲極，第一閘極電性耦接電壓偵測器234之第二端點，第一源極接地，而第一汲極透過電阻238電性耦接電源220。
P型MOSFET 236具有第二閘極、第二源極與第二汲極，第二 閘極電性耦接N型MOSFET 234之第一汲極，第二源極電性耦接切換模組230的第一端點，意即P型MOSFET 236之第二源極電性耦接儲存系統210與電源220，而第二汲極電性耦接切換開關之第二端點，意即P型MOSFET 236之第二汲極電性耦接電容器250之第二端點。
電壓偵測器232係用以透過電壓偵測器232之第二端點啟動N型MOSFET 234，舉例來說，當電壓偵測器232判斷電壓準位V1係高於或等於啟動電壓準位Von時，藉由傳送邏輯高電位訊號至N型MOSFET 234之第一閘極來啟動N型MOSFET 234。當電壓準位V1係低於啟動電壓準位Von時，藉由傳送邏輯低電位訊號至N型MOSFET 234之第一閘極來停用N型MOSFET 234。
以下將詳細描述切換模組230如何在充放電控制模組200於上電階段與斷電階段中作用，其中，用以啟動/停用N型MOSFET 234的第一閘極(N型MOSFET 234之閘極)的電壓準位假設為V3，而用以控制P型MOSFET 236的第一汲極(N型MOSFET 234之汲極)的電壓準位假設為V4。
(一)上電階段
請參閱圖6，係於圖5中，充放電控制電路200於上電階段時，電壓準位V3與電壓準位V4的波形示意圖。如圖3、圖5及圖6所示，當要啟動儲存系統210時，透過電源220來提高電壓準位V1。在時間點T1時，電壓準位V1提高至高於或等於啟動電壓準位Von，接著電壓偵測器232透過電壓偵測器232之第二端點傳送具有電壓準位V3的邏輯高電位訊號來啟動N型MOSFET 234，且電壓準位V3提高至高於或等於門檻電壓準位Vth，N型 MOSFET 234之第一閘極對提高的電壓準位V1的響應可由圖6之左圖所示，其中門檻電壓準位Vth可代表圖5中切換模組230中的N型MOSFET 234及P型MOSFET 236之門檻電壓準位，或代表儲存系統210的門檻電壓準位。在啟動N型MOSFET 234之後，N型MOSFET 234之第一汲極上的電壓準位V4放電並降低至小於或等於門檻電壓準位Vth，舉例來說，降至接地電壓準位，如此一來P型MOSFET 236就會被啟動，如圖6之右圖所示。在啟動P型MOSFET 236之後，P型MOSFET 236僅允許(第一)電流自本身的第二源極流至第二汲極，如此一來電源220即暫時性地電性連結電容器250的第二端點，以利用(第一)電流對電容器250充電。
(二)斷電階段
請參閱圖7，係於圖5中，充放電控制電路200於斷電階段時，電壓準位V3與電壓準位V4的波形示意圖。如圖4、圖5及圖7所示，在時間點T2前，電源220遭受到意外的電力失效，而到達時間點T2時，電壓準位V1開始降低至低於啟動電壓準位Von；當在時間點T2與時間點T3間，電壓準位V1也由啟動電壓準位Von逐漸降低至門檻電壓準位Vth，在這期間，電壓偵測器232係藉由一傳送具有電壓準位V3的邏輯低電位訊號至N型MOSFET 234之第一閘極來關閉、停用N型MOSFET 234，其中電壓準位V3於時間點T2前係高於啟動電壓準位Von，並於時間點T2之後降低至與接地電壓準位相同。因此，在時間點T2時，透過電源220剩餘並持續降低的電力和電阻238，使得電壓準位V4由接地電壓準位突然上升至啟動電壓準位Von；此時，P型MOSFET 236僅允許(第二)電流自P型MOSFET 236之第二汲極流至第二源 極，因此在時間點T2與時間點T3期間，電容器250即可將預存的電力透過P型MOSFET 236提供給儲存系統210，如此一來，於時間點T2與時間點T3期間即可維持儲存系統210寫入操作所需的電力，以保證儲存系統210中寫入資料的完整性與正確性。在時間點T3之後，由於提供給儲存系統210的電力已過低(即電壓準位V1與電壓準位V2低於門檻電壓準位Vth)，啟動放電電路240將電壓準位V2進行快速放電，如此一來，電容器250當前提供電力給儲存系統250的電壓準位V1也會被快速地放電，因此，可防止由於電壓準位V1殘存不足的電壓造成儲存系統210不正常的讀寫行為。重要的是，於時間點T3之後，電壓準位V4仍會持續的降低，直到達到接地電壓準位為止。
請參閱圖8，係為根據本發明之一實施例之充放電方法流程圖。如圖所示，本發明之充放電方法包含下列步驟：步驟802：判斷電源220的電壓準位，也就是圖2及圖5中所示之電壓準位V1。當電源220之電壓準位V1高於或等於儲存系統210之啟動電壓準位Von時，執行步驟804；當電源220之電壓準位V1低於儲存系統210之啟動電壓準位Von時，執行步驟806；而當電容器250所提供的電壓準位V1(V2)低於儲存系統210之門檻電壓準位Vth時，執行步驟808。
步驟804：允許一第一電流自電源220流至電容器250。
步驟806：允許一第二電流自電容器250流至儲存系統210。
步驟808：將電容器250放電。
步驟802可藉由圖2中所示之切換模組230中的電壓偵測器232來判斷，步驟804與步驟806可藉由圖5中所示之切換模組230實施，而步驟808可藉由放電電路240實施。
要注意的是，切換模組230可具有判斷電壓準位V1係高於或低於啟動電壓準位Von的能力，而放電電路240可具有判斷電壓準位V1係高於或低於門檻電壓準位Vth的能力。
要注意的是，步驟804係表示藉由切換模組230致能電源220與電容器250間之連結。
若所實施之形式係透過合理結合/變更圖8中之步驟，並/或增加任何上述之限制皆包含於本發明之實施範疇之中。
本發明係揭露了一種應用於儲存系統之充放電控制電路及其方法，以防止由於突然的供電失效而造成儲存系統寫入資料之完整性與正確性問題，並防止由於電容器大電容的關係而將儲存系統可進行存取的時間點延後。
上列詳細說明係針對本發明之一可行實施例之具體說明，惟該實施例並非用以限制本發明之專利範圍，凡未脫離本發明技藝精神所為之等效實施或變更，均應包含於本發明之專利範圍之中。
步驟802~步驟808

Claims (6)

  1. 一種充放電控制電路，其包含：一電容器，該電容器之第一端點係接地；一放電電路，該放電電路之第一端點係耦接該電容器之第二端點，且該放電電路之第二端點係接地，以及該放電電路之第三端點係耦接一電源與一儲存系統，當該放電電路之第三端點之電壓準位小於該儲存系統之一門檻電壓準位時，該放電電路用以放電該放電電路之第一端點之電壓準位；以及一切換模組，該切換模組之第一端點係耦接該放電電路之第三端點，以及該切換模組之第二端點係耦接該放電電路之第一端點，當該電源之電壓準位高於該儲存系統之一啟動電壓準位時，該切換模組係用以僅允許一第一電流自該電源流至該電容器之第二端點，以及當該電源之電壓準位低於該儲存系統之該啟動電壓準位時，該切換模組係用以僅允許一第二電流自該電容器之第二端點流至該儲存系統；其中該儲存系統之該啟動電壓準位係高於該儲存系統之該門檻電壓準位。
  2. 如請求項1所述之充放電控制電路，其中該切換模組包含：一電壓偵測器，該電壓偵測器之第一端點係耦接該切換模組之第一端點，以偵測該電源之電壓準位；一N型金屬氧化物半導體場效電晶體(N-type Metal-Oxide-Semiconductor Field-Effect Transistor,N型MOSFET)，具有一第一閘極、一第一源極及一第一汲極，該第一閘極係電性耦接該電壓偵測器之第二端點，而該第一源極係用以接地，以及該第一汲極係電性耦接該電源；以及一P型金屬氧化物半導體場效電晶體(P型MOSFET)，具有一第二閘極、 一第二源極及一第二汲極，該第二閘極係電性連結該N型MOSFET之該第一汲極，而該第二源極係電性連結該切換模組之第一端點，以及該第二汲極係電性連結該切換模組之第二端點；其中當該電源之電壓準位係高於該儲存系統之該啟動電壓準位時，該電壓偵測器藉由該電壓偵測器之第二端點啟動該N型MOSFET，以及當該電源之電壓準位係低於該儲存系統之該啟動電壓準位時，該電壓偵測器藉由該電壓偵測器之第二端點停用該N型MOSFET。
  3. 如請求項2所述之充放電控制電路，其中該切換模組更包含：一電阻，該電阻之第一端點電性耦接該電源，以及該電阻之第二端點電性連結該N型MOSFET之該第一汲極。
  4. 如請求項1所述之充放電控制電路，其中該儲存系統係為一固態硬碟。
  5. 一種用於儲存系統之充放電方法，其包含下列步驟：若一電源之電壓準位係高於該儲存系統之一啟動電壓準位，則僅允許一第一電流自該電源流向一電容器並對該電容器充電；若該電源之電壓準位係低於該儲存系統之該啟動電壓準位，則僅允許一第二電流自該電容器流向該儲存系統；以及當該電容器對該儲存系統供電的電壓小於該儲存系統之一門檻電壓準位時，則將該電容器完全放電；其中，該儲存系統之該啟動電壓準位係高於該儲存系統之該門檻電壓準位。
  6. 如請求項5所述之充放電方法，更包含下列步驟：利用一切換模組判斷該電源之電壓準位係高於或低於該儲存系統之該啟動電壓準位。
TW103123554A 2013-07-10 2014-07-08 充放電控制電路及其充放電方法 TWI474332B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/938,254 US8867297B1 (en) 2013-07-10 2013-07-10 Charge/discharge control circuit and charge/discharge method thereof

Publications (2)

Publication Number Publication Date
TW201443911A true TW201443911A (zh) 2014-11-16
TWI474332B TWI474332B (zh) 2015-02-21

Family

ID=51702343

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103123554A TWI474332B (zh) 2013-07-10 2014-07-08 充放電控制電路及其充放電方法

Country Status (2)

Country Link
US (1) US8867297B1 (zh)
TW (1) TWI474332B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9047932B1 (en) * 2014-03-21 2015-06-02 Western Digital Technologies, Inc. Data storage device adjusting a power loss threshold based on samples of supply voltage
JP6409677B2 (ja) * 2015-05-26 2018-10-24 株式会社リコー 情報処理装置及び情報処理方法
US10878301B2 (en) * 2017-01-13 2020-12-29 Sensormatic Electronics, LLC Systems and methods for providing smart electronic labels and tags
CN113205852B (zh) * 2021-06-17 2022-05-24 长江存储科技有限责任公司 存储器***的掉电测试控制电路、测试***及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896104A (ja) * 1994-09-27 1996-04-12 Mitsubishi Electric Corp Ｉｃカード
DE10064123B4 (de) * 2000-12-21 2004-11-18 Infineon Technologies Ag Schaltungsanordnung zur Ansteuerung eines Halbleiterschaltelements
US6980047B1 (en) 2002-06-20 2005-12-27 Taiwan Semiconductor Manufacturing Company Low power high voltage ramp-up control circuit
US7362084B2 (en) 2005-03-14 2008-04-22 Silicon Storage Technology, Inc. Fast voltage regulators for charge pumps
JP5426069B2 (ja) * 2006-08-31 2014-02-26 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US8154258B2 (en) * 2008-10-10 2012-04-10 Oracle America, Inc. Backup energy storage module with voltage leveling
US8607076B2 (en) * 2009-06-26 2013-12-10 Seagate Technology Llc Circuit apparatus with memory and power control responsive to circuit-based deterioration characteristics
KR20110015273A (ko) * 2009-08-07 2011-02-15 삼성전자주식회사 보조 전원 장치를 포함하는 사용자 장치
TW201117216A (en) 2009-11-13 2011-05-16 Ememory Technology Inc Flash memory circuit with ESD protection
US8638010B2 (en) * 2010-02-17 2014-01-28 Integrated Device Technology, Inc. Systems, devices, and methods for providing backup power to a load

Also Published As

Publication number Publication date
TWI474332B (zh) 2015-02-21
US8867297B1 (en) 2014-10-21

Similar Documents

Publication Publication Date Title
US10096994B2 (en) Transient-triggered DC voltage-sustained power-rail ESD clamp circuit
US9899834B1 (en) Power control module using protection circuit for regulating backup voltage to power load during power fault
US10475504B2 (en) Integrated protecting circuit of semiconductor device
US9172241B2 (en) Electrostatic discharge protection circuit having high allowable power-up slew rate
TWI474332B (zh) 充放電控制電路及其充放電方法
US10474214B2 (en) Data storage device and method for monitoring power storage capability of secondary power of data storage device
TWI447896B (zh) 靜電防護電路
JP2009087398A (ja) 電源回路
CN101604867A (zh) 一种主电源与后备电源的切换方法和切换电路
CN110784200B (zh) 高速和负载开关的快速过电压和浪涌检测
US20150077892A1 (en) Protection circuit and related method
JP2010147979A (ja) 半導体装置およびパワーオンリセット回路の調整方法
US10482977B2 (en) Semiconductor memory device
JP2023533972A (ja) セキュアメモリデバイスのためのグリッチ保護システムおよびリセットスキーム
US9082473B2 (en) Power supply brownout protection circuit and method for embedded FRAM
JP2016115171A (ja) 電源回路及びこれを備えるフラッシュメモリシステム並びに電源回路の制御方法
JP6088894B2 (ja) 過電圧保護回路
TW201328096A (zh) 電源保護電路
KR20190026969A (ko) 전력 게이팅 영역의 온도 및 프로세스 코너 감지 제어를 위한 시스템, 방법 및 장치
US10630075B2 (en) Multi-level output circuit having centralized ESD protection
WO2016206263A1 (zh) 一种防止spi flash开关机时数据破坏的***及方法
CN111366874A (zh) 漏电检测电路、闪存存储器漏电检测装置和漏电检测方法
JP2010086642A (ja) 半導体装置および半導体装置の内部電源供給方法
TWI709300B (zh) 過電壓保護電路及其方法
KR101046049B1 (ko) 시스템온칩 플래쉬 메모리 보호 회로