CN110784178B - 宽带注入锁定倍频器 - Google Patents

宽带注入锁定倍频器 Download PDF

Info

Publication number
CN110784178B
CN110784178B CN201911029869.8A CN201911029869A CN110784178B CN 110784178 B CN110784178 B CN 110784178B CN 201911029869 A CN201911029869 A CN 201911029869A CN 110784178 B CN110784178 B CN 110784178B
Authority
CN
China
Prior art keywords
transistor
capacitor
coupling inductor
harmonic
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911029869.8A
Other languages
English (en)
Other versions
CN110784178A (zh
Inventor
张有明
黄风义
唐旭升
沈天宇
姜楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Zhanxin Communication Technology Co ltd
S Tek Shanghai High Frequency Communication Technology Co ltd
Southeast University
Original Assignee
Nanjing Zhanxin Communication Technology Co ltd
S Tek Shanghai High Frequency Communication Technology Co ltd
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Zhanxin Communication Technology Co ltd, S Tek Shanghai High Frequency Communication Technology Co ltd, Southeast University filed Critical Nanjing Zhanxin Communication Technology Co ltd
Priority to CN201911029869.8A priority Critical patent/CN110784178B/zh
Publication of CN110784178A publication Critical patent/CN110784178A/zh
Application granted granted Critical
Publication of CN110784178B publication Critical patent/CN110784178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明公开了宽带注入锁定倍频器，采用双注入式结构，包含两个谐波发生器和一个注入锁定振荡器。其中谐波发生器用于产生二次及以上谐波信号，注入锁定振荡器用于锁定谐波发生器产生的谐波信号，两个谐波发生器和注入锁定振荡器通过各自内部自带的电感组成的变压器耦合相连；两个谐波发生器将输入的基波信号转换成两路谐波信号，然后分别通过变压器耦合到注入锁定振荡器，实现倍频。相比于传统结构，本发明的宽带注入锁定倍频器，在输入功率较小时仍具有较宽的锁定范围，并具备超宽带宽、低输入灵敏度、低功耗、高集成度等优点。

Description

宽带注入锁定倍频器
技术领域
本发明涉及宽带注入锁定倍频器，属于微电子与固体电子学的射频与模拟集成电路技术领域。
背景技术
近年来无线通信技术发展迅速，对于毫米波和太赫兹频段的开发越来越成为热点，高集成度、高宽带和低功耗的无线收发机设计变得非常重要。无线收发机***依赖可靠的中频信号使得***具备更佳的性能。倍频器作为中频信号产生链路中的重要组成部分，完成将基波频率倍频的功能。
在中频信号的使用中，需要经常性的采取倍频措施以提高***性能。在超外差接收机架构或二次变频零中频收发机架构中，需要使用到一高一低两个中频信号。在收发机中，通常采用锁相环为其提供可靠而稳定的中频信号，但是单个锁相环带宽有限并且只能提供单一中频信号，在需要使用多个中频信号的***中，采取多个锁相环，在芯片面积和功耗考虑上是不合理的，因此需要对锁相环的输出进行倍频或者分频以灵活调整中频频率。
下一代5G无线通信，要求MIMO收发机支持28GHz，37GHz和39GHz，提供如此宽范围的中频频率将是一项艰巨的挑战。未来在E波段(60～90GHz)和W波段(75GHz～110GHz)中将实现更宽带的超高速速率无线通信，在此频率范围及以上频率内设计压控振荡器获得良好的相位噪声和较低的功耗，设计难度巨大，利用倍频器将更低频率信号倍频的方案可以降低设计难度，并获得更好的相位噪声，其中注入锁定倍频器作为一种低功耗设计，将使得最终的功耗控制在较低范围。
理想反相器在某频率处总相移达到360°时，若满足巴克豪森判据，将在该频率处产生谐振信号，若选取合适幅度和频率的注入信号，加入到其中，谐振信号会被牵引到和注入信号一致，产生注入锁定现象。注入锁定二倍频器是利用push-push pair产生基波的二倍频率进行注入，使得信号谐振在二倍频率处。输出信号功率基本由谐振获得，因此注入锁定二倍频器具有低功耗特点。注入锁定三倍频器则是产生基波的三倍频率进行注入，使得信号谐振在三倍频率处，同样具备低功耗特点。
文献“Li A,Zheng S,Yin J,et al.A 21–48GHz Subharmonic Injection-LockedFractional-N Frequency Synthesizer for Multiband Point-to-Point BackhaulCommunications[J].IEEE Journal of Solid-State Circuits,2014,49(8):1785-1799.”中采用6阶变压器设计，使得注入锁定倍频器拥有很高的锁定范围。但是其6阶变压器采用3圈电感设计，倍频信号注入至谐振腔内不能获得平坦的增益，从而会出现在锁定范围的一端较易锁定而另一端较难锁定的现象。
文献“Zhang J,Liu H,Zhao C,et al.A 22.8-to-43.2GHz tuning-lessinjection-locked frequency tripler using injection-current boosting with76.4％locking range for multiband 5G applications[C]//Solid-state CircuitsConference.IEEE,2018.”同样采用了6阶变压器设计，实现了三倍频率注入锁定。但是当输入功率减小后，锁定范围会迅速收窄。
发明内容
本发明所要解决的技术问题是：针对传统的注入锁定倍频器在大功率输入下拥有较宽锁定范围，但当输入功率减小后锁定范围会迅速收窄的现象，提供一种低输入灵敏度的宽带注入锁定倍频器，使得在输入功率减小同时依旧能保持较宽的锁定范围，具备超宽带宽、低输入灵敏度、低功耗、高集成度等优点。
本发明为解决上述技术问题采用以下技术方案：
宽带注入锁定倍频器，采用双注入结构，包含第一谐波发生器、第二谐波发生器和注入锁定振荡器；两个谐波发生器分别用于产生谐波信号，注入锁定振荡器用于锁定谐波发生器产生的谐波信号；第一谐波发生器、第二谐波发生器和注入锁定振荡器通过各自内部自带的电感组成的变压器耦合相连；两个谐波发生器将输入的基波信号转换成两路谐波信号，然后分别通过变压器耦合到注入锁定振荡器，实现倍频。
所述第一谐波发生器包含第一耦合电感，第二谐波发生器包含第二耦合电感，注入锁定振荡器包含第三耦合电感，第一、第二和第三耦合电感构成变压器，通过调整第一和第二耦合电感之间的耦合系数，第一和第三耦合电感之间的耦合系数，第二和第三耦合电感之间的耦合系数，来调节倍频器跨阻增益及带宽以保证倍频器的性能。
优选地，所述宽带注入锁定倍频器用于实现二倍频时，所述第一谐波发生器产生二次谐波信号，所述第二谐波发生器产生二次谐波信号。第一谐波发生器包括第一和第二晶体管、第一耦合电感以及第一电容；第一晶体管的栅极接正极输入端，第二晶体管的栅极接负极输入端，第一晶体管的源极和第二晶体管的源极接地，第一晶体管的漏极和第二晶体管的漏极接第一耦合电感的一端和第一电容的一端，第一耦合电感的另一端接电源，第一电容的另一端接地或电源；所述第一电容为所连接第一耦合电感的寄生电容、谐波发生器输出端的寄生电容、第一和第二晶体管的寄生电容、以及可调电容的一种或几种的组合。第二谐波发生器包括第三和第四晶体管、第二耦合电感以及第二电容；第三晶体管的栅极接正极输入端，第四晶体管的栅极接负极输入端，第三晶体管的源极和第四晶体管的源极接地，第三晶体管的漏极和第四晶体管的漏极接第二耦合电感的一端和第二电容的一端，第二耦合电感的另一端接电源，第二电容的另一端接地或电源；所述第二电容为所连接第二耦合电感的寄生电容、谐波发生器输出端的寄生电容、第三和第四晶体管的寄生电容、以及可调电容的一种或几种的组合。
优选地，所述宽带注入锁定倍频器用于实现三倍频时，所述第一谐波发生器产生三次谐波信号，所述第二谐波发生器产生三次谐波信号。第一谐波发生器包括第一P型晶体管、第一N型晶体管、第一耦合电感和第一电容；第一P型晶体管的栅极和第一N型晶体管的栅极接输入正端，第一N型晶体管的源极接地，第一P型晶体管的源极接电源，第一P型晶体管的漏极接第一耦合电感一端和第一电容的一端，第一N型晶体管的漏极接第一耦合电感的另一端和第一电容的另一端；所述第一电容为所连接电感、谐波发生器输出端的寄生电容、第一P型和第一N型晶体管的寄生电容、以及可调电容的一种或几种的组合。第二谐波发生器包括第二P型晶体管、第二N型晶体管、第二耦合电感和第二电容；第二P型晶体管的栅极和第二N型晶体管的栅极接输入负端，第二N型晶体管的源极接地，第二P型晶体管的源极接电源，第二P型晶体管的漏极接第二耦合电感一端和第二电容的一端，第二N型晶体管的漏极接第二耦合电感的另一端和第二电容的另一端；所述第二电容为所连接电感、谐波发生器输出端的寄生电容、第二P型和第二N型晶体管的寄生电容、以及可调电容的一种或几种的组合。
优选地，所述注入锁定振荡器，包括第三耦合电感、第三电容、第五晶体管、第六晶体管、电流源；第三耦合电感的中心抽头接电流源的一端，电流源的另一端接电源，第三耦合电感的一端接第五晶体管的漏极、第六晶体管的栅极、第三电容的一端和正极输出端，第三耦合电感的另一端接第六晶体管的漏极、第五晶体管的栅极、第三电容的另一端和负极输出端，第五晶体管的源极和第六晶体管的源极接地；所述第三电容为第三耦合电感、所连接晶体管的寄生电容、以及可调电容的一种或几种的组合。
优选地，所述宽带注入锁定倍频器，还可以包含输入buffer以及输出buffer，所述输入buffer连接由第一、第二谐波发生器和注入锁定振荡器构成的核心电路的输入端，所述输出buffer连接所述核心电路的输出端；其中连接方式为直接耦合、变压器耦合或交流耦合。
本发明的宽带注入锁定倍频器，采用双注入结构，两个谐波发生器和注入锁定振荡器分别通过自带电感组成的变压器耦合相连，在电路设计时可以通过调整耦合电感之间的耦合系数，选定合适的耦合系数，从而拓展倍频器跨阻增益及带宽，保证倍频器的良好性能。与现有技术相比，本发明具有以下技术效果：
1、解决了传统的注入锁定倍频器在大功率输入下拥有较宽锁定范围，但当输入功率减小后锁定范围会迅速收窄的问题，提供一种低输入灵敏度的宽带注入锁定倍频器，使得在输入功率较小时，倍频器仍具有较宽的锁定范围。
2、本发明宽带注入锁定倍频器，具备超宽带宽、低输入灵敏度、低功耗、高集成度等优点，可以广泛应用于毫米波/射频收发机中，具有新颖性和通用性。
附图说明
图1是本发明宽带注入锁定倍频器的实施例的电路原理图。
图2是本发明宽带注入锁定倍频器的另一实施例的结构框图。
图3是本发明宽带注入锁定倍频器实现二倍频时的实施例电路图。
图4是本发明宽带注入锁定倍频器实现三倍频时的实施例电路图。
图5是本发明宽带注入锁定倍频器的跨阻增益特性曲线图。
具体实施方式
下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
实施例一
本发明实施例针对传统注入锁定倍频器在大功率输入下拥有较宽锁定范围，但当输入功率减小后锁定范围会迅速收窄的问题，采用双注入结构，如图1所示，包含第一、第二两个谐波发生器和一个注入锁定振荡器；谐波发生器用于产生n次谐波信号(n＝2、3、4…)，注入锁定振荡器用于锁定谐波发生器产生的谐波信号；两个谐波发生器和一个注入锁定振荡器通过各自内部自带的电感组成的变压器耦合相连；两个谐波发生器将输入的基波信号转换成两路谐波信号，然后分别通过变压器耦合到注入锁定振荡器，实现倍频。
第一谐波发生器包含第一耦合电感L1，第二谐波发生器包含第二耦合电感L2，注入锁定振荡器包含第三耦合电感L3，第一、第二和第三耦合电感构成了变压器，第一耦合电感L1和第二耦合电感L2之间耦合系数为k12，第一耦合电感L1和第三耦合电感L3之间耦合系数为k13，第二耦合电感L2和第三耦合电感L3之间耦合系数为k23，在电路设计时，通过调整耦合系数k12、k13、k23至合适的数值可以拓展倍频器跨阻增益及带宽，保证倍频器具有良好性能。
实施例二
本发明实施例在实施例一的基础上增加输入buffer以及输出buffer，如图2所示，两个谐波发生器和一个注入锁定振荡器构成宽带注入锁定倍频器的核心电路。宽带注入锁定倍频器包含核心电路、输入buffer以及输出buffer，输入buffer连接核心电路的输入端，输出buffer连接核心电路的输出端；上述连接方式可以为直接耦合、变压器耦合或交流耦合。
实施例三
本发明实施例公开的宽带注入锁定倍频器是一种可实现二倍频宽带注入锁定倍频器，其电路如图3所示，包含两个产生二次谐波的谐波发生器和一个注入锁定振荡器。两个谐波发生器包括：共源级第一晶体管M1和第二晶体管M2、共源级第三晶体管M3和第四晶体管M4、第一耦合电感L1和第二耦合电感L2以及第一电容C1和第二电容C2；第一晶体管M1、第二晶体管M2、第一耦合电感L1、第一电容C1构成第一谐波发生器，第三晶体管M3、第四晶体管M4、第二耦合电感L2、第二电容C2构成第二谐波发生器；第一晶体管M1的栅极接正极输入端，第二晶体管M2的栅极接负极输入端，第一晶体管M1的源极和第二晶体管M2的源极接地，第一晶体管M1的漏极和第二晶体管M2的漏极接第一耦合电感L1的一端和第一电容C1的一端，第一耦合电感L1的另一端接电源，第一电容C1的另一端接地或电源；第三晶体管M3的栅极接正极输入端，第四晶体管M4的栅极接负极输入端，第三晶体管M3的源极和第四晶体管M4的源极接地，第三晶体管M3的漏极和第四晶体管M4的漏极接第二耦合电感L2的一端和第二电容C2的一端，第二耦合电感L2的另一端接电源，第二电容C2的另一端接地或电源；其中第一电容C1和第二电容C2为连接电感、谐波发生器输出端的寄生电容、晶体管的寄生电容、以及可调电容的一种或几种的组合。注入锁定振荡器包括：第三耦合电感L3、第三电容C3、第五晶体管M5、第六晶体管M6、电流源；第三耦合电感L3的中心抽头接电流源的一端，电流源的另一端接电源，第三耦合电感L3的一端接第五晶体管M5的漏极、第六晶体管M6的栅极、第三电容C3的一端和正极输出端，第三耦合电感L3的另一端接第六晶体管M6的漏极、第五晶体管M5的栅极、第三电容C3的另一端和负极输出端，第五晶体管M5的源极和第六晶体管M6的源极接地；所述第三电容C3为第三耦合电感L3、晶体管的寄生电容、以及可调电容的一种或几种的组合；第一耦合电感L1、第二耦合电感L2、第三耦合电感L3构成了变压器，通过调整第一耦合电感L1和第二耦合电感L2之间耦合系数k12，第一耦合电感L1和第三耦合电感L3之间耦合系数k13，第二耦合电感L2和第三耦合电感L3之间耦合系数k23，可使得倍频器达到良好性能。
实施例四
本发明实施例公开的宽带注入锁定倍频器是一种实现可三倍频的宽带注入锁定倍频器，其电路如图4所示，包含两个产生三次谐波的谐波发生器和一个注入锁定振荡器。两个谐波发生器包括：第一P型晶体管M1P和第二P型晶体管M2P、第一N型晶体管M1N和第二N型晶体管M2N、第一耦合电感L1和第二耦合电感L2以及第一电容C1和第二电容C2；第一P型晶体管M1P、第一N型晶体管M1N、第一耦合电感L1、第一电容C1构成第一谐波发生器，第二P型晶体管M2P、第二N型晶体管M2N、第二耦合电感L2、第二电容C2构成第二谐波发生器；第一P型晶体管M1P的栅极和第一N型晶体管M1N的栅极接输入正端，第一N型晶体管M1N的源极接地，第一P型晶体管M1P的源极接电源，第一P型晶体管M1P的漏极接第一耦合电感L1的一端和第一电容C1的一端，M1N的漏极接第一耦合电感L1的另一端和第一电容C1的另一端；第二P型晶体管M2P的栅极和第二N型晶体管M2N的栅极接输入负端，第二N型晶体管M2N的源极接地，第二P型晶体管M2P的源极接电源，第二P型晶体管M2P的漏极接第二耦合电感L2的一端和第二电容C2的一端，第二N型晶体管M2N的漏极接第二耦合电感L2的另一端和第二电容C2的另一端；其中第一电容C1和第二电容C2为所连接电感、谐波发生器输出端的寄生电容、P型和N型晶体管的寄生电容、以及可调电容的一种或几种的组合。注入锁定振荡器包括：注入锁定振荡器，包括第三耦合电感L3、第三电容C3、第五晶体管M5、第六晶体管M6、电流源；第三耦合电感L3的中心抽头接电流源的一端，电流源的另一端接电源，电感L3的一端接第五晶体管M5的漏极、第六晶体管M6的栅极、第三电容C3的一端和正极输出端，电感L3的另一端接第六晶体管M6的漏极、第五晶体管M5的栅极、第三电容C3的另一端和负极输出端，第五晶体管M5的源极和第六晶体管M6的源极接地；所述第三电容C3为第三耦合电感L3、晶体管的寄生电容、以及可调电容的一种或几种的组合；第一耦合电感L1、第二耦合电感L2、第三耦合电感L3构成了变压器，通过调整第一耦合电感L1和第二耦合电感L2之间耦合系数k12，第一耦合电感L1和第三耦合电感L3之间耦合系数k13，第二耦合电感L2和第三耦合电感L3之间耦合系数k23，可使得倍频器达到良好性能。
综上，本发明的宽带注入锁定倍频器，采用双注入结构，能够有效拓展跨阻增益及带宽。如图5所示，第一谐波发生器和注入锁定振荡器经变压器耦合连接，耦合系数为k13，跨阻增益特性曲线为Z31；第二谐波发生器和注入锁定振荡器经变压器耦合连接，耦合系数为k23，跨阻增益特性曲线为Z32。本发明中总体跨阻增益特性曲线为Z31+Z32，跨阻增益及带宽均得到了显著提升。
以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (7)

1.宽带注入锁定倍频器，其特征在于，采用双注入结构，包含第一谐波发生器、第二谐波发生器和注入锁定振荡器；两个谐波发生器分别用于产生谐波信号，注入锁定振荡器用于锁定谐波发生器产生的谐波信号；第一谐波发生器、第二谐波发生器和注入锁定振荡器通过各自内部自带的电感组成的变压器耦合相连；两个谐波发生器将输入的基波信号转换成两路谐波信号，然后分别通过变压器耦合到注入锁定振荡器，实现倍频；所述第一谐波发生器包含第一耦合电感，第二谐波发生器包含第二耦合电感，注入锁定振荡器包含第三耦合电感，第一、第二和第三耦合电感构成变压器，通过调整第一和第二耦合电感之间的耦合系数，第一和第三耦合电感之间的耦合系数，以及第二和第三耦合电感之间的耦合系数，来调节倍频器跨阻增益及带宽以保证倍频器的性能。
2.根据权利要求1所述宽带注入锁定倍频器，其特征在于，所述宽带注入锁定倍频器用于实现二倍频时，所述第一谐波发生器产生二次谐波信号，第一谐波发生器包括第一和第二晶体管、第一耦合电感以及第一电容；第一晶体管的栅极接正极输入端，第二晶体管的栅极接负极输入端，第一晶体管的源极和第二晶体管的源极接地，第一晶体管的漏极和第二晶体管的漏极接第一耦合电感的一端和第一电容的一端，第一耦合电感的另一端接电源，第一电容的另一端接地或电源；所述第一电容为第一耦合电感的寄生电容、谐波发生器输出端的寄生电容、第一和第二晶体管的寄生电容、以及可调电容的一种或几种的组合。
3.根据权利要求1所述宽带注入锁定倍频器，其特征在于，所述宽带注入锁定倍频器用于实现二倍频时，所述第二谐波发生器产生二次谐波信号，第二谐波发生器包括第三和第四晶体管、第二耦合电感以及第二电容；第三晶体管的栅极接正极输入端，第四晶体管的栅极接负极输入端，第三晶体管的源极和第四晶体管的源极接地，第三晶体管的漏极和第四晶体管的漏极接第二耦合电感的一端和第二电容的一端，第二耦合电感的另一端接电源，第二电容的另一端接地或电源；所述第二电容为第二耦合电感的寄生电容、谐波发生器输出端的寄生电容、第三和第四晶体管的寄生电容、以及可调电容的一种或几种的组合。
4.根据权利要求1所述宽带注入锁定倍频器，其特征在于，所述宽带注入锁定倍频器用于实现三倍频时，所述第一谐波发生器产生三次谐波信号，第一谐波发生器包括第一P型晶体管、第一N型晶体管、第一耦合电感和第一电容；第一P型晶体管的栅极和第一N型晶体管的栅极接输入正端，第一N型晶体管的源极接地，第一P型晶体管的源极接电源，第一P型晶体管的漏极接第一耦合电感一端和第一电容的一端，第一N型晶体管的漏极接第一耦合电感的另一端和第一电容的另一端；所述第一电容为第一耦合电感的寄生电容、谐波发生器输出端的寄生电容、第一P型和第一N型晶体管的寄生电容、以及可调电容的一种或几种的组合。
5.根据权利要求1所述宽带注入锁定倍频器，其特征在于，所述宽带注入锁定倍频器用于实现三倍频时，所述第二谐波发生器产生三次谐波信号，第二谐波发生器包括第二P型晶体管、第二N型晶体管、第二耦合电感和第二电容；第二P型晶体管的栅极和第二N型晶体管的栅极接输入负端，第二N型晶体管的源极接地，第二P型晶体管的源极接电源，第二P型晶体管的漏极接第二耦合电感一端和第二电容的一端，第二N型晶体管的漏极接第二耦合电感的另一端和第二电容的另一端；所述第二电容为第二耦合电感的寄生电容、谐波发生器输出端的寄生电容、第二P型和第二N型晶体管的寄生电容、以及可调电容的一种或几种的组合。
6.根据权利要求1所述宽带注入锁定倍频器，其特征在于，所述注入锁定振荡器，包括第三耦合电感、第三电容、第五晶体管、第六晶体管、电流源；第三耦合电感的中心抽头接电流源的一端，电流源的另一端接电源，第三耦合电感的一端接第五晶体管的漏极、第六晶体管的栅极、第三电容的一端和正极输出端，第三耦合电感的另一端接第六晶体管的漏极、第五晶体管的栅极、第三电容的另一端和负极输出端，第五晶体管的源极和第六晶体管的源极接地；所述第三电容为第三耦合电感的寄生电容、第五和第六晶体管的寄生电容、以及可调电容的一种或几种的组合。
7.根据权利要求1所述宽带注入锁定倍频器，其特征在于，所述宽带注入锁定倍频器还可以包含输入buffer以及输出buffer，所述输入buffer连接由第一、第二谐波发生器和注入锁定振荡器构成的核心电路的输入端，所述输出buffer连接所述核心电路的输出端；其中连接方式为直接耦合、变压器耦合或交流耦合。
CN201911029869.8A 2019-10-28 2019-10-28 宽带注入锁定倍频器 Active CN110784178B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911029869.8A CN110784178B (zh) 2019-10-28 2019-10-28 宽带注入锁定倍频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911029869.8A CN110784178B (zh) 2019-10-28 2019-10-28 宽带注入锁定倍频器

Publications (2)

Publication Number Publication Date
CN110784178A CN110784178A (zh) 2020-02-11
CN110784178B true CN110784178B (zh) 2021-05-11

Family

ID=69387049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911029869.8A Active CN110784178B (zh) 2019-10-28 2019-10-28 宽带注入锁定倍频器

Country Status (1)

Country Link
CN (1) CN110784178B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112350669B (zh) * 2020-09-18 2022-07-12 天津大学 用于超宽带毫米波可重构注入锁定多模式单端输出倍频器
CN118232842A (zh) * 2024-05-23 2024-06-21 西北工业大学 一种可变倍频比的宽带注入锁定倍频器
CN118249747A (zh) * 2024-05-28 2024-06-25 西北工业大学 一种高谐波抑制比宽带注入锁定二三倍频器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102486498A (zh) * 2010-12-01 2012-06-06 中国电力科学研究院 一种高压直流输电换流阀合成试验装置
CN103580714A (zh) * 2013-11-11 2014-02-12 爱斯泰克（上海）高频通讯技术有限公司 一种多芯片集成的毫米波无线互联收发***
CN104604124A (zh) * 2012-01-31 2015-05-06 盈诺飞公司 用于解调并传输相移键控信号的接收器和收发器架构及方法
US9344064B2 (en) * 2012-09-07 2016-05-17 Rambus Inc. Integrated circuit comprising frequency change detection circuitry
CN106059576A (zh) * 2016-06-01 2016-10-26 电子科技大学 一种双频振荡器的设计方法
CN106533438A (zh) * 2016-10-21 2017-03-22 天津大学 一种采用cmos工艺实现的太赫兹频率合成器
CN207782757U (zh) * 2017-12-22 2018-08-28 杭州电子科技大学 低功耗宽频带二倍频器电路
CN109687909A (zh) * 2019-01-03 2019-04-26 电子科技大学 一种基于双注入锁定技术的全光时钟提取装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10439623B2 (en) * 2017-05-30 2019-10-08 Globalfoundries Inc. Injection locked oscillator system and processes

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102486498A (zh) * 2010-12-01 2012-06-06 中国电力科学研究院 一种高压直流输电换流阀合成试验装置
CN104604124A (zh) * 2012-01-31 2015-05-06 盈诺飞公司 用于解调并传输相移键控信号的接收器和收发器架构及方法
US9344064B2 (en) * 2012-09-07 2016-05-17 Rambus Inc. Integrated circuit comprising frequency change detection circuitry
CN103580714A (zh) * 2013-11-11 2014-02-12 爱斯泰克（上海）高频通讯技术有限公司 一种多芯片集成的毫米波无线互联收发***
CN106059576A (zh) * 2016-06-01 2016-10-26 电子科技大学 一种双频振荡器的设计方法
CN106533438A (zh) * 2016-10-21 2017-03-22 天津大学 一种采用cmos工艺实现的太赫兹频率合成器
CN207782757U (zh) * 2017-12-22 2018-08-28 杭州电子科技大学 低功耗宽频带二倍频器电路
CN109687909A (zh) * 2019-01-03 2019-04-26 电子科技大学 一种基于双注入锁定技术的全光时钟提取装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
应用于IMT-A和UWB***的双频段开关电流源压控振荡器设计;唐欣 等;《东南大学学报（自然科学版）》;20130520;122-128 *

Also Published As

Publication number Publication date
CN110784178A (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
CN110784178B (zh) 宽带注入锁定倍频器
CN112671344B (zh) 一种带压控电容匹配的基于变压器的自混频三倍频器
Zhang et al. A 22.8-to-43.2 GHz tuning-less injection-locked frequency tripler using injection-current boosting with 76.4% locking range for multiband 5G applications
CN113839619B (zh) 一种高功率、高效率的片上硅基双模太赫兹信号源结构
WO2018076933A1 (zh) 一种毫米波基频振荡电路及毫米波振荡器
Chao et al. Analysis and design of a 14.1-mW 50/100-GHz transformer-based PLL with embedded phase shifter in 65-nm CMOS
Cheng et al. Design of a 90.9% locking range injection-locked frequency divider with device ratio optimization in 90-nm CMOS
CN110401420B (zh) 一种基于有源毫米波倍频器基极偏置电压和基波输入信号功率幅度关系的毫米波倍频器电路
Mazor et al. X-band to W-band frequency multiplier in 65 nm CMOS process
Gao et al. A 60 GHz low power self-mixing receiver in 65-nm CMOS for a radio-triggered battery-less monolithic wireless sensor
Afshari et al. Progress towards mW-power generation in CMOS THz signal sources
CN112542994B (zh) 用于三倍化频率的电子电路
Peng et al. A 26-Gb/s 140-GHz OOK CMOS transmitter and receiver chipset for high-speed proximity wireless communication
Motoyoshi et al. 43μW 6GHz CMOS Divide-by-3 Frequency Divider based on three-phase harmonic injection locking
Barale et al. A 60 GHz-standard compatible programmable 50 GHz phase-locked loop in 90 nm CMOS
Starzer et al. A fully integrated 77-GHz radar transmitter based on a low phase-noise 19.25-GHz fundamental VCO
Moon et al. 24.2 A 264-to-287GHz,− 2.5 dBm Output Power, and− 92dBc/Hz 1MHz-Phase-Noise CMOS Signal Source Adopting a 75fs rms Jitter D-Band Cascaded Sub-Sampling PLL
Motoyoshi et al. 57 GHz 130 uW CMOS Millimeter-Wave Oscillator for Ultra Low Power Sensor Node
Jang et al. Divide‐by‐3 LC injection locked frequency divider with a transformer as an injector's load
CN113746428B (zh) 一种基于负阻增强的太赫兹振荡器
Arafa et al. A CMOS RF Transmitter For LTE Applications: Implementation and Simulation
CN112886927B (zh) 宽频带注入锁定分频器
Chien et al. A D-Band Frequency Doubler with Gm-Boosting Technique in 28-nm CMOS
CN113193465B (zh) 太赫兹波辐射源
Aqeeli et al. Design of a high performance 5.2 ghz low phase noise voltage controlled oscillator using 90nm cmos technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant