CN103580714A - 一种多芯片集成的毫米波无线互联收发*** - Google Patents

Abstract

本发明提出了一种多芯片集成的毫米波无线互联收发***，其特征在于该***采用时分互用(TDD)模式，其发射前端和接收前端采用同一种毫米波频段，该***包括发射前端模块、接收前端模块、频率综合器模块和倍频链模块。该***中实现不同功能的微波毫米波集成电路芯片(MMIC)通过在片微带线实现信号互联，或者通过制备在封装载体上的微带线实现信号互联，并形成收发***。为了实现***集成芯片(SoC)，不同功能的芯片采用同一种半导体材料工艺制备；为了获得更好的***性能，不同功能的芯片采用不同半导体材料工艺制备，通过混合集成制备在封装载体上。该收发***采用零中频结构或超外差结构。

Description

一种多芯片集成的毫米波无线互联收发***

技术领域

本发明涉及一种无线通信***。具体地说是有关一种多芯片集成的毫米波无线互联收发***。

背景技术

毫米波(如70GHz以上)的一大应用是毫米波通信。因为对高速率、高带宽通信的持续升级要求，以及避免因为低频段频谱密集使用而产生的信号干扰，国际上微波毫米波技术的一大发展趋势是向频率更高的频段升级。过去几年间，随着Ka波段以及8mm波段(～30GHz)的芯片与应用技术的逐步成熟和推广，在更高频率的60GHz以及E波段(71-86GHz)频段，甚至更高频段的W波段(70-110GHz)也成为国际上毫米波技术开发领域的前沿。

国际电信联盟(ITU-R)公布了E波段无线通信的国际标准，可用频谱由两个不同频段组成，包括低频段71GHz～76GHz和高频段81GHz～86GHz。E波段无线通信适用于基站之间超高速互联等应用，无线传输速率可达到1Gbps以上。

发明专利(Stephen James Connsolazio，“E-band radio transceiver architecture and chip set”，US20050170789(WO2005074464A2)，Aug.4，2005，参考专利1)披露了一种利用同一种半导体材料砷化镓(GaAs)的不同工艺制备的微波／毫米波单片集成电路芯片(MMIC)形成E-波段的芯片组，并通过把不同功能的多个芯片(如放大器、振荡器、倍频器等)进行混合集成，实现E波段无线通信的收发***技术。该发明专利收发***中的发射前端和接收前端采用不同的频率，例如，发射前端采用71—76GHz，接收前端采用81-86GHz，从而实现收发***的频分互用(FDD)模式。该发明专利的接收部分采用二次变频。

论文(O.Katz，R.Ben-Yishay，R.Carmon，B.Sheinman，F.Szenher，D.Papae，and D.Elad，“High-power high-linearity SiGe based E-band transceiver chipset for broadband communication”，IEEE Radio Frequency Integrated Circuits Symposium(RFIC)，2012，参考文献1)介绍了一种用硅(Si)衬底材料的锗硅(SiGe)工艺设计完成的E-波段单片集成电路芯片组。该芯片组采用超外差结构，通过单片集成多个芯片实现E波段的无线通信收发***。该芯片组所实现的无线通信收发***工作在71—76GHz的下行频率和81-86GHz的上行频率，从而实现收发***的频分互用(FDD)模式。该芯片组可实现17.5-18.5dBm的发射功率。

针对基站超高速互联等具体应用，随着基站的微型化和大量应用，E波段无线通信***的一个重要考虑因素是如何实现无线收发***的性能、价格之间的均衡与优化。参考专利1和参考文献1所采用的FDD模式，因为发射前端和接收前端采用不同频段，因此发射前端与接收前端之间的干扰小，有助于提高收发***的隔离度，降低收发信号之间的相互干扰。然而，FDD模式发射前端和接收前端必须各占用一个通信信道，较时分互用(TDD)模式占用了更多的信道资源。TDD模式可以灵活地设置上行和下行转换时刻，用于实现不对称的上行和下行业务带宽，有利于实现明显上行和下行不对称的互联网业务。和TDD模式比较，FDD模式的***复杂度和成本较高，例如，信号需要经过双工器再连接到天线，以保证信号不会相互干扰。而TDD模式就不存在该问题，不但免除了接入双工器所引起的***损耗，使信号的收发处理变得简单，同时也降低造价，减小了设备的体积。

另外，参考专利1和参考文献1的收发***中，不同功能的芯片所采用的毫米波单片集成电路芯片(MMIC)工艺是基于同一种半导体衬底材料(如GaAs或Si)工艺。采用同一种半导体衬底材料具有单片集成各种不同功能芯片的优势。但是，衬底材料的单一化限制了根据不同材料和工艺实现不同芯片从而提高芯片性能的灵活性，无法实现优化***性能的目的。

此外，参考专利1和参考文献1的接收***都采用二次变频的超外差结构，虽然理论上信道选择性更好，但需要高Q值镜像抑制滤波器和信道选择滤波器，这些滤波器几乎不可能在片实现，从而增大了接收机的复杂度、成本以及尺寸。

发明内容

有鉴于上述现有技术之缺失，本发明一种多芯片集成的毫米波无线互联收发***将解决存在于现有技术中的该些缺失。

本发明的收发***采用时分互用(TDD)模式。TDD模式的收发***其发射前端和接收前端的频率采用相同的频段，在降低收发***复杂度的同时增强上行和下行信道配置的灵活性。而TDD模式下收发信号之间的干扰，可以通过提高芯片线性度性能来抑制。

针对TDD模式收发***的实现，除了超外差结构还可以采用一次变频(零中频)结构。零中频结构不需要高Q值镜像抑制滤波器和信道选择滤波器，降低了收发***复杂度。由于中频中的有用信号最低频率较高，混频器与中频放大器之间可以交流耦合，零中频结构带来的直流失调可以得到有效抑制。另外，由于毫米波(如E-波段)无线通信的信道带宽比较大(如～250MHz)，信道间隔也相应增大，从而信道选择变得相对容易，零中频结构能够满足信道选择性的要求。

针对TDD模式收发***的实现，不同功能的器件芯片可以采用相同的半导体衬底材料工艺，形成***集成芯片(system on chip，SoC)，也可以采用不同的半导体衬底材料工艺，所制备的相关芯片通过混合集成形成收发***。可供选择的半导体材料工艺包括，砷化镓(GaAs)工艺、磷化铟(InP)工艺、氮化镓(GaN)工艺(碳化硅或蓝宝石衬底)、锗硅(SiGe)工艺，以及硅(Si)工艺。几种不同工艺制备的集成电路芯片具有各自的性能优势，例如，GaAs的异质结双极型晶体管(HBT)具有比GaAs的赝高电子迁移率晶体管(PHEMT)更低的相位噪声，制备频率综合器的压控振荡器芯片噪声更低、性能更好。GaAs的PHEMT具有比SiGe更高的电子迁移率，用于制备功率放大器时，可以提供更高的输出功率，从而满足中长距离(如超过3km)的毫米波无线通信。另外，GaN工艺的功率放大器具有更大的输出功率，更低的功耗，更高的效率。Si衬底的互补金属氧化物半导体(CMOS)工艺具有集成度高，容易实现大规模复杂功能电路的特点。InP工艺的低噪声放大器具有比GaAs工艺的低噪声放大器更低的噪声。以上不同工艺制备的MMIC芯片通过混合集成，将可以实现毫米波无线通信收发***更高的性能／价格比，从而满足不同条件的无线互联应用。

本发明提出了采用时分互用(TDD)模式来实现一种多芯片集成的毫米波无线互联的收发***，用该***实现毫米波超高速无线通信。如图1，所述***其发射前端和接收前端采用的是同一个频段，如针对E波段毫米波通信标准中的低频段71～76GHz，或者高频段81～86GHz。作为对比，参考专利1以及参考文献1的毫米波无线通信***采用的频分互用(FDD)模式(如图2、图3)，其收发***中发射前端和接收前端采用不同的毫米波频段，具有占用信道资源多，***复杂、体积大等劣势。而本发明的信道资源利用率高，降低了***复杂度，降低了成本。

优选的，该多芯片集成的毫米波无线互联收发***中实现不同功能的微波毫米波集成电路芯片(MMIC)采用同一种半导体材料工艺制备，如GaAs或者Si衬底的SiGe材料，形成***集成芯片(SoC)，从而提高***的集成度，适用于如小型基站之间的中短距离通信。

参考专利1与参考文献1的FDD收发***技术是采用同一种半导体衬底材料(如GaAs或者Si衬底的SiGe材料等)来制备不同芯片，具有潜在的可单片集成的优势，但却无法充分发挥不同半导体材料(如GaAs、InP、SiGe、GaN等)的各自优势。

通过在不同的半导体材料工艺基础上实现不同功能的芯片，将实现不同芯片的性能优化，并通过混合集成制备在封装载体上，形成收发***并提高收发***的性能。该***适用于如大型基站之间的中长距离通信。

优选的，该多芯片集成的毫米波无线互联收发***中实现不同功能的微波毫米波集成电路芯片(MMIC)采用不同的半导体材料工艺制备，并通过混合集成形成收发***。

优选的，针对宽带通信的信道带宽较大、信道间隔较大，以及所需收发***信道选择性相对不高的特点，该多芯片集成的毫米波无线互联收发***采用零中频结构，相比参考文献1(如图3)的超外差架构，降低了***复杂度，减少了芯片数量，降低了成本。

优选的，针对某一特定区域用户(或基站)较多，信道带宽较窄的情况下，该多芯片集成的毫米波无线互联收发***采用超外差结构，提高信道选择性，提高通信质量。

本发明并提供针对TDD模式的一种多芯片集成的毫米波无线通信收发***的解决方案。

请参阅图1为一种多芯片集成的毫米波无线互联收发***框图，其特征在于该无线互联收发***采用时分互用(TDD)模式，其发射前端和接收前端采用同一种毫米波频段。

所述TDD模式毫米波无线互联收发***包括如下4个(A、B、C、D)主要部分：

A部分：发射前端模块，包括两个单元(A1、A2)，其中A1为上变频混频器，A2为功率放大器；

B部分：接收前端模块，包括两个单元(B1、B2)，其中B1为下变频混频器，B2为低噪声放大器；

C部分：频率综合器模块，包括两个单元(C1、C2)，其中C1为振荡器单元，包括压控振荡器、缓冲放大器、功率分配器，C2为锁相环；

D部分：倍频链模块，包括倍频器、放大器、带通滤波器、功率分配器、缓冲放大器。

所述TDD模式毫米波无线互联收发***中的发射前端模块用于发射毫米波信号，接收前端模块用于接收毫米波信号，频率综合器模块用于产生一个稳定的微波或毫米波频率信号，倍频链模块用于把频率综合器模块提供的频率信号进行倍频。

在发射前端模块(A部分)中，上变频混频器A1把基带信号S1上变频到毫米波波段，上变频混频器A1的射频输出端接功率放大器A2，毫米波信号在功率放大器A2中得到放大后，通过天线发射到空间。

在接收前端模块(B部分)中，从天线接收到的毫米波信号S3，通过低噪声放大器(B2)放大后送到下变频混频器B1，下变频混频器B1将信号下变频为接收端基带信号S4并输出，最后，输入到基带进行数字信号处理。

频率综合器模块(C部分)中的振荡器单元C1产生低相位噪声的稳定的两路频率信号，一路频率信号送入倍频链模块，另一路送入锁相环C2。锁相环C2被用来增加频率综合器输出频率信号的稳定度，减小该频率信号的时钟抖动(jitter)。

倍频链模块(D部分)通过倍频、滤波、放大、功率分配、缓冲处理，输出两路毫米波频率信号，一路作为上变频混频器A1的本振(LO)信号，另一路作为下变频混频器B1的本振(LO)信号。

所述TDD模式毫米波无线互联收发***，其中实现不同功能的微波毫米波集成电路芯片(MMIC)通过在片微带线实现信号互联，或者通过制备在封装载体上的微带线实现信号互联，并形成收发***。

所述收发***中实现不同功能的芯片可以采用相同的半导体材料工艺制备形成***集成芯片，也可以采用不同的半导体材料工艺制备再混合集成，在封装载体上形成收发***。

所述收发***可以采用零中频结构，也可以采用超外差结构。

较佳地，该TDD模式毫米波无线互联收发***中，所述发射前端模块的上变频混频器可以采用砷化镓(GaAs)或氮化镓(GaN)材料的赝高电子迁移率晶体管(PHEMT)工艺制备；功率放大器采用GaAs材料或GaN材料的PHEMT工艺制备；或功率放大器采用锗硅(SiGe)的双极型晶体管(HBT)工艺制备。

较佳地，该TDD模式毫米波无线互联收发***中，所述接收前端模块的下变频混频器采用GaAs或磷化铟(InP)材料的PHEMT工艺制备，低噪声放大器采用GaAs或InP材料的PHEMT工艺制备；或低噪声放大器采用锗硅(SiGe)的双极型晶体管(HBT)工艺制备。

较佳地，该TDD模式毫米波无线互联收发***中，所述频率综合器模块当输出低频率信号时，振荡器单元采用GaAs材料的异质结双极晶体管(HBT)工艺或锗硅(SiGe)材料的HBT工艺制备，或者振荡器单元采用硅(Si)材料的互补金属氧化物半导体(CMOS)工艺制备；当输出高频信号时，振荡器单元或GaAs材料的PHEMT工艺制备；锁相环采用硅(Si)材料的互补金属氧化物半导体(CMOS)工艺或锗硅(SiGe)材料的HBT工艺制备。

较佳地，该TDD模式毫米波无线互联收发***中，所述倍频链模块采用GaAs或者GaN材料的PHEMT工艺制备；或倍频链模块采用锗硅(SiGe)的双极型晶体管(HBT)。所述倍频链模块中的倍频器数量、倍频倍数、带通滤波器数量随频率综合器模块输出频率的高低做相应改变。当所述频率综合器模块输出频率为11.5-14.5GHz时，倍频链模块包括二(X2)倍频器、三(X3)倍频器、放大器，与倍频器相对应的两个带通滤波器、功率分配器、缓冲放大器；频率综合器模块输出频率为35.5-43GHz时，倍频链模块包括二倍频器、放大器，与倍频器相对应的一个带通滤波器、功率分配器、缓冲放大器；频率综合器模块输出频率为71—86GHz时，倍频链模块包括放大器、一个带通滤波器、功率分配器、缓冲放大器。

较佳地，该TDD模式毫米波无线互联收发***，所包含的各模块中任何两个或以上器件采用同一种材料工艺制备时，将两个或以上器件集成在一个芯片上。

所述TDD模式毫米波无线互联收发***，其工作频率在毫米波段包括E-波段的71GHz-76GHz或81GHz-86GHz，在每个频带内接收和发送1至4个1.25GHz或1至4个250MHz的信道，并且以全双工方式与其他收发***实现通信。

所述TDD模式毫米波无线互联收发***，该收发***结合基带***和数据源，组成毫米波无线互联通信***，所述无线互联通信***包括两个及以上彼此通信的毫米波基站，每个基站包括基带***、收发***和数据源。

附图说明

下面结合附图和实施例对本发明做进一步说明。

图1是一种多芯片集成的无线互联收发***框图(示例性实施例1)。

图2是参考专利1的FDD模式的收发***框图。

图3是参考文献1的超外差结构FDD模式的收发***框图。

图4是一种多芯片集成的无线互联收发***框图(示例性实施例2)。

图5是一种多芯片集成的无线互联收发***框图(示例性实施例3)。

图6是一种多芯片集成的无线互联收发***在E波段的相互通信示意图。

图7是一个典型的毫米波无线互联通信***示意图。

其中

A-发射前端模块

B-接收前端模块

C-频率综合器模块

D-倍频链模块

A1-上变频混频器

A2-功率放大器

B1-下变频混频器

B2-低噪声放大器

C1-振荡器单元

C11-压控振荡器

C12-功率分配器

C13-缓冲放大器

C2-锁相环

D11-二(X2)倍频器

D12-带通滤波器

D13-放大器

D14-三(X3)倍频器

D15-带通滤波器

D16-功率分配器

D17-缓冲放大器

D18-缓冲放大器

C14-压控振荡器

C15-功率分配器

C16-缓冲放大器

D21-X2倍频器

D22-带通滤波器

C17-压控振荡器

C18-功率分配器

C19-缓冲放大器

D31-带通滤波器

S1-用于发射的基带信号

S2-功率放大器输出信号

S3-天线接收的信号

S4-接收端基带信号

S5-参考信号源

S6-输入数据

S7-输出数据

TX-发射前端

RX-接收前端

T5-数据源

W1-无线链路

f₀-一个特定的毫米波频段(如71GHz～76GHz频段或81GHz-86GHz频段)

T-基站

T4-基带***

具体实施方式

下面结合具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求项要求所限定的范围。

本发明的第一示例性实施例：

图1***记为T1，采用零中频结构，包括4个主要部分(A，B，C，D)：

发射前端模块(A部分)中，上变频混频器A1采用GaAs或GaN材料的PHEMT工艺制备，功率放大器A2采用GaAs材料或GaN材料的PHEMT工艺制备，功率放大器A2也可以采用SiGe材料的HBT工艺制备。

接收前端模块(B部分)中，下变频混频器B1采用GaAs或InP材料的PHEMT工艺制备，低噪声放大器B2采用GaAs或InP材料的PHEMT工艺制备，低噪声放大器B2也可以采用SiGe材料的HBT工艺制备。

频率综合器模块(C部分)中，振荡器单元C1采用GaAs材料的HBT工艺或SiGe材料的HBT工艺制备，锁相环C2采用Si材料的CMOS工艺或SiGe材料的HBT工艺制备。

倍频链模块(D部分)采用GaAs或GaN材料的PHEMT工艺制备。

A部分为发射前端模块，用于发射毫米波信号(如E波段毫米波信号)。上变频混频器A1把基带信号S1上变频到E波段，上变频混频器A1的射频输出端接功率放大器A2，毫米波信号在功率放大器A2中得到放大，使得连续波(CW)输出功率达到约300毫瓦(约+25dBm)或以上。考虑到上变频混频器A1的损耗，功率放大器A2输出功率的正常范围大约为+20dBm或以上。功率放大器A2的输出信号S2送入天线。

B部分为接收前端模块，用于接收毫米波信号(如E波段毫米波信号)。低噪声放大器B2能够提供选择性(可变)增益，保证线性度(P1dB)性能的同时降低了接收前端模块的噪声系数(NF)。低噪声放大器B2将天线接收的信号S3放大后送到下变频混频器B1，下变频混频器B1将信号下变频为接收端基带信号S4并输出。

C部分为频率综合器模块，用于产生一个稳定的频率信号。其中振荡器单元C1用GaAs或SiGe的HBT工艺制备，因为HBT器件的闪烁噪声低，这样可以得到低相位噪声的压控振荡器，并且HBT的工艺成本较低，可以降低收发***的成本；振荡器单元C1也可以采用Si材料的CMOS工艺制备，在满足性能的同时，具有低成本优势。压控振荡器C11产生11.5—14.5GHz的频率信号，接功率分配器C12分成两路频率信号，一路频率信号经缓冲放大器C13放大后接倍频链模块，另一路接锁相环C2。特别的是，可以在压控振荡器C11适当增加选择谐振电路，使其输出频率信号经过倍频链模块(D部分)后得到覆盖整个E波段的频率信号。C2是锁相环，锁相环被用来增加频率综合器输出频率信号的稳定度，减小该频率信号的时钟抖动(jitter)。C2部分可以用CMOS工艺制备，既能满足复杂的频率调谐控制功能，又占用较小的芯片面积，降低整体芯片组的成本。锁相环C2可以包括一个鉴相器、一个电荷泵和一个分频比可调节的分频器。信号源S5为锁相环C2提供参考频率，信号源S5可以是一个晶体振荡器。

D部分为倍频链模块，用于把频率综合器模块提供的频率信号进行倍频。频率综合器模块提供的频率信号(11.5-14.5GHz)首先通过二(X2)倍频器D11频率增加一倍至23-29GHz，随后在带通滤波器D12中进行滤波，其中不期望的约其他倍频输出频率分量被滤除(如一倍频频率分量、三倍频频率分量)，再在放大器D13中被放大到约+10dBm，再通过X3倍频器D14，频率从23-29GHz升到E波段所需的71—86GHz，然后经过带通滤波器D15进行滤波，滤除E波段之外的其他频率分量，之后被送到功率分配器D16分成两路信号，一路信号接缓冲放大器D17输出作为上变频混频器A1的本振(LO)信号，另一路信号接缓冲放大器D18输出作为下变频混频器B1的本振(LO)信号。功率分配器D16可以是一个威尔金森型功率分配器。为了缩小整体模块体积，带通滤波器D12、带通滤波器D15和功率分配器D16利用在片微带线实现。缓冲放大器D17、D18输入功率大约-10dBm，输出功率约+10dBm。进一步理解的是，缓冲放大器D17、D18的放大功能也可用多个放大器来完成。

以上***通过发射和接收一个特定频段的毫米波信号(如71GHz～76GHz频段或81GHz-86GHz频段)实现毫米波无线互联。

本发明的第二示例性实施例：

图4***记为T2，采用零中频结构，也包括4个主要部分(A，B，C，D)。在制备工艺方面同第一示例性实施例不同的是C1部分采用GaAs材料的PHEMT工艺制备，这是因为，一方面，较HBT工艺GaAs材料的PHEMT工艺制备的压控振荡器可以输出更高频率的信号，另一方面虽然PHEMT工艺制备的压控振荡器相位噪声性能稍差，但由于倍频链模块提供的倍频倍数相应减小，倍频链模块引入的相位噪声减小，最后提供给上变频混频器和下变频混频器的本振信号相位噪声恶化不大。压控振荡器C14产生35.5-43GHz的信号，倍频链模块包括二(X2)倍频器D21、带通滤波器D22、功率分配器D16、缓冲放大器D17和缓冲放大器D18。

本发明的第三示例性实施例：

图5***记为T3，采用零中频结构，也包括4个主要部分(A，B，C，D)。在制备工艺方面同第二示例性实施例相同。压控振荡器C17产生71-86GHz的信号，倍频链模块电路中的倍频器可以省略，这样可以进一步降低电路复杂度，使电路达到最简化，提高集成度同时缩小芯片面积。倍频链模块包括带通滤波器D31、功率分配器D16、缓冲放大器D17和缓冲放大器D18。

本发明的其他特征和方面：

图6展示了两个毫米波无线互联收发***彼此之间通过无线链路W1的通信，它们采用了TDD通信方式。发射前端和接收前端采用同一频段，并在不同的时间间隙内完成收发双工通信。在每个频带内接收和发送1-4个1.25GHz或1-4个250MHz的信道，并且以全双工方式与其他收发***通信。

图7显示了一个典型的毫米波无线互联通信***示意图。该示意图可以适用于E-波段通信。具体地说，典型的E-波段通信***是一个点对点***，其利用两个基站T通过无线链路W1在E-波段频率发送和接收数据。每个基站T包括毫米波收发***T1，T2，T3中的至少一个，还包括基带***T4用于支持各种***功能，此外，每个基站还包括数据源T5。

Claims (14)

1.一种多芯片集成的毫米波无线互联收发***，其特征在于该***采用时分互用(TDD)模式，其发射前端和接收前端采用同一种毫米波频段；该***包括发射前端模块、接收前端模块、频率综合器模块和倍频链模块，其中发射前端模块包括上变频混频器和功率放大器，接收前端模块包括下变频混频器和低噪声放大器，频率综合器模块包括振荡器单元和锁相环，倍频链模块包括倍频器、放大器、带通滤波器、功率分配器和缓冲放大器，振荡器单元包括压控振荡器、缓冲放大器、功率分配器；

发射前端模块用于发射毫米波信号，接收前端模块用于接收毫米波信号，频率综合器模块用于产生一个稳定的微波或毫米波频率信号，倍频链模块用于把频率综合器模块提供的频率信号进行倍频；

该***中实现不同功能的微波毫米波集成电路芯片(MMIC)通过在片微带线实现信号互联，或者通过制备在封装载体上的微带线实现信号互联，并形成收发***。

2.根据权利要求1所述的一种多芯片集成的毫米波无线互联收发***，其特征在于该***中实现不同功能的微波毫米波集成电路芯片(MMIC)采用同一种半导体材料工艺制备。

3.根据权利要求1所述的一种多芯片集成的毫米波无线互联收发***，其特征在于该***中实现不同功能的微波毫米波集成电路芯片(MMIC)采用不同的半导体材料工艺制备。

4.根据权利要求1所述的一种多芯片集成的毫米波无线互联收发***，其特征在于该***采用零中频结构。

5.根据权利要求1所述的一种多芯片集成的毫米波无线互联收发***，其特征在于该***采用超外差结构。

6.根据权利要求1或3所述，一种多芯片集成的毫米波无线互联收发***，其特征在于所述发射前端模块的上变频混频器采用砷化镓(GaAs)或氮化镓(GaN)材料的赝高电子迁移率晶体管(PHEMT)工艺制备；功率放大器采用GaAs材料或GaN材料的PHEMT工艺制备；或功率放大器采用锗硅(SiGe)的双极型晶体管(HBT)工艺制备。

7.根据权利要求1或3所述，一种多芯片集成的毫米波无线互联收发***，其特征在于所述接收前端模块的下变频混频器采用GaAs或磷化铟(InP)材料的PHEMT工艺制备，低噪声放大器采用GaAs或InP材料的PHEMT工艺制备；或低噪声放大器采用锗硅(SiGe)的双极型晶体管(HBT)工艺制备。

8.根据权利要求1或3所述，一种多芯片集成的毫米波无线互联收发***，其特征在于所述频率综合器模块当输出低频率信号时，振荡器单元采用GaAs材料的异质结双极晶体管(HBT)工艺或锗硅(SiGe)材料的HBT工艺制备，或者振荡器单元采用硅(Si)材料的互补金属氧化物半导体(CMOS)工艺制备；当输出高频率信号时，振荡器单元采用GaAs材料的PHEMT工艺制备；锁相环采用硅(Si)材料的互补金属氧化物半导体(CMOS)工艺或锗硅(SiGe)材料的HBT工艺制备。

9.根据权利要求1或3所述，一种多芯片集成的毫米波无线互联收发***，其特征在于所述倍频链模块采用GaAs或者GaN材料的PHEMT工艺制备；或倍频链模块采用锗硅(SiGe)的双极型晶体管(HBT)工艺制备。

10.根据权利要求1所述，一种多芯片集成的毫米波无线互联收发***，其特征在于所述倍频链模块中的倍频器数量、倍频倍数、带通滤波器数量随频率综合器模块输出频率的高低做相应改变。

11.根据权利要求10所述，一种多芯片集成的毫米波无线互联收发***，其特征在于所述频率综合器模块输出频率为11.5—14.5GHz时，倍频链模块包括二(X2)倍频器、三(X3)倍频器、放大器，与倍频器相对应的两个带通滤波器、功率分配器、缓冲放大器；频率综合器模块输出频率为35.5-43GHz时，倍频链模块包括二倍频器、放大器，与倍频器相对应的一个带通滤波器、功率分配器、缓冲放大器；频率综合器模块输出频率为71—86GHz时，倍频链模块包括放大器、一个带通滤波器、功率分配器、缓冲放大器。

12.根据权利要求1所述，一种多芯片集成的毫米波无线互联收发***，其特征在于所述该***的各模块中任何两个或以上器件采用同一种材料工艺制备时，将两个或以上器件集成在一个芯片上。

13.根据权利要求1所述，一种多芯片集成的毫米波无线互联收发***，其特征在于所述该***的工作频率是E-波段的71GHz-76GHz或81GHz-86GHz，在每个频带内接收和发送1至4个1.25GHz或1至4个250MHz的信道，并且以全双工方式与其他收发***实现通信。

14.根据权利要求1所述，一种多芯片集成的毫米波无线互联收发***，其特征在于所述该***结合基带***和数据源，组成毫米波无线互联通信***，所述无线互联通信***包括两个及以上彼此通信的毫米波基站，每个基站包括基带***、收发***和数据源。

Images