CN106463340A - 具有注入及辐射通道的电阻式随机存取存储器 - Google Patents

具有注入及辐射通道的电阻式随机存取存储器 Download PDF

Info

Publication number
CN106463340A
CN106463340A CN201580027848.6A CN201580027848A CN106463340A CN 106463340 A CN106463340 A CN 106463340A CN 201580027848 A CN201580027848 A CN 201580027848A CN 106463340 A CN106463340 A CN 106463340A
Authority
CN
China
Prior art keywords
electrode
ion
switch region
memory device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580027848.6A
Other languages
English (en)
Inventor
王士原
王士平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN106463340A publication Critical patent/CN106463340A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

描述了具有提高的均匀性的电阻式RAM(RRAM)装置及相关制造方法。通过使用辐射损伤在开关层中均匀地创建增强的通道可以实现跨包括较大数目的RRAM单元的芯片上的性能的较高均匀性。根据各种描述的实施方式，辐射可以为离子、电磁光子、中性粒子、电子和超声波的形式。

Description

具有注入及辐射通道的电阻式随机存取存储器
相关申请的引用
本专利申请在允许的范围内要求以下专利申请的优先权，并且通过引用合并其内容：
2014年5月29日提交的国际专利申请序列号PCT/US14/039990；
2015年1月5日提交的美国临时申请序列号62/100,028；
2015年2月4日提交的美国临时申请序列号62/112,159；
2015年3月13日提交的美国临时申请序列号62/132,507；
2015年3月24日提交的美国临时申请序列号62/137,282；
2015年4月7日提交的美国临时申请序列号62/144,328；
2015年4月9日提交的美国临时申请序列号62/145,450；
2015年4月22日提交的美国临时申请序列号62/151,394；
2015年6月4日提交的美国临时申请序列号62/171,209；以及
2015年6月7日提交的美国临时申请序列号62/172,110。
另外，本专利申请涉及并且通过引用并入以下申请中的每一个：
2013年5月29日提交的美国临时申请序列号61/828,667；以及
2013年7月29日提交的美国临时申请序列号61/859,764。
技术领域
本发明大体上主要涉及电阻式随机存取存储器装置。更特别地，一些实施方式涉及形成有用于在无需形成电压的情况下增强带电粒种(species)的迁移率的诸如注入和/或辐射的通道的路径结构的电阻式随机存取存储器。
背景技术
在电阻式随机存取存储器(RRAM、ReRAM或忆阻器)装置的制造中，开关层(通常为过渡金属氧化物)位于顶电极和底电极之间。体开关层最初是非导电的。然而，通过跨顶电极和底电极施加足够大的电压(“形成电压”)，可以在体开关层内形成随机的导电路径。通常取决于开关层的材料质量和厚度的形成电压可以等于击穿电压，并且可以在几伏特到几十伏特的范围内。一旦形成导电路径，则可以通过适当的所施加的电压(“开关电压”)对导电路径进行重置(断开，引起引起高电阻)或设置(重新形成，引起引起较低的电阻)。在所施加的电场下带电粒种的迁移路径的形成过程和随机性质对于***应用的大规模存储器/计算阵列而言是不期望的特征。
由于在施加的电场下带电离子/空位/电子所经历的路径倾向于是随机的，所以在RRAM的电流和电压特性中经常观察到显著的变化。这种变化包括开关电压的变化和状态(高电阻状态(HRS)和低电阻状态(LRS))的电阻率的变化。此外，这些变化通常表现在同一RRAM装置的重复性以及同一芯片内的不同RRAM装置之间的重复性两者上。从***的角度来看，这些变化是非常不期望的，因为需要开发算法和可能的设备来询问每个存储器以便为单个存储器元件动态地确定其操作点。当考虑数十亿到几万亿个存储器元件时，这些变化可以显著降低整个数据存储和检索过程的性能。
本文所要求保护的主题不限于解决任何具体缺点或仅在诸如上述环境的环境中操作的实施方式。更确切地说，该背景仅被提供以示出其中可以实践本文所描述的一些实施方式的一个示例性技术领域。
发明内容
根据一些实施方式，
所公开的实施方式中的一些包括一种电阻式随机存取存储器装置，该电阻式随机存取存储器装置包括：第一电极；第二电极；以及开关区，该开关区在第一电极和第二电极之间，并且包括一个或更多个迁移率增强型路径结构，所述一个或更多个迁移率增强型路径结构在开关区中的相应位置处延伸，并且被配置成提供带电粒种的增强的迁移率并且具有随着施加在第一电极和第二电极之间的开关电压而变化的相应电阻，其中，所述迁移率增强型路径结构包括由离子注入引起的在开关区中的损伤，离子注入包括在通过开关区之后沉积在开关区外部的离子。
在一些实施方式中，迁移率增强型路径结构通过离子注入形成，而不是通过跨开关区施加等于或大于击穿电压的电压来形成。
在一些实施方式中，电阻式存储器装置包括基板，其中，第一电极是设置在基板上方并且在开关区下方的底电极，并且第二电极是设置在开关区上方的顶电极。
在一些实施方式中，在离子注入中使用的大多数离子沉积在开关区下方。
在一些实施方式中，在离子注入中使用的大多数离子沉积在底电极下方。
在一些实施方式中，开关区中的损伤的至少一些是由于由离子注入引起的碰撞事件引起的，并且大多数碰撞事件发生在开关区下方。
在一些实施方式中，在注入中使用的离子(其在所述离子注入中被注入)的分布轮廓中的主峰在开关区下方。
在一些实施方式中，离子注入在开关区的整个厚度上引起大量的碰撞事件。
在一些实施方式中，电阻式存储器装置包括在开关层和第一电极之间的阻挡层，该阻挡层在功能上被离子注入破坏。
在一些实施方式中，电阻式存储器装置包括在开关区和第二电极之间的阻挡层，该阻挡层在功能上被离子注入破坏。
在一些实施方式中，离子注入通过第一电极和第二电极。
在一些实施方式中，第二电极在开关区上方，并且包括通过其发生离子注入的第一部分和随后形成的增厚部分。
在一些实施方式中，电阻式存储器装置包括具有主平面上表面的下置基板，其中，第一电极与开关区之间的第一平面界面和开关区与第二电极之间的第二平面界面与下置基板的主平面上表面不平行。
在一些实施方式中，第一平面界面和第二平面界面近似垂直于下置基板的主平面上表面。
在一些实施方式中，在离子注入中，离子主要沿垂直于下置基板的主平面上表面的方向注入。
在一些实施方式中，电阻式存储器装置包括开关区中的由离子注入引起的缺陷，该缺陷跨垂直于第一平面界面和第二平面界面的平面近似均匀地分布。
在一些实施方式中，离子注入主要沿与下置基板的主平面上表面成锐角的方向。
在一些实施方式中，电阻式存储器装置包括以下中的至少一个：(i)形成在开关区和第一电极之间并且在功能上被所述离子注入破坏的阻挡层，以及(ii)形成在开关区和第二电极之间并且在功能上被所述离子注入破坏的阻挡层。
在一些实施方式中，开关区由过渡金属氧化物材料形成。
在一些实施方式中，所注入的离子选自：Ag、Ti、Ta、Hf、O、N、Au、Fe、Ni、Ti、Ta、V、Pb、Bi、W、H、Ar、C、Si、B、P、Ga、As、Te、Al、Zn、In和Sn。
在一些实施方式中，开关区通过所述离子注入原位形成。
在一些实施方式中，注入包括将氧离子注入到开关区中，其中，开关区最初由一种或更多种过渡金属材料形成。
在一些实施方式中，开关区具有内建应力，并且离子注入增加开关区中的应力，并且促进所述迁移率增强型路径结构的创建。
在一些实施方式中，开关区包括引起所述内建应力的大原子质量原子和失配材料层中的至少一个。
在一些实施方式中，开关区中的迁移率增强型路径结构至少部分地由所述离子注入中的碰撞事件形成，该碰撞事件在整个开关区中基本上均匀地分布。
一些实施方式包括一种制造电阻式随机存取存储器装置的方法，该方法包括：形成第一电极；形成开关层；形成第二电极，使得开关层在第一电极和第二电极之间；以及进行离子注入，在离子注入中离子的一部分进入并且离开开关层，从而促进形成一个或更多个迁移率增强型路径结构，所述一个或更多个迁移率增强型路径结构提供带电粒种的增强的迁移率，使得所述第一电极和第二电极之间的通过开关层的电阻可以通过在第一电极和第二电极之间施加开关电压来增大及减小。
在该方法的一些实施方式中，形成一个或更多个迁移率增强型路径结构是由离子注入引起的，而不是由向开关层施加等于或大于开关层的击穿电压的电压引起的。
在该方法的一些实施方式中，第一电极是在基板上方并且在开关层下方的底电极，并且所述第二电极是在开关层上方的顶电极。
在该方法的一些实施方式中，在离子注入中进入开关层的大多数离子离开开关层。
在该方法的一些实施方式中，离子注入引起碰撞事件，并且大多数碰撞事件发生在开关层下方的位置处。
在该方法的一些实施方式中，离子注入在功能上破坏形成在开关层与第一电极之间的阻挡层和形成在开关层与第二电极之间的阻挡层中的至少一个。,
在该方法的一些实施方式中，第一电极与开关层之间的第一平面界面和开关层与第二电极之间的第二平面界面近似垂直于下置基板的主平面上表面。
在该方法的一些实施方式中，离子的注入主要在垂直于下置基板的主平面上表面的方向上。
在该方法的一些实施方式中，离子的注入在功能上破坏形成在开关层与第一电极之间的阻挡层和形成在开关层与第二电极之间的阻挡层中的至少一个。
一些实施方式涉及一种电阻式随机存取存储器装置，该电阻式随机存取存储器装置包括：第一电极；第二电极；以及开关区，该开关区在第一电极和第二电极之间，并且包括一个或更多个迁移率增强型路径结构，所述一个或更多个迁移率增强型路径结构在开关区中的相应位置处延伸，并且被配置成提供带电粒种的增强的迁移率并且具有随着施加在第一电极和第二电极之间的开关电压而变化的跨所述一个或更多个路径结构的相应电阻，其中，所述迁移率增强型路径结构包括由引导进入开关区的电磁辐射引起的开关区中的基本上均匀的损伤。
在上述装置的一些实施方式中，电磁辐射包括选自如下类型的辐射：x射线、伽马射线、UV光、可见光和IR光。
在上述装置的一些实施方式中，电磁辐射包括能量在约3KeV至约100KeV的范围内的伽马射线或X射线。
在上述装置的一些实施方式中，电磁辐射包括能量在约20KeV至约30KeV的范围内的X射线。
在上述装置的一些实施方式中，电磁辐射包括能量在约25KeV至约27KeV的范围内的X射线。
在上述装置的一些实施方式中，损伤是在其通过第一电极和第二电极和开关层中的至少一个的通道之后通过辐射原位引起的。
在上述装置的一些实施方式中，该装置还包括在电磁辐射之前在所述第二电极上方以堆叠形式形成的多个开关层和电极。
在上述装置的一些实施方式中，损伤在被同时电磁辐射的至少三个开关层中形成。
在上述装置的一些实施方式中，该装置还包括形成在第一电极下方的辐射阻挡层，该辐射阻挡层被配置成保护所述阻挡层下方的区域免于暴露于电磁辐射。
在上述装置的一些实施方式中，辐射阻挡层由选自W、Ta、Bi、Au和Pb中的材料制成。
在上述装置的一些实施方式中，该装置包括以下中的至少一个：(i)形成在开关区和第一电极之间并且在功能上被所述电磁辐射破坏的阻挡层，以及(ii)形成在开关区和第二电极之间并且在功能上被所述电磁辐射破坏的阻挡层。
在上述装置的一些实施方式中，该装置包括具有主平面表面的下置基板，其中，第一电极与开关区之间的第一平面界面和开关区与第二电极之间的第二平面界面近似垂直于下置基板的主平面上表面。
一些实施方式涉及一种制造电阻式随机存取存储器装置的方法，该方法包括：形成第一电极；形成开关区；形成第二电极，使得开关区位于第一电极和第二电极之间；以及通过将能量引导进开关区中来损伤开关区，从而促进形成一个或更多个迁移率增强型路径结构，所述一个或更多个迁移率增强的路径结构提供带电粒种的增强的迁移率，使得所述第一电极和第二电极之间的通过开关层的电阻可以通过在第一电极和第二电极之间施加开关电压来增大及减小。
在上述方法的一些实施方式中，损伤引起碰撞事件，并且大多数碰撞事件发生在除了开关区之外的位置处。
在上述装置的一些实施方式中，所引导的能量为离子、电子、X射线、伽马射线、包括UV和IR光的光以及超声波中的一种或更多种的形式。
在上述装置的一些实施方式中，所引导的能量穿过第一电极的至少一部分和第二电极的至少一部分。
在上述装置的一些实施方式中，所引导的能量在功能上破坏形成在开关区与第一电极之间的阻挡层和形成在开关区与第二电极之间的阻挡层中的至少一个。
一些实施方式涉及一种电阻式随机存取存储器装置，该电阻式随机存取存储器装置包括：第一电极；第二电极；开关区，该开关区在第一电极和第二电极之间，并且包括多个迁移率增强型路径结构，所述多个迁移率增强型路径结构在开关区中的相应位置处延伸，并且被配置成提供带电粒种的增强的迁移率并且具有随着施加在第一电极和第二电极之间的开关电压而变化的跨路径结构的相应电阻，其中，所述迁移率增强型路径结构包括由被射入、穿过和延伸超过开关区的所引导的能量引起的开关区中的损伤。
在上述装置的一些实施方式中，迁移率增强型路径结构包括由为离子、电子、X射线、伽马射线、包括UV和IR光的光以及超声波中的一种或更多种的形式的引导的能量引起的开关区中的损伤。
在上述装置的一些实施方式中，迁移率增强型路径结构包括由进入开关区中的离子注入引起的开关区中的损伤。
在上述装置的一些实施方式中，迁移率增强型路径结构包括由为X射线、伽马射线和电子中的至少一种的形式的引导的能量引起的开关区中的损伤。
在上述装置的一些实施方式中，迁移率增强型路径结构包括由为具有比X射线长的波长的辐射的形式的引导的能量引起的开关区中的损伤。
一些实施方式涉及一种电阻式随机存取存储器装置，该电阻式随机存取存储器装置包括：第一电极；第二电极；以及开关区，该开关区在第一电极和第二电极之间，并且包括一个或更多个迁移率增强型路径结构，所述一个或更多个迁移率增强型路径结构在开关区中的相应位置处延伸，并且被配置成提供带电粒种的增强的迁移率并且具有随着施加在第一电极和第二电极之间的开关电压而变化的跨所述一个或更多个路径结构的相应电阻，其中，迁移率增强型路径结构包括由被引导进入开关区中的能量在约3KeV至约100KeV的范围内的电磁辐射引起的开关区中的基本上均匀的损伤。
一些实施方式涉及一种电阻式随机存取存储器装置，该电阻式随机存取存储器装置包括：第一电极的堆叠体；第二电极的堆叠体；以及开关区的堆叠体，开关区中的每一个在相应成对的第一电极中之一与第二电极中之一之间，其中，开关区中的每一个包括一个或更多个迁移率增强型路径结构，所述一个或更多个迁移率增强型路径结构被配置为提供带电粒种的增强的迁移率并且具有随着施加的开关电压而变化的跨路径结构的相应电阻，并且其中，所述迁移率增强型路径结构包括由同时射入并且通过开关区的堆叠体中的开关区的引导的能量引起的开关区中的损伤。
在上述装置的一些实施方式中，由引导的能量引起的损伤由为离子注入的形式的引导的能量引起。
在上述装置的一些实施方式中，由引导的能量引起的损伤由为在1KeV至100KeV的能量范围内的辐射的形式的引导的能量引起。
在上述装置的一些实施方式中，开关区的堆叠体包括2个至20个开关区。
上述装置的一些实施方式包括横向间隔开的堆叠体的阵列，每个堆叠体包括第一电极和第二电极以及开关区，其中，横向间隔开的堆叠体通过电线互连并且形成集成存储器结构。
附图说明
为了进一步阐明本专利说明书的主题的上述和其他优点和特征，在附图中示出了其实施方式的具体示例。应当理解，这些附图仅描绘了说明性实施方式，并且因此不应被认为是对本专利说明书或所附权利要求的范围的限制。示出装置的附图不是按比例的，并且以直线表面和界面示出，其在实际装置中不是线性的或平面的。将通过使用附图以附加的特性和细节来描述和解释本专利说明书的主题，在附图中：
图1是示出根据一些实施方式的电阻式随机存取存储器RRAM装置的基本部分的截面图；
图2是示出根据一些实施方式的RRAM装置中的注入离子的路径的截面图；
图3是示出根据一些实施方式的聚焦离子束如何可以用于RRAM装置中的选择性区域离子注入(SAII)的图；
图4是示出根据一些实施方式的用于RRAM装置的与注入掩模组合的地毯式离子注入的图；
图5是示出根据一些实施方式的在没有任何掩模以限定用于注入的选定区域的情况下在地毯式离子注入下的RRAM装置的基本部分的图；
图6是示出根据一些实施方式的通过注入掩模的进行多次离子注入的存储器装置的图；
图7是示出根据一些实施方式的具有用于选择性区域离子注入的注入掩模的具有晶体和/或几乎晶体和/或多晶开关层的电阻式存储器装置的图；
图8是示出根据一些实施方式的交叉条电阻式存储器结构的图；
图9是示出根据一些实施方式的具有离子注入路径的堆叠的RRAM装置的图；
图10是根据一些实施方式的表示损伤路径的网状网络的创建的图；
图11是示出根据一些实施方式的在损伤的网状网络中形成的导电通道的图；
图12是示出根据一些实施方式的包括多个层的开关层的图；
图13是示出根据一些实施方式的在注入之后形成在开关层上的二极管层的图；
图14是示出根据一些实施方式的在完成的RRAM装置上发生的有意损伤性注入或辐射的图；
图15A和图15B是示出根据一些实施方式的更多数目的堆叠的装置的离子注入的图；
图16是示出根据一些实施方式的并入创建材料应力的大原子质量原子的开关层的图；
图17是示出根据一些实施方式的由失配材料层引起的应力缺陷的图；
图18A和图18B是示出根据一些实施方式的使具有内建应力的开关层经受离子注入和/或辐射的图。
图19是示出根据一些实施方式的用于基本RRAM的基本过程框的流程图；
图20A和图20B是示出根据一些实施方式的针对RRAM装置的离子注入掺杂对深度分布的示意图；
图21A和图21B是示出根据一些实施方式的通过离子注入原位形成开关层的图；
图22A和图22B是示出根据一些实施方式的开关层的原位形成的另一示例的图；
图23A和图23B是示出根据一些实施方式的与非开关层组合的开关层的原位形成的图；
图24是示出根据一些实施方式的相变存储器装置的离子注入的图；
图25A和图25B是示出根据一些实施方式的用于在开关层中产生缺陷的强超声波和/或热的图；
图26是示出根据一些实施方式的使用离子注入或其他辐射来创建开关层结构中的缺陷的路径或通道的图；
图27是示出现有技术中已知的形成过程的图；
图28是示出根据已知的RRAM形成过程的开关参数的可变性的图；
图29A和图29B是示出根据一些实施方式的RRAM处理的方面的图；
图30A和图30B是示出根据一些实施方式的形成用于离子注入的薄TE随后形成较厚TE的图；
图31A和图31B是示出根据一些实施方式的具有由金属和半导体的组合制成的顶电极和底电极的RRAM结构的图；
图32是示出根据一些实施方式的用于基本RRAM的过程框的流程图；
图33A至图33D是示出根据已知技术注入的Hf离子的模拟结果的图；
图34是示出根据一些实施方式的简单RRAM结构的示例的相对厚度的图；
图35A至图35D是示出根据一些实施方式的在600KeV下注入到如图34所示的结构中的Ar离子的模拟结果的图；
图36A至图36D是示出根据一些实施方式的在800KeV下注入到如图34所示的结构中的Ar离子的模拟结果的图；
图37A至图37D是示出根据一些实施方式的在1600KeV下注入到如图34所示的结构中或者在533KeV下三重电离和加速的Xe离子的模拟结果的图；
图38A至图38D是示出根据一些实施方式的在3200KeV下注入到如图34所示的示例性结构中的Bi离子的模拟结果的图；
图39是示出对于1KeV和100KeV之间的能量的硅中的X射线线性吸收系数(以cm-1为单位)和X射线光子能量(以KeV为单位)之间的关系的对数-对数图。根据一些实施方式，示出了使用高剂量电磁辐射(例如X射线)以促进RRAM制造；
图40是示出根据一些实施方式的具有与基板垂直或几乎垂直的开关层的RRAM结构的简单截面的图；
图41是示出根据一些实施方式的RRAM结构的截面的图，其中离子注入或其他辐射被执行为垂直或几乎垂直于基板；
图42是示出根据一些实施方式的具有两个或更多个堆叠体的堆叠的RRAM结构的图，其中开关层的平面垂直和/或几乎垂直于基板的表面；
图43是示出根据一些实施方式的具有垂直和/或几乎垂直的开关层的基本简化的RRAM结构的示例的截面的示意图，其中离子注入和/或辐射沿边缘进入开关层；
图44是示出根据一些实施方式的简单RRAM结构的图，其中开关层包括ZnO纳米棒；
图45是示出根据一些实施方式的RRAM装置的多层结构的图；
图46A至图46H是示出根据一些实施方式的在各种能量下注入到如图45所示的结构中的Ar离子和H离子的模拟结果的图；
图47A至图47B是示出根据一些实施方式的在800KeV下注入到如图45所示的结构中的Ar离子的模拟结果的放大图；
图48A至图48C是示出根据一些实施方式的在1600KeV下注入到如图45所示的结构中的Ar离子的模拟结果的放大图；
图49A至图49C是示出根据一些实施方式的在200KeV下将H离子注入到如图45所示的结构中的模拟结果的放大图；
图50是示出根据一些实施方式的RRAM装置的多层结构的图；
图51A至图51E是示出根据一些实施方式的在600KeV下注入到如图50所示的结构中的Ar离子的模拟结果的图；
图52A至图52E是示出根据一些实施方式的在800KeV下注入到如图50所示的结构中的Ar离子的模拟结果的图；
图53是示出根据一些实施方式的竖直堆叠的RRAM装置的结构的图；
图54是示出根据一些实施方式的为了模拟的目的而简化的竖直堆叠的RRAM装置的结构的图；
图55A至图55B是示出根据一些实施方式的在17.5MeV下注入到如图54所示的结构中的Ar离子的模拟结果的图；
图56A至图56B是示出根据一些实施方式的在540MeV下注入到如图54所示的结构中的H离子的模拟结果的图；
图57是示出根据一些其他实施方式的为了模拟的目的而简化的竖直堆叠的RRAM装置的结构的图；
图58A至图58D是示出根据一些实施方式的分别在17MeV和520KeV下注入到如图57所示的结构中的Ar离子和H离子的模拟结果的图；
图59是示出用于研究开关层中的空位浓度根据由于制造误差引起的顶电极厚度变化的敏感度的RRAM装置的结构的图；
图60A至图60C是示出根据一些实施方式的在171600KeV下注入到如图59所示的具有80nm、100nm和120nm的厚度的顶电极5940的结构中的Ar离子的模拟结果的图；
图61A和图61B示出了空位细丝中的收缩；
图62A是示出根据本文描述的许多实施方式的开关层内的空位的均匀分布的图；
图62B是示出在形成顶电极之前由已知的离子注入技术得到的空位分布的图；
图63A至图63D是示出根据一些实施方式的用于制造RRAM装置的一部分的过程的简化序列的图；
图64A至图64B是示出根据一些实施方式的通过TE层由离子注入撞击到SL层中的离子的图；
图65A至图65B是示出根据一些实施方式的撞击到具有沉积的二极管、半导体和/或隧道层的SL层中的离子的图；
图66A至图66B是示出根据一些实施方式的撞击到具有沉积的二极管、半导体和/或隧道层以及TE的SL层中的离子的图；以及
图67是根据一些实施方式的通过TE注入的过程的简化流程图。
具体实施方式
下面提供优选实施方式的示例的详细描述。尽管描述了若干实施方式，但是应当理解，本专利说明书中描述的新主题不限于本文所描述的任何一个实施方式或实施方式的组合，而是包括许多替代、修改和等同内容。另外，尽管在以下描述中阐述了许多具体细节以便提供透彻理解，但是可以在没有这些细节中的一些或全部的情况下实践一些实施方式。此外，为了清楚起见，没有详细描述相关技术中已知的某些技术材料，以避免不必要地模糊本文所述的新主题。应当清楚的是，本文所述的一个或若干个具体实施方式的各个特征可以与特征或其他所描述的实施方式组合使用。此外，各个附图中相同的附图标记和标识指示相同的元件。
根据一些实施方式，为电阻式随机存取存储器、忆阻器和相变存储器提供离子/空位迁移率增强的通道(电子和空穴路径)以用于更确定的导电路径，而不是由施加的形成电压得到引起的更随机的导电路径。
根据一些实施方式，提供一个或多个路径以用于形成细丝和/或离子运动和缺陷跳跃。根据一些实施方式，离子被加速并注入到开关层中并且通过开关层。
在以下中讨论了已知忆阻装置的示例：US2008/0090337A1(夹着多层开关层的顶电极和底电极以及交叉条阵列存储器结构)；US2004/0160812A1(两端子电阻式存储器装置)；US2008/0185572A1(忆阻或电阻式随机存取存储器(RRAM)两端子装置和交叉条结构)；以及US2008/0296550A1(使用两端子RRAM的多层堆叠的交叉条结构)。忆阻存储器和RRAM是相似的。在已知技术中，细丝的引发主要依赖于使用相对高的电压(显著高于操作电压)以在开关层中引起“击穿”和/或创建缺陷路径的形成过程。该形成电压接近击穿电压并且取决于开关层厚度和质量。通常，氧化物的击穿电场在5×106V/cm和8×106V/cm之间的范围内。在形成过程之后，然后在忆阻器/RRAM装置中观察到高电阻状态(HRS)和低电阻状态(LRS)。在一些情况下，忆阻器/RRAM多HRS和LRS状态是可能的，其中IV(电流电压)特性是高度非线性的和/或存在多个双稳态。在没有形成过程的情况下观察到HRS/LRS的一些情况下，可能存在缺陷路径，其中例如离子、空位(也称为粒种(species))可以横穿以形成用于开关特性的细丝；然而，很少观察到这些情况并且不可再现，这不利于大批量制造。此外，在同一过程运行中，一些存储器装置可能需要形成过程，而一些可能不需要。
为了消除不可再现性并由此增加均匀性，根据一些实施方式，引入路径以用于形成细丝和/或离子/空位/点缺陷扩散/漂移/跳跃，使得无需依赖使用高电压的形成过程。路径或通道通过离子注入形成，其中加速离子例如Au、Pt、Pb、Fe、Bi、U、Ar、O、N、Si、B、P、H、Ti、Ta、C、Zr、Zn、Ga、In、Se穿过开关层引起在晶体或非晶体开关层中引起缺陷，包括晶体缺陷例如空位、间隙缺陷、点缺陷和晶格缺陷。此外，离子可以注入到开关层中以形成诸如Au、Pt、C、Bi、Zr、In、Ga等的离子的导电通道、和/或对晶体或微晶体(在非晶开关层的情况下)的损伤以形成晶体缺陷，其也可以有助于形成得到HRS和LRS存储器装置的细丝。
离子注入的优点包括如下：其是可制造的过程；以及其产生几乎一维的缺陷路径，该路径大致是顶电极和底电极之间的最短距离。(术语顶和底是为了方便起见而使用的，并且应当理解为表示任何取向中的一侧和另一侧)。可以生成近似共线的单个或多个路径，与施加的电场一起，离子和空位可以扩散、漂移、跳跃以形成“细丝”，该“细丝”呈现表示HRS和LRS和/或多个HRS和LRS的双稳态和/或多稳态。细丝可以是单线状或多个路径通往主干线或干线的树状。因此，单个或多个细丝可以是大致一维和/或三维的。
已知的RRAM使用形成过程，其依赖于将与击穿电压相当的和/或比操作电压大约十倍的形成电压施加到开关层和/或在开关层与电极的界面处的杂质。使用这样的形成电压对于已知的RRAM装置呈现双稳态和/或多稳态HRS和LRS状态是必要的。根据一些实施方式，可以避免施加高的形成电压。替代地，可以施加可以高于操作电压的启动电压，以便启动双稳态和/或多稳态HRS和LRS状态。在一些示例中，启动电压可以比小于击穿电压的操作电压高几十伏特至几伏特。二氧化硅具有6×106V/cm的击穿电场，而氧化铪具有约5×106V/cm的击穿电场。因此，对于10nm厚的HfOx开关层，击穿电压为5V；对于40nm厚的HfOx开关层，击穿电压为20V。另外，根据一些实施方式，提供了具有显著改善的均匀性特性的RRAM装置，这对于大规模存储器/计算应用是非常期望的。根据一些实施方式，通过使用辐射损伤在开关层中均匀地创建增强的通道，可以实现整个RRAM芯片上更高的均匀性性能。根据各种所描述的实施方式，辐射可以是离子、电磁光子、中性粒子、电子和超声波的形式。
图1是示出根据一些实施方式的电阻式随机存取存储器RRAM装置的基本部分的截面图。RRAM装置100包括顶电极(TE)140、开关层130和底电极(BE)120。可以使用离子束150的离子注入创建晶体缺陷路径，离子束150具有穿透RRAM 100的整个结构并且至少一些停留在基板100的能量。离子束150创建的缺陷包括空位、间隙、点缺陷、线缺陷、面缺陷、Frenkel缺陷、反位缺陷、杂质、非晶、拓扑缺陷、位错、F-中心等。这些晶体缺陷创建了可以有助于离子/电子和/或空位在电场偏置下更容易迁移的通道路径。束150中使用的离子可以包括Au、Pb、U、Er、Yt、Zn、O、Pt、Fe、Bi、H、He、Ga、Hf、N、C、V、Ti、Ta中的一种或更多种。
图2是示出根据一些实施方式的RRAM装置中的注入离子的路径的截面图。注入离子的路径250在晶体和/或非晶体开关层130中创建晶体缺陷。这种缺陷可以是空位、点缺陷和/或间隙缺陷。取决于加速电压，加速的离子以特定的空间分布被注入在一定深度处或注入至一定深度。为了产生目的在于产生用于离子/空位移动的路径的晶体缺陷，可以将离子注入到开关层130、电极140和120以及基板110中的一个或更多个中。为了所产生的缺陷中的最小空间扩展(例如，尽可能是一维)，图2所示的注入离子被注入成使得其停留在基板110的区域252中。离子注入中的加速离子在与材料碰撞时将散射，并且在空间上将存在散射离子的分布。然而，基于加速电压，离子将通常在其弹道路径中传播，当加速离子停留在材料中时发生最大散射。剂量是可以确定散射的另一个因素。取决于注入深度，剂量可以在1.0×106/cm2至1.0×1016/cm2的范围内或更高，这取决于加速能量、离子质量和被注入的材料的质量。因此，剂量、加速电压、离子的质量、靶材料在实现合适的缺陷路径/通道和帮助形成合适的细丝中均应被考虑。加速能量可以在小于1Kev(千电子伏特)至3200KeV的范围内或更大，这取决于注入的深度和离子的质量和靶密度。Au离子可以是在晶体材料(例如，Al2O3)中以约4.8千电子伏特(KeV)每nm(纳米)深度的加速能量注入的离子。参见Kinoshita等人，Japanese Journal of Applied Physics 50(2011)01BE01，Structural andMagnetic Properties of Fe and Au Ion-Implanted Al2O3Single Crystals，通过引用并入本文。例如，对于4nm至20nm开关层厚度的典型的RRAM/忆阻器结构，约20至100KeV的加速能量用于诸如Au的离子(例如，对于Fe仅需要对于Au的加速能量的约0.4倍以实现相同的深度)，以完全穿透具有几个纳米的顶电极的开关层。对于Au在50KeV下大于1×1014离子/cm2的剂量将得到引起约1×1020Au离子/cm3的Au浓度。对于特定应用，可以调节剂量以实现对于期望IV特性的缺陷的最佳浓度。例如，高达5×1016离子/cm2或更高的剂量以创建非常高度集中的缺陷的区域，从而得到引起极低的开关电压。使用较少的缺陷浓度(例如在Au离子的较低注入剂量下)，开关电压可以较高。
图3是示出根据一些实施方式的可以如何将聚焦离子束用于RRAM装置中的选择性区域离子注入(SAII)的图。在该示例中，聚焦离子束350用于在开关层130中形成窄缺陷路径/通道354。注意，例如，开关层130可以是晶体的，或者其可以是非晶体的例如非晶，然而仍然具有微晶结构。缺陷路径/通道354促进例如离子、空位和/或点缺陷的移动以便在不使用高形成电压的情况下形成可以得到引起RRAM均匀开关特性的细丝。离子束可以穿透TE140进入开关层130并进入BE 120并进入基板110。
图4是示出根据一些实施方式的用于RRAM装置的与注入掩模组合的地毯式离子注入的图。地毯式离子注入通常比使用聚焦离子束更易于制造。注入掩模410可以是例如Au、聚合物、SiOx。通常，厚度足以遏制大多数注入离子的任何材料都是合适的。通常，致密材料(高原子序数，例如Au)将需要与不致密的材料(低原子序数)相比更薄的层以阻止大多数注入的离子。掩模410中的开口412允许离子根据加速能量穿过和注入到RRAM装置100的期望区域中。赋予离子的加速能量或能量由E＝ZeV给出，其中E是赋予离子的能量或加速能量，Z是离子电荷数(单、双、三重电离)，e是电子电荷，并且V是加速电压。注入的离子的量是剂量。在图4中，离子注入到基板110中，其中它们的路径穿过顶电极140和开关层130并产生缺陷454。缺陷有助于在形成细丝时离子和空位的扩散/跳跃/漂移，使得开关可以均匀地发生，而不使用形成电压。缺陷路径/通道的这种预先存在减少了细丝的形成的随机性，否则将需要形成电压或击穿电压。
图5是示出根据一些实施方式的在没有限定用于注入的选定区域的任何掩模的情况下在地毯式离子注入下的RRAM装置的基本部分的图。大致平行的路径/通道被创建，这引起引起更均匀地形成细丝，而不依赖于用于初始形成细丝和/或建立开关电流-电压(IV)特性的形成电压。如图5所示，例如，离子被注入到基板110的区域552中。例如，在包括RRAM装置(TE、开关层、BE、基板)的任何层内部分或完全注入离子也是可以的。注意，根据一些实施方式，离子束550可以垂直于顶电极140的表面或者其可以成一定角度。
图6是示出根据一些实施方式的通过注入掩模进行多次离子注入的存储器装置的图。根据一些实施方式，也可以使用没有注入掩模410的地毯式注入。离子被注入到基板110的区域652中，以在开关层130的晶体、非晶体或非晶(微晶和/或纳米晶体)结构中创建缺陷路径。层130中的缺陷路径有助于在没有施加形成电压的情况下在形成呈现均匀的开关特性的细丝、多个细丝和/或细丝状结构所施加的电场下移动离子、空位，氧化及还原。过程仍然可以用于启动存储器特性，但不同之处在于是在比已知的电阻式存储器装置的形成电压小得多的电压下。根据一些实施方式，用于在开关层中创建缺陷路径的注入过程可以包括不同离子的多次注入。不同离子的示例包括Au、Pt、Pb、H、O、N、C、Ar、Ti、Ta、Ga和In。根据一些实施方式，可以将O、N、Ti、Ta的离子注入剂部分或全部注入到开关层130内(例如区域654中)，以提供用于在TiOx开关层电阻式存储器装置中开关/氧化及还原的离子。用于产生缺陷和用于注入离子以帮助开关过程的注入的顺序可以互换。离子注入可以通过顶电极140并进入开关层130并进入底电极120并至基板110。
图7是示出根据一些实施方式的通过用于选择性区域离子注入的注入掩模实现的具有晶体和/或几乎晶体和/或多晶开关层的电阻式存储器装置的图。足够能量的离子通过该结构注入并且以足够的剂量注入到基板110和/或底电极120中，以产生大部分垂直于表面的缺陷路径。由于通过注入的离子穿过晶体和/或几乎晶体的开关层730而引起引起损伤，所以得到的缺陷路径可以被认为是非晶的。在某些情况下，这是有利的，原因是：在层730的受损区域754中而非未受损区域中施加的电场下，离子/空位/点缺陷/缺陷/氧化-还原和电化学过程可以更容易地氧化还原/漂移/扩散/跳跃，(其为晶体/多晶和/或几乎晶体或区域)未受损区域是化学计量的并且受损区域添加或不添加参与细丝过程的注入离子，例如小于化学计量的TiOx开关层中O、H、Ti。例如，晶体开关层730可以是TiO2化学计量的，并且具有或不具有O或Ti离子的注入损伤区域754是非化学计量的TiOx。非化学计量区域754可以促进细丝以及HRS和LRS的双稳态/多稳态的形成。
此外，化学计量区域可以较不易于在电极边缘处发生的高场区域处的介电击穿，这提高了RRAM的可靠性。开关活动将远离边缘并且主要在离子注入离子引起缺陷和晶体损伤(例如，晶格中的断裂、空位、点缺陷、间隙等)的区域发生。
图8是示出根据一些实施方式的交叉条电阻式存储器结构的图。水平和竖直电极的每个交叉条点表示电阻式存储器装置。根据一些实施方式，制造交叉条存储器结构800，并且离子注入和/或辐射可以是没有注入掩模的地毯式注入和/或其可以具有用于选择性区域离子注入和/或辐射的注入掩模。此外，可以在仅形成BE和TE处注入开关层。如果BE是Ti，则O离子可以部分地注入到BE中以形成例如TiOx开关层。TiN可以是BE，并且Hf和O可以部分地注入到TiN中以形成HfOx，其中顶电极可以是Mo、Pt、Au、Ti等。此外，BE可以是例如通过原子层沉积(ALD)生长的TiN和Hf氧化物，之后是Mo的顶电极。在远离装置的边缘的区域处的选择性区域离子注入(由于电极边缘引起高场集中)可以增加电阻式存储器装置的可靠性。使用具有注入掩模的选择性区域离子注入，远离装置边缘的区域可以被注入有用于细丝形成的路径/通道和注入例如O、H、Hf、Ti离子。所述注入有助于在所施加的电场下经由诸如空位的缺陷跳跃和/或漂移来形成细丝，并且有助于氧化-还原过程。空位还可以在非过渡金属氧化物材料中形成，例如SiNx、SiCx、氟化物中的N、C、F，基于如下的材料：例如氮化物TiN、AlN、SiN，例如碳化物SiC、WC、NbC、TiC，例如氟化物CaFx、MgFx、WFx，或者其他氧化物或诸如枚举的氮化物、氟化物、碳化物的氧化物的任意组合。
图9是示出根据一些实施方式的具有离子注入路径的堆叠的RRAM装置的图。堆叠的装置结构900可以例如使用交叉条电阻式存储器装置来实现。选择性区域离子注入或非选择性区域离子注入可以简单地通过增加待注入的离子的加速能量以穿透到所需深度而使用，例如如图所示，缺陷路径通道954由注入到基板110、穿透开关层930和130的离子产生。注意，通过调节加速能量，注入的离子也可以穿透多于两个开关层。典型的商业离子注入设备可以在600千伏(KV)下加速，并且通过使用更高的电离数，例如双重电离或三重电离的离子，离子的加速能量可以加倍或增至三倍。通过调节加速能量，可以在RRAM#1(由TE940、SL 930和BE 920制成)和RRAM#2(由TE 140、SL 130和BE 120制成)中完全和/或部分地注入离子。也可以使用辐射来替代离子注入或与离子注入一起使用。
由于离子注入本质上是统计分布的，因此离子在目标材料中的深度和宽度上分布。注入的离子的峰值分布可以例如在基板中，并且例如在开关层中以及TE和BE中仍然具有一些散乱的离子。
注意，在常规离子注入程序之后，通常执行高温退火以去除由于离子注入过程引起的晶体缺陷和损伤(参见，Ion implantation of semiconductors，J.S.Williams，Materials Science and Engineering A253(1998)8-15)。然而，根据一些实施方式，期望这样的缺陷以促进在施加的电场下离子和空位的电化学迁移，这可以引起LRS和HRS。应当注意，如本文所使用的，术语“晶体”也可以包括“化学计量的”，使得无论何处提到晶体区域，其可以指化学计量区域。
在离子注入期间，损伤可以是有序的或可以不是有序的。这对于损伤晶体、非晶体、化学计量和/或非化学计量材料的任何其他方法(例如质子注入、电子束、任何粒子束、x射线、伽马射线、光束等)也是如此。例如，在图1至图7和图9中，为了简单起见，损伤路径示意性示出为直线。在实践中，损伤可以是相交损伤区域的网络。
图10是根据一些实施方式的表示损伤路径的网状网络的创建的图。注入的粒子与粒子所注入的材料的碰撞可以创建如图所示的相交路径的致密网状网络。粒子或能量可以是离子、质子、电子、X射线、伽马射线、从深紫外(UV)到红外(IR)的光等。开关层可以由用于开关和用于非线性导电的多个层组成，例如，二极管和用于优化存储器和/或逻辑操作的其他电阻层和半导体层。即使损伤是网格，可以发现开关层内的最短路径以形成细丝的细丝导电通道或细丝形成的通道，从而消除了也称为击穿过程的形成过程的必要性。这样的形成/击穿过程通常超过5伏特至20伏特，并且可以取决于开关层的厚度达到30伏特或更大。氧化物的击穿电场通常为5×106V/cm至6×106V/cm。击穿电压也取决于氧化物的质量。具有较高浓度的缺陷和/或晶粒的氧化物比高质量氧化物显著降低了厚度，因此具有较低的击穿电压。由于总是可以电和/或电化学地找到最短路径，因此IV特性具有较小的变化。
图11是示出根据一些实施方式的在损伤的网状网络中形成的导电通道的图。如图所示，导电通道1154可以沿着可能不是完全直线的损伤区域沿着短路径形成。然而，这是有意损伤而不是击穿过程，例如已知RRAM设计中的形成过程。由于有意损伤的体积是致密的网状网络，因此通过开关层的最短路径可以近似为直线，如路径1154所示，路径1154基本上连接虚线所示的最短或近似最短距离的路径。诸如氧离子、空位、电子(对于过渡金属氧化物开关层，对于其他类型的开关层为其他粒种，例如氮化物，碳化物也适用)的粒种的渡越时间是最短的，因为穿过开关层的路径是最短的。因此，有意损伤的RRAM比依赖于引起形成过程的已知RRAM装置更快，形成过程引起可能不比有意损伤的路径短的导电路径和/或损伤路径。
图12是示出根据一些实施方式的包括多个层的开关层的图。开关层130可以包括可以是化学计量的和/或非化学计量的、晶体、非晶体和/或微晶体的多个层。开关层130还可以包括不参与开关的层。例如，对于过渡金属氧化物开关层，非开关层可以包括氮化物层、半导体层(例如非晶硅)、碳化物层、氯化物层和氟化物层等。这些层可以首先被注入以创建有意的损伤，使得可以在没有击穿电压的情况下导电通道沿着最短路径形成。诸如氧离子、氮、H、Ar、C、Cl、F、Ne、He、Xe离子、电子、如Au、Pt、Ag、Fe、Ni、In、Ga、Zr、Ta、Ti、Zn、Sn、Sb、Hf、Er、Yb、Gd、Pb、Bi、W、Zr、Os的金属离子的粒种可以注入到开关层中和/或电极和基板中。离子可以是用于掺杂目的，例如在过渡金属氧化物开关层的情况下创建富氧储层和/或用于电化学反应的空位，并且离子可以用于有意地损伤材料以创建用于形成细丝的路径。离子也可以用于改变材料，例如在过渡金属电极如Ti、Ta、Mo、W、V、Zr、Ni、Fe的情况下，氧离子可以部分和/或完全地注入到电极中以将过渡金属电极转换为用于开关层的过渡金属氧化物。开关层的这种原位形成避免了在开关层单独形成并且在形成顶电极或后续电极以完成RRAM装置之前暴露于大气的情况下可能发生的污染。热处理可能是或可能不是优化原位开关层所期望的或必需的。
图13是示出根据一些实施方式的在注入之后形成在开关层上的二极管层的图。开关层130被注入离子、粒子、质子、电子、射线(如x射线、伽马射线)、光波(如紫外波长、蓝色波长、绿色波长、红色波长、红外波长)以引起由应力、热、不均匀热膨胀或辐射引起的损伤。根据一些实施方式，可以通过共溅射或共沉积在材料中***大原子质量原子引起损伤。在这种损伤形成之后，可以在有意损伤的层的顶部上生长一个或多个二极管层1310和控制电流的任意非开关层(例如，电阻层)以具有良好的二极管和/或电阻特性。顶电极完成这个简化的RRAM。可以使用进一步的离子注入和/或辐射处理来减轻顶电极140与二极管层1310之间和/或二极管层1310与开关层130之间的任何非有意的阻挡层。
图14是示出根据一些实施方式的在完成的RRAM装置上发生的有意损伤性注入或辐射的图。在这种情况下，形成所有必需的二极管和电阻层1310、开关层130和顶电极140。然后将装置暴露于离子、质子、电子注入、从UV到IR的辐射，以足够的能量(从小于KeV到MeV)以一种或任意多种能量来沿深度以及以一种或多种剂量的一种离子、粒子、辐射来定制损伤。例如，二极管层1310可以是非晶硅，并且不参与过渡金属氧化物开关过程，其中开关层可以由过渡金属氧化物组成。这大大简化了制造，这是因为可以首先制造交叉条并且通过单独地暴露于离子、粒子、质子和/或辐射或者粒种、能量、剂量和方法的任何组合之后引入有意的损伤。
图15A和图15B是示出根据一些实施方式的更多数目的堆叠的装置的离子注入的图。为了增加存储器密度，如图15A所示的交叉条结构可以由每个的顶部上的两个到超过二十个交叉条来堆叠。图15B示出了具有单个离子注入路径1554的装置的堆叠体。每个交叉条的平均厚度在约0.1微米至2微米之间。堆叠二十个或更多个交叉条将引起约2微米至40微米的厚度。离子和电子可以从约KeV(千电子伏特)到MeV(兆电子伏特)加速，以穿透RRAM装置的堆叠体。取决于材料，约1MeV至10MeV质子可以穿透超过数十微米的材料。对于硅，例如，分别使用1MeV和10MeV，穿透可以是约25微米至250微米。对于金，穿透小约5至7倍。
根据一些其他实施方式，随着层被沉积和图案化，逐层执行离子注入。在这种情况下，对于离子/粒子注入和/或暴露于诸如x射线、伽马射线、UV至IR的辐射，仅需要约0.1KeV至1200KeV的加速能量。
图16是示出根据一些实施方式的并入创建材料应力的大原子质量原子的开关层的图。可以通过在开关层1630内包括具有大原子质量的原子(例如，原子1610)来设计开关层1630，其在材料中引起局部应变，从而引起缺陷。大原子可以通过几种方法中的任一种引入。在一种方法中，在沉积开关层时，在沉积层1630的其他材料的同时共沉积大原子质量原子，例如Au、Pb、Bi、Ga。大原子质量原子可以是原子形式或簇形式(例如，当通过溅射沉积时)。一个示例是共溅射TiOx和Pt或Au，使得Au或Pt原子和/或簇嵌入在TiOx开关层中。这可能引起在开关层内的缺陷，从而引起用于氧离子、空位和电子传播的导电通道的路径网络。通道形成细丝，包括通过氧化和还原，其中空位和离子可以致使引起过渡金属氧化物或较导电或较不导电，这取决于氧离子和空位的量。例如，具有高氧离子和低空位的TiOx导电性比具有较少的氧离子和较多的空位的TiOx低。可以通过ALD和/或PECVD共沉积或顺序沉积其他开关层，例如HfOx、VOx、TaOx、WOx和GaOx或PbOx。
离子注入还可以用于将离子引入到开关材料中，从而引起产生缺陷网络的应力和应变。带电离子和空位通过所产生的通道传播形成细丝，其电阻率可以通过离子和空位的浓度而改变。注入的离子可以包括O、H、He、Ar、Ne、Xe、Au、Pt、Mn、W、Mo、Zn、Pb、Bi、Ti、Ta。此外，注入的离子部分地位于开关层中，它们也可以主要位于开关层之外，其中穿过开关层的离子可以引起开关层和离子穿过的其他层中材料的缺陷。
图17是示出根据一些实施方式的由失配材料层引起的应力缺陷的图。材料层1730可以通过外延或非外延生长形成，使得它们在晶格、热膨胀或沉积参数(例如温度、压力、化学计量或材料组分)方面失配。例如，层1730可以是具有范围从0.1nm到3nm的材料层厚度的超晶格，其中材料A和材料B使用不同的沉积方法形成。不同的方法包括引起材料A与材料B之间的应力的不同的沉积参数，例如温度、速率、压力和/或材料组分。在一些情况下，可以存在以重复或非重复图案交错的多于两种材料。例如，开关层可以是材料AB、ABABABAB或ABCDBDAC或ABCDEFG等，其中每个字母表示由于不同的沉积参数、沉积方法和/或材料的组分等引起的在性质上不同于其他材料字母的材料层。所得应力可以引起可形成用于离子、空位、电子的导电通道1750以形成RRAM中的存储效应所必需的细丝的缺陷网络。
图18A和图18B是示出根据一些实施方式的使具有内建应力的开关层经受离子注入和/或辐射的图。在图18A中，开关层1630嵌入有大原子，以及在图18B中，开关层1730具有超晶格或层状结构，其具有在性质上不同的层，这引起诸如由于不同的材料组分和/或沉积方法和/或引起应力的其他参数引起的应力。在这两种情况下，可以对结构进行离子注入、通过从UV至IR的辐射，以进一步加剧应力，并帮助在材料中产生缺陷，使得缺陷路径的网络可以在RRAM的操作中形成用于细丝形成的通道而不需要使用击穿电压。
图19是示出根据一些实施方式的用于基本RRAM的基本过程框的流程图。在框1910中，过程从基板开始。根据一些实施方式，基板包括诸如二氧化硅的一个层或多个层以将RRAM与基板电绝缘。基板还可以包含可以电连接到RRAM的CMOS电路。在框1912中，限定和沉积了底电极。这可以涉及金属沉积，例如金属的蒸发或金属的溅射、光刻、湿和/或干蚀刻，例如反应离子蚀刻、离子铣削。根据一些实施方式，使用纳米压印来限定电极。可以使用诸如Ti、Mo、W、Ni、Pt、Al、Zr、Ta、V的金属和/或诸如TiN、TaN、GaN、AlN、InN、WN的金属氮化物和诸如NiSi、PtSi、WSi的硅化物。在框1914中，开关层与用于电流控制的任何其他层(例如二极管层和/或电阻层)一起沉积。如前所述，离子注入和/或辐射也可以在该过程框中进行。诸如TiOx、TaOx、VOx、HfOx、ZnOx、GaOx、InOx、PbOx、FeOx、CrOx、NexO等的开关层可以是化学计量的和/或非化学计量的。开关层可以以几种方法沉积，例如原子层沉积(ALD)、等离子体增强化学气相沉积(PECVD)、溅射、蒸发、分子束外延(MBE)。框1916类似于框1912。在这种情况下，顶电极通过光刻和/或通过纳米压印沉积和限定。电极可以蒸发、溅射、PECVD、ALD等。可以使用诸如Ti、Mo、W、Ni、Pt、Al、Zr、Ta、V的金属和/或诸如TiN、TaN、GaN、AlN、InN、WN的金属氮化物和或硅化物NiSi、PtSi、WSi。在框1918中，使用离子注入和/或辐射(例如X射线、伽马射线、从UV到IR的光线)有意地在开关层中产生缺陷。当开关层是化学计量的时，可以注入诸如氧的掺杂剂离子以提供过量的氧离子以影响细丝的电阻率。还可以注入H离子以产生可以影响细丝的电阻率的空位。根据一些实施方式，使用通过开关层注入的重离子和/或产生缺陷的离子来产生缺陷。重离子穿过开关层，并且许多或大多数嵌入在开关层之外。注入的粒子可以包括电子、诸如H(质子)的离子、O、Ti、Ta、N、F、Cl、C、Li、Na、K、He、Ne、Xe、Ar、Au、Be、Mg、Mn、Si、B、Ge、Ga、Ni、V、Au、Pt、Fe、Pb、Bi、In、W、Mo、Hf、Ag、Cr。注入能量可以从小于约1KeV到大于10s MeV，并且在某些情况下至GeV。剂量可以在1×104/cm2至1×1017/cm2或更大的范围内。根据一些实施方式，使用多个离子种类、能量和剂量。根据一些实施方式，框1918包括通过X射线、伽马射线和/或从UV到IR的光线的辐射。根据一些实施方式，电子束用于修改及创建材料中的缺陷。
在堆叠的RRAM交叉条的情况下，离子注入/辐射过程框1918可以最后执行和/或其可以在一定数量的堆叠(例如每5个堆叠)之后执行。在一些情况下，在每个RRAM层和/或子层(其中沉积开关层)处执行框1918。注意，框1918还可以包括具有在亚KeV至几百KeV和MeV中的能量的电子，并且可变剂量可以在1×104/cm2至1×1017/cm2或更大的范围内。
图20A和图20B是示出根据一些实施方式的针对两个RRAM装置的离子注入掺杂对深度分布的示意图。在图20A中，曲线2010是开关层中的O离子的离子注入分布，并且曲线2012是主要嵌入在Ti/TiOx/Pt结构的底电极中的B或P离子的离子注入分布。在图20B中，曲线2020是开关层中的O离子的离子注入分布，并且曲线2022是主要嵌入在TiN/HfOx/Ti结构的底电极中的Ar或In离子的离子注入分布。这些仅是具有可能的注入离子和分布的两个RRAM结构的示例。
图21A和图21B是示出根据一些实施方式的通过离子注入原位形成开关层的图。图21A仅示出了BE 2120和TE 2140。2120和2140中的一个或两个是过渡金属。在图21B中，离子注入过程2150大致在界面处注入氧离子和/或将氧离子主要注入进电极2120和2140之一，以形成原位过渡金属氧化物层2130，其是开关层。根据一些实施方式，可以通过在电极中使用不同金属的层来形成多个开关层。在一个实施方式中，BE 2120由Pt/Ti/V的层制成，并且TE 2140是Mo。通过注入氧离子，所得到的开关层2130是TiOx/VOx/MoOx。注意，在这种情况下，仅TE 2140的一部分被转换为MoOx。根据其他实施方式，可以使用具有其他离子的离子注入，例如Au、Pt、Xe、H、N、Cl、F、Si等，以部分地嵌入到开关层中和/或主要嵌入在开关层外部以创建用于细丝形成的有意缺陷。可以类似地使用N离子注入到例如Ti、Al或In的电极中来制造其他原位开关层，例如TiN、AlN、InN、GaN。
图22A和图22B是示出根据一些实施方式的开关层的原位形成的另一示例的图。在该示例中，BE 2220和TE 2240无需是过渡金属，因为一个或更多个过渡金属层2200和2202夹在它们之间。根据一些实施方式，底电极2220和顶电极2240是诸如Pt、Au、Al、Cu、Ag、TiN、GaN、InN、硅化物、氮化物、碳化物、碳和/或半导体的材料。中间层2200和2202可以是诸如Ti、Ta、V、Ni、Hf、Zr、Cr、Zn、Mn、W、Mo、Ir、Os、Al的过渡金属。氧离子注入2250以足以形成然后可以用于开关的过渡金属氧化物层2230和2232的剂量预形成层2200和2202。在几个KeV至800KeV或更大的能量下，氧离子注入剂量范围从约1×1010/cm2至5×1020/cm2或更大。根据一些实施方式，其他离子的离子注入也可以用于帮助创建用于细丝形成的缺陷。也可以制造基于氮化物的开关层，例如，层2202可以注入Ti、In或Al和N离子。此外，可以用O和N离子注入原位制造多种不同种类的开关层，例如过渡金属氧化物和过渡金属氮化物。
如本文所用，“细丝形成”是指电流沿着材料缺陷流动的一个或多个通道的形成，其中，通道的电阻率可以通过带电离子和空位改变。注意，每个通道的宽度可以从RRAM的横向尺寸的大小的一小部分到RRAM的实际横向尺寸变化。
图23A和图23B是示出根据一些实施方式的与非开关层组合的开关层的原位形成的图。除了通过氧离子注入2350从过渡金属层2300和2302原位形成过渡金属氧化物开关层2330和2332之外，还可以形成其他层。例如，可以通过添加Si层2304(其然后可以通过氧离子注入2350氧化成二氧化硅和/或SiOx)来形成几nm厚的隧道二氧化硅层2334。根据一些实施方式，也可以使用其他层代替形成氧化物以改变层(例如GaAs、GaN、InN等)的电特性。在这种情况下，注入的氧离子可以增加用于电流控制的层的电阻率，并且还可以具有非线性IV特性，其可以最小化交叉条RRAM结构中的潜行电流。
应当注意，虽然本文讨论的RRAM装置主要是基于过渡金属氧化物，但是根据一些实施方式，所描述的技术被应用于不基于用于开关的过渡金属氧化物的其他电阻式存储器装置、诸如过渡金属氮化物、过渡金属碳化物、金属硫化物、金属氯化物、金属氟化物、硫化物、氯化物、氟化物、类金刚石碳、碳、聚合物和相变非易失性存储器装置。
应当注意，也被称为忆阻器的电阻式随机存取存储器(RRAM)也可以用于逻辑操作。根据一些实施方式，本文所描述的技术不限于存储器装置，而且还适用于逻辑操作。参见，例如“NATURE NANOTECHNOLOGY|VOL8|2013年1月|www.nature.com/naturenanotechnology,Memristive devices for computing”。
根据一些实施方式，在相变存储器(PCM)中，Ge夹在顶电极和底电极之间，使用离子注入掩模用于选择性区域离子注入，如例如图4中所示。Sb和Te可以被注入，使得相变材料Ge-Sb-Te可以原位形成。氧离子也可以被注入到其中不需要相变材料的区域中；例如，可以在选择性区域离子注入区域中使用离子注入掩模以减小相变区域的尺寸，以提高电性能，例如低电流操作。也可以使用其他PCM材料，例如CuS、AgS、Sb-Te、Sb-Te-TiN等，其中Cu电极可以通过S离子注入被部分地转化为CuS。
图24是示出根据一些实施方式的相变存储器装置的离子注入的图。在此示例中，Ge-Sb-Te相变存储器区域2452形成于夹在底电极140与顶电极120之间的Ge层2430内。为了使Ge 2430具有高电阻性，可以首先使用在除了将注入Sb和Te之外的Ge区域中的任何地方的注入掩模(未示出)注入O离子。使用自对准过程，可以使用第二注入掩模2410。掩模2410与第一注入掩模自对准，其中去除第一注入掩模以暴露出孔。注入过程2450然后将Sb和Te离子选择性地注入到Ge中，从而完全原位形成用于存储的Ge-Sb-Te相变材料2452。参见例如MRS BULLETIN·VOLUME 39·2014年8月·www.mrs.org/bulletin，“Phase changematerials and phase change memory”。热处理可能是或可能不是优化装置性能所需或必要的。
根据一些实施方式，通过离子束、电子束、电磁波、超声波、内部应力和/或内建应力在开关材料中创建缺陷路径或通道，开关材料可以是晶体的、非晶体的、微晶和/或非晶材料。在过渡金属氧化物开关层内，金属和氧之间的化学键在微观上断开，使得形成空位。空位可以是例如氧空位和/或金属空位。这些缺陷可以形成路径或通道，使得空位和离子可以在电场和/或电势的影响下漂移。
在已知技术中，在其中顶电极和底电极之间施加约5V至50V的大电压(取决于开关层的厚度)的形成过程期间创建其中键断裂的结晶学缺陷的路径/通道。根据一些实施方式，使用离子注入、电子束、电磁波、热、超声波、内建应力来创建其中键断裂的缺陷的路径。缺陷可以采取空位、填隙、点缺陷、线缺陷、面缺陷、Frenkel缺陷、反位缺陷、杂质、非晶区域、拓扑缺陷、位错和/或F中心的形式。非晶和多晶材料具有微观晶体结构，而晶体材料具有宏观晶体结构。例如，诸如键断裂的缺陷可以在跨电阻式随机存取存储器(RRAM)的顶电极和底电极施加的电场和/或电势下提供用于空位、离子、电子扩散和漂移的路径/通道。
如所指出，已知的形成过程可以用于在TE和BE两端施加大电压时引起键断裂，从而引起开关层内的高电场和高电流密度。已知在跨约2nm至60nm厚的开关层的1伏特至30伏特的电压，具有5×106V/cm的击穿电场和从几微安到几十毫安的电流。细丝直径可以从纳米到几百纳米的范围内。细丝可以是根据长度在直径上不均匀，并且可以具有多个分支。此外，在形成过程中可以形成多个细丝。在多晶开关层中，缺陷可以沿着晶界形成。通过故意引入本文所述的有缺陷的通道和/或路径，细丝主要沿着故意引入的有缺陷的路径/通道形成。通过使用故意形成的有缺陷的路径/通道，已知的在高电场下的形成过程将是不必要的。在一些情况下，可以替代地使用施加电压来启动空位、离子、电子的漂移以形成细丝。然而，启动电压将在几伏附近并且小于形成过程所需的键断裂电压。
图25A和图25B是示出根据一些实施方式的用于在开关层中产生缺陷的强超声波和/或热的图。图25A示出了其中结合有大原子质量原子的开关层1630，其引起材料中的局部应变。超声波2550提供外部刺激以引起局部缺陷传播。类似地，在图25B中，层1730包括引起相邻层之间的应力的失配材料层。超声波2552提供外部刺激以引起局部缺陷1750传播。根据一些实施方式，在有或没有超声波的情况下使用热来提供外部刺激以传播缺陷。根据一些实施方式，开关层不具有内建的内部应力，但是超声波足够强以致仍然引起和传播开关层中的缺陷。
图26是示出根据一些实施方式的使用离子注入或其他辐射来创建开关层结构中的缺陷的路径或通道的图。束150可以是诸如Au、Pb、U、Er、Yt、Zn、O、Pt、Fe、Bi、H、He、Ga、Hf、N、C、V、Ti、Ta、Ar、Xe、正电子和电子的离子。在一些实施方式中顶电极140就位或者在其他实施方式中没有形成顶电极的情况下，注入可以发生在开关层130中和/或穿过开关层130。注入破坏和/或断裂金属和氧之间的化学键，以形成有缺陷的金属-氧键和/或空位。过渡金属氧化物开关材料的示例包括TiOx、HfOx、TaOx、VOx、WOx和ZnOx。其他开关层材料也是可能的，例如C、S、F和N。根据一些实施方式，能量可以在从亚KeV到几千KeV、甚至到MeV的范围内。剂量可以从小于1×103/cm2至大于1×1020/cm2的范围内。注入可以是地毯式离子注入或选择性区域离子注入。
图27是示出现有技术中已知的形成过程的图。图27改编自“Progress on RRAM asa future non volatile memory”(NVM)，P.D.Kirsh，2011年10月28日，Sematech。图27示出了：在已知的RRAM制造技术中，在RRAM可以呈现出诸如高电阻状态和低电阻状态的存储效应之前使用形成过程。形成过程包括跨顶电极和底电极施加大的电压，引起在金属离子和氧离子之间的键断裂的情况下发生击穿。该过程引起空位、离子和/或电子在施加场下漂移的随机路径。在断裂键这种有缺陷的路径中的离子、空位和/或电子的这种移动产生高和低电阻状态。具有空位、离子和/或电子扩散、漂移和/或跳跃的有缺陷的路径在文献中通常被称为细丝。这种形成过程在RRAM中的使用已知多年。然而，迄今为止尚未产生已知的商业产品。这被认为部分地归因于在大存储器芯片中施加每个存储器元件的形成电压的不可制造性，并且还部分地由于在形成过程期间键断裂的随机性质。所得到的装置具有差的再现性和差的装置间一致性以及差的可靠性。根据本文所述的一些实施方式，使用离子注入或其他辐射来断裂键。这引起更均匀的缺陷路径/通道，这引起可再现的和更可制造且可靠的RRAM。
根据一些实施方式，我们利用由离子注入、粒子束、电子束、电磁辐射、热、超声波等引起的损伤。在离子注入的示例中，离子引起诸如键断裂的缺陷。缺陷成为空位、离子和/或电子迁移的路径或通道，其组合被称为“细丝”。根据一些实施方式，可以使用激活某些离子的热处理。随后的离子注入然后可以引起用于离子、空位和/或电子迁移的有缺陷的路径/通道。在某些温度下的热处理可以用于一些实施方式中的部分活化。在一些情况下，可以使用部分退火和/或热处理来去除一些但不是全部缺陷。热处理可以用于优化RRAM的电阻率、激活二极管特性、以及优化电流电压特性的非线性。虽然为了在RRAM中具有细丝，应该保留一定量的损伤或缺陷，但是可以使用热处理来优化细丝的特性。
退火和/或热处理温度可以在从小于200℃到超过1800℃的范围内持续几毫秒到许多小时。退火可以在惰性环境例如Ar中或在诸如O或H的反应环境中进行。退火过程可以具有诸如N和H、Ar和H、Ar和N的气体的组合。退火过程也可以在等离子体环境中，其中诸如N、O、H或气体组合的气体放电可以用于辉光放电。
图28是示出根据已知的RRAM形成过程的开关参数的可变性的图。图28改编自“ATwo-Step Set Operation for Highly Uniform Resistive Switching ReRAM byControllable Filament”，Sangheon Lee等人，2013年9月18日，ESSDERC 2013，罗马尼亚。由于使用其中在顶电极和底电极之间施加击穿电压的已知形成过程的细丝形成的随机性质，RRAM的开关参数通常在Vset2810中呈现可变性、RRAM从HRS至LRS的电压、LRS 2820的值的可变性、作为电阻的斜率、HRS斜率2822的可变性以及为从LRS到HRS的电压的Vreset 2812的可变性。与根据本文所述的许多实施方式相比，使用通过离子注入、电子束、电磁辐射、超声波、热和/或内建应力创建的有意引入的有缺陷的路径/通道，开关参数的可变性可以大大减少。
图29A和图29B是示出根据一些实施方式的RRAM处理的方面的图。随着RRAM经历处理，BE 120和开关层130的界面暴露于处理环境，例如光致抗蚀剂剥离、干/湿蚀刻、处理设备之间的晶片处理、和/或破真空。这些步骤中的一些或全部可以引起在BE 120和SL 130之间的界面处形成非有意的阻挡层(UBL)2910、以及在SL 130和TE 140之间形成UBL 2920。这些UBL 2910和2920可以是氧化物、诸如来自光致抗蚀剂处理的残留物的有机层、泵油残余物、由于在等离子体蚀刻期间在真空室中再沉积的材料而引起的污染物等，并且可以是可以阻碍电流流动的阻挡物。根据一些实施方式，这些UBL 2910和2920被离子注入2950穿过TE 140并进入RRAM装置而破坏。根据一些实施方式，注入可以针对BE 120和/或基板110。被破坏的UBL由图29B中的虚暗线2912和2922示出。UBL的破坏允许电流流动并形成用于RRAM操作的细丝，其中空位、离子和/或电子可以沿着由离子注入形成的缺陷路径迁移、扩散、漂移、跳跃。圆圈表示缺陷，例如缺陷2900。注意，在如图29A所示的离子注入之前，存在一些本地缺陷。在离子注入之后，缺陷浓度增加，如图29B所示。这些圆圈也可以表示注入的离子，例如金属和非金属离子。
图30A和图30B是示出根据一些实施方式的形成用于离子注入的薄TE随后形成较厚TE的图。在图30A中，薄TE 3040可以用于通过RRAM结构的离子注入，以减少离子需要穿过TE 3040、SL 130、BE 120和/或基板110的能量。薄TE 3040可以具有范围从小于10nm到超过100nm的厚度。可以如上所述形成在BE 120和SL 130之间(图29A中的UBL 2910)以及在SL130和TE 3040之间(图29A中的UBL 2920)形成的UBL。然后，UBL通过离子注入2950穿过薄TE3040并进入SL 130、BE 120和/或基板110而被破坏。示出了被破坏的UBL 2922和2912。充当电流阻挡层的UBL被破坏，使得它们的化学键通过离子注入进那些区域和/或离子穿过那些区域被破坏。金属、氧、非金属离子可以被注入或穿过界面。此外，薄TE 3040和SL 130中的离子可以撞击进污染的UBL。被破坏的UBL 2912和2922可以更容易地允许电流流动。在离子注入过程和/或诸如X射线的辐射过程之后，TE 140可以通过添加材料3042来增厚，以减小串联电阻。
图31A和图31B是示出根据一些实施方式的具有由金属和半导体的组合制成的顶电极和底电极的RRAM结构的图。TE(薄部分3040和后注入增厚的TE 140)和BE 120可以由金属和半导体的组合制成，例如硅化物(NiSi、PtSi)、氮化物(TiN)、多晶硅、高掺杂非晶硅、和诸如Ti/Pt、Ta/Pt/Au、Ni/Ti和Pt/Ni/Pt的金属层。在通过薄TE 3040离子注入之后，TE 140可以用金属3142(例如Al)增厚，以减小串联电阻，如图31B所示。
根据一些实施方式，离子注入和/或辐射创建破坏界面UBL并允许电流更容易通过的缺陷。离子注入还可以将金属和非金属离子两者引入非有意界面UBL和/或将离子从TE和SL撞击进入UBL，从而破坏它们并允许电流更容易流动。根据一些实施方式，在没有现有技术形成电压和伴随的高电流(其可能损伤RRAM并降低其可靠性)的情况下制造了RRAM。
一些参考文献，例如美国专利号8,062,918、8,420,478、8,465,996、8,872,151讨论了将离子部分地注入SL中以增加缺陷浓度。然而，这些参考文献提出在形成TE之前注入离子，这使得在SL和TE之间的界面处形成UBL。UBL厚度可以是开关层的大部分。例如，开关层可以具有低至2nm的厚度，而UBL可以具有在1nm至20nm范围内的厚度。因此，UBL可以用其厚度和组成显著改变开关层的特性。UBL可以被认为是污染。这需要进一步形成过程，其降低RRAM的可靠性并增加其可变性。此外，参考文献教导了注入离子/缺陷，使得它们主要保留在SL的一部分中。由于注入的离子/缺陷很大部分不会到达SL和BE的界面，因此这些技术在破坏可能存在于SL和BE之间的UBL方面是无效的。通过非有效地破坏SL每一侧的UBL，可能需要高的形成电压来穿透阻挡件。
美国专利号8,809,159讨论了对可以在辐射之前形成的辐射透明的20nm的薄TE。需要透明的TE，这是因为非常低的能量用于辐射并且需要通过TE辐射并进入SL。这种主要在SL中调节辐射的低能量引起缺陷的不均匀分布，并且可能不破坏在SL和BE界面处形成的UBL。
根据一些实施方式，使用具有多个注入能量的离子执行离子注入/辐射到和/或通过非有意阻挡层(UBL)，每个注入能量针对TE、UBL、SL、BE和/或通过UBL并进入BE和/或基板调节。在离子注入过程和辐射过程之后，没有形成可以非有意阻止电流流动的另外的临界界面。
根据一些实施方式，注入离子的多个能量的范围从Kev到超过MeV。例如，质子可以在200KeV下被注入到2微米，其对于单层RRAM交叉条结构，大量的质子注入基板中。质子通过TE、SL和BE并且进入基板的运送为空位、离子和/或电子迁移和形成细丝创建了均匀分布的缺陷通道/路径。可以使用除质子以外的其他离子，包括金属和/或非金属离子。通过使用辐射和/或离子注入损伤在开关层中均匀地创建增强的通道，可以实现在包括较大数目的RRAM单元的整个芯片上的较高均匀性的性能。
图32是示出根据一些实施方式的用于基本RRAM的过程框的流程图。示出了RRAM装置/交叉条的处理步骤，从框3210开始，其中基板可以包含有源和可能无源装置的CMOS集成电路，以与RRAM连接到诸如CPU的其他信息处理单元。在框3212中，形成底电极，接着在框3214中形成开关层。根据一些实施方式，开关层还可以包括电阻器、隧道层和/或二极管层。在框3216中，形成顶电极。在框3218中通过整个RRAM结构执行离子注入和/或辐射。在堆叠的RRAM结构的情况下，框3218的注入或辐射可以是采用足够能量穿过整个堆叠的RRAM结构，以穿透RRAM和/或整个RRAM堆叠体。根据一些其他实施方式，中间注入/辐射步骤可以在形成一个或更多个堆叠体层之后进行。在框3220中，如果需要，顶电极被加厚。框3218的离子注入和/或辐射可以由多个能量、剂量和不同的离子、电子和质子组成。根据一些实施方式，均匀分布的缺陷通道从顶电极延伸穿过开关层并进入底电极和/或进入基板中。通过对暴露于辐射和/或离子注入的区域的适当掩蔽(选择性区域辐射和/或离子注入)，整个硅晶片被辐射和/或离子注入，这有助于大批量硅晶片处理。
根据一些其他实施方式，所述装置原位辐射。也就是说，在BE、SL和TE的沉积之后进行辐射，例如如图32所示。根据一些实施方式，使用高剂量(在硅中从100rad到1000万rad)电磁辐射，例如在约3KeV到约100KeV范围内的X射线，以通过SL创建更均匀的缺陷通道。硅中的1rad或1rad(Si)通常定义为每克硅吸收100erg的能量。通常，无论是以离子、X射线、伽马射线还是电子的形式，具有较大深度穿透的较高Kev能量的较高辐射可在诸如SL的薄层中提供更均匀的缺陷，特别是在存在更厚的顶层TE时。在SL中的缺陷的这种高均匀性(其提供对操作性能的低变化)对于具有非常大数目元件的装置的制造是重要的。如稍后所示的利用高能量电磁辐射或离子的这种原位辐射可以在简单的一层RRAM结构、多层堆叠的交叉条RRAM结构或竖直RRAM结构中进行。对于多层堆叠的和竖直RRAM结构，甚至可以使用如本文其他地方所述的更高的辐射能量。
在下面的部分中，我们描述使用电磁辐射在厚的顶电极TE(例如，超过100nm)的情况下在SL中原位产生的均匀缺陷的实用装置。更具体地，根据一些实施方式，使用具有范围从3KeV到100KeV的光子能量的X射线辐射。先前已经不实用地尝试用电磁辐射在SL中产生缺陷。例如，一个现有技术方案(美国专利8,809,159)讨论了使用非常低的辐射光子能量(200nm至600nm的波长或6.2至2.1ev)，引起SL中缺陷产生的深度的范围非常窄。这种低能量方法还需要在沉积顶电极之前或使用非常薄的顶电极层(厚度为10nm至20nm)进行辐射。这是不实用的方法，这可能引起来自跨芯片的SL和/或TE中的相对小的厚度变化的SL中大的缺陷变化。这种现有技术方案也不能提供多层交叉条结构或竖直结构的原位辐射。根据一些实施方式，约100nm或更厚量级的厚TE之后是用比美国专利8,809,159中使用的能量高100倍至1000倍的能量辐射。
图33A至图33D是示出根据已知技术注入的Hf离子的模拟结果的图。美国专利号8,872,151讨论了在50KeV和22.5KeV下将Hf离子注入到没有顶电极的30nm HfOx开关层中。曲线3310、3312、3314和3316是这些条件的蒙特卡罗模拟。可以看出，在开关层内产生的空位非常不均匀。这种具有缺少空位的区域的不均匀性可能引起不一致和不可再现的RRAM开关特性，并且需要进一步进行形成以启动开关，因为没有空位的体积将需要进行形成以产生空位。还可能需要进行形成以破坏HfOx和底电极之间以及顶电极和在离子注入过程之后沉积的HfOx之间的UBL。在开关层内空位浓度的不均匀性超过95％。这种不均匀性可引起空位浓度的降低，从而引起迁移率退化，其可能在HRS(高电阻状态)和LRS(低电阻状态)之间的多个周期之后最终引起RRAM故障。较低的空位浓度也可引起低空位迁移率和较低的导电率。
图34是示出根据一些实施方式的简单RRAM结构的电极和开关层的相对厚度的图。TE 140为50nm的Pt；SL 130为10nm的TiOx；BE 120为100nm的Ti(或在一些情况下为Pt)；以及基板110是5000nm的SiO2。可以使用各种离子种类、各种注入能量和多种剂量来执行注入过程3450。模拟了几种注入成图34所示的结构的方案，并且结果示于图35A-D、图36A-D、图37A-D和图38A-D中。已经发现，提供相对深的注入过程，使得大部分离子被良好地注入到基板110中，引起缺陷轮廓的均匀性大大增加。该均匀缺陷轮廓和相关联的均匀空位浓度轮廓极大地增加了RRAM再现性，降低了RRAM可变性并提高了RRAM可靠性。在这种情况下，开关层内的空位浓度均匀性优于10％。根据一些实施方式，大部分离子注入到开关层外部，这可提供可接受的空位浓度均匀性。根据一些实施方式，90％或更多的离子被注入到开关层的外部。根据一些实施方式，70％或更多的离子被注入到开关层的外部。根据一些实施方式，50％或更多的离子被注入到开关层的外部。根据一些实施方式，30％或更多的离子被注入到开关层的外部。在一些情况下，10％或更多的离子被注入到开关层的外部。在平均值的变化中，在开关层内的空位浓度的均匀性可以在从优于5％到优于80％的范围内。在一些情况下，空位浓度均匀性的变化可以优于5％。在一些情况下，它可能优于10％。在一些情况下，它可能优于20％。在一些情况下，空位浓度均匀性可以优于30％。在一些情况下，它可以优于40％-50％。在一些情况下，在平均值的变化方面，空位均匀性可优于60-80％。根据一些实施方式，具有不同离子种类、能量和/或剂量的多个离子注入被用于改善RRAM再现性、减少可变性并提高可靠性。根据一些实施方式，使用浅和深离子注入的组合。例如，第一较浅的离子注入有效地破坏TE和SL和/或SL和BE层之间的UBL。这之后是第二较深注入，其有效地在整个SL层上产生均匀的缺陷轮廓。离子注入的其他组合也可并入RRAM制造过程中，例如将过渡金属原位转化为过渡金属氧化物的注入剂(氮化物、碳化物、氟化物、氯化物、氧化物及其任何组合为其他示例)。
图35A至图35D是示出在600KeV下注入到如图34所示的结构中的Ar离子的模拟结果的图。Ar离子可以单电离并在600KeV下加速或双电离并在300KeV下加速。如曲线3510所示，Ar离子峰刚好小于500nm进入SiO2层。曲线3512是TE 140、SL 130和BE 120的上部的放大图。曲线3514和3516是显示由注入产生的空位的碰撞事件图。所产生的空位的放大图3516在10nm厚的TiOx开关层130内显示出良好的均匀性，而在开关层130中没有空位的任何空隙。此外，可以看出，在TE 140至SL 130界面处以及在SL 130至BE 120界面处没有空位的空隙，这是UBL容易形成的地方。空位与碰撞事件成正比；近似地由r×碰撞事件×剂量×106/cm3给出，其中“r”可以具有从1到0.01的值。对于下面所有空位浓度计算选择“r”＝1的值。如果“r”小于1，则可以相应地用较高剂量校正空位浓度。选择“r”＝1对于重离子近似正确，其中每个注入的离子碰撞事件将产生空位。
图36A至图36D是示出在800KeV下注入到如图34所示的结构中的Ar离子的模拟结果的图。在曲线3610中，Ar离子峰进入到SiO2层中深于500nm。曲线3612是TE 140、SL 130和BE 120的上部的放大图。曲线3614和3616是显示由注入产生的空位的碰撞事件图。放大图3616示出在开关层130内近似均匀地产生具有优于50％均匀性的空位。不考虑下降以及在具有Pt和Ti的TiOx边界处的可能是模拟的假象的空位峰，开关层中的空位浓度的均匀性优于3％。此外，可以看出，在TE 140至SL 130界面处以及在SL130至BE 120界面处没有空位的空隙，这是UBL容易形成的位置。Ar是主要用于产生空位和缺陷并将电极离子敲入界面以破坏在处理期间可能形成的UBL(这引起RRAM装置需要击穿级别形成过程)的惰性离子。
图37A至图37D是示出在1600KeV下注入到如图34所示的结构中或者在533KeV下三重电离和加速的Xe离子的模拟结果的图。从曲线3710可以看出，离子分布峰距表面约500nm。曲线3712是TE 140、SL 130和BE 120的上部的放大图。从曲线3714和3716可以看出，在开关层130内以及在TE/SL和SL/BE界面处产生的空位/缺陷近似均匀，且空位浓度的变化小于10％。不考虑开关层中的空位的下降和峰值(这可能是由于模拟中的假像引起的)，均匀性优于2％。在开关层内和/或在开关层内的空位/缺陷的界面处以及界面处没有任何空隙的一种近似均匀分布和/或多种近似均匀分布可以引起低的可变性RRAM开关特性并提高再现性和可靠性。尽管在该示例中使用1600KeV的加速能量，但是也可以使用小于或大于1600KeV的其他能量。根据一些实施方式，多重电离的离子可以使用相应较低的加速电压，并且实现相似的注入深度。可以使用关系E(能量)＝ZeV，其中Z是离子电荷数，V是加速电压，以及e是电子电荷。例如，具有600KV加速电压的三重电离的Ar离子将具有1800KeV的能量。也可以使用离子峰位于底电极内的能量；考虑可以在RRAM下面的任何CMOS电路和/或装置，并且可以调节能量以最小化到CMOS中的离子注入。
图38A至图38D是示出在3200KeV下注入到如图34所示的示例性结构中的Bi离子的模拟结果的图。从曲线3810可以看出，Bi离子被注入到约500nm的深度。曲线3812是TE 140、SL 130和BE 120的上部的放大图。如在曲线3814和3816中可以看到的，开关层130内和界面处的空位近似均匀。Bi离子可以被多重电离以降低加速电压。此外，可以使用除了3200KeV之外的能量。例如，可以将Bi离子注入到底电极和/或顶电极界面中、在开关层内和/或底电极界面处，并且之后是更高能量的Bi和/或其他离子注入以产生没有空隙的空位和/或在开关层和界面内的近似均匀的空位。空位浓度的均匀性约小于5％。不考虑可能由于模拟的假象的部分，实现了优于2％的空位浓度均匀性。更高能量离子注入还可以具有对由于例如可以由处理引起的RRAM装置的厚度变化的空位、缺陷、离子分布的均匀性的较小变化。
图39是示出对于1KeV和100KeV之间的能量的硅中的X射线线性吸收系数(以cm-1为单位)和X射线光子能量(以KeV为单位)之间的关系的对数-对数图。在下面的示例中，示出了使用高剂量电磁辐射(例如X射线)以促进RRAM制造。在100rad(在Si中)至10000000rad(在Si中)的范围内的例如以X射线的形式的电磁辐射也可以在开关层中引起期望的损伤。在图39中，为了清楚起见，将硅中的线性吸收系数示出断裂为两条曲线3910和3912。对于详细的参考文献，参见例如，NIST X-ray mass attenuation coefficient for Silicon(硅的NIST X射线质量衰减系数)。对于3keV至100KeV范围内的X射线，线性吸收系数|μ在1000/cm至0.4/cm(或cm-1)的范围内。则吸收(ABS)为：ABS＝1-e-μτ，其中τ是以cm为单位的硅厚度。例如，厚度为200nm或0.2×10-4cm，并且在26KeV(其中μ为5cm)的原位RRAM装置，则μτ＝1×10-4并且ABS＝0.0001。因此，ABS实际上与RRAM装置厚度成线性比例。在RRAM厚度中几个百分比的变化使ABS仅改变几个百分点。因此，在26KeV或20-30KeV的范围内的这种辐射对厚度变化非常不敏感，并且特别适合于对变化具有小的容限的堆叠交叉条RRAM装置的原位辐射。图45中示出了三个RRAM装置的堆叠结构的示例，可以使用上述范围容易地原位辐射。根据一些实施方式，具有较大数目的堆叠装置的RRAM结构的原位辐射使用20-30KeV的能量范围也是实用的。在一些示例中，使用20-30KeV的能量范围原位辐射5至15个或更多个堆叠的RAMM装置的堆叠体。竖直RRAM结构(其示例在图53中示出)也非常适合于使用电磁能量(特别是在20-30KeV的范围内)的原位辐射。根据一些实施方式，x射线可以提供有轫致辐射(Bremsstrahlung)装置(例如用于医疗目的的装置)或电子同步加速器装置。此外，由于在开关层的原位辐射之前形成两个电极，所以该辐射可以破坏在处理期间通过污染非有意形成的任何UBL。
根据一些实施方式，在CMOS可以在RRAM交叉条下面和/或周围的情况下，可以采取预防措施通过重金属例如W、Ta、Bi、Au和Pb的薄层(例如，几微米厚)来掩蔽暴露于辐射的这些敏感区域。例如，在开始交叉条的构造过程之前，如图32中所示，在步骤3212中，首先沉积W、Ta、Bi、Au、Pb和/或其他金属的层，以遮挡在该位置下方或周围的其他部件。这表明对于远超过60KeV的x射线光子能量将需要不实用的厚的遮挡。在现有技术的方案中，例如美国专利号8,809,159(其中似乎建议用钴-60伽马射线辐射)，没有领会该效果。这种高度穿透的辐射将破坏装置中的所有部件。根据一些实施方式，对于较小堆叠和较薄的RRAM结构，在低于10KeV范围内的较低能量X射线的辐射可能是有用的。这种实施方式的益处是可以使用更薄的重金属遮挡。
图40是示出根据一些实施方式的具有与基板垂直或几乎垂直的开关层的RRAM结构的简单截面的图。通常，RRAM开关层可以是水平的(平行于基板和/或几乎水平)和/或竖直(垂直于基板和/或几乎竖直)以及从垂直于基板到平行于基板的任何角度。关于将开关层布置成垂直于基板的进一步细节，参见例如美国专利公开号2015/0090948。离子注入和/或用X射线/伽马射线辐射可以以从垂直于基板到不垂直范围内的角度(例如从相对于基板的直角到锐角或钝角)撞击RRAM结构。在图40所示的示例中，辐射4050(例如离子注入和/或辐射)以非垂直角度(例如约45度)通过顶电极140并进入开关层4030、4032和4034、进入底电极120和/或进入基板110来导向RRAM结构。离子注入和/或辐射4050也可以是垂直或几乎垂直于基板110，并且在开关层和界面内引起空位/缺陷。根据一些实施方式，离子注入或其他辐射的角度可以在小于5度至80度或更大非垂直的范围内。
图41是示出根据一些实施方式的RRAM结构的截面的图，其中离子注入或其他辐射被执行为垂直或几乎垂直于基板的主平面表面。RRAM结构如图40所示。离子注入和/或X射线/伽马射线4150的辐射可以以与基板的主平面表面垂直和/或几乎垂直的角度撞击。选择能量使得离子和/或辐射通过电极并进入开关层和界面、进入底电极和/或进入基板中产生空位/缺陷。在该示例中，离子和/或辐射在开关层和用于电流控制的任何其他层之间的界面和例如底电极120和顶电极140的电极之间的界面被制造之后以边缘方式穿透开关层4030、4032和4034。以这种方式，离子和/或辐射4450可以破坏在处理期间通过污染非有意形成的任何UBL。这种破坏改善了RRAM开关特性，而不依赖于对装置施加近击穿电压电流的形成过程。在开关层4030、4032和4034中产生空位和缺陷。根据一些实施方式，离子例如O、过渡金属离子、其他非过渡金属离子、惰性离子例如Ar、Xe、非惰性离子例如H、Cl、N、F和其他离子例如Li、Na、K、C等也可以以边缘方式和/或几乎以边缘方式注入到开关层中。离子和/或空位/缺陷的分布沿着撞击离子的方向。在大多数情况下，开关层的宽度大于开关层的厚度，其范围为约2nm至约40nm。因此，空位和/或离子的分布可以沿着开关层的宽度而不是开关层的深度布置。该技术可以有利地将空位/离子定位在开关层的宽度内，其可以进一步限制开关层内的开关区，以提高再现性和可靠性。
图42是示出根据一些实施方式的具有两个或更多个堆叠体的堆叠RRAM结构的图，其中开关层的平面垂直和/或几乎垂直于基板的表面。用于离子注入和/或辐射(例如X射线/伽马射线)的能量被选择，使得离子和/或辐射通过电极4240、4220、140和150穿透整个堆叠体4200进入开关层例如4230和4232，并且进入基板110。离子和/或辐射还穿透可能存在UBL的电极和开关层之间的界面，由此破坏UBL。撞击离子和/或辐射的角度可以是垂直和/或几乎垂直于基板，例如在示例性注入剂4252中，使得开关层被以边缘方式穿透。根据一些其他实施方式，如在示例性注入剂4250中，撞击离子和/或辐射可以是非垂直的。
图43是示出根据一些实施方式的具有竖直和/或几乎竖直的开关层的基本简化的RRAM结构的截面的图，其中离子注入和/或辐射沿边缘撞击进入开关层。在离子注入的情况下，沿边缘方向允许沿开关层的宽度而不是沿开关层的深度或厚度的区域中的离子/空位/缺陷的定位。注意，空位浓度沿电流流动的方向大致均匀。在插图4360中示出了示例性离子和/或缺陷轮廓。具有足够高的能量的离子也可以沿着开关层的整个宽度穿透，以便注入到底电极120和/或基板110中。根据一些实施方式，可以使用多种离子种类、能量和/或剂量来优化RRAM开关特性、再现性和可靠性，以及降低RRAM可变性。根据一些实施方式，诸如X射线和伽马射线的辐射也可以与离子注入一起使用和/或单独使用，以沿开关层的整个宽度产生缺陷。根据一些实施方式，在电极和/或非开关层(例如电流控制层、非线性二极管和/或隧道层)与开关层接触之后执行离子注入和/或辐射到开关层的边缘中。这例如对于作为界面形成的任何UBL的破坏可能是有益的。根据其他实施方式，当在顶电极沉积之前在底电极上沉积开关层时，可以启动离子注入和/或辐射。
由于开关层通常是比电极更低密度的材料，因此离子注入和/或辐射进入开关层的边缘可以需要更少的总体能量，同时仍然实现局部或非局部均匀性，这取决于离子和/或空位的能量分布。根据一些实施方式，多个离子种类、能量和/或剂量可以用于优化RRAM特性。用于离子注入和/或辐射的较低能量还使可能在RRAM交叉条下面和/或周围的CMOS电路的非有意影响最小化，并且减少了在离子注入和/或辐射期间的任何遮挡要求。
根据一些实施方式，边缘离子注入和/或辐射还用于破坏可能由于将以另外的方式不利地影响RRAM特性的处理而形成的UBL。UBL的破坏可以允许电极和开关层和/或非开关层之间的更好的接触。
图44是示出根据一些实施方式的简单RRAM结构的图，其中开关层包括ZnO纳米棒。ZnO纳米棒可以是核壳，具有其他开关层，例如HfOx和/或其他电流控制层，例如电阻层、二极管层和/或隧道层。为了简明起见，在底电极4420和顶电极4440之间的开关层4430中仅示出ZnO纳米棒。在该示例中，BE 4420是铝掺杂的ZnO(AZO)，并且TE 4440是Au。注入过程4450可以包括穿过顶电极4440注入到ZnO纳米棒中、注入到底电极4420和/或注入到基板110中的氢离子。H离子可以用于在ZnO纳米棒中产生O空位。用H离子掺杂ZnO纳米棒(具有或不具有热退火/热处理，均匀地和/或非均匀地)可以调节RRAM的开关特性。此外，通过顶电极的注入，界面处的任何非有意阻挡层(UBL)将被破坏，从而提供良好的电特性。根据一些实施方式，较高能量离子注入也可以用于破坏纳米棒和底电极之间的界面处的任何UBL。根据一些实施方式，在离子注入中也可以使用其他离子，例如Zn、O、Ar、Xe、Al、Au、Ti、Hf，以在与其他纳米棒的纳米棒界面内和沿所述纳米棒界面掺杂和/或创建缺陷和/或空位。根据一些实施方式，多种能量、剂量和/或粒种可以用于优化RRAM的开关特性。
根据一些实施方式，将描述几个具体示例性结构和过程。在一些示例中，TE 140是具有50nm厚度的Pt，SL 130是具有20nm厚度的氧化铪，BE 120是具有100nm厚度的Ti或W，并且基板110是Si晶片上具有2000nm至4000nm厚度的二氧化硅。替选示例包括用于SL 130的替代的氧化钛、氧化锆、氧化钨、氧化钽、氧化钒或这些氧化物的组合。电极TE和BE的厚度可以变化，并且可以由TiN、AlN、硅化物、W、Ni、Au、Pt、Cr、V、Ta、Nb、Al、Cu或这些的组合制成。以下是可以与上述结构一起使用的具体的注入明细表：
1.在600KeV下以1×1012/cm2至5×1014/cm2的剂量的氩；
2.在600KeV下以1×1012/cm2至5×1014/cm2的剂量的氩，接着在100KeV下以1×1014/cm2至5×1016/cm2的剂量注入氧；
3.在600KeV下以1×1012/cm2至5×1014/cm2的剂量的氩，随后在100KeV下以1×1014/cm2至5×1016/cm2的剂量注入氧，以及在10KeV下以1×1014/cm2至5×1016/cm2的剂量注入氢；
4.在600KeV下以1×1014/cm2至5×1016/cm2的剂量的氩；
5.在150KeV下以1×1012/cm2至5×1014/cm2的剂量的氩；
6.在150KeV下以1×1014/cm2至5×1016/cm2的剂量的氩；
7.在1600KeV下以1×1012/cm2至5×1014/cm2的剂量的氙；
8.在300KeV下以1×1012/cm2至5×1014/cm2的剂量的氙；
9.在300KeV下以1×1012/cm2至5×1014/cm2的剂量的氙，随后在100KeV下以1×1014/cm2至5×1016/cm2的剂量注入氧；
10.在1600KeV下以1×1012/cm2至5×1014/cm2的剂量的氙，随后在100KeV下以1×1014/cm2至5×1016/cm2的剂量注入氧；
11.在1600KeV下以1×1010/cm2至5×1013/cm2的剂量的氙；
12.在650KeV下以1×1014/cm2至5×1016/cm2的剂量的Au；
13.在650KeV下以1×1015/cm2至5×1017/cm2的剂量的Au，随后在100KeV下以1×1014/cm2至5×1016/cm2的剂量注入氧；以及
14.在400KeV下以1×1015/cm2至5×1017/cm2的剂量的Au，随后在100KeV下以1×1014/cm2至5×1016/cm2的剂量注入氧。
根据一些实施方式，可以将氢注入剂添加到上述示例性注入剂明细表1至3和5至14中的任一个中。另外，任何上述注入剂明细表的能量和剂量可以改变+/-50％。
图45是示出根据一些实施方式的多层RRAM装置的结构的图。图45所示的结构4500是三个竖直堆叠的RRAM装置的示例。根据一些实施方式，TE 4540、4542和4544由100nm的Pt制成；开关层(SL)4530、4532和4534由20nm的TiOx制成；并且Bes 4520、4522和4524由100nm的Ti制成。因此，多层结构4500由例如可以在Si上形成的SiO2 4510上的3个RRAM装置组成。执行离子注入4550。根据一些实施方式，在800KeV和/或1600KeV下注入Ar离子。根据一些其他实施方式，H离子在100KeV和/或200KeV下注入结构4500中。Ar离子是惰性的并且不与任何材料反应。更确切地，它们在材料中的存在用于创建缺陷和空位。H可以是反应性的，并且大量的H离子在200KeV下沉积到SiO2层4510中。然而，在800KeV和1600KeV下大部分Ar离子分别驻留在第二RRAM装置和第三RRAM装置中。
图46A至图46H是示出根据一些实施方式的在各种能量下注入到如图45所示的结构中的Ar离子和H离子的模拟结果的图。示出了离子的范围和碰撞事件的图。在离子范围图(图46B、图46D、图46F和图46H)中，可以通过将剂量(离子/cm2)与竖直轴的(原子/cm3)/(原子/cm2)相乘获得离子的掺杂浓度离子/cm3。在碰撞事件图(图46A、图46C、图46E和图46G)中，空位浓度可以通过将(剂量)(r)(108)与竖直轴的数目/(埃-离子)相乘来近似，其中“r”是产生一个空位的离子数。在一些情况下，可以假定“r”等于1，并且在其他情况下，“r”可以假定为0.01并且取决于注入条件。在我们所有的近似中，假设“r”＝1。对于除1以外的“r”，可以相应地调整我们的剂量。例如，如果r＝0.01，则剂量可以增加100以实现假定r＝1的相同水平的空位浓度。在图46A和图46B中，可以看出，在800KeV下的Ar仅能穿透2个RRAM装置。在图46C和图46D中，可以看出，在1600KeV下的Ar穿透所有3个RRAM装置。在图46E至图46H中，可以看出，在100KeV和200KeV下的H能够穿透所有3个RRAM装置。
图47A至图47B是示出根据一些实施方式的在800KeV下注入到如图45所示的结构中的Ar离子的模拟结果的放大图。可以看出，在Ar 800KeV处，在前两个RRAM的开关层中产生空位。第一RRAM开关层4534在空位浓度方面具有优于20％的均匀性，并且第二RRAM开关层4532具有优于10％的空位浓度均匀性。装置间空位浓度变化优于10％。
图48A至图48C是示出根据一些实施方式的在1600KeV下注入到如图45所示的结构中的Ar离子的模拟结果的放大图。可以看出，RRAM1、RRAM2和RRAM3各自的开关层4534、4532和4530都具有优于20％的空位浓度变化。忽略在开关层边界附近可能的模拟假象，在每个RRAM的开关层内，空位浓度的均匀性优于5％。装置到装置的空位浓度变化优于15％。
图49A至图49C是示出根据一些实施方式的在200KeV下将H离子注入到如图45所示的结构中模拟结果的放大图。所有3个RRAM SL(4534、4532和4530)的空位浓度均匀性优于60％，并且装置到装置的均匀性为约60％或更好。
图50是示出根据一些实施方式的RRAM装置的多层结构的图。图50所示的结构5000是三个竖直堆叠的RRAM装置的示例。根据一些实施方式，TE 5044、5042和5040由100nm的Al制成；SL 5034、5032和5030由20nm的TiOx 20nm制成；并且BE 5042、5040和5020由100nm的Al制成。注意，在该配置中，电极层5040和5042用作用于不同RRAM装置的TE和BE功能。3000nm SiO2在RRAM装置下面。使用600KeV和800KeV的能量用Ar离子注入该结构。还可以使用100KeV和200KeV的能量注入H离子。为了简单起见，图50的堆叠的RRAM结构仅示出了最基本的结构。可以包括其他层，并且可以相应地调整离子(例如Ar、H、Xe、Ti、Hf)的注入能量，以增加离子和空位的分布的均匀性。
图51A至图51E是示出根据一些实施方式的在600KeV下注入到如图50所示的结构中的Ar离子的模拟结果的图。在图51A至图51E中，可以看出，可以实现在每个装置内的优于10％的空位浓度变化。忽略可能的模拟界面假象，空位浓度优于5％。在600KeV下的Ar离子注入时，装置到装置的变化优于20％。
图52A至图52E是示出根据一些实施方式的在800KeV下注入到如图50所示的结构中的Ar离子的模拟结果的图。在图51A至图51E中，可以看出，使用800KeV Ar离子注入到具有如图50所示的组成的3RRAM堆叠体中，可以实现装置和装置到装置内的优于20％的空位浓度变化。在一些情况下，可以实现优于15％的空位浓度变化，并且去除可能的模拟假象。
图53是示出根据一些实施方式的竖直堆叠的RRAM装置的结构的图。图53所示的结构5300是具有如下的5个RRAM装置的竖直RRAM堆叠体(VRRAM)的示例：竖直电极5320；水平电极5340、5342、5344、5346和5448；以及设置在水平和竖直电极之间的开关层5330。如图53所示，开关层5330近似垂直于基板5310。在水平电极5340、5340、5342、5344、5346和5348之间是电绝缘隔离物层5362、5364、5366和5368。另外，在水平电极5348下方设置有绝缘层5314，并且在水平电极5340上方设置有绝缘层5360。在某些情况下，CMOS电子装置可以存在于VRRAM下面的基板5310中，并且由诸如W(钨)、Mo(钼)、Hf和/或Ta的材料制成的层5312可以沉积在CMOS电子装置和VVRAM之间，以阻止离子和/或辐射穿透到CMOS层中。电极5340、5340、5342、5344、5346和5348的厚度可以在50nm至200nm的范围内，并且绝缘隔离物层可以在50nm至200nm的范围内。重金属阻挡层5312可以在100nm至2000nm的范围内。VRRAM的总堆叠体可以在约550nm至2200nm的范围内。在一些情况下，其可以为约4500nm。近似垂直于表面的离子注入5350可以以垂直和/或非垂直的角度穿透开关层的边缘，以沿着开关层的整个长度产生均匀的缺陷。当竖直电极和水平电极就位时，但在添加竖直连接线之前，可以实施离子注入和/或辐射。在一些情况下，可以在用于竖直电极的连接线就位之后实施离子注入和/或辐射。在一些其他情况下，可以在形成整个VRRAM结构之后实施离子注入和/或辐射。在一些其他情况下，可以实施用于选择性区域离子注入和/或辐射的一些掩蔽。用于选择性区域离子注入和/或辐射的掩模材料可以是诸如Hf、Ta、W、Pb或Au的金属。根据一些实施方式，选择性区域离子注入和/或辐射可在开关层的某些区域上执行，例如直接在竖直和水平电极之间的区域。在一些情况下，可以存在与可以遮挡离子注入和/或辐射的VRRAM或RRAM堆叠体相邻的CMOS电子装置。重金属可以用于在选择性区域离子注入和/或辐射中遮挡CMOS。根据一些实施方式，也可以使用其他厚材料，例如聚酰亚胺。
对于VRRAM和3D交叉条RRAM(也称为水平RRAM)中的竖直和水平电极的连接金属的进一步细节，参见例如，Park等人，A Non-Linear ReRAM Cell with sub-1μA Ultralow Operating Current for High Density Vertical Resistive Memory(VRRAM)，IEDM12-501，(2012)；Baek等人，Realization of Vertical Resistive Memory(VRRAM)using costeffective 3D Process，IEDM 11-737(2011)，美国专利公开号2013/0009122；以及美国专利号8,525,247，其每个均通过引用并入本文。
图54是示出根据一些实施方式的为了模拟的目的而简化的竖直堆叠的RRAM装置的结构的图。在这种情况下，VRRAM结构5400包括2500nm厚的HfOx的开关层5330，随后是由2000nm的SiO2制成的绝缘层5314，由2000nm的W制成的层5312和10000nm厚的Si层5310。将离子注入到约4500nm的深度，以最大化HfOx开关层5330内的空位浓度分布的均匀性。W层5312用于阻止离子穿透到Si层5310中，Si层5310可以包含用于控制VRRAM和其他存储功能的CMOS电子装置。
图55A至图55B是示出根据一些实施方式的在17.5MeV下注入到如图54所示的结构中的Ar离子的模拟结果的图。曲线显示Ar离子穿透到约4500nm的深度。沿着HfOx开关层5330的2500nm长度的空位浓度分布对于Ar离子优于60％，并且在局部的任何小区域处优于2％的变化，其中去除了可能的模拟假象。W层5312有效地阻止离子穿透到可能包含CMOS电路和电子装置的Si层中。
图56A至图56B是示出根据一些实施方式的在540KeV下注入到如图54所示的结构中的H离子的模拟结果的图。曲线显示Ar离子穿透到约4500nm的深度。沿着HfOx开关层5330的2500nm长度的空位浓度分布对于H离子优于20％，并且在局部的任何小区域处优于2％的变化，其中去除了可能的模拟假象。W层5312有效地阻止离子穿透到可能包含CMOS电路和电子装置的Si层中。
图57是示出根据一些其他实施方式的为了模拟的目的而简化的竖直堆叠的RRAM装置的结构的图。在这种情况下，VRRAM结构5700包括由2500nm的TiOx制成的开关层5730。绝缘层5314是2000nm的SiO2，层5312是2000nm的W；以及层5710为10000nm的Si。W层5312或类似的重金属层用于阻止离子穿透进可能包含CMOS电路和电子装置的Si层5710。W层5312的厚度可以根据离子能量在约500nm至2000nm的范围内。模拟条件包括在17MeV下的Ar离子和在520KeV下的H离子，其引起约4500nm的离子范围。离子范围峰位于开关层5730的外部，以使沿着开关层的长度的空位浓度分布的均匀性最大化，使得VRRAM结构在不同水平的RRAM之间具有相对低的可变性。
图58A至图58D是示出根据一些实施方式的分别在17MeV和520KeV下注入到如图57所示的结构中的Ar离子和H离子的模拟结果的图。沿着TiOx开关层5730的长度所得的空位浓度分布对于Ar注入均匀性的变化优于40％，并且对于H注入能量均匀性的变化优于约30％，其中去除了可能的模拟假象。W层5312有效地阻止离子穿透到Si层5710中，Si层5710可以包含用于控制VRRAM存储器堆叠体和其他存储功能的CMOS电路和电子装置。
图59是示出用于研究开关层中的空位浓度根据由于制造引起的顶电极厚度变化的敏感度的RRAM装置的结构的图。结构5900包括由Pt制成的具有可变厚度的顶电极9540。对于该研究，厚度从80nm、100nm、120nm变化20％。开关层5930由20nm的TiOx制成，底电极5920由100nm的Ti制成，SiO2层5910的厚度为2000nm。Ar离子被加速到1600KeV的能量，使得Ar离子范围或峰在开关层5930的外部。
图60A至图60C是示出根据一些实施方式的在171600KeV下注入到如图59所示的具有80nm、100nm和120nm的厚度的顶电极5940的结构中的Ar离子的模拟结果的图。特别地，图60A、图60B和图60C分别示出了对于TE(Pt)层5940厚度为80nm、100nm和120nm的模拟结果。发现由于Pt顶电极(5940)厚度变化引起的开关层(5030)中的空位浓度的变化优于5％。在每个开关层内，发现空位浓度变化优于3％，其中去除了可能的模拟假象。
图61A和图61B是示出了空位细丝中收缩的示例的图。它们改编自Chen等人，“Understanding of the Endurance Failure in Scaled HfO2-based 1T1R RRAMthrough Vacancy Mobility Degradation”IEDM12-482,2012，其通过引用并入本文。在过渡金属氧化物开关层的情况下，氧空位的不均匀分布可以引起空位细丝的收缩。收缩部6134和6138可以引起空位迁移率的劣化，从而引起RRAM的劣化。空位迁移率的劣化引起更高的电阻率和因此更高的焦耳热，其可以进一步使缺陷退火，从而减少引起LRS变得更具电阻性的空位数目。具有氧空位、金属缺陷、氧离子、中性氧空位的导电细丝的形成在Syu等人“Redox Reaction Switching Mechanism in RRAM Device With Pt/CoSiOTiNStructure”，IEEE ELECTRON DEVICE LETTERS，VOL.32，NO.4，2011年4月(以下称为“Syu2011”)中讨论，其通过引用并入本文。
跨水平和竖直RRAM中的电极之间的开关层的电流流动方向上的非均匀分布可能引起细丝的收缩，这引起空位迁移率的劣化。空位迁移率的这种劣化然后引起LRS的劣化，这引起RRAM的可靠性的劣化。此外，由于形成过程引起的空位的非均匀分布中的空位浓度的变化引起RRAM的所有开关参数(例如HRS、LRS、Vset和Vreset和Vforming)的可变性。与Vread(存储器被询问是否在HRS或LRS中的电压)相关联的电流也可以在可以包含数百万到数万亿个RRAM单元的存储器单元上的单个RRAM和/或其他RRAM装置内变化。这种可变性是非常不希望的。通过形成过程形成的细丝是随机的，并且遵循连接局部缺陷(如晶界)和开关层的沉积缺陷的路径。参见，例如，Raghavan等人，“Variability model for forming process inoxygen vacancy modulated high-j based resistive switching memory devices”，Micro electronics Reliability 54(2014)2266-2271，其通过引用并入本文。细丝的随机长度和空位的浓度可以影响空位的迁移率并且增加RRAM的电压和电流的可变性，其反过来影响HRS、LRS、Vset、Vreset、Vread、Vforming。此外，空位的长度和迁移率的变化也可以影响装置的速度，例如HRS和LRS的存储状态之间的开关时间。在空位浓度中可能存在收缩的细丝中的扭结可以引起空位的较低迁移率，并因此引起较长的开关时间。对于2nm至20nm的开关层厚度，在施加的1V/cm的电场下约102cm2/V-s的迁移率引起2nS至20nS(纳秒)的开关时间。细丝可以是部分不导电的，从而引起HRS。在这种情况下，不导电段可以在20nm的开关层厚度内为2nm至4nm。迁移率可以为10cm2/V-s，并且开关时间为几十纳秒。空位的迁移率也可以是约10-2cm2/V-s或更低，这引起微秒的开关时间。
图62A是示出根据本文描述的许多实施方式的开关层内的空位的均匀分布的图。图62A的均匀空位分布6232可以使用例如关于图34、图35A至图35D、图36A至图36D、图37A至图37D和图38A至图38D所模拟和讨论的技术来实现。
图62B是示出在形成顶电极之前由已知的离子注入技术得到的空位分布的图。图62B中的空位6234的分布可以由已知的离子注入技术产生，例如图33A至图33D所示。空位6234在开关层内在具有收缩的电流路径的方向上是不均匀的，这可能引起空位迁移率的劣化，并且最终引起RRAM的可靠性的劣化。空位数目的收缩还可以引起较低的空位迁移率，并且因此可能不利地影响RRAM的开关时间。另外，在已知的离子注入方案中存在这样的情况，其中由于离子注入引起的空位和/或缺陷不一直延伸到底电极。在这种情况下，形成过程是形成细丝所必需的。从图33A至图33D中所示的模拟结果可以看出，在一种情况下，空位范围为0至2.4。为了从竖直标度转换为空位/cm3，(0-2.4)×剂量/埃，例如1×1012离子/cm2的剂量给出0至2.4×1020/cm3的空位浓度，其中假定每个离子碰撞产生一个空位。通常情况并非如此，而是每100次离子碰撞引起一个空位。
使用本文所述的技术，空位分布的变化可以保持小于80％，并且在一些情况下小于20％。空位浓度可以在2×1017/cm3至5×1022/cm3的范围内。在某些情况下，可以实现5×1021/cm3至5×1022/cm3的范围。在用于较低电流的另一种情况下，可以实现5×1020/cm3至5×1021/cm3。对于非常低的电流操作，在微安培和/或亚微安培范围内，可以获得5×1019/cm3至5×1020/cm3。在用于超低能量RRAM的高纳安培范围中，空位浓度可以在1×1017/cm3至5×1019/cm3的范围内。
每单位体积的空位数越低，电压越高。空位可以与半导体中的“空穴”大致相比，使得细丝的电导率由空位的数量和迁移率决定。因此，较高的缺陷浓度引起较高的迁移率。注意，这与传统半导体制造技术相反，在常规半导体制造技术中，对于高迁移率缺陷保持为低。当缺陷浓度大时，离子和/或电子更容易从缺陷跳跃到缺陷。如Syu 2011中所讨论的，存在氧空位、氧离子、电子。还存在非导电金属缺陷和中性空位。如图62A中可以看出，可以实现在开关层内具有小于80％的浓度变化的空位浓度6232的连续分布。RRAM参数(例如HRS、LRS、Vset、Vreset和Vread)的可变性减小，这是因为空位浓度和迁移率是均匀的并且没有收缩。在一些情况下，空位浓度在开关层内的变化可以优于60％，在一些情况下优于40％，在一些情况下优于20％，以及在一些情况下优于10％。参见图图35A至图35D、图36A至图36D、图37A至图37D和图38A至图38D用于单个开关层离子注入。深重离子注入在开关层内产生最均匀的空位浓度。开关层中的空位的均匀浓度可以引起均匀的空位迁移率，其不仅降低RRAM开关参数(例如HRS、LRS、Vset、Vreset和Vread)的可变性，而且还在HRS和LRS的存储状态之间循环期间减小开关时间且提高可靠性。当空位浓度为20％或更高时，Vset和Vreset、HRS和LRS、Vread和开关时间的均匀性可以预期在单个装置内具有小于约10％的可变性。通过均匀的离子注入并且在能量和剂量的注入变化中具有小于10％的变化，RRAM单元到单元的变化也应该约优于10％。在一些情况下，RRAM参数可变性在单个RRAM和单元到单元RRAM内可以优于5％。在某些情况下，可以实现优于2％的RRAM参数可变性。
图63A至图63D是示出根据一些实施方式的用于制造RRAM装置的一部分的过程的简化序列的图。在图63A中，离子通过顶电极(TE)6340注入。注入能量足以穿透TE 6340并进入开关层(SL)或层6330并进入底电极(BE)6320。离子可以是惰性的，例如Ar、He、Xe。对于过渡金属开关层(例如TiOx、HfOx、TaOx、ZrOx、WOx)，也可以使用O离子或过渡金属离子，还可以使用例如Ti、Ni、Hf、W、Zr、Ta、H和N来产生缺陷、空位或离子，以提供用于沿细丝的导电的路径。电子跳跃、隧穿、空间电荷沿着缺陷/空位提供了低电阻状态(LRS)，并且当空位具有间隙时，提供RRAM的高电阻状态(HRS)。当通过顶电极注入离子时，一些顶电极离子撞击到开关层中，在TE-SL界面处形成更导电的层。在图63B中，通常通过蚀刻去除或部分去除TE。在图63C中，在SL 6330上沉积非线性层或层6360，以提供RRAM的电流电压特性的非线性，其可用于最小化交叉条RRAM结构或用于存储器的RRAM(例如，竖直RRAM(VRRAM))的任何阵列中的潜行电流。非线性层6360可以是例如在非晶Si中的p和n掺杂的二极管层、或者可以通过与金属或几乎金属表面接触而产生肖特基势垒结的半导体材料层。非线性层6330可以是隧道层，可以由具有肖特基结、金属氧化物半导体结和/或隧道结的多个层和/或二极管和隧道层的组合组成。在图63D中，TE 6342被重新沉积在二极管层6360上以完成RRAM单元。
将金属离子撞击到SL界面中的作用对于允许类金属的接触或邻近二极管层的更高导电性的层是重要的。例如，在SL和诸如肖特基势垒结的半导体结之间和/或当二极管层掺杂有p和n掺杂剂时创建类金属界面中这可能是重要的。SL处的类金属界面可以提供例如低电阻接触。TE可以是薄的(例如，2nm至50nm的量级)或者较厚的100nm至200nm的TE。在TE-SL界面处形成的类金属界面然后可以提供与随后的非线性层(例如二极管层)的良好的半导体接触。在某些情况下，TE 6340可以是1nm厚的量级，在这种情况下，在离子注入之后，TE不需要在与SL接触的区域中被去除。取决于二极管层或半导体层的掺杂，二极管层和/或其他非线性层可沉积到SL上以形成肖特基势垒结和/或几乎欧姆或欧姆结。注意，二极管层是具有p和n掺杂的半导体层，而半导体层可以仅掺杂p或n)。
图64A至图64B是示出根据一些实施方式的通过TE层由离子注入撞击到SL层中的离子的图。图64A示出了在TE被去除之后SL层6430的界面中的被撞击进的离子6442。图64B示出在注入之前通过部分去除和/或通过具有非常薄的TE而保留的剩余TE 6444。例如，TE层可以是约一纳米，并且在离子注入之后在SL上方的TE不被去除。由于通过TE的离子注入，被撞击的离子6442来自TE。例如，如果TE由W组成，则撞击进的离子将是TE-SL界面中的W离子，并且一些W离子在SL层中。这也可以以简单的方式被认为是类似于在半导体欧姆接触中的合金化(其中通过热和其他化学反应将金属离子驱入半导体中)，而在这种情况下，通过TE注入的离子例如通过W TE注入的Ar离子以弹道方式将W离子物理撞击到SL中。注入到SL6430和BE 6420中的Ar离子产生有助于细丝形成的缺陷和空位、有助于诸如氧、空位和电子的离子种类在电场中扩散、漂移或跳跃。扩散、漂移和/或跳跃可以由于电流流动的焦耳热而发生，这是因为功率耗散与电流乘以电阻的平方成比例。
图65A至图65B是示出根据一些实施方式的撞击到具有沉积的二极管、半导体和/或隧道层的SL层中的离子的图。图65A示出去除的大部分TE，并且二极管层6460与SL 6430接触。在图65B中，留下约1nm的残留TE6444，并且DL 6460沉积在残留的TE上并且将金属离子6442撞击到SL 6430中。在某些情况下，可以通过在沉积二极管或半导体层6460之前的剩余TE6444注入另外的金属离子和/或氧离子。
图66A至图66B是示出根据一些实施方式的撞击到具有沉积的二极管、半导体和/或隧道层以及TE的SL层中的离子的图。如图64A至图64B和图65A至图65B的情况，图66A示出在TE已经被去除之后SL层6430的界面中的被撞击进的离子6442，而图66B示出剩余的残留的TE 6444。在每种情况下，顶电极6462沉积在二极管和/或半导体层6460上。二极管和/或半导体层6460可以给出用于RRAM的非线性电流电压特性，这有利于减少高密度阵列结构(诸如RRAM单元的交叉条和3D VRRAM堆叠体)中的相邻RRAM单元之间的潜行电流。金属TE6462可以与二极管/半导体层6460形成肖特基结。SL 6430和DL 6460之间的类金属界面可以撞击有金属离子，并且残留的TE金属也可以形成肖特基接触、MOS接触和/或欧姆接触，这取决于二极管/半导体层的掺杂水平。
图67是根据一些实施方式的通过TE注入的过程的简化流程图。在框6710中，BE沉积在基板上。在框6712中，沉积SL。在框6714中，沉积第一TE。在框6716中，离子被注入穿过TE。在框6718中，根据TE厚度，TE可以留在原位，或者可以完全或部分地去除TE。在框6720中，沉积二极管/半导体层。在框6722中，RRAM单元用TE的沉积(或再沉积)完成。SL和DL之间的类金属界面分离了两个功能，SL提供空位的创建和湮灭以产生HRS和LRS，并且二极管/半导体层用于给出RRAM单元的非线性电流电压特性。
根据一些实施方式，所描述的撞击进离子技术可以应用于竖直RRAM。在如图53所示的VRRAM中，竖直电极5320可以最初是薄的共形层，例如W、TiN、Mo、Al、Ni等，其可以通过例如溅射、原子层沉积来沉积。然后以例如关于晶片旋转的非垂直的角度执行离子注入，其可以将金属离子撞击进SL 5330的界面。在非常薄的初始竖直电极5320的情况下，例如大约1nm，电极可留在原位，而二极管/半导体层沉积为与SL 5330共形，并且随后是完整版本的电极5320。
本专利申请涉及某些理论来解释装置的性质和操作，但应清楚这样的理论基于当前的理解，并且不影响所公开的装置的实际操作，即使未来的发展证明理论不正确也是如此。本专利说明书还涉及参数的数值范围，并且应当理解，与这些范围的非实质性偏离仍在所公开的进步的精神内。
虽然为了清楚起见已经详细地描述了前述内容，但是明显的是，在不脱离其原理的情况下可以进行某些改变和修改。应当注意，存在实现本文描述的过程和设备的许多替选方式。因此，本实施方式被认为是说明性的而不是限制性的，并且本文描述的工作主体不限于本文给出的细节，其可以在所附权利要求的范围和等同范围内进行修改。

Claims (62)

1.一种电阻式随机存取存储器装置，包括：
第一电极；
第二电极；以及
开关区，所述开关区在所述第一电极和所述第二电极之间并且包括一个或更多个迁移率增强型路径结构，所述一个或更多个迁移率增强型路径结构在所述开关区中的相应位置处延伸并且被配置成提供带电粒种的增强的迁移率并且具有随着施加在所述第一电极和所述第二电极之间的开关电压而变化的相应电阻，
其中，所述迁移率增强型路径结构包括由离子注入引起的在所述开关区中的损伤，所述离子注入包括在穿过所述开关区之后沉积在所述开关区外部的离子。
2.根据权利要求1所述的电阻式存储器装置，其中，所述迁移率增强型路径结构通过所述离子注入形成，而不是通过跨所述开关区施加等于或大于击穿电压的电压来形成。
3.根据权利要求1所述的电阻式存储器装置，包括基板，其中，所述第一电极是设置在所述基板上方并且在所述开关区下方的底电极，并且所述第二电极是设置在所述开关区上方的顶电极。
4.根据权利要求3所述的电阻式存储器装置，其中，在所述离子注入中使用的大多数离子沉积在所述开关区下方。
5.根据权利要求4所述的电阻式存储器装置，其中，在所述离子注入中使用的大多数离子沉积在所述底电极下方。
6.根据权利要求3所述的电阻式存储器装置，其中，所述损伤中的至少一些是由于由所述离子注入引起的碰撞事件引起的，并且大多数所述碰撞事件发生在所述开关区下方。
7.根据权利要求3所述的电阻式存储器装置，其中，在所述离子注入中使用的注入的离子的分布轮廓中的主峰在所述开关区下方。
8.根据权利要求3所述的电阻式存储器装置，其中，所述离子注入在所述开关区的整个厚度上引起大量的碰撞事件。
9.根据权利要求1所述的电阻式存储器装置，包括在所述开关层和所述第一电极之间的阻挡层，所述阻挡层在功能上被所述离子注入破坏。
10.根据权利要求1所述的电阻式存储器装置，包括在所述开关区和所述第二电极之间的阻挡层，所述阻挡层在功能上被所述离子注入破坏。
11.根据权利要求1所述的电阻式存储器装置，其中，所述离子注入穿过所述第一电极和所述第二电极。
12.根据权利要求11所述的电阻式存储器装置，其中，所述第二电极在所述开关区上方，并且包括穿过其发生所述离子注入的第一部分和随后形成的增厚部分。
13.根据权利要求1所述的电阻式存储器装置，包括具有主平面上表面的下置基板，其中，所述第一电极与所述开关区之间的第一平面界面和所述开关区与所述第二电极之间的第二平面界面与所述下置基板的所述主平面上表面不平行。
14.根据权利要求13所述的电阻式存储器装置，其中，所述第一平面界面和所述第二平面界面近似垂直于所述下置基板的所述主平面上表面。
15.根据权利要求14所述的电阻式存储器装置，其中，在所述离子注入中，所述离子主要沿垂直于所述下置基板的所述主平面上表面的方向注入。
16.根据权利要求15所述的电阻式存储器装置，包括所述开关区中的由所述离子注入引起的缺陷，所述缺陷跨垂直于所述第一平面界面和所述第二平面界面的平面近似均匀地分布。
17.根据权利要求14所述的电阻式存储器装置，其中，所述离子注入主要沿与所述下置基板的所述主平面上表面成锐角的方向。
18.根据权利要求13所述的电阻式存储器装置，包括以下中的至少一个：(i)形成在所述开关区和所述第一电极之间并且在功能上被所述离子注入破坏的阻挡层，以及(ii)形成在所述开关区和所述第二电极之间并且在功能上被所述离子注入破坏的阻挡层。
19.根据权利要求1所述的电阻式存储器装置，其中，所述开关区由过渡金属氧化物材料形成。
20.根据权利要求1所述的电阻式存储器装置，其中，所注入的离子选自：Ag、Ti、Ta、Hf、O、N、Au、Fe、Ni、Ti、Ta、V、Pb、Bi、W、H、Ar、C、Si、B、P、Ga、As、Te、Al、Zn、In和Sn。
21.根据权利要求1所述的电阻式存储器装置，其中，所述开关区通过所述离子注入原位形成。
22.根据权利要求21所述的电阻式存储器装置，其中，所述注入包括将氧离子注入到所述开关区中，其中，所述开关区最初由一种或更多种过渡金属材料形成。
23.根据权利要求1所述的电阻式存储器装置，其中，所述开关区具有内建应力，并且所述离子注入增加所述开关区中的所述应力，并且促进所述迁移率增强型路径结构的创建。
24.根据权利要求23所述的电阻式存储器装置，其中，所述开关区包括引起所述内建应力的大原子质量原子和失配材料层中的至少一个。
25.根据权利要求1所述的电阻式存储器装置，其中，所述迁移率增强型路径结构至少部分地由所述离子注入中的碰撞事件形成，所述碰撞事件在整个所述开关区中基本上均匀地分布。
26.一种制造电阻式随机存取存储器装置的方法，包括：
形成第一电极；
形成开关层；
形成第二电极，使得所述开关层在所述第一电极和所述第二电极之间；以及
进行离子注入，在所述离子注入中所述离子的一部分进入并且离开所述开关层，由此促进形成一个或更多个迁移率增强型路径结构，所述一个或更多个迁移率增强型路径结构提供带电粒种的增强的迁移率，使得所述第一电极和所述第二电极之间的通过所述开关层的电阻能够通过在所述第一电极和所述第二电极之间施加开关电压来增大及减小。
27.根据权利要求26所述的方法，其中，所述形成一个或更多个迁移率增强型路径结构是由所述离子注入引起的，而不是由向所述开关层施加等于或大于所述开关层的击穿电压的电压引起的。
28.根据权利要求26所述的方法，其中，所述第一电极是在基板上方并且在所述开关层下方的底电极，并且所述第二电极是在所述开关层上方的顶电极。
29.根据权利要求28所述的方法，其中，在所述离子注入中进入所述开关层的大多数离子离开所述开关层。
30.根据权利要求28所述的方法，其中，所述离子注入引起碰撞事件，并且大多数所述碰撞事件发生在所述开关层下方的位置处。
31.根据权利要求26所述的方法，其中，所述离子注入在功能上破坏形成在所述开关层与所述第一电极之间的阻挡层和形成在所述开关层与所述第二电极之间的阻挡层中的至少一个。
32.根据权利要求26所述的方法，其中，所述第一电极与所述开关层之间的第一平面界面和所述开关层与所述第二电极之间的第二平面界面近似垂直于下置基板的主平面上表面。
33.根据权利要求32所述的方法，其中，所述离子的注入主要在垂直于所述下置基板的所述主平面上表面的方向上。
34.根据权利要求32所述的方法，其中，所述离子的注入在功能上破坏形成在所述开关层与所述第一电极之间的阻挡层和形成在所述开关层与所述第二电极之间的阻挡层中的至少一个。
35.一种电阻式随机存取存储器装置，包括：
第一电极；
第二电极；以及
开关区，所述开关区在所述第一电极和所述第二电极之间并且包括一个或更多个迁移率增强型路径结构，所述一个或更多个迁移率增强型路径结构在所述开关区中的相应位置处延伸并且被配置成提供带电粒种的增强的迁移率并且具有随着施加在所述第一电极和所述第二电极之间的开关电压而变化的跨所述一个或更多个路径结构的相应电阻；
其中，所述迁移率增强型路径结构包括在所述开关区中的由引导至所述开关区中的电磁辐射引起的基本上均匀的损伤。
36.根据权利要求35所述的电阻式存储器装置，其中，所述电磁辐射包括选自如下类型的辐射：x射线、伽马射线、UV光、可见光和IR光。
37.根据权利要求35所述的电阻式存储器装置，其中，所述电磁辐射包括能量在约3KeV至约100KeV的范围内的伽马射线或X射线。
38.根据权利要求37所述的电阻式存储器装置，其中，所述电磁辐射包括能量在约20KeV至约30KeV的范围内的X射线。
39.根据权利要求38所述的电阻式存储器装置，其中，所述电磁辐射包括能量在约25KeV至约27KeV的范围内的X射线。
40.根据权利要求35所述的电阻式存储器装置，其中，所述损伤是在所述辐射穿过所述第一电极和第二电极和所述开关层中的至少一个之后通过所述辐射原位引起的。
41.根据权利要求40所述的电阻式存储器装置，还包括在所述电磁辐射之前在所述第二电极上方以堆叠形式形成的多个开关层和电极。
42.根据权利要求41所述的电阻式存储器装置，其中，所述损伤在被同时电磁辐射的至少三个开关层中形成。
43.根据权利要求35所述的电阻式存储器装置，还包括形成在所述第一电极下方的辐射阻挡层，所述辐射阻挡层被配置成保护所述阻挡层下方的区域免于暴露于所述电磁辐射。
44.根据权利要求43所述的电阻式存储器装置，其中，所述辐射阻挡层由选自W、Ta、Bi、Au和Pb中的材料制成。
45.根据权利要求35所述的电阻式存储器装置，包括以下中的至少一个：(i)形成在所述开关区和所述第一电极之间并且在功能上被所述电磁辐射破坏的阻挡层，以及(ii)形成在所述开关区和所述第二电极之间并且在功能上被所述电磁辐射破坏的阻挡层。
46.根据权利要求35所述的电阻式存储器装置，包括具有主平面表面的下置基板，其中，所述第一电极与所述开关区之间的第一平面界面和所述开关区与所述第二电极之间的第二平面界面近似垂直于所述下置基板的所述主平面上表面。
47.一种制造电阻式随机存取存储器装置的方法，包括：
形成第一电极；
形成开关区；
形成第二电极，使得所述开关区位于所述第一电极和所述第二电极之间；以及
通过将能量引导至所述开关区中来损伤所述开关区，由此促进形成一个或更多个迁移率增强型路径结构，所述一个或更多个迁移率增强型路径结构提供带电粒种的增强的迁移率，使得所述第一电极和所述第二电极之间的通过所述开关层的电阻能够通过在所述第一电极和所述第二电极之间施加开关电压来增大及减小。
48.根据权利要求48所述的方法，其中，所述损伤引起碰撞事件，并且大多数所述碰撞事件发生在除了所述开关区之外的位置处。
49.根据权利要求47所述的方法，其中，所引导的能量为离子、电子、X射线、伽马射线、包括UV和IR光的光以及超声波中的一种或更多种的形式。
50.根据权利要求47所述的方法，其中，所引导的能量穿过所述第一电极的至少一部分和所述第二电极的至少一部分。
51.根据权利要求50所述的方法，其中，所述引导的能量在功能上破坏形成在所述开关区与所述第一电极之间的阻挡层和形成在所述开关区与所述第二电极之间的阻挡层中的至少一个。
52.一种电阻式随机存取存储器装置，包括：
第一电极；
第二电极；
开关区，所述开关区在所述第一电极和所述第二电极之间并且包括多个迁移率增强型路径结构，所述多个迁移率增强型路径结构在所述开关区中的相应位置处延伸并且被配置成提供带电粒种的增强的迁移率并且具有随着施加在所述第一电极和所述第二电极之间的开关电压而变化的跨所述路径结构的相应电阻；
其中，所述迁移率增强型路径结构包括由被射入、穿过和延伸超过所述开关区的所引导的能量引起的所述开关区中的损伤。
53.根据权利要求52所述的电阻式存储器装置，其中，所述迁移率增强型路径结构包括由为离子、电子、X射线、伽马射线、包括UV和IR光的光以及超声波中的一种或更多种的形式的引导的能量引起的所述开关区中的损伤。
54.根据权利要求52所述的电阻式存储器装置，其中，所述迁移率增强型路径结构包括由进入所述开关区中的离子注入引起的所述开关区中的损伤。
55.根据权利要求52所述的电阻式存储器装置，其中，所述迁移率增强型路径结构包括由为X射线、伽马射线和电子中的至少一种的形式的引导的能量引起的所述开关区中的损伤。
56.根据权利要求52所述的电阻式存储器装置，其中，所述迁移率增强型路径结构包括由为具有比X射线长的波长的辐射的形式的引导的能量引起的所述开关区中的损伤。
57.一种电阻式随机存取存储器装置，包括：
第一电极；
第二电极；以及
开关区，所述开关区在所述第一电极和所述第二电极之间并且包括一个或更多个迁移率增强型路径结构，所述一个或更多个迁移率增强型路径结构在所述开关区中的相应位置处延伸并且被配置成提供带电粒种的增强的迁移率并且具有随着施加在所述第一电极和所述第二电极之间的开关电压而变化的跨所述一个或更多个路径结构的相应电阻；
其中，所述迁移率增强型路径结构包括由被引导进入所述开关区中的能量在约3KeV至约100KeV的范围内的电磁辐射引起的所述开关区中的基本上均匀的损伤。
58.一种电阻式随机存取存储器装置，包括：
第一电极的堆叠体；
第二电极的堆叠体；
以及开关区的堆叠体，所述开关区中的每一个在相应成对的所述第一电极中之一与所述第二电极中之一之间；
其中，所述开关区中的每一个包括一个或更多个迁移率增强型路径结构，所述一个或更多个迁移率增强型路径结构被配置为提供带电粒种的增强的迁移率并且具有随着施加的开关电压而变化的跨所述路径结构的相应电阻；并且
其中，所述迁移率增强型路径结构包括由同时射入并且通过所述开关区的堆叠体中的所述开关区的引导的能量引起的所述开关区中的损伤。
59.根据权利要求58所述的电阻式存储器装置，其中，由所述引导的能量引起的所述损伤由为离子注入的形式的引导的能量引起。
60.根据权利要求58所述的电阻式存储器装置，其中，由所述引导的能量引起的所述损伤由为在1KeV至100KeV的能量范围内的辐射的形式的引导的能量引起。
61.根据权利要求58所述的电阻式存储器装置，其中，所述开关区的堆叠体包括2个至20个开关区。
62.根据权利要求58所述的电阻式存储器装置，包括横向间隔开的堆叠体的阵列，每个所述堆叠体包括第一电极和第二电极以及开关区，其中，所述横向间隔开的堆叠体通过电线互连并且形成集成存储器结构。
CN201580027848.6A 2015-01-05 2015-08-18 具有注入及辐射通道的电阻式随机存取存储器 Pending CN106463340A (zh)

Applications Claiming Priority (17)

Application Number Priority Date Filing Date Title
US201562100028P 2015-01-05 2015-01-05
US62/100,028 2015-01-05
US62/132,507 2015-02-04
US201562132507P 2015-03-13 2015-03-13
US201562137282P 2015-03-24 2015-03-24
US62/137,282 2015-03-24
US201562144328P 2015-04-07 2015-04-07
US62/144,328 2015-04-07
US201562145450P 2015-04-09 2015-04-09
US62/145,450 2015-04-09
US201562151394P 2015-04-22 2015-04-22
US62/151,394 2015-04-22
US201562171209P 2015-06-04 2015-06-04
US62/171,209 2015-06-04
US201562172110P 2015-06-07 2015-06-07
US62/172,110 2015-06-07
PCT/US2015/045731 WO2016111724A1 (en) 2015-01-05 2015-08-18 Resistive random-access memory with implanted and radiated channels

Publications (1)

Publication Number Publication Date
CN106463340A true CN106463340A (zh) 2017-02-22

Family

ID=56358354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580027848.6A Pending CN106463340A (zh) 2015-01-05 2015-08-18 具有注入及辐射通道的电阻式随机存取存储器

Country Status (3)

Country Link
JP (1) JP2018516447A (zh)
CN (1) CN106463340A (zh)
WO (1) WO2016111724A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109155364A (zh) * 2018-08-02 2019-01-04 深圳市为通博科技有限责任公司 忆阻器电极材料的制备方法、制备装置和忆阻器电极材料
CN109545964A (zh) * 2018-12-14 2019-03-29 中国科学院上海微***与信息技术研究所 一种基于氧化物离子注入的选通材料、选通器单元及其制备方法
CN110676374A (zh) * 2019-05-22 2020-01-10 集美大学 一种阻变存储器及其制备方法
CN110783453A (zh) * 2019-09-24 2020-02-11 北京大学 一种双模阻变存储器件及其制备方法
CN111009609A (zh) * 2019-12-24 2020-04-14 华中科技大学 一种超晶格忆阻器功能层材料、忆阻器单元及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381557B2 (en) 2015-12-14 2019-08-13 Shih-Yuan Wang Resistive random-access memory with protected switching layer
US10756266B2 (en) 2015-12-14 2020-08-25 Wwram Devices, Inc. Resistive random-access memory with protected switching layer
JP2019129239A (ja) * 2018-01-25 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
CN109411602A (zh) * 2018-11-22 2019-03-01 上海华力微电子有限公司 氧化钽基阻变存储器及其制造方法
DE102019112887A1 (de) * 2019-05-16 2020-11-19 Rheinisch-Westfälische Technische Hochschule (Rwth) Aachen Phasenwechselspeicher
TWI724441B (zh) 2019-07-01 2021-04-11 華邦電子股份有限公司 電阻式隨機存取記憶體結構及其製造方法
US11152566B2 (en) 2019-12-10 2021-10-19 Winbond Electronics Corp. Resistive random access memory
CN111403599B (zh) * 2020-02-26 2022-11-04 杭州未名信科科技有限公司 一种半导体结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257089A (zh) * 2007-01-04 2008-09-03 三星电子株式会社 电阻随机存取存储器及其制造方法
US20100243983A1 (en) * 2009-03-31 2010-09-30 Tony Chiang Controlled localized defect paths for resistive memories
CN102254803A (zh) * 2011-08-04 2011-11-23 江苏畅微电子科技有限公司 电阻型存储器的制备方法
CN103534829A (zh) * 2011-05-16 2014-01-22 瓦里安半导体设备公司 电阻性随机存取存储元件的离子植入改质
WO2014194069A2 (en) * 2013-05-29 2014-12-04 Shih-Yuan Wang Resistive random-access memory formed without forming voltage

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183553B2 (en) * 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
US8062918B2 (en) * 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
JP5638995B2 (ja) * 2011-03-28 2014-12-10 株式会社Ｓｅｎ イオン注入方法及びイオン注入装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257089A (zh) * 2007-01-04 2008-09-03 三星电子株式会社 电阻随机存取存储器及其制造方法
US20100243983A1 (en) * 2009-03-31 2010-09-30 Tony Chiang Controlled localized defect paths for resistive memories
CN103534829A (zh) * 2011-05-16 2014-01-22 瓦里安半导体设备公司 电阻性随机存取存储元件的离子植入改质
CN102254803A (zh) * 2011-08-04 2011-11-23 江苏畅微电子科技有限公司 电阻型存储器的制备方法
WO2014194069A2 (en) * 2013-05-29 2014-12-04 Shih-Yuan Wang Resistive random-access memory formed without forming voltage

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109155364A (zh) * 2018-08-02 2019-01-04 深圳市为通博科技有限责任公司 忆阻器电极材料的制备方法、制备装置和忆阻器电极材料
US11233194B2 (en) 2018-08-02 2022-01-25 Shenzhen Weitongbo Technology Co., Ltd. Memristor electrode material preparation method and apparatus, and memristor electrode material
CN109155364B (zh) * 2018-08-02 2022-09-23 深圳市为通博科技有限责任公司 忆阻器电极材料的制备方法、制备装置和忆阻器电极材料
CN109545964A (zh) * 2018-12-14 2019-03-29 中国科学院上海微***与信息技术研究所 一种基于氧化物离子注入的选通材料、选通器单元及其制备方法
CN110676374A (zh) * 2019-05-22 2020-01-10 集美大学 一种阻变存储器及其制备方法
CN110783453A (zh) * 2019-09-24 2020-02-11 北京大学 一种双模阻变存储器件及其制备方法
CN110783453B (zh) * 2019-09-24 2024-02-09 北京大学 一种双模阻变存储器件及其制备方法
CN111009609A (zh) * 2019-12-24 2020-04-14 华中科技大学 一种超晶格忆阻器功能层材料、忆阻器单元及其制备方法
WO2021128994A1 (zh) * 2019-12-24 2021-07-01 华中科技大学 一种超晶格忆阻器功能层材料、忆阻器单元及其制备方法

Also Published As

Publication number Publication date
WO2016111724A1 (en) 2016-07-14
JP2018516447A (ja) 2018-06-21

Similar Documents

Publication Publication Date Title
CN106463340A (zh) 具有注入及辐射通道的电阻式随机存取存储器
US9978939B2 (en) Resistive random-access memory with implanted and radiated channels
US9647036B2 (en) Resistive random-access memory with implanted and radiated channels
JP5507545B2 (ja) 抵抗スイッチング特性を改善する表面処理方法
JP4883664B2 (ja) メモリアレイの製造方法
US9818939B2 (en) Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US9099645B2 (en) Resistance random access memory device
KR101597845B1 (ko) 탄소계 메모리 소자를 포함한 메모리 셀과 이를 형성하는 방법
EP2827395A1 (en) Method for patterning a magnetic tunnel junction stack
US20120295398A1 (en) Ion implant modification of resistive random access memory devices
TW201216540A (en) Counter doping compensation methods to improve diode performance
TW200828637A (en) Method for making a self-converged memory material element for memory cell
US8501621B2 (en) Method of fabrication of the memristive device
US10381557B2 (en) Resistive random-access memory with protected switching layer
US8610101B2 (en) Nonvolatile variable resistance element having a variable resistive layer disposed between first and second electrodes
TW201029239A (en) Polysilicon pillar bipolar transistor with self-aligned memory element
EP1794821A1 (de) Resistiv schaltender halbleiterspeicher
Alayan et al. Experimental and simulation studies of the effects of heavy-ion irradiation on HfO 2-based RRAM cells
DE102021111157A1 (de) Halbleitende metalloxid-speichervorrichtung mit wasserstoff-vermittelter schwellspannungsmodulation und deren herstellungsverfahren
Kim et al. Ion beam-assisted solid phase epitaxy of SiGe and its application for analog memristors
KR20170037965A (ko) 다상 셀렉터
TWI309828B (en) Flash memory cell erase scheme using both source and channel regions
Taggart et al. Resistance state locking in CBRAM cells due to displacement damage effects
EP3243211B1 (en) Resistive random-access memory with implanted channels
US8461565B2 (en) Electrically actuated devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170222

RJ01 Rejection of invention patent application after publication