CN110753473B - 电路板组合以及电子设备 - Google Patents

电路板组合以及电子设备 Download PDF

Info

Publication number
CN110753473B
CN110753473B CN201810809693.7A CN201810809693A CN110753473B CN 110753473 B CN110753473 B CN 110753473B CN 201810809693 A CN201810809693 A CN 201810809693A CN 110753473 B CN110753473 B CN 110753473B
Authority
CN
China
Prior art keywords
circuit board
speed
chip
module
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810809693.7A
Other languages
English (en)
Other versions
CN110753473A (zh
Inventor
邓抄军
马飞
方炜
杨志文
李纯刚
郝顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810809693.7A priority Critical patent/CN110753473B/zh
Priority to PCT/CN2019/095588 priority patent/WO2020019990A1/zh
Priority to EP19840402.2A priority patent/EP3806592A4/en
Publication of CN110753473A publication Critical patent/CN110753473A/zh
Priority to US17/155,324 priority patent/US11805592B2/en
Application granted granted Critical
Publication of CN110753473B publication Critical patent/CN110753473B/zh
Priority to US18/372,828 priority patent/US20240107656A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20009—Modifications to facilitate cooling, ventilating, or heating using a gaseous coolant in electronic enclosures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4269—Cooling with heat sinks or radiation fins
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4284—Electrical aspects of optical modules with disconnectable electrical connectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/026—Multiple connections subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
    • H05K7/1447—External wirings; Wiring ducts; Laying cables
    • H05K7/1451—External wirings; Wiring ducts; Laying cables with connections between circuit boards or units
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20409—Outer radiating structures on heat dissipating housings, e.g. fins integrated with the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4043—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to have chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4056—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to additional heatsink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4062—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to or through board or cabinet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10356—Cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thermal Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Combinations Of Printed Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本申请实施例公开了一种电路板组合，应用于电子通信技术领域，以解决现有技术中电路板的散热问题。该电路板组合通过将多个I/O(input/output,输入/输出)模块与IC(integrated circuit,集成电路)芯片之间传输的低速信号在所述第二电路板经过汇总后通过低速线缆传输给所述IC芯片，所述IC芯片发送给多个所述I/O模块的低速信号在所述第二电路板经过扩展为多路后，分别发送给多个所述I/O模块。从而具有较少数量的低速线缆，有利于气流的流通，可以解决现有技术中电路板的散热问题。可以应用在设置需要在电路板上设置较多电子元件的场景中。

Description

电路板组合以及电子设备
技术领域
本申请涉及电子技术领域及通信技术领域，尤其涉及电路板互连技术。
背景技术
电路板上一般设置有很多元件，这些元件在工作过程中散发的热量需要及时传导或散发出去，目前随着元件布局密度的提高，散热问题变得越来越难解决。
发明内容
有鉴于此，本申请实施例提供了一种电路板组合，以一定程度上解决现有技术中电路板的散热问题。
第一方面，本申请提供了一种电路板组合的实施方式，该电路板组合包括第一电路板，第二电路板，一条或多条低速线缆，多条高速线缆，IC(integrated circuit,集成电路)芯片，多个I/O(input/output,输入/输出)模块，所述IC芯片安装在所述第一电路板，多个所述I/O模块安装在所述第二电路板，将多个I/O(input/output,输入/输出)模块与IC(integrated circuit,集成电路)芯片之间传输的低速信号和高速信号通过不同的通道传输，所述高速信号通过多条所述高速线缆传输，所述低速信号在所述第二电路板经过汇总后通过低速线缆传输给所述IC芯片，所述IC芯片发送给多个所述I/O模块的低速信号在所述第二电路板经过扩展为多路后，分别发送给多个所述I/O模块。
这样，多个所述I/O模块与所述IC芯片之间传输的低速信号经过汇总后经过少量的低速线缆传输，也就是说，所述第一电路板和所述第二电路板之间仅连接有少量的低速线缆，低速线缆数量少，所占用的空间很小，可以留出更多的空间用于散热气流的流通，有助于散热。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式相结合，在该具体的实现方式中，所述电路板组合还包括监控模块，所述监控模块安装在所述第二电路板，所述IC芯片通过所述低速线缆与所述监控模块连接，所述监控模块通过板内走线与多个所述I/O模块连接，所述监控模块用于将从所述低速线缆接收的1路低速信号扩展为多路低速信号，并将所述多路低速信号对应发送给多个所述I/O模块，并用于将来自多个所述I/O模块的低速信号，汇总后通过所述低速线缆发送给所述IC芯片11。这样，通过监控模块实现了对多个I/O(input/output,输入/输出)模块与IC(integrated circuit,集成电路)芯片之间传输的低速信号的扩展和汇总。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括芯片散热器，以及多个高速连接器，多个所述高速连接器安装在所述第一电路板，每个所述I/O模块通过一条或多条所述高速线缆与所述第一电路板1的所述高速连接器连接，所述高速连接器通过所述第一电路板的板内走线与所述IC芯片连接，所述芯片散热器贴在所述IC芯片的表面，多个所述高速连接器与所述IC芯片位于所述第一电路板的同一侧表面，多个所述高速连接器的一部分或整体，以及所述IC芯片布置在所述芯片散热器在所述第一电路板的投影区域内；或者，所述高速连接器设置在所述第一电路板的反面，也就是与所述IC芯片相背的一面。以平行于所述第一电路板的正面的平面为基准平面，或者以平行于所述第一电路板的反面的平面为基准平面，或者以垂直于所述第一电路板的厚度方向的平面为基准平面，所述高速连接器在所述基准平面的投影，部分或全部落在所述芯片散热器在所述基准平面的投影内。
所述高速连接器的一部分或整体布置在所述芯片散热器12在所述第一电路板或所述基准平面的投影区域内，这样，所述高速连接器与所述IC芯片的距离很近，所述高速连接器与所述IC芯片之间传输的高速信号，由于在所述第一电路板内传输的距离很短，所以衰减不会很大，可以满足高速***对SI(Signal Integrity，信号完整性)的质量要求，这样对所述第一电路板的信号传输性能要求也比较低，所述第一电路板的成本也比较低。
再者，由于所述高速连接器的一部分或整体布置在所述芯片散热器在所述第一电路板或所述基准平面的投影区域内，这样所述高速连接器在所述第一电路板上不再额外占用太多的其他区域，充分利用了所述第一电路板的表面上的区域，提高了所述第一电路板表面的利用率。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述第二电路板上安装的所述I/O模块的数量可以为2个或2个以上，所述低速线缆的数量小于所述I/O模块的数量。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括包括第一低速连接器，以及第二低速连接器，所述第一低速连接器安装在所述第一电路板，所述第二低速连接器安装在所述第二电路板，所述第一低速连接器通过所述低速线缆与所述第二低速连接器连接，所述第一低速连接器与所述IC芯片之间通过板内走线连接，所述第二低速连接器与所述监控模块之间通过板内走线连接。所述监控模块与所述I/O模块之间通过板内走线连接。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述监控模块可以是一种根据非固化指令工作的集成电路或根据固化指令工作的集成电路。例如：所述监控模块可以为CPLD(complexprogrammable logic device，复杂可编程逻辑器件)芯片。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，在本申请的上述实施例中，所述IC芯片与所述I/O模块之间传输的低速信号可以包括监控类信号，所述监控类信号包括所述IC芯片向所述I/O模块发送的监控类信号，例如：复位信号，或设置低功耗模式信号，或使能信号等。
所述监控类信号还可以进一步包括所述I/O模块向所述IC芯片发送的监控类信号，例如：光模块在位信号，或光模块错误上报信号，或光模块的中断信号等。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述IC芯片与所述I/O模块之间传输的低速信号可以包括：管理类的业务数据。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括一条或多条电源线缆，所述电源线缆连接在所述第一电路板和所述第二电路板之间，用于将所述第一电路板的板内电源走线中的电能输出到所述第二电路板的板内电源走线，多个所述I/O模块从所述第二电路板的板内电源走线获取电能。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述I/O模块可以采用压接的方式固定在所述第二电路板上，并且可以在所述第二电路板的正面和反面都压接I/O模块，以提高所述I/O模块的布局密度。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，以平行于所述第二电路板的正面的平面为参考平面，或者以平行于所述第二电路板的反面的平面为参考平面，或者以垂直于所述第二电路板的厚度方向的平面为参考平面，所述第二电路板的同一部分的正反两面上压接所述I/O模块的区域在所述参考平面的投影重合或大部分重合。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述高速线缆的两端设置有线缆侧连接器，一端的线缆侧连接器连接在所述I/O模块的尾端，所述高速线缆的另一端的线缆侧连接器与所述第一电路板的高速连接器配合。所述第一电路板的高速连接器排为一列，压接在所述第二电路板的同一部分的正反两面的两个I/O模块所连接的两条高速线缆的线缆侧连接器与所述第一电路板的两个相邻的高速连接器一一对应连接。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述线缆侧连接器的底部设置有信号引脚，所述信号引脚安装在所述第二电路板并与所述第二电路板的板内走线连接，所述线缆侧连接器内部的导电端子包括第一组端子和第二组端子，所述第一组端子用于传输所述高速信号，所述第二组端子用于传输所述低速信号，所述第一组端子的一端与所述I/O模块或所述I/O模块内部的光模块连接，另一端与所述高速电缆内部的导线连接；所述第二组端子的一端与所述I/O模块或所述I/O模块内部的光模块连接，另一端与所述信号引脚连接。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，将扁平排线形式的所述高速线缆束成圆柱形的形式。连接第二电路板的同一部分的正面和反面的I/O模块的高速线缆在高度方向上层叠设置。
这种重叠走线方案减少了风阻，提升了***的散热性能，更有利于光模块的散热。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括第一电源连接器，所述第一电源连接器安装在所述第一电路板，在所述第一电路板上，连接所述低速线缆的第一低速连接器和连接所述电源线缆的第一电源连接器位于所述第一电路板的边缘位置。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括第二电源连接器，所述第二电源连接器安装在所述第二电路板，连接所述低速线缆的第二低速连接器和连接所述电源线缆的第二电源连接器位于所述第二电路板的边缘位置。
第二方面，本申请提供了另一种电路板组合的实施方式，该电路板组合包括第一电路板，IC(integrated circuit,集成电路)芯片，芯片散热器，以及高速连接器，所述IC芯片安装在所述第一电路板，所述芯片散热器贴在所述IC芯片的表面，所述高速连接器与所述IC芯片位于所述第一电路板的同一侧表面，所述高速连接器的一部分或整体，以及所述IC芯片布置在所述芯片散热器在所述第一电路板的投影区域内，所述高速连接器通过位于所述第一电路板的板内走线与所述IC(integrated circuit,集成电路)芯片连接，或者，所述的高速连接器设置在所述第一电路板的反面，也就是与所述IC芯片相背的一面。以平行于所述第一电路板的正面的平面为基准平面，或者以平行于所述第一电路板的反面的平面为基准平面，或者以垂直于所述第一电路板的厚度方向的平面为基准平面，所述高速连接器在所述基准平面的投影，部分或全部落在所述芯片散热器在所述基准平面的投影内。
由于所述高速连接器的一部分或整体布置在所述芯片散热器在所述第一电路板或所述基准平面的投影区域内，这样所述高速连接器在所述第一电路板上不再额外占用太多的其他区域，充分利用了所述第一电路板的表面上的区域，提高了所述第一电路板表面的利用率。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式相结合，在该具体的实现方式中，连接所述高速连接器与所述IC芯片的所述第一电路板的板内走线，用于传输高速信号。
所述高速连接器的一部分或整体布置在所述芯片散热器在所述第一电路板或所述基准平面的投影区域内，这样，所述高速连接器与所述IC芯片的距离很近，所述高速连接器与所述IC芯片之间传输的高速信号，由于在所述第一电路板1内传输的距离很短，所以衰减不会很大，可以满足高速***对SI(Signal Integrity，信号完整性)的质量要求，这样对所述第一电路板的信号传输性能要求也比较低，所述第一电路板的成本也比较低。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式相结合，在该具体的实现方式中，所述电路板组合还包括高速线缆，所述高速线缆与所述高速连接器连接。所述高速线缆用于传输高速信号。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括第一低速连接器，所述第一低速连接器安装在所述第一电路板，所述低速连接器通过所述第一电路板的板内走线与所述IC芯片连接。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括一条或多条低速线缆，所述低速线缆与所述第一低速连接器配合，所述低速线缆用于传输低速信号。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述低速信号可以包括监控类信号，例如：复位信号，或设置低功耗模式信号，或使能信号，或光模块在位信号，或光模块错误上报信号，或光模块的中断信号等。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述低速信号可以包括：管理类的业务数据。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括第一电源连接器，所述第一电源连接器安装在所述第一电路板上。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括一条或多条电源线缆，所述电源线缆与所述第一电源连接器配合，所述电源线缆用于传输电能。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述高速连接器的数量为多个，所述高速线缆的数量也相应为多个，多个所述高速连接器排成一列。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，所述高速线缆的端部设置有线缆侧连接器，所述线缆侧连接器与所述高速连接器配合。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，将扁平形式的所述高速线缆束成圆柱形的形式。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括第一电源连接器，所述第一电源连接器安装在所述第一电路板，在所述第一电路板1上，连接所述低速线缆的第一低速连接器和连接所述电源线缆的第一电源连接器位于所述第一电路板的边缘位置。
第三方面，本申请还提供了一种电路板组合的实施方式，该电路板组合包括第二电路板，监控模块，多个I/O(input/output,输入/输出)模块，所述监控模块，以及多个所述I/O模块安装在所述第二电路板，所述监控模块通过板内走线与多个所述I/O模块连接，所述监控模块用于将接收的1路低速信号扩展为多路低速信号，并将所述多路低速信号对应发送给多个所述I/O模块，并用于将来自多个所述I/O模块的低速信号，汇总后输出。
这样，通过监控模块实现了对输入多个所述I/O(input/output,输入/输出)模块的低速信号的扩展，以及对多个所述I/O(input/output,输入/输出)模块输出的低速信号的汇总。多个所述I/O(input/output,输入/输出)模块与外部联络的低速信号仅通过少量的低速线缆传输，低速线缆数量少，所占用的空间很小，可以留出更多的空间用于散热气流的流通，有助于散热。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括一条或多条低速线缆，所述低速线缆与所述监控模块连接，所述监控模块用于从所述低速线缆接收所述1路低速信号，并用于将汇总后的低速信号输出给所述低速线缆。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述第二电路板上安装的所述I/O模块的数量可以为2个或2个以上，所述低速线缆的数量小于所述I/O模块的数量。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括包括第二低速连接器，所述第二低速连接器安装在所述第二电路板，所述第二低速连接器与所述低速线缆连接，所述第二低速连接器与所述监控模块之间通过板内走线连接。所述监控模块与所述I/O模块之间通过板内走线连接。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述监控模块可以是一种根据非固化指令工作的集成电路或根据固化指令工作的集成电路。例如：所述监控模块可以为CPLD(complexprogrammable logic device，复杂可编程逻辑器件)芯片。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，在本申请的上述实施例中，所述低速信号可以包括监控类信号，所述监控类信号包括所述复位信号，或设置低功耗模式信号，或使能信号等。
所述监控类信号还可以进一步包括光模块在位信号，或光模块错误上报信号，或光模块的中断信号等。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述低速信号可以包括：管理类的业务数据。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括一条或多条电源线缆，所述电源线缆与所述第二电路板的板内电源走线连接。
所述电源线缆可以向所述第二电路板的板内电源走线输送电能。这样，多个所述I/O模块可以从所述第二电路板的板内电源走线获取电能。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述I/O模块可以采用压接的方式固定在所述第二电路板上，并且可以在所述第二电路板的正面和反面都压接I/O模块，以提高所述I/O模块的布局密度。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，以平行于所述第二电路板的正面的平面为参考平面，或者以平行于所述第二电路板的反面的平面为参考平面，或者以垂直于所述第二电路板的厚度方向的平面为参考平面，所述第二电路板的同一部分的正反两面上压接所述I/O模块的区域在所述参考平面的投影重合或大部分重合。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括多条高速线缆，多个所述高速线缆与所述I/O模块一一对应连接，其中所述高速线缆连接在所述I/O模块的尾端。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述高速线缆的两端设置有线缆侧连接器，一端的线缆侧连接器连接在所述I/O模块的尾端。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述线缆侧连接器的底部设置有信号引脚，所述信号引脚安装在所述第二电路板并与所述第二电路板的板内走线连接，所述线缆侧连接器内部的导电端子包括第一组端子和第二组端子，所述第一组端子用于传输所述高速信号，所述第二组端子用于传输所述低速信号，所述第一组端子的一端与所述I/O模块或所述I/O模块内部的光模块连接，另一端与所述高速电缆内部的导线连接；所述第二组端子的一端与所述I/O模块或所述I/O模块内部的光模块连接，另一端与所述信号引脚连接。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，将扁平的排线形式的所述高速线缆束成圆柱形的形式。连接第二电路板的同一部分的正面和反面的I/O模块的高速线缆在高度方向上层叠设置。
这种重叠走线方案减少了风阻，提升了***的散热性能，更有利于光模块的散热。
接下来介绍一种具体的实施方式，该实施方式可以与上述的实施方式中任意一种相结合，在该具体的实现方式中，所述电路板组合还包括第二电源连接器，所述第二电源连接器安装在所述第二电路板，所述第二电源连接器与所述电源线缆连接。所述第二低速连接器和所述第二电源连接器位于所述第二电路板的边缘位置。
第四方面，本申请还提供了一种电子设备的实施方式，所述电子设备包括多个电路板组合，外壳以及散热装置，所述电路板组合安装在所述外壳的内部，所述散热装置用于为所述电路板组合散热。所述电路板组合可以采用上述第一方面或第二方面或第三方面中的各种实施方式。
附图说明
图1为云数据中心网络的拓扑结构图；
图2为本申请电路板组合的实施例中各部件布局情况的俯视示意图；
图3为本申请电路板组合的实施例中各部件布局情况的侧面示意图；
图4为本申请电路板组合的实施例中的I/O模块与IC芯片之间交互的低速信号的示意图；
图5为本申请电路板组合的实施例中各部件布局情况的结构示意图；
图6为图5中所示的电路板组合的实施例的另一视角的结构示意图；
图7为图6中所示的电路板组合的实施例的***的结构示意图；
图8为本申请电路板组合的实施例中的I/O模块与高速线缆的结构示意图；
图9为本申请电路板组合的实施例中的一个I/O模块与一条高速线缆的***的结构示意图；
图10为本申请电路板组合的实施例中的一个I/O模块与一条高速线缆之间的组合关系的结构示意图；
图11为本申请电路板组合的实施例中的第二电路板与底板之间组合关系的结构示意图；以及
图12为本申请电子设备实施例的结构示意图。
第一电路板1；IC芯片11；芯片散热器12；高速连接器13；第一低速连接器14；第一电源连接器15；第二电路板2；I/O模块21；监控模块22；第二低速连接器24；第二电源连接器25；低速线缆3；高速线缆4；线缆侧连接器41；电源线缆5；散热器211；散热板212；信号引脚213；端口面板214；底板8；电路板组合01；外壳02；槽位03；以及走线支架9.
具体实施方式
目前数据传输速率比较高的网络，例如：光传送网(Optical TransportNetwork),云数据中心网络，企业网络等，由于器件密度比较大，处理的数据量比较大，因此产生的热量多，对网络中的设备的散热效率要求比较高。这些设备一般包括交换机或路由器等。
以图1所示的一种云数据中心网络为例，该云数据中心网络包括ASW(AccessSwitch，接入交换机)、PSW(POD交换机或节点交换机)，DSW(Distributed Switch，分发交换机)，以及数据中心超核。其中，ASW位于接入层，PSW位于汇聚层，DSW位于核心层。ASW用于实现服务器的接入。PSW用于实现POD(节点)内的交换机之间的互联。DSW用于实现POD之间的交换机的互联。数据中心超核用于实现不同区域的数据中心的互联。互联的设备之间的数据传输速率一般是100Gbps，这么高的数据传输速率，使得位于数据中心超核的数据中心交换机，以及DSW等设备，对散热效率的要求较高。
上述的各种交换机或路由器等设备，可以采用下述实施例中的方案来提高散热效率。需要说明的是，下述实施例中的方案也可以用于对散热效率要求较高的其他电子设备。
参见图2及图3，本申请提供一种电路板组合的实施例，该电路板组合包括第一电路板1，第二电路板2，一条或多条低速线缆3，多条高速线缆4，IC(integrated circuit,集成电路)芯片11，芯片散热器12，多个高速连接器13，多个I/O(input/output,输入/输出)模块21，以及监控模块22，所述IC芯片11，以及所述高速连接器13安装在所述第一电路板1，多个所述I/O模块21，以及所述监控模块22安装在所述第二电路板2，所述IC芯片11通过所述低速线缆3与所述监控模块22连接，所述监控模块22通过板内走线与多个所述I/O模块21连接，所述监控模块22用于将从所述低速线缆3接收的1路低速信号扩展为多路低速信号，并将所述多路低速信号对应发送给多个所述I/O模块21，并用于将来自多个所述I/O模块21的低速信号，汇总后通过所述低速线缆3发送给所述IC芯片11，每个所述I/O模块21通过一条或多条所述高速线缆4与所述第一电路板1的所述高速连接器13连接，所述高速连接器13通过所述第一电路板1的板内走线与所述IC芯片11连接，所述芯片散热器12贴在所述IC芯片11的表面，多个所述高速连接器13与所述IC芯片11位于所述第一电路板1的同一侧表面，多个所述高速连接器13的一部分或整体，以及所述IC芯片11布置在所述芯片散热器12在所述第一电路板1的投影区域内。
在本申请的上述实施例中，所述IC芯片11与所述I/O模块21之间的高速信号通过所述高速线缆4传输，所述IC芯片11与所述I/O模块21之间的低速信号通过所述监控模块22和所述低速线缆3传输。因为来自多个所述I/O模块21的低速信号是经过所述监控模块22汇总后，通过少量的低速线缆3发送给所述IC芯片11，甚至可以仅通过一条低速线缆3发送给所述IC芯片11，相应地，来自所述IC芯片11的低速信号也经过所述监控模块22的扩展后发送给多个所述I/O模块21。因此，所述第一电路板1与所述第二电路板2之间的线缆数量比较少，这样可以留出一些气流流通的空间，有助于所述电路板组合的散热。
在本申请的上述实施例中，所述芯片散热器12贴在所述IC芯片11的表面，可以是所述芯片散热器12与所述IC芯片11直接接触，或者，所述芯片散热器12通过导热媒介与所述IC芯片11接触。所述芯片散热器12用于为所述IC芯片散热，所述IC芯片11所产生的热量直接导到所述芯片散热器12，或者通过导热媒介导到所述芯片散热器12。
如图3及图5所示，在本申请的上述实施例中，所述芯片散热器12的底面一般与所述IC芯片11的顶面直接抵接在一起或通过导热媒介抵接在一起，以便于将所述IC芯片11产生的热量传输到所述芯片散热器12。为了更高效的为所述IC芯片11散热，所述芯片散热器12一般会做的比较大，相应地，所述芯片散热器12的底面也会设置的比较大。所述芯片散热器12的底面会大于所述IC芯片11的顶面，这样，所述芯片散热器12的底面的一部分覆盖在所述IC芯片11的顶面上，一部分突出于所述IC芯片11的顶面之外。例如，所述芯片散热器12的底面的边缘位置突出在所述IC芯片11的顶面之外。这样，所述第一电路板1的表面与所述芯片散热器12的底面之间的空间，可以用来容纳所述高速连接器13的全部或者一部分。需要说明的是，图5是图6的俯视图，图7是图5及图6中所示的电路板组合的***图，通过参考图7，可以发现，在所述第一电路板1布置了三个IC芯片11以及三个芯片散热器12。在图5中，最右边的芯片散热器12是被切掉了一部分，以方便看清楚所述芯片散热器12覆盖住的所述高速连接器13。
如图3及图5所示，所述高速连接器13的一部分或整体，以及所述IC芯片11布置在所述芯片散热器12在所述第一电路板1的投影区域内，这样，所述高速连接器13与所述IC芯片11的距离很近，所述高速连接器13与所述IC芯片11之间传输的高速信号，由于在所述第一电路板1内传输的距离很短，所以衰减不会很大，可以满足高速***对SI(SignalIntegrity，信号完整性)的质量要求，这样对所述第一电路板1的信号传输性能要求也比较低，所述第一电路板1的成本也比较低。
再者，由于所述高速连接器13的一部分或整体布置在所述芯片散热器12在所述第一电路板1的投影区域内，这样所述高速连接器13在所述第一电路板1上不再额外占用太多的其他区域，充分利用了所述第一电路板1的表面上的区域，提高了所述第一电路板1表面的利用率。
在本申请的上述实施例中，多个所述高速连接器13的一部分或整体，以及所述IC芯片11布置在所述芯片散热器12在所述第一电路板1的投影区域内，可以是，多个所述高速连接器13中一部分高速连接器13的一部分或整体，以及所述IC芯片11布置在所述芯片散热器12在所述第一电路板1的投影区域内，也可以是，多个所述高速连接器13中全部的高速连接器13的一部分或整体，以及所述IC芯片11布置在所述芯片散热器12在所述第一电路板1的投影区域内。
在本申请的上述实施例中，所述第二电路板2上安装的所述I/O模块21的数量可以为2个或2个以上。因为所述监控模块22对所述IC芯片11和多个所述I/O模块之间传输的低速信号进行了扩展和汇总，所以，所述IC芯片11不需要和多个所述I/O模块21之间一一对应连接，这样减少了所述第一电路板1和所述第二电路板2之间连接的线路的数量。在满足所述IC芯片11和所述I/O模块21之间的传输低速信号的速度和质量的要求的情况下，所述低速线缆3的数量可以设置为一条，但是如果所述IC芯片11和所述I/O模块21之间的传输低速信号的速度和质量的要求较高，所述低速线缆3的数量也可以设置为两条或更多条。但是，所述低速线缆3的数量要小于所述I/O模块21的数量。
参见图5，在本申请的上述实施例中，所述第一电路板1可以安装有第一低速连接器14，所述第二电路板2可以安装有第二低速连接器24，所述第一低速连接器14通过所述低速线缆3与所述第二低速连接器24连接，所述第一低速连接器14与所述IC芯片11之间通过板内走线连接，所述第二低速连接器24与所述监控模块22之间通过板内走线连接。所述监控模块22与所述I/O模块21之间通过板内走线连接。
具体来讲，所述监控模块22可以是一种根据非固化指令工作的集成电路或根据固化指令工作的集成电路。例如：所述监控模块可以为CPLD(complex programmable logicdevice，复杂可编程逻辑器件)芯片。
所述I/O模块21可以通过信号引脚213将所述低速信号传输到板内走线。
所述低速线缆用于传输低速信号。
具体来讲，所述低速线缆可以为I2C总线。
具体来讲，所述板内走线可以为板内I2C总线。
在本申请的上述实施例中，所述高速线缆4位于所述第一电路板1和所述第二电路板2的外部，不同于所述第一电路板1的板内走线和所述第二电路板的板内走线。
在本申请的上述实施例中，所述IC芯片与所述I/O模块之间传输的低速信号可以包括监控类信号，所述监控类信号包括所述IC芯片向所述I/O模块发送的监控类信号，例如：复位信号，或设置低功耗模式信号，或使能信号等；
所述监控类信号也可以包括所述I/O模块向所述IC芯片发送的监控类信号，例如：光模块在位信号，或光模块错误上报信号，或光模块的中断信号等。
所述IC芯片与所述I/O模块之间传输的低速信号还可以包括：管理类的业务数据。
在本申请的上述实施例中，所述I/O模块用于连接以及收容光模块(图中未示出)，所述光模块用于将接收到的光信号转换为电信号。所述I/O模块与所述IC芯片之间传输的所述低速信号或高速信号，其实就是所述光模块通过所述I/O模块与所述IC芯片之间传输的高速信号或低速信号。供给所述I/O模块的电能是用于提供给所述光模块的。所述光模块通过所述I/O模块与所述IC芯片之间传输的信号为电信号。具体来讲，所述I/O模块可以设置为笼子结构，所述光模块***所述笼子内。
参见图4，在图4中具体列出了所述IC芯片，所述CPLD芯片以及所述I/O模块之间交互的各类低速信号，其中n为自然数。管理所述I/O模块所需的LPMODE、/RST、EN、/FAULT、/MODPRS、/INT信号及I/O模块的LED信号，均可以通过CPLD芯片来提供。
以装载400G的光模块的电路板组合为例，所述IC芯片与所述I/O模块(或者光模块)之间交互的各种低速信号，可以参考标准《QSFP-DD Hardware Rev 3.0：QSFP-DD MSAQSFP-DD Hardware Specification for QSFP DOUBLE DENSITY 8X PLUGGABLETRANSCEIVER》，关于各个低速信号的解释可以具体参考第11、12、以及13页中关于引脚匹配(pinmap)的定义。光模块的每个引脚传输的信号也就组成了所述IC芯片与所述I/O模块(或者光模块)之间的交互的各种低速信号。本申请中关于IC芯片与I/O模块(或者光模块)之间交互的各种高速信号和低速信号的具体定义，不仅可以参考该标准的当前版本，也可以参考该标准的后续版本。
以所述I/O模块采用QSFP-DD(Quad Small Form-factor Pluggable DoubleDensity)模块为例，QSFP-DD模块的监控信号以及指示灯信号等低速信号通过第二电路板2内的电信号传输给CPLD芯片，并通过所述CPLD芯片，以及所述低速线缆传输给所述IC芯片。
参见图5，在本申请上述电路板组合的实施例中，还包括一条或多条电源线缆5，所述电源线缆5连接在所述第一电路板1和所述第二电路板2之间，用于将所述第一电路板1的板内电源走线中的电能输出到所述第二电路板2的板内电源走线，多个所述I/O模块21从所述第二电路板2的板内电源走线获取电能。
在本申请上述电路板组合的实施例中，所述第一电路板1安装有第一电源连接器15，所述第二电路板2安装有第二电源连接器25，所述电源线缆5连接所述第一电源连接器15和所述第二电源连接器25，所述第一电源连接器15连接所述第一电路板1内的板内电源走线，所述第二电源连接器25连接所述第二电路板2的板内电源走线。
所述电源线缆5的数量可以为一条,如果所述I/O模块21的数量较多或者需要的电量较大，所述电源线缆5也可以设置为两条或更多条。
可以在所述第一电路板1的一层导电层内设置所述电源走线，例如：将整个导电层内的导线全部用来传输电能。所述导电层可以为铜层。与所述第一电路板1相似，也可以在所述第二电路板2的一层导电层内设置所述电源走线。
具体来讲，所述第一电路板1通过所述电源线缆5为所述第二电路板2提供的供电电压可以是48V，也可以是12V。以所述I/O模块采用QSFP-DD模块为例，所述第二电路板2为所述QSFP-DD模块提供的供电电压一般是3.3V。
参见图8，在本申请的上述实施例中，所述I/O模块21可以采用压接的方式安装在所述第二电路板2上，并且可以在所述第二电路板2的正面和反面都压接所述I/O模块21，以提高所述I/O模块21的布局密度。在所述第二电路板2的正面和反面都布满所述I/O模块21时，所述第二电路板2上承载的I/O模块21的数量最多。如图中所示，在所述第二电路板2的同一部分的正反两面可以分别压接一个I/O模块21，这样，所述第二电路板2的正反两面上压接所述I/O模块的区域是对称的。所述第二电路板2的正反两面上压接所述I/O模块21的区域是对称的是指：以平行于所述第二电路板2的正面的平面为参考平面，或者以平行于所述第二电路板2的反面的平面为参考平面，或者以垂直于所述第二电路板2的厚度方向的平面为参考平面，所述第二电路板2的同一部分的正反两面上压接所述I/O模块21的区域在所述参考平面的投影重合或大部分重合。
图8是以所述I/O模块采用QSFP-DD模块为例的附图，所述第二电路板2的正反面一共布局了36个QSFP-DD模块。
如图9及图10所示，在本申请的上述实施例中，所述高速线缆4的两端设置有线缆侧连接器41，一端的线缆侧连接器41连接在所述I/O模块21的尾端，所述高速线缆4的另一端的线缆侧连接器41与所述第一电路板1的高速连接器13配合。参见图7，所述第一电路板1的高速连接器13排为一列，压接在所述第二电路板2的正反两面的对称区域的两个I/O模块21所连接的两条高速线缆4的线缆侧连接器41与所述第一电路板1的两个相邻的高速连接器13一一对应连接。例如：在所述第一电路板1的高速连接器13排为一列的情况下，如果位于奇数位(例如：位于第1个位置的高速连接器，位于第3个位置的高速连接器等等)的高速连接器13是与所述第二电路板2正面的所述I/O模块21连接的话，那么位于偶数位(例如：位于第2个位置的高速连接器，位于第4个位置的高速连接器等等)的所述高速连接器13与所述第二电路板2反面的所述I/O模块21连接。如果位于奇数位的所述高速连接器13是与所述第二电路板2反面的所述I/O模块21连接的话，那么位于偶数位的所述高速连接器13与所述第二电路板2正面的所述I/O模块21连接。
具体来讲，所述线缆侧连接器41可以为高速连接器。参见图9，作为一种具体的实现方式，用于将低速信号传输到板内走线的信号引脚213可以与所述线缆侧连接器41集成在一起，所述线缆侧连接器41与所述I/O模块21配合，并可以进一步与所述I/O模块21内的光模块对接，所述线缆侧连接器41的底部设置有所述信号引脚213，所述信号引脚213安装在所述第二电路板2的表面并信号引脚与所述第二电路板的板内走线连接。所述光模块的高速信号通过所述线缆侧连接器41，以及所述高速线缆4传输，所述光模块与所述监控模块22之间传输的低速信号，则通过所述信号引脚213传输到所述板内走线。
所述信号引脚213设置在所述线缆侧连接器41的底部。所述线缆侧连接器41内部的导电端子包括第一组端子和第二组端子，所述第一组端子用于传输所述高速信号，所述第二组端子用于传输所述低速信号，所述第一组端子的一端与所述I/O模块21或所述I/O模块21内部的光模块连接，另一端与所述高速电缆4内部的导线连接；所述第二组端子的一端与所述I/O模块21或所述I/O模块21内部的光模块连接，另一端与所述信号引脚213连接。其中，在所述第一组端子的一端与所述I/O模块21连接的情况下，所述I/O模块21与内部的光模块连接，也就是说，所述I/O模块21内部的光模块通过所述I/O模块21与所述第一组端子连接。在所述第二组端子的一端与所述I/O模块21连接的情况下，所述I/O模块21与内部的光模块连接，也就是说，所述I/O模块21内部的光模块通过所述I/O模块21与所述第二组端子连接。
作为一种实施方式，所述信号引脚213安装到所述第二电路板2的方式，可以是所述信号引脚213压接到第二电路板2的孔里面或焊接(例如通过波峰焊或回流焊的方式)在所述第二电路板2的表面。
作为一种实施方式，所述线缆侧连接器41与所述I/O模块21配合的方式，可以是，所述线缆侧连接器41与所述I/O模块21可以是两个独立的部件，所述线缆侧连接器41与所述I/O模块21组装在一起，或者焊接在一起；也可以是，所述线缆侧连接器41与所述I/O模块21是一体成型的部件。
作为一种实施方式，将扁平的排线形式的所述高速线缆束成圆柱形的形式。连接第二电路板2的正面和反面的所述I/O模块21的高速线缆在高度方向上层叠设置，连接第二电路板2正面的I/O模块21的高速线缆位于顶层，连接所述第二电路板2反面的I/O模块21高速线缆位于底层。在所述第二电路板2的正、反面对称区域压接的所述I/O模块21连接的2个高速线缆为一组，它们在高度方向上重叠走线。图8是以所述I/O模块采用QSFP-DD模块为例的图，36个高速线缆4对应18组走线。这种重叠走线方案减少了此单板内50％风阻，提升了***的散热性能，更有利于光模块的散热。
在本申请的上述实施例中，所述高速线缆4的数量大于或等于所述I/O模块21的数量，所述高速线缆4与所述I/O模块21可以是一一对应的，或者，全部或部分所述I/O模块21连接有两条或两条以上的所述高速线缆4。所述高速线缆4的数量与所述高速连接器13的数量是相等的，所述高速线缆4与所述高速连接器13是一一对应的。所述第二电路板2上安装的I/O模块21的数量可以为2个或2个以上，相应地，所述高速连接器13的数量可以为2个或2个以上，所述高速线缆4的数量可以为2个或2个以上。
如图5及6所示，在所述第一电路板1上，连接所述低速线缆3的第一低速连接器14和连接所述电源线缆5的第一电源连接器15位于所述第一电路板1的边缘位置，例如：所述第一低速连接器14和所述第一电源连接器15分别位于多个所述高速线缆4的外侧。
如图5及6所示，在所述第二电路板2上，连接所述低速线缆3的第二低速连接器24和连接所述电源线缆5的第二电源连接器25位于所述第二电路板2的边缘位置，例如：所述第二低速连接器24和所述第二电源连接器25分别位于多个所述高速线缆4的外侧。
如图9及图10所示，作为一种具体的实施方式，与所述高速连接器13对接的所述线缆侧连接器41的高度小于或等于3.0mm。如果将加工误差考虑在内的话，与所述高速连接器13对接的所述线缆侧连接器41的高度小于或等于3.6mm。
所述线缆侧连接器41与所述第一电路板1的高速连接器13配合后，包括高速线缆在内的总高度不超过3.0mm，小于或等于IC芯片11的高度，可以布局在所述芯片散热器12的下面。如果将加工误差考虑在内的话，所述线缆侧连接器41与所述高速连接器13配合后的总高度小于或等于3.6mm。
如图2中所示，作为另一种实现方式，所述第一电路板1的高速连接器13也可以设置在所述第一电路板1的反面，也就是与所述IC芯片11相背的一面(可以理解为，所述IC芯片11安装在所述第一电路板1的正面，所述高速连接器13安装在所述第一电路板1的反面)。以平行于所述第一电路板1的正面的平面为基准平面，或者以平行于所述第一电路板1的反面的平面为基准平面，或者以垂直于所述第一电路板1的厚度方向的平面为基准平面，所述高速连接器13在所述基准平面的投影，部分或全部落在所述芯片散热器12在所述基准平面的投影内。
所述高速线缆4自带的线缆侧连接器41与所述第一电路板1的高速连接器13配合后，位于所述第一电路板1的反面，由于所述高速连接器13设置在距离所述IC芯片11较近的位置，可以尽量缩短所述高速连接器13与所述IC芯片11之间的板内走线的距离，这样也可以降低高速信号的插损。
继续参见图2，作为另一种实现方式，可以在所述第一电路板1的正反两面都安装所述高速连接器13，位于所述第一电路板1的正面的所述高速连接器13的一部分或整体布置在所述芯片散热器12在所述第一电路板1的投影区域内，位于所述第一电路板1的反面的所述高速连接器13在所述基准平面的投影，部分或全部落在所述芯片散热器12在所述基准平面的投影内。具体来讲，位于所述第一电路板1的正面的所述高速连接器13在所述基准平面的投影，与位于所述第一电路板1的反面的所述高速连接器13在所述基准平面的投影可以部分重合或全部重合。
如图2中所示，安装在所述第二电路板2的正面的所述I/O模块21所连接的高速线缆4的线缆侧连接器41与所述第一电路板1的正面的所述高速连接器13一一对应连接。安装在所述第二电路板2的反面的所述I/O模块21所连接的高速线缆4的线缆侧连接器41与所述第一电路板1的反面的高速连接器13一一对应连接。
如图7所示，所述I/O模块21的顶部可以设置散热器211。在所述第二电路板2的靠近所述I/O模块21的边缘可以拼接一块端口面板214，所述端口面板214用于保护所述I/O模块。所述I/O模块21的开口处的边缘设置有散热板212，所述散热板212用于给所述I/O模块21散热，该散热板212结构和材料形式不限，可以是铝板、或铜板、或热管、或VC基板等。
如图11所示，在本申请的上述实施例中，所述电路板组合还可以包括底板8，所述第一电路板1和所述第二电路板2安装于所述底板8的同一侧表面。具体来讲，所述第一电路板1和所述第二电路板2分别通过螺钉，或螺柱，或压铆螺母固定在底板8上，所述底板8的结构形态不限，可以是插框的单板支撑结构，也可以是盒体。
如图5所示，在本申请的上述实施例中，所述电路板组合还可以包括走线支架9，所述走线支架9安装在所述第一电路板1或所述底板8，所述走线支架9用于安装或固定所述高速线缆4。
在本申请的上述实施例中，所述第一电路板1可以为高速电路板，所述第二电路板2可以为低速电路板。所述高速电路板和所述低速电路板是相对而言的，所述高速电路板与所述低速电路板传输的信号的速率不相等，传输的信号的速率较高的为高速电路板，传输信号的速率较低的为低速电路板。具体来讲，所述第一电路板1可以为PCB(PrintedCircuit Board)板，所述第二电路板也可以为PCB板。
在本申请的上述实施例中，所述一条高速线缆包括多条或多根芯线。所述一条低速线缆包括多条或多根芯线。所述一条电源线缆包括多条或多根芯线。
在本申请的上述实施例中，所述高速信号一般是指单通道传输速率大于或等于1Gbps的信号。例如：单通道传输速率为25Gbps，或28Gbps，或56Gbps，或112Gbps的信号。所述低速信号是指单通道传输速率小于1Gbps的信号。对于高速信号和低速信号的区分可以参考标准《QSFP-DD Hardware Rev 3.0：QSFP-DD MSA QSFP-DD Hardware Specificationfor QSFP DOUBLE DENSITY 8X PLUGGABLE TRANSCEIVER》中的相关定义。本申请中关于高速信号和低速信号的相关定义，不仅可以参考该标准的当前版本，也可以参考该标准的后续版本。
在本申请上述的各个实施例中，所述IC芯片可以是交换芯片，或CPU芯片，或GPU芯片等。所述I/O模块可以是QSFP28(Quad Small Form-factor Pluggable，其中28代表端口速率最高为28Gbps)模块、或QSFP-DD模块、或SFP-DD(Small Form-factor PluggableDouble Density)模块、或OSFP(Octal Small Formfactor Pluggable)模块、或CFP(CentumForm factor Pluggable)模块等光模块笼子。所述高速线缆的传输速率可以是56Gbps、或112Gbps。例如：所述电路板组合可以应用在IC芯片56Gbps SerDes(SERializer/DESerializer，串行器/解串器)或112Gbps SerDes场景中。需要说明的是：所述高速线缆，所述第一电路板1，所述高速连接器13，所述IC芯片11，所述第二电路板2，以及所述I/O模块21之间传输信号的速率是匹配的，或者换句话来讲，如果打算在所述I/O模块21与所述IC芯片11之间传输速率为56Gbps的信号，那么在由所述高速线缆，所述第一电路板1，所述高速连接器13，所述IC芯片11，所述第二电路板2，以及所述I/O模块21等组成的传输通道上，各个元件是支持传输速率为56Gbps的信号的。
如图12所示，本申请还提供一种电子设备的实施例，所述电子设备包括外壳02，散热装置(图中未示出)，以及多个电路板组合01，所述电路板组合01安装在所述外壳02的内部，所述散热装置用于为所述电路板组合01散热。所述电路板组合01可以采用上述实施例中所描述的电路板组合的各种实施方式。
具体来讲，所述外壳02内部设置有用于安装所述电路板组合01的槽位03，所述槽位03是为所述电路板组合01提供的容纳空间，一般设置有导轨，以及与所述电路板组合01连接的连接器，所述导轨可以设置在所述电子设备的外壳02的内壁上，所述电路板组合01中的底板或第一电路板或第二电路板的边缘放置在所述导轨上，使得所述电路板组合01就像抽屉一样，可以在所述导轨上滑动。这样，在装载所述电路板组合01时，将所述电路板组合01推入所述外壳02的内部，与连接器对接，在需要将所述电路板组合01卸载时，再将所述电路板组合01拉出。需要说明的是，为了显示出槽位03，图12中所示的电子设备中仅安装了一个所述电路板组合01，其实根据业务需要，所述电子设备中的所有槽位03都可以装上所述电路板组合01。
所述电子设备可以为交换机或路由器。
在本申请的描述中，需要说明的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本申请说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本申请的描述中，需要理解的是，“-”和“～”表示的是两个数值之间的范围,并且该范围包括端点。例如:“A-B”表示大于或等于A，且小于或等于B的范围。“A～B”表示大于或等于A，且小于或等于B的范围。
本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“正面”、“反面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

Claims (18)

1.一种电路板组合，其特征在于，所述电路板组合包括第一电路板，第二电路板，一条或多条低速线缆，多条高速线缆，IC(integrated circuit,集成电路)芯片，芯片散热器，多个高速连接器，多个I/O(input/output,输入/输出)模块，以及监控模块，所述IC芯片和多个所述高速连接器安装在所述第一电路板，多个所述I/O模块和所述监控模块安装在所述第二电路板，所述IC芯片通过所述低速线缆与所述监控模块连接，所述监控模块通过板内走线与多个所述I/O模块连接，其中：
所述监控模块用于将从所述低速线缆接收的一路低速信号扩展为多路低速信号，并将所述多路低速信号对应发送给多个所述I/O模块，并用于将来自多个所述I/O模块的低速信号，汇总后通过所述低速线缆发送给所述IC芯片，每个所述I/O模块通过一条或多条所述高速线缆与所述第一电路板的所述高速连接器连接，所述高速连接器通过所述第一电路板的板内走线与所述IC芯片连接，所述芯片散热器贴在所述IC芯片的表面，多个所述高速连接器与所述IC芯片位于所述第一电路板的同一侧表面，多个所述高速连接器的一部分或整体，以及所述IC芯片布置在所述芯片散热器在所述第一电路板的投影区域内。
2.如权利要求1所述的电路板组合，其特征在于，所述电路板组合还包括第一低速连接器，以及第二低速连接器，所述第一低速连接器安装在所述第一电路板，所述第二低速连接器安装在所述第二电路板，所述第一低速连接器通过所述低速线缆与所述第二低速连接器连接，所述第一低速连接器与所述IC芯片之间通过板内走线连接，所述第二低速连接器与所述监控模块之间通过板内走线连接，所述监控模块与所述I/O模块之间通过板内走线连接。
3.如权利要求1或2所述的电路板组合，其特征在于，所述高速线缆的端部设置有线缆侧连接器，所述线缆侧连接器与所述I/O模块的尾端配合，所述线缆侧连接器的底部设置有信号引脚，所述信号引脚安装在所述第二电路板并与所述第二电路板的板内走线连接，所述线缆侧连接器内部的导电端子包括第一组端子和第二组端子，所述第一组端子用于传输所述高速信号，所述第二组端子用于传输所述低速信号，所述第一组端子的一端与所述I/O模块或所述I/O模块内部的光模块连接，另一端与所述高速电缆内部的导线连接；所述第二组端子的一端与所述I/O模块或所述I/O模块内部的光模块连接，另一端与所述信号引脚连接。
4.如权利要求1或2所述的电路板组合，其特征在于，多个所述I/O模块分别安装在所述第二电路板的正面和反面。
5.如权利要求4所述的电路板组合，其特征在于，以平行于所述第二电路板的正面的平面为参考平面，或者以平行于所述第二电路板的反面的平面为参考平面，或者以垂直于所述第二电路板的厚度方向的平面为参考平面，所述第二电路板的同一部分的正反两面上安装所述I/O模块的区域在所述参考平面的投影重合或大部分重合。
6.如权利要求3所述的电路板组合，其特征在于，多个所述I/O模块分别安装在所述第二电路板的正面和反面。
7.如权利要求6所述的电路板组合，其特征在于，以平行于所述第二电路板的正面的平面为参考平面，或者以平行于所述第二电路板的反面的平面为参考平面，或者以垂直于所述第二电路板的厚度方向的平面为参考平面，所述第二电路板的同一部分的正反两面上安装所述I/O模块的区域在所述参考平面的投影重合或大部分重合。
8.一种电路板组合，其特征在于，所述电路板组合包括第一电路板，第二电路板，一条或多条低速线缆，多条高速线缆，IC(integrated circuit,集成电路)芯片，芯片散热器，多个高速连接器，多个I/O(input/output,输入/输出)模块，以及监控模块，所述IC芯片，以及所述高速连接器安装在所述第一电路板，多个所述I/O模块，以及所述监控模块安装在所述第二电路板，所述IC芯片通过所述低速线缆与所述监控模块连接，所述监控模块通过板内走线与多个所述I/O模块连接，所述监控模块用于将从所述低速线缆接收的1路低速信号扩展为多路低速信号，并将所述多路低速信号对应发送给多个所述I/O模块，并用于将来自多个所述I/O模块的低速信号，汇总后通过所述低速线缆发送给所述IC芯片，每个所述I/O模块通过一条或多条所述高速线缆与所述第一电路板的所述高速连接器连接，所述高速连接器通过所述第一电路板的板内走线与所述IC芯片连接，所述芯片散热器贴在所述IC芯片的表面，所述第一电路板的高速连接器设置在所述第一电路板的反面，也就是与所述IC芯片相背的一面，以平行于所述第一电路板的正面的平面为基准平面，或者以平行于所述第一电路板的反面的平面为基准平面，或者以垂直于所述第一电路板的厚度方向的平面为基准平面，所述高速连接器在所述基准平面的投影，部分或全部落在所述芯片散热器在所述基准平面的投影内。
9.一种电路板组合，其特征在于，所述电路板组合包括第一电路板，IC(integratedcircuit,集成电路)芯片，芯片散热器，以及高速连接器，所述IC芯片安装在所述第一电路板，所述芯片散热器贴在所述IC芯片的表面，所述高速连接器的一部分或整体，以及所述IC芯片布置在所述芯片散热器在所述第一电路板的投影区域内，所述高速连接器通过位于所述第一电路板的板内走线与所述IC(integrated circuit,集成电路)芯片连接。
10.一种电路板组合，其特征在于，所述电路板组合包括第一电路板，IC(integratedcircuit,集成电路)芯片，芯片散热器，以及高速连接器，所述IC芯片安装在所述第一电路板，所述芯片散热器贴在所述IC芯片的表面，所述高速连接器设置在所述第一电路板的反面，也就是与所述IC芯片相背的一面，以平行于所述第一电路板的正面的平面为基准平面，或者以平行于所述第一电路板的反面的平面为基准平面，或者以垂直于所述第一电路板的厚度方向的平面为基准平面，所述高速连接器在所述基准平面的投影，部分或全部落在所述芯片散热器在所述基准平面的投影内。
11.一种电路板组合，其特征在于，所述电路板组合包括第二电路板，监控模块，多个I/O(input/output,输入/输出)模块，所述监控模块，以及多个所述I/O模块安装在所述第二电路板，所述监控模块通过板内走线与多个所述I/O模块连接，所述监控模块用于将接收的1路低速信号扩展为多路低速信号，并将所述多路低速信号对应发送给多个所述I/O模块，并用于将来自多个所述I/O模块的低速信号，汇总后输出。
12.如权利要求11所述的电路板组合，其特征在于，所述电路板组合还包括第二低速连接器，所述第二低速连接器安装在所述第二电路板，所述第二低速连接器与所述监控模块之间通过板内走线连接，所述监控模块与所述I/O模块之间通过板内走线连接。
13.如权利要求11或12所述的电路板组合，其特征在于，多个所述I/O模块分别安装在所述第二电路板的正面和反面。
14.如权利要求13所述的电路板组合，其特征在于，以平行于所述第二电路板的正面的平面为参考平面，或者以平行于所述第二电路板的反面的平面为参考平面，或者以垂直于所述第二电路板的厚度方向的平面为参考平面，所述第二电路板的同一部分的正反两面上安装所述I/O模块的区域在所述参考平面的投影重合或大部分重合。
15.如权利要求11或12所述的电路板组合，其特征在于，所述电路板组合还包括高速线缆，所述高速线缆的端部设置有线缆侧连接器，所述线缆侧连接器与所述I/O模块的尾端配合，所述线缆侧连接器的底部设置有信号引脚，所述信号引脚安装在所述第二电路板并与所述第二电路板的板内走线连接，所述线缆侧连接器内部的导电端子包括第一组端子和第二组端子，所述第一组端子用于传输所述高速信号，所述第二组端子用于传输所述低速信号，所述第一组端子的一端与所述I/O模块或所述I/O模块内部的光模块连接，另一端与所述高速电缆内部的导线连接；所述第二组端子的一端与所述I/O模块或所述I/O模块内部的光模块连接，另一端与所述信号引脚连接。
16.如权利要求13所述的电路板组合，其特征在于，所述电路板组合还包括高速线缆，所述高速线缆的端部设置有线缆侧连接器，所述线缆侧连接器与所述I/O模块的尾端配合，所述线缆侧连接器的底部设置有信号引脚，所述信号引脚安装在所述第二电路板并与所述第二电路板的板内走线连接，所述线缆侧连接器内部的导电端子包括第一组端子和第二组端子，所述第一组端子用于传输所述高速信号，所述第二组端子用于传输所述低速信号，所述第一组端子的一端与所述I/O模块或所述I/O模块内部的光模块连接，另一端与所述高速电缆内部的导线连接；所述第二组端子的一端与所述I/O模块或所述I/O模块内部的光模块连接，另一端与所述信号引脚连接。
17.如权利要求14所述的电路板组合，其特征在于，所述电路板组合还包括高速线缆，所述高速线缆的端部设置有线缆侧连接器，所述线缆侧连接器与所述I/O模块的尾端配合，所述线缆侧连接器的底部设置有信号引脚，所述信号引脚安装在所述第二电路板并与所述第二电路板的板内走线连接，所述线缆侧连接器内部的导电端子包括第一组端子和第二组端子，所述第一组端子用于传输所述高速信号，所述第二组端子用于传输所述低速信号，所述第一组端子的一端与所述I/O模块或所述I/O模块内部的光模块连接，另一端与所述高速电缆内部的导线连接；所述第二组端子的一端与所述I/O模块或所述I/O模块内部的光模块连接，另一端与所述信号引脚连接。
18.一种电子设备，所述电子设备包括外壳，散热装置，以及多个如权利要求1至17中任意一项中所述的电路板组合，所述电路板组合安装在所述外壳的内部，所述散热装置用于为所述电路板组合散热。
CN201810809693.7A 2018-07-23 2018-07-23 电路板组合以及电子设备 Active CN110753473B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201810809693.7A CN110753473B (zh) 2018-07-23 2018-07-23 电路板组合以及电子设备
PCT/CN2019/095588 WO2020019990A1 (zh) 2018-07-23 2019-07-11 电路板组合以及电子设备
EP19840402.2A EP3806592A4 (en) 2018-07-23 2019-07-11 CIRCUIT BOARD AND ELECTRONIC DEVICE
US17/155,324 US11805592B2 (en) 2018-07-23 2021-01-22 Circuit board assembly and electronic device
US18/372,828 US20240107656A1 (en) 2018-07-23 2023-09-26 Circuit board assembly and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810809693.7A CN110753473B (zh) 2018-07-23 2018-07-23 电路板组合以及电子设备

Publications (2)

Publication Number Publication Date
CN110753473A CN110753473A (zh) 2020-02-04
CN110753473B true CN110753473B (zh) 2021-03-30

Family

ID=69181209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810809693.7A Active CN110753473B (zh) 2018-07-23 2018-07-23 电路板组合以及电子设备

Country Status (4)

Country Link
US (2) US11805592B2 (zh)
EP (1) EP3806592A4 (zh)
CN (1) CN110753473B (zh)
WO (1) WO2020019990A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113296198A (zh) * 2020-02-21 2021-08-24 佑胜光电股份有限公司 光发射组件、光学收发模块及光纤缆线模块
US11774693B2 (en) * 2020-06-10 2023-10-03 Molex, Llc Optical transceiver modules and heat management techniques therefor
US11249264B2 (en) * 2020-07-02 2022-02-15 Google Llc Thermal optimizations for OSFP optical transceiver modules
CN112821103B (zh) * 2021-01-11 2022-11-01 众合依科技(沈阳)有限公司 一种实现两个qsfp-dd模块之间最短电连接的接口平台
US11385426B2 (en) * 2021-03-09 2022-07-12 Arista Networks, Inc. Pluggable optics module with octal SN or MDC sockets
US20220328990A1 (en) * 2021-04-12 2022-10-13 Cree Fayetteville, Inc. Power module having electrical interconnections using mechanical fittings and process of implementing the same
US20220342164A1 (en) * 2021-04-23 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202816379U (zh) * 2012-09-28 2013-03-20 华为技术有限公司 辐射抑制装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5947764A (en) * 1996-03-21 1999-09-07 Hon Hai Precision Ind. Co., Ltd. Connector assembly with a connecting means to board and arranging method for the same
US6453377B1 (en) * 1998-06-16 2002-09-17 Micron Technology, Inc. Computer including optical interconnect, memory unit, and method of assembling a computer
FR2819111B1 (fr) * 2000-12-28 2003-03-07 Thomson Csf Module d'interconnexion pour fond de boitier d'appareillage electrique
US7271461B2 (en) * 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
JP4138689B2 (ja) * 2004-03-30 2008-08-27 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びｌｓｉパッケージ
US20060109631A1 (en) * 2004-11-02 2006-05-25 Data Device Corporation Method and apparatus for connecting circuit cards employing a cooling technique to achieve desired temperature thresholds and card alignment
US8168939B2 (en) * 2008-07-09 2012-05-01 Luxtera, Inc. Method and system for a light source assembly supporting direct coupling to an integrated circuit
DE202009003712U1 (de) * 2009-03-18 2009-06-10 VIPA Gesellschaft für Visualisierung und Prozeßautomatisierung mbH Selbstaufbauende Buskontaktiervorrichtung für ein aus mehreren Baugruppen bestehendes modulares Baugruppensystem und Baugruppe hierfür
CN101995907A (zh) * 2009-08-18 2011-03-30 和硕联合科技股份有限公司 主机板及应用其的可携式电子装置
WO2013006499A2 (en) * 2011-07-01 2013-01-10 Samtec, Inc. Transceiver and interface for ic package
JP5737244B2 (ja) * 2012-09-03 2015-06-17 日立金属株式会社 通信モジュールの冷却構造及び通信装置
JP5790610B2 (ja) * 2012-09-10 2015-10-07 日立金属株式会社 半導体装置、及び通信機器
US20140270629A1 (en) * 2013-03-15 2014-09-18 Apic Corporation Optical waveguide network of an interconnecting ic module
JP6271164B2 (ja) * 2013-06-17 2018-01-31 日立オートモティブシステムズ株式会社 箱型車載制御装置
US9310427B2 (en) * 2013-07-24 2016-04-12 Advantest Corporation High speed tester communication interface between test slice and trays
US9638876B2 (en) * 2013-08-02 2017-05-02 Fci Americas Technology Llc Opto-electrical transceiver module and active optical cable
US9875207B2 (en) * 2014-08-14 2018-01-23 Honeywell International Inc. Remote terminal unit (RTU) hardware architecture
US9666559B2 (en) * 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
US20170017052A1 (en) * 2015-07-16 2017-01-19 Tyco Electronics Corporation Active optical cable module for cable system
WO2017019083A1 (en) * 2015-07-30 2017-02-02 Hewlett Packard Enterprise Development Lp Removable module
WO2017023257A1 (en) * 2015-07-31 2017-02-09 Hewlett Packard Enterprise Development Lp Multi-chip module
US10784204B2 (en) * 2016-07-02 2020-09-22 Intel Corporation Rlink—die to die channel interconnect configurations to improve signaling
CN108008764A (zh) * 2016-10-31 2018-05-08 鸿富锦精密工业(武汉)有限公司 电路板组合
US11385426B2 (en) * 2021-03-09 2022-07-12 Arista Networks, Inc. Pluggable optics module with octal SN or MDC sockets

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202816379U (zh) * 2012-09-28 2013-03-20 华为技术有限公司 辐射抑制装置

Also Published As

Publication number Publication date
EP3806592A4 (en) 2022-06-08
US20240107656A1 (en) 2024-03-28
US11805592B2 (en) 2023-10-31
EP3806592A1 (en) 2021-04-14
CN110753473A (zh) 2020-02-04
US20210212193A1 (en) 2021-07-08
WO2020019990A1 (zh) 2020-01-30

Similar Documents

Publication Publication Date Title
CN110753473B (zh) 电路板组合以及电子设备
US9343851B2 (en) Pluggable connector configured to transfer thermal energy away from internal electronics of the pluggable connector
JP2020009433A (ja) ルーティングアセンブリ
JP2013232637A (ja) Ｉｃパッケージ用の送受信部及びインターフェース
US9252538B2 (en) Receptacle assembly having a light indicator
US20120196483A1 (en) Connector for multiple interface connection standards
JP2021193574A (ja) デジタル平面インターフェースを有する通信ノード
US11576276B2 (en) Break out module system
CN108879150B (zh) 一种线缆背板以及通讯设备
US20110170270A1 (en) Electronic device
CN115499391A (zh) 交换机、机柜和数据中心
WO2015081506A1 (zh) 用于通信设备的互连***
CN113193919A (zh) 光电转换装置、计算机主板及计算机主机
CN111384609B (zh) 芯片与背板连接器互连装置
CN115426541A (zh) 电子组件、交换机及计算机***
WO2023093096A1 (zh) 一种正交***架构以及网络设备
CN216599676U (zh) 一种数据交换设备
CN215420302U (zh) 光电转换装置、计算机主板及计算机主机
CN211126177U (zh) 一种堆叠式连接器及电子设备
US20230122445A1 (en) Board-level architecture and communications device
CN115864032A (zh) 正交***架构及网络设备
CN118201295A (zh) 一种冷板组件、电子设备和液冷***
CN117156774A (zh) 一种机柜服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant