CN110739940B - 一种采样保持电路 - Google Patents

一种采样保持电路 Download PDF

Info

Publication number
CN110739940B
CN110739940B CN201911001665.3A CN201911001665A CN110739940B CN 110739940 B CN110739940 B CN 110739940B CN 201911001665 A CN201911001665 A CN 201911001665A CN 110739940 B CN110739940 B CN 110739940B
Authority
CN
China
Prior art keywords
module
input end
sample
unit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911001665.3A
Other languages
English (en)
Other versions
CN110739940A (zh
Inventor
卢萍
张俊亭
张兴
徐泽锋
陈强
董宇
王玉宝
丁帅
候飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Space Power Sources
Original Assignee
Shanghai Institute of Space Power Sources
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Space Power Sources filed Critical Shanghai Institute of Space Power Sources
Priority to CN201911001665.3A priority Critical patent/CN110739940B/zh
Publication of CN110739940A publication Critical patent/CN110739940A/zh
Application granted granted Critical
Publication of CN110739940B publication Critical patent/CN110739940B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明实施例提供了一种采样保持电路，包括采样保持模块、模式选择模块、脉冲发生模块、计数模块和复位模块，其中，采样保持模块分别与直流正向电源、第一滤波电容的一端、模式选择模块、直流负向电源、脉冲发生模块中的与非门的第一输入端和复位模块连接；模式选择模块分别与直流正向电源和与非门的第一输入端连接；脉冲发生模块分别与直流正向电源和计数模块连接；计数模块与复位模块连接；复位模块与计数模块中的与门的第一单元输出端连接；与门和与非门均是采用集成芯片制成的。本发明实施例可以减小电路体积，提高功率密度，具有良好的灵敏性与线性特性，并且，通过脉冲与计数器定时，可实现任意时间的信号保持，增加了信号输出的可靠性。

Description

一种采样保持电路
技术领域
本发明涉及集成电路技术领域，特别是一种采样保持电路。
背景技术
在工业控制或航天空航天等自动检测中往往需要采集某些信号，但有些信号(如霍尔感应电流等)的维持时间短或突然消失，后级读取时出现采集不到的情况，这时就需要将采集到的信号进行保持，直到后级可以接收到该信号，如此可以提高***的可靠性，因此如何实现将采集到的信号进行保持，并按照需求调整保持时间尤为重要。
现有的采样保持电路是采用运放、二极管、电容、软件控制保持时间及复位，此种方式存在以下缺陷：1、可靠性不足；2、二极管会导致采样保持电路对小信号不灵敏以及线性度不高。
发明内容
本发明解决的技术问题是：克服现有技术中的采样保持电路可靠性不足、且会导致采样保持电路对小信号不灵敏、且线性度不高的问题，提供了一种采样保持电路。
为了解决上述问题，本发明实施例提供了一种采样保持电路，包括采样保持模块、模式选择模块、脉冲发生模块、计数模块和复位模块，其中，
所述采样保持模块分别与直流正向电源、第一滤波电容的一端、所述模式选择模块、直流负向电源、所述脉冲发生模块中的与非门的第一输入端和所述复位模块连接；
所述模式选择模块分别与所述直流正向电源和所述与非门的第一输入端连接；
所述脉冲发生模块分别与所述直流正向电源、所述与非门的第一输入端、所述计数模块和所述与非门的输出端连接；
所述计数模块与所述复位模块连接；
所述复位模块与所述计数模块中的与门的第一单元输出端连接；
所述与门和所述与非门均是采用集成芯片制成的。
优选地，所述采样保持模块包括：电源正向输入端、偏置调整端、电源负向输入端、逻辑参考端、维持信号输入端、逻辑输入端、信号输入端和信号输出端；
所述模式选择模块包括：比较器和基准电阻；
所述脉冲发生模块包括：双路单稳态触发器、频率基准电阻、频率基准电容和与非门；
所述计数模块包括：双路输出计数器芯片和与门芯片；
所述复位模块包括：开关管。
优选地，所述电源正向输入端与直流正向电源和第一滤波电容的一端连接；
所述偏置调整端与调零电阻连接；
所述电源负向输入端与直流负向电源和第二滤波电容连接；
所述逻辑参考端与第一基准电阻和第二基准电阻连接；
所述维持信号输入端与维持电容的一端、所述复位模块的集电极连接；
所述逻辑输入端与所述比较器的输出端连接；
所述第一基准电阻的另一端连接所述直流正向电源；
所述第二基准电阻与模拟地、维持电容另一端、所述复位模块的放射极连接；
所述信号输入端与输入电压信号、所述比较器的正向输入端连接；
所述信号输出端与所述比较器的负向输入端、所述与非门的第一输入端、所述脉冲发生器的第一使能端连接。
优选地，所述比较器的电源输入端与所述直流正向电源、所述第一基准电阻的一端连接；
所述比较器的负向输入端与所述与非门的第一输入端连接；
所述比较器的输出端与所述第一基准电阻的另一端、所述第二基准电阻的一端连接。
优选地，所述双路单稳态触发器的电源输入端与所述直流正向电源、第一频率基准电阻的一端、第二频率基准电阻的一端、第二单元的复位端和所述第二单元的负向输入端连接；
第一单元的电阻输入端与所述第一频率基准电阻的另一端和所述第一频率基准电容的一端连接；
所述第一单元的电容输入端与所述第一频率基准电容的另一端相连；
所述第一单元的复位端与所述采样保持模块的输出端、所述与非门的第一输入端连接；
所述第一单元的正向输入端与所述双路单稳态触发器的接地端、所述计数模块的接地端、数字地连接；
所述第一单元的负向输入端与所述与非门的输出端连接；
所述第一单元的正向输出端与所述第二单元的正向输出端连接；
所述第一单元的负向输出端与所述与非门的第二输入端连接；
所述第二单元的电阻输入端与所述第二频率基准电阻的另一端、所述第二频率基准电容的一端连接；
所述第二单元的电容输入端与所述第二频率基准电容的另一端连接；
所述第二单元的负向输出端与所述计数模块的第一使能端连接。
优选地，所述第一单元的使能端与所述第二单元的负向输出端连接；
所述第二单元的时钟信号与所述与门的第一单元输出信号连接；
所述第二单元的复位信号输出端与所述与门的第二单元输出端、所述复位模块的基极连接。
优选地，所述开关管的集电极与维持电容的一端、所述采样保持模块的维持电容输入端连接；
所述放射极与所述维持电容的另一端、所述第二基准电阻的另一端、所述模拟地连接；
所述基极与所述第二单元复位信号输出端、所述与门的第一单元输出端连接。
优选地，所述采样保持电路的采样保持时间是由所述脉冲发生模块和所述计数模块共同决定的。
优选地，所述保持时间采用下述公式表示：
T＝(第一频率电阻值*第一频率电容值+第二频率电阻值*第二频率电容值)×进制位数/2；其中，T为采样保持时间。
优选地，所述直流正向电源与所述直流负向电源均为直流电压源，所述开关管为全控型器件。
本发明与现有技术相比的优点在于：本发明实施例提供的采样保持电路采用了集成芯片，可以减小体积，提高功率密度，具有良好的灵敏性与线性特性，并且，通过脉冲与计数器定时，可实现任意时间的信号保持，增加了信号输出的可靠性。
附图说明
图1为本发明实施例提供的一种采样保持电路的结构示意图；
图2为本发明实施例提供的一种采样保持电路的结构示意图；
图3为现有技术中的一种采样保持电路的结构示意图。
具体实施方式
参照图1，示出了本发明实施例提供的一种采样保持电路的结构示意图。
如图1所示，采样保持电路可以包括：采样保持模块100、模式选择模块200、脉冲发生模块300、计数模块400和复位模块500，其中，
采样保持模块100分别与直流正向电源、第一滤波电容的一端、模式选择模块200、直流负向电源、脉冲发生模块300中的与非门的第一输入端和复位模块500连接；
模式选择模块200分别与直流正向电源和与非门的第一输入端连接；
脉冲发生模块300分别与直流正向电源和计数模块400连接；
计数模块400与复位模块500连接；
复位模块500与计数模块400中的与门的第一单元输出端连接；
与门和与非门均是采用集成芯片制成的。
本发明实施例提供的采样保持电路采用了集成芯片，可以减小体积，提高功率密度，具有良好的灵敏性与线性特性，并且，通过脉冲与计数器定时，可实现任意时间的信号保持，增加了信号输出的可靠性。
接下来，结合图2对本发明实施例提供的采样保持电路的结构进行详细描述。
参照图2，示出了本发明实施例提供的一种采样保持电路的结构示意图。
如图1和图2所示，采样保持电路包括采样保持模块100、模式选择模块200、脉冲发生模块300、计数模块400和复位模块500，其中，+VCC为直流正向电源，-VCC为直流负向电源，Vin为输入电压信号，Vout为输出电压信号，SGND为模拟信号接地，DGND为数字信号接地。
采样保持模块100可以是由采样保持芯片LF198H、调零电阻R1和R2、基准电阻R3和R4、维持电容Ch、滤波电容C1和C2组成的。
模式选择模块200可以是由比较器LM193与基准电阻R5和R6组成的。
脉冲发生模块300可以是由双路单稳态触发器CC4098、频率基准电阻R7和R8、频率基准电容C3和C4组成的。
计数模块400可以是采用双路输出计数器芯片CC4518，与门采用集成芯片CC4070、与非门采用集成芯片CC4011。
模式选择模块500是采用比较器与基准电阻组成的。
采样保持模块100的电源正向输入端(即LF198H的1脚)与直流正向电源、第一滤波电容C1的一端连接，第一滤波电容C1的另一端接地，偏置调整端(即LF198H的2脚)与调零电阻R1连接，R1和R2串联，调零电阻R2的另一端接地，电源负向输入端(即LF198H的4脚)与直流负向电源、第二滤波电容C2连接，第二滤波电容C2的另一端接地，逻辑参考端(即LF198H的7脚)与第一基准电阻R5和第二基准电阻R6连接，维持信号的输入端(即LF198H的6脚)与维持电容Ch的一端、复位模块Q2的集电极连接，逻辑输入端(即LF198H的8脚)与模式选择模块200的输出端(即LM193的1脚)连接，第一基准电阻R5的另一端连接直流正向电源+VCC，第二基准电阻R6与模拟地SGND、维持电容Ch的另一端、复位模块Q2的放射极连接，信号输入端(即LF198H的3脚)与输入电压信号Vin、模式选择模块200的正向输入端(即LM193的3脚)连接，输出端(即LF198H的5脚)与模式选择模块200的负向输入端(即LM193的2脚)、与非门的第一输入端(即CC4011的1脚)、脉冲发生器的第一使能端(即CC4098的3脚)连接。
比较器的电源输入端(即LM193的8脚)与直流正向电源+VCC、第一基准电阻R5的一端连接，比较器的接地端(即LM193的4脚)与模拟地SGND连接，比较器的负向输入端(即LM193的2脚)与采样保持模块100的输出端(即LF198H的5脚)、与非门的第一输入端(即CC4011的1脚)连接，比较器的正向输入端(即LM193的3脚)与输入信号Vin、采样保持模块100的信号输入端(即LF198H的3脚)连接，比较器的输出端(即LM193的1脚)与采样保持模块100的逻辑输入端(即LF198H的8脚)、第一基准电阻R5的另一端、第二基准电阻R6的一端连接，第二基准电阻R6的另一端与模拟地连接。
脉冲发生模块300可以是由双路单稳态触发器、频率基准电阻、频率基准电容、与非门组成的，双路单稳态触发器的电源输入端(即CC4098的16脚)与直流正向电源+VCC、第一频率基准电阻R8的一端、第二频率基准电阻R7的一端、第二单元复位端(即CC4098的13脚)、第二单元负向输入端(即CC4098的11脚)连接，第一单元电阻输入端(即CC4098的2脚)与第一频率基准电阻R8的另一端、第一频率基准电容C6的一端连接，第一单元电容输入端(即CC4098的1脚)与第一频率基准电容C6的另一端相连，第一单元复位端(即CC4098的3脚)与采样保持模块100输出端(即LF198H的5脚)、与非门的第一输入端(即CC4011的1脚)连接，第一单元正向输入端(即CC4098的4脚)与双路单稳态触发器接地端(即CC4098的8脚)、计数模块接地端(即CC4518的8脚)、数字地DGND连接，第一单元负向输入端(即CC4098的5脚)和与非门的输出端(即CC4011的3脚)连接，第一单元正向输出端(即CC4098的6脚)与第二单元正向输出端(即CC4098的12脚)连接，第一单元负向输出端(即CC4098的7脚)和与非门的第二输入端(即CC4011的2脚)连接，第二单元电阻输入端(即CC4098的14脚)与第二频率基准电阻R7的另一端、第二频率基准电容C5的一端连接，第二单元电容输入端(即CC4098的15脚)与第二频率基准电容C5的另一端连接，第二单元负向输出端(即CC4098的9脚)与计数模块400的第一使能端(即CC4518的2脚)连接。
计数模块400可以是由双路输出计数器芯片与与门芯片组成的，第一单元使能端(即CC4518的2脚)与脉冲发生模块300的第二单元负向输出端(即CC4098的9脚)连接，第二单元时钟信号(即CC4518的15脚)和与门的第一单元输出端(即CC4081的3脚)连接，第二单元复位信号输出端(即CC4518的9脚)和与门的第二单元输出端(即CC4081的4脚)、复位模块500的基极连接。
复位模块500是由开关管组成的，开关管Q2的集电极与维持电容Ch的一端、采样保持模块100的维持电容输入端(即LF198H的6脚)连接，放射极与维持电容Ch的另一端、第二基准电阻R4的另一端、模拟地SGND连接，基极与计数模块400的第二单元复位信号输出端(即CC4081的15脚)、与门的第一单元输出端(即CC4081的3脚)连接。
在本发明的一种优选实施例中，基于集成芯片的采样保持电路的采样保持时间是由脉冲发生模块与计数模块决定，其采样保持时间为：T＝(第一频率电阻值*第一频率电容值+第二频率电阻值*第二频率电容值)×进制位数/2，其中，T为采样保持时间。
在本发明的另一种优选实施例中，计数模块可以是由计数器和与门组成的，可连接成任意位数进制计数器。
在本发明的另一种优选实施例中，直流正向电源与直流负向电源均为直流电压源。
在本发明的另一种优选实施例中，开关管为全控型器件。
本发明的基于集成芯片的采样保持电路可实现采样信号任意时间保持，可实现集成化、小型化，在工业生产、交通运输、通信***、电力***、新能源***、各种电源***、航空航天等相应控制领域均可发挥重要作用，适用于高速窄脉冲信号采集并实现信号保持功能的应用场合，极大提高采样控制的可靠性。
学者曾提出利用集成运放组成的采样保持电路，如图3所示，其采样保持模块利用运放作为跟随器，利用二极管的单向导电性对输入信号进行采样保持，但是实际二极管与理想二极管特性有较大的差距，其正向特性存在死区电压，只有当输入信号幅度大于二极管导通电压时，才可导通，输入信号才可通过二极管对电容进行充电，实现保持，这就限制了电路处理小信号的灵敏度和线性特性。
本发明通过采样保持模块与模式选择模块利用集成芯片实现当输入电压升高时，进入采样模式，输出电压随输入电压升高而升高，当输入电压下降时，进入保持模式，输出电压保持为峰值。没有二极管导通压降的影响，具有良好的灵敏性与线性特性。脉冲发生模块发出固定频率脉冲，计数器模块通过计数脉冲实现定时，定时结束停止计数，同时发出脉冲使复位模块复位，从而实现信号的采样与保持。
综上所述，本发明与现有技术相比，具有以下优点：该采样保持电路采用集成芯片减小了体积，提高了功率密度，具有良好的灵敏性与线性特性，通过脉冲与计数器定时，可实现任意时间的信号保持，增加了信号输出的可靠性。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明权利要求所限定的范围。

Claims (9)

1.一种采样保持电路，其特征在于，包括：采样保持模块、模式选择模块、脉冲发生模块、计数模块和复位模块，其中，
所述采样保持模块分别与直流正向电源、第一滤波电容的一端、所述模式选择模块、直流负向电源、所述脉冲发生模块中的与非门的第一输入端和所述复位模块连接；
所述模式选择模块分别与所述直流正向电源和所述与非门的第一输入端连接；
所述脉冲发生模块分别与所述直流正向电源和所述计数模块连接；
所述计数模块与所述复位模块连接；
所述复位模块与所述计数模块中的与门的第一单元输出端连接；
所述与门和所述与非门均是采用集成芯片制成的。
2.根据权利要求1所述的采样保持电路，其特征在于，所述采样保持模块包括：电源正向输入端、偏置调整端、电源负向输入端、逻辑参考端、维持信号输入端、逻辑输入端、信号输入端和信号输出端；
所述模式选择模块包括：比较器和基准电阻；
所述脉冲发生模块包括：双路单稳态触发器、频率基准电阻、频率基准电容和与非门；
所述计数模块包括：双路输出计数器芯片和与门芯片；
所述复位模块包括：开关管。
3.根据权利要求2所述的采样保持电路，其特征在于，所述电源正向输入端与直流正向电源和第一滤波电容的一端连接；
所述偏置调整端与调零电阻连接；
所述电源负向输入端与直流负向电源和第二滤波电容连接；
所述逻辑参考端与第一基准电阻和第二基准电阻连接；
所述维持信号输入端与维持电容的一端、所述复位模块的集电极连接；
所述逻辑输入端与所述比较器的输出端连接；
所述第一基准电阻的另一端连接所述直流正向电源；
所述第二基准电阻与模拟地、维持电容另一端、所述复位模块的放射极连接；
所述信号输入端与输入电压信号、所述比较器的正向输入端连接；
所述信号输出端与所述比较器的负向输入端、所述与非门的第一输入端、所述脉冲发生模块的第一使能端连接。
4.根据权利要求3所述的采样保持电路，其特征在于，所述比较器的电源输入端与所述直流正向电源、第三基准电阻的一端连接；
所述比较器的负向输入端与所述与非门的第一输入端连接；
所述比较器的输出端与所述第三基准电阻的另一端、第四基准电阻的一端连接。
5.根据权利要求4所述的采样保持电路，其特征在于，所述双路单稳态触发器的电源输入端与所述直流正向电源、第一频率基准电阻的一端、第二频率基准电阻的一端、第二单元的复位端和所述第二单元的负向输入端连接；
第一单元的电阻输入端与所述第一频率基准电阻的另一端和第一频率基准电容的一端连接；
所述第一单元的电容输入端与第一频率基准电容的另一端相连；
所述第一单元的复位端与所述采样保持模块的输出端、所述与非门的第一输入端连接；
所述第一单元的正向输入端与所述双路单稳态触发器的接地端、所述计数模块的接地端、数字地连接；
所述第一单元的负向输入端与所述与非门的输出端连接；
所述第一单元的正向输出端与所述第二单元的正向输入端连接；
所述第一单元的负向输出端与所述与非门的第二输入端连接；
所述第二单元的电阻输入端与所述第二频率基准电阻的另一端、第二频率基准电容的一端连接；
所述第二单元的电容输入端与第二频率基准电容的另一端连接；
所述第二单元的负向输出端与所述计数模块的第一使能端连接。
6.根据权利要求5所述的采样保持电路，其特征在于，所述计数模块的第一使能端与所述第二单元的负向输出端连接；
所述计数模块第二部分的时钟信号与所述与门的第二单元输出信号连接；
所述计数模块第二部分复位信号输出端与所述与门的第一单元输出端、所述复位模块的基极连接；
所述计数模块第一部分输出信号的两个信号分别与与门的第二单元的输入信号连接；
所述计数模块第二部分输出信号的两个信号分别与与门的第一单元的输入信号连接。
7.根据权利要求6所述的采样保持电路，其特征在于，所述开关管的集电极与维持电容的一端、所述采样保持模块的维持电容输入端连接；
所述放射极与所述维持电容的另一端、所述第二基准电阻的另一端、所述模拟地连接；
所述基极与所述计数模块第二部分复位信号输出端、所述与门的第一单元输出端连接。
8.根据权利要求5所述的采样保持电路，其特征在于，所述采样保持电路的采样保持时间是由所述脉冲发生模块和所述计数模块共同决定的；所述保持时间采用下述公式表示：
T＝(第一频率基准电阻值*第一频率基准电容值+第二频率基准电阻值*第二频率基准电容值)×进制位数/2；其中，T为采样保持时间。
9.根据权利要求2所述的采样保持电路，其特征在于，所述直流正向电源与所述直流负向电源均为直流电压源，所述开关管为全控型器件。
CN201911001665.3A 2019-10-21 2019-10-21 一种采样保持电路 Active CN110739940B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911001665.3A CN110739940B (zh) 2019-10-21 2019-10-21 一种采样保持电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911001665.3A CN110739940B (zh) 2019-10-21 2019-10-21 一种采样保持电路

Publications (2)

Publication Number Publication Date
CN110739940A CN110739940A (zh) 2020-01-31
CN110739940B true CN110739940B (zh) 2023-07-14

Family

ID=69270723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911001665.3A Active CN110739940B (zh) 2019-10-21 2019-10-21 一种采样保持电路

Country Status (1)

Country Link
CN (1) CN110739940B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906499A (zh) * 2004-10-14 2007-01-31 安立股份有限公司 利用高时间分辨率任意改变发射和接收之间的延迟时间的小尺寸低功耗短程雷达及其控制方法
CN102843844A (zh) * 2012-09-28 2012-12-26 深圳市明微电子股份有限公司 一种led控制电路及led照明装置
CN205647472U (zh) * 2016-05-25 2016-10-12 杭州树熊网络有限公司 复位电路及电子设备
CN106301031A (zh) * 2015-06-23 2017-01-04 三垦电气株式会社 集成电路和开关电源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906499A (zh) * 2004-10-14 2007-01-31 安立股份有限公司 利用高时间分辨率任意改变发射和接收之间的延迟时间的小尺寸低功耗短程雷达及其控制方法
CN102843844A (zh) * 2012-09-28 2012-12-26 深圳市明微电子股份有限公司 一种led控制电路及led照明装置
CN106301031A (zh) * 2015-06-23 2017-01-04 三垦电气株式会社 集成电路和开关电源装置
CN205647472U (zh) * 2016-05-25 2016-10-12 杭州树熊网络有限公司 复位电路及电子设备

Also Published As

Publication number Publication date
CN110739940A (zh) 2020-01-31

Similar Documents

Publication Publication Date Title
CN107968654B (zh) 一种采用补偿网络的窄脉冲峰值保持电路
CN103383545A (zh) 一种高速微小脉冲信号采集电路
CN110460322B (zh) 一种窄脉冲峰值采样保持电路及其控制方法
WO2019237733A1 (zh) 一种用于顺序等效采样***中的窄脉冲产生电路
CN102394570A (zh) 一种单片集成窄脉冲峰值保持电路
CN110007311B (zh) 一种峰值保持输出***
CN106707009B (zh) 一种宽量程高精度电流统计电路
CN110739940B (zh) 一种采样保持电路
CN109004919B (zh) 基于三角波调制的电流/频率转换电路及转换方法
CN109632118B (zh) 一种cmos温度传感电路及mems温度传感器***
CN201947233U (zh) 基于高性能内插数字式补偿电路的高精度延时同步机
CN112327694B (zh) 一种基于fpga的高精度三级延时***与方法
CN204989787U (zh) 一种基于改进式tac的高精度时间间隔测量仪
CN210431372U (zh) 一种窄脉冲峰值采样保持电路
CN112147476A (zh) 脉冲峰值保持电路、局放监测电路
CN208818364U (zh) 温度测量电路
Tanaka et al. Development of monolithic time-to-amplitude converter for high precision TOF measurement
CN113721039A (zh) 一种高精度i/f转换电路
CN212540612U (zh) 脉冲峰值保持电路、局放监测电路
CN102291118A (zh) 一种单光子计数放大/甄别电路
CN213846621U (zh) 一种新型精密的绝对值电路
CN114584145A (zh) 一种高分辨率大量程石英挠性加速度计采集电路设计方法
CN208043910U (zh) 一种新型峰值检波电路
CN202393804U (zh) 脉冲峰值采样装置
CN114706116B (zh) 一种基于fpga的探测器读出电子学***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant