CN110718459A - 非等离子体刻蚀方法及刻蚀设备 - Google Patents

非等离子体刻蚀方法及刻蚀设备 Download PDF

Info

Publication number
CN110718459A
CN110718459A CN201810769894.9A CN201810769894A CN110718459A CN 110718459 A CN110718459 A CN 110718459A CN 201810769894 A CN201810769894 A CN 201810769894A CN 110718459 A CN110718459 A CN 110718459A
Authority
CN
China
Prior art keywords
gas
etching
reducing
reaction chamber
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810769894.9A
Other languages
English (en)
Inventor
王晓娟
郑波
马振国
吴鑫
王春
史晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201810769894.9A priority Critical patent/CN110718459A/zh
Publication of CN110718459A publication Critical patent/CN110718459A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种非等离子体刻蚀方法及刻蚀设备,该非等离子体刻蚀方法包括:向反应腔室内通入刻蚀气体和还原性气体;其中,刻蚀气体用于与基片反应,以实现对基片的刻蚀;还原性气体用于抑制刻蚀气体的刻蚀速率。本发明提供的非等离子体刻蚀方法,其可以实现非等离子体刻蚀,同时可以提高刻蚀选择比。

Description

非等离子体刻蚀方法及刻蚀设备
技术领域
本发明涉及刻蚀技术领域,具体地,涉及一种非等离子体刻蚀 方法及刻蚀设备。
背景技术
牺牲层刻蚀是集成电路中很重要的工艺,然而随着技术带的更 新,原有的刻蚀方法遇到的瓶颈越来越多。牺牲层材料的移除有湿法 和干法两种。湿法工艺采用腐蚀液腐蚀牺牲层。但是湿法刻蚀后,薄 膜极易出现粘附、破裂,这将降低复合薄膜的成品率和可靠性,尤其 是制程小于28nm后,表面张力会极大地影响器件的良率,此外湿法 刻蚀具有各向同性特点,很难保证特定的图形横向和纵向刻蚀一致。
干法刻蚀主要有等离子体干法刻蚀和非等离子体刻蚀法。对于 等离子体干法刻蚀,在硅刻蚀工艺中,使用CF4、Cl2或者HBr作为 刻蚀气体,刻蚀气体在加载射频的条件下产生离子的F-、Cl-或者 HBr-,并与硅发生反应,生成气态氯化硅。但是,由于等离子体干法 刻蚀是使用等离子刻蚀,这不可避免地会使硅片表面有一定的离子注 入,离子注入会导致纳米器件出现电损伤。
因此,为了避免湿法刻蚀和等离子体刻蚀引起的问题,非等离 子刻蚀是一个很好的选择。但是,现有的非等离子体刻蚀存在刻蚀选 择比低的问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了 一种非等离子体刻蚀方法及刻蚀设备,其可以实现非等离子体刻蚀, 同时可以提高刻蚀选择比。
为实现本发明的目的而提供一种非等离子体刻蚀方法
本发明具有以下有益效果:
本发明提供的非等离子体刻蚀方法及刻蚀设备的技术方案中, 向反应腔室内通入刻蚀气体和还原性气体;其中,刻蚀气体用于与基 片反应,以实现对基片的非等离子体刻蚀。还原性气体用于抑制刻蚀 气体的刻蚀速率。降低刻蚀速率有利于提高刻蚀选择比,同时可以更 好的控制反应过程,尤其是低技术带的刻蚀工艺,通过降低刻蚀速率, 可以避免因刻蚀速率太快而影响刻蚀形貌。
附图说明
图1为本发明第一实施例提供的刻蚀方法的流程框图;
图2为本发明第二实施例提供的刻蚀设备的结构图;
图3为本发明第三实施例提供的刻蚀设备的结构图;
图4为本发明第四实施例提供的刻蚀设备的结构图;
图5为本发明第五实施例提供的刻蚀设备的结构图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结 合附图来对本发明提供的非等离子体刻蚀方法及刻蚀设备进行详细 描述。
本发明提供的非等离子体刻蚀方法,其包括:
向反应腔室内通入刻蚀气体和还原性气体;
其中,刻蚀气体用于与基片反应,以实现对基片的刻蚀;还原 性气体用于抑制刻蚀气体的刻蚀速率。
本发明提供的非等离子体刻蚀方法采用非等离子体刻蚀法,不 仅可以避免对基片造成损伤,降低刻蚀后基片表面的粗糙度(可达 0.08nm);而且不需要加载射频,从而可以简化刻蚀设备的结构,降 低设备成本。同时,借助还原性气体,可以降低刻蚀速率,从而有利 于提高刻蚀选择比,同时可以更好的控制反应过程,尤其是低技术带 的刻蚀工艺,通过降低刻蚀速率,可以避免因刻蚀速率太快而影响刻 蚀形貌。
可选的,上述刻蚀气体包括XeF2。XeF2可以应用于单晶硅、多 晶硅、Ti、TiN、Ta或者TaN等材料的基片的刻蚀。例如,采用XeF2刻蚀Si片,XeF2与Si反应形成气态的Xe和SiF4
还原性气体为能够与刻蚀副产物发生反应、以及降低刻蚀反应 的速率的气体,从而能够减少刻蚀副产物对基片的刻蚀,进而降低刻 蚀气体的刻蚀速率,提高刻蚀选择比。这里,刻蚀选择比为待刻蚀材 料与其上的阻挡层的刻蚀选择比。例如,利用Si3N4作为刻蚀Si的阻 挡层,或者利用Si3N4和SiO2作为刻蚀Si的阻挡层。还原性气体可 以提高Si和Si3N4,以及Si和及SiO2的刻蚀选择比。
可选的,还原性气体包括H2或NH3。在采用XeF2刻蚀Si时, H2或NH3可以对XeF2的刻蚀速率一定程度的抑制作用。具体的, H2可以与XeF2与Si反应产生的刻蚀副产物(SiF、SiF2或者F-等) 发生反应,以起到减少刻蚀副产物的作用,从而可以减少刻蚀副产物 对Si和Si3N4的刻蚀,进而可以降低刻蚀速率。同时,H2可以降低 XeF2对Si的刻蚀速率,然而由于该刻蚀速率本身就很大,仍然能够 满足刻蚀需求,同时可以避免因刻蚀速率过大,而导致的反应过程很 难控制,以及对刻蚀形貌造成影响。XeF2与Si反应生成SiF4,SiF4会与NH3及HF(基片上的水会与XeF2反应形成HF)反应生成(NH4) 2SiF6,这种固态反应物附着在硅和氮化硅上可以降低刻蚀硅的速率, 也可以降低SiN的刻蚀速率,通过调节合适的参数,可以调节Si/SiN 的选择比。
可选的,在向反应腔室内通入刻蚀气体和还原性气体的同时, 还向反应腔室内通入稀释气体,用于降低刻蚀速率,提高刻蚀选择比。
可选的,稀释气体包括氮气或者惰性气体。
可选的,可以通过设定刻蚀气体、还原性气体和稀释气体各自 的气体分压,来调节刻蚀选择比,从而可以提高刻蚀选择比,同时可 以更有效的控制刻蚀速率。所述气体分压是指通入腔室内的各气体的 压力占腔室内总压力的比值,其大小与各气体的流量大小有关,即满 足以下公式:
P=S/S*P
其中,P为刻蚀气体、还原性气体和稀释气体各自的气体分压; S为刻蚀气体、还原性气体和稀释气体各自的气体流量;S为刻蚀 气体、还原性气体和稀释气体的总流量;P为腔室压力。
可选的,刻蚀气体、还原性气体和稀释气体各自的气体分压的 取值范围在1mTorr~100mTorr。进一步的,还原性气体的气体分压的 取值范围在1mTorr~50mTorr。
可选的,利用载气携带刻蚀气体通入反应腔室内。该载气可以 为氮气或者惰性气体。载气的气体流量的取值范围在 20sccm~1000sccm。
可选的,刻蚀气体、还原性气体和稀释气体各自的气体流量的 取值范围在20sccm~1000sccm。进一步的,稀释气体的气体流量的取 值范围在100sccm~3000sccm。
可选的,基片包括基底和阻挡层;基底包括单晶硅、多晶硅、 Ti、TiN、Ta或者TaN;阻挡层包括SiO2或者Si3N4
第一实施例
本实施例采用XeF2为刻蚀气体,H2为还原性气体,基片的基底 为Si,阻挡层为Si3N4或SiO2。下面对本实施例提供的非等离子体刻 蚀方法进行详细描述。具体地,如图1所示,刻蚀方法包括:
步骤101,将基片传入去气腔室中进行热处理工艺,以去除基片 上的水汽等杂质。
步骤102,将基片传入反应腔室。
步骤103,向反应腔室内通入刻蚀气体XeF2、还原性气体H2和 稀释气体N2
步骤104,对基片进行刻蚀。
步骤105,判断基片刻蚀深度是否到达目标深度,若是,则结束 工艺;若否,则返回步骤102。
通过在将基片传入反应腔室之前,进行上述步骤101,可以避免 下述问题,即:基片上的水汽与刻蚀气体XeF2反应形成HF,HF在 水的催化作用下会进一步与Si3N4或SiO2反应,从而造成刻蚀选择比 降低。
其中,热处理温度的取值范围在50℃~500℃;腔室压力为 10-5~50Torr。
刻蚀气体、还原性气体和稀释气体各自的气体分压以及气体流 量在上述范围内取值,Si和Si3N4的刻蚀选择比可达1:1~1:1000;Si 和SiO2的刻蚀选择比可达1:1~1500:1。
本实施例提供的非等离子体刻蚀方法的典型参数为:载气为N2, 且气体流量为80sccm;刻蚀气体为XeF2,且气体流量为40sccm,分 压为5.33mTorr。还原性气体为H2,且气体流量为80sccm,分压为 10.66mTorr。稀释气体为N2,且气体流量为100sccm,分压为40mTorr。 采用该典型参数,Si和Si3N4的刻蚀选择比可达300:1;Si和SiO2的 刻蚀选择比可达320:1。在没有H2存在的情况下,Si/SiN选择比仅为 220:1,Si/SiO2选择比仅为180:1。
第二实施例
在该实施例中,还原性气体采用NH3;刻蚀气体、稀释性气体 以及刻蚀的基片与上述第一实施例相同。在本实施例中,基片进入刻 蚀腔前不需要进行degas,直接进入刻蚀腔,因此,其刻蚀步骤不需 要采用实施例一中的步骤101。基片上的水会与XeF2反应形成HF。 XeF2与Si反应生成SiF4,SiF4会与NH3及HF反应生成(NH4)2SiF6, 这种固态反应物附着在硅(Si)和氮化硅(SiN)上可以降低刻蚀硅的速 率,也可以降低SiN的刻蚀速率,通过调节合适的参数,可以调节 Si/SiN的选择比。
本实施例提供的非等离子体刻蚀方法的典型参数为:载气为N2, 且气体流量为80sccm;刻蚀气体为XeF2,且气体流量为40sccm,分 压为5.33mTorr。还原性气体为NH3,且气体流量为80sccm,分压 为10.66mTorr。稀释气体为N2,且气体流量为100sccm,分压为40mTorr。采用该典型参数,Si和Si3N4的刻蚀选择比可达300:1;Si 和SiO2的刻蚀选择比可达320:1。
在实际应用中,本发明提供的非等离子体刻蚀方法可以应用于 伪栅多晶硅刻蚀(dummy gate poly preclean)或者多晶硅幕罩刻蚀 (Poly Si cap removal)或者深硅刻蚀或者3D NAND工艺流程中Si3N4去除后留下的硅帽刻蚀或者硅芯轴刻蚀(MandrelRemoval)或者鳍 式场效应晶体管中鳍表面的刻蚀(Fin Trimming)。
综上所述,本发明提供的非等离子体刻蚀方法,可以提高刻蚀 选择比,同时可以更好的控制反应过程,尤其是低技术带的刻蚀工艺, 通过降低刻蚀速率,可以避免因刻蚀速率太快而影响刻蚀形貌。
第三实施例
请参阅图2,本实施例提供的刻蚀设备包括反应腔室1、源瓶2、 第一气路3和第二气路5,其中,源瓶2用于盛放呈固体或者液体状 态的刻蚀材料,以及用于在工艺过程中加热刻蚀材料,以使刻蚀材料 蒸发形成刻蚀气体。该刻蚀气体用于与基片反应,以实现对基片的刻 蚀。例如,刻蚀气体为XeF2,其室温下为固态,且饱和蒸汽压为3.8Torr。
可选的,源瓶2对刻蚀气体的加热温度的取值范围在25~90℃。
第一气路3用于将源瓶2中的刻蚀气体传输至反应腔室1内; 第二气路5用于向反应腔室1内通入还原性气体;该还原性气体用于 抑制刻蚀气体的刻蚀速率,例如H2。并且,在第二气路5上设置有 第二流量控制器4,用于控制第二气路5中的气体流量,以实现还原性气体在反应腔室1中的分压大小,从而可以调节刻蚀选择比。第二 流量控制器4可以为MFC。
本发明提供的刻蚀设备,其通过向反应腔室1内通入还原性气 体,可以降低刻蚀速率,从而可以提高刻蚀选择比,同时可以更好的 控制反应过程,尤其是低技术带的刻蚀工艺,通过降低刻蚀速率,可 以避免因刻蚀速率太快而影响刻蚀形貌。
在本实施例中,在第一气路3上设置有第一流量控制器4,用于 控制第一气路3中的气体流量,例如第一流量控制器4可以为MFC。
在本实施例中,通过调节源瓶2的加热温度,来调节源瓶2中 刻蚀气体的饱和蒸气压,以使源瓶2中的刻蚀气体能够通过第一气路 2流入反应腔室。具体地,通过调节源瓶2的加热温度,使源瓶中的 刻蚀气体的饱和蒸汽压达到第一流量控制器4的前端压力的要求,就 可以准确地进行刻蚀气体流量的控制。
在本实施例中,刻蚀设备还包括排气气路7和抽气装置10,其 中,排气气路7分别与反应腔室1和抽气装置10连接;抽气装置10 用于通过排气气路7抽出反应腔室1中的气体,例如为干泵。并且, 在排气气路7上设置有流量控制阀9,用于调节排气气路中的气体流量,从而能够调节腔室压力。流量控制阀9可以为蝶阀等流量控制元 件。
第四实施例
如图3所示,本实施例提供的刻蚀设备,其与上述第三实施例 相比,同样包括反应腔室1、源瓶2、第一气路3和第二气路5,在 此基础上,刻蚀设备还包括第三气路11,用于向反应腔室1内通入 稀释气体,例如氮气或者惰性气体;并且,在第三气路11上设置有 第三流量控制器12。
通过向反应腔室1内通入稀释气体,可以降低刻蚀速率,提高 刻蚀选择比。
第五实施例
如图4所示,本实施例提供的刻蚀设备,其与上述第四实施例 相比,同样包括反应腔室1、源瓶2、第一气路3、第二气路5和第 三气路11,在此基础上,刻蚀设备还包括第四气路15,该第四气路 15与源瓶2连接,用于向源瓶2中通入载气,以使源瓶2中的刻蚀 气体能够随载气通过第一气路3流入反应腔室中。并且,在第四气路 15上设置有第四流量控制器16。载气可以为氮气或者惰性气体。
借助载气,可以不需要考虑源瓶2中刻蚀气体的饱和蒸汽压就 可以将刻蚀气体引入反应腔室1中。
第六实施例
如图5所示,本实施例提供的刻蚀设备,其与上述第四实施例 相比,同样包括反应腔室1、源瓶2、第一气路3、第二气路5和第 三气路11,在此基础上,刻蚀设备还包括缓冲瓶14和第五气路13, 其中,第五气路13的进气端与缓冲瓶14连接,第五气路13的出气 端与第一气路3连接,且位于第一流量控制器4的上游。缓冲瓶14 用于盛放呈固体或者液体状态的刻蚀材料,以及在工艺过程中加热刻 蚀材料,以使刻蚀材料蒸发形成刻蚀气体,并且通过第五气路13向 第一气路3中补充刻蚀气体。
借助缓冲瓶14向第一气路3中补充刻蚀气体,可以稳定气流量。
综上所述,本发明提供的刻蚀设备,可以提高刻蚀选择比,同 时可以更好的控制反应过程,尤其是低技术带的刻蚀工艺,通过降低 刻蚀速率,可以避免因刻蚀速率太快而影响刻蚀形貌。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而 采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的 普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做 出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (16)

1.一种非等离子体刻蚀方法,其特征在于,包括:
向反应腔室内通入刻蚀气体和还原性气体;
其中,所述刻蚀气体用于与基片反应,以实现对所述基片的刻蚀;所述还原性气体用于抑制所述刻蚀气体的刻蚀速率,以调节刻蚀选择比。
2.根据权利要求1所述的非等离子体刻蚀方法,其特征在于,在向所述反应腔室内通入所述刻蚀气体和所述还原性气体的同时,还向所述反应腔室内通入稀释气体。
3.根据权利要求2所述的非等离子体刻蚀方法,其特征在于,通过设定所述刻蚀气体、所述还原性气体和所述稀释气体各自的气体分压,来调节刻蚀选择比;
所述气体分压满足以下公式:
P=S/S*P
其中,P为所述刻蚀气体、所述还原性气体和所述稀释气体各自的气体分压;S为所述刻蚀气体、所述还原性气体和所述稀释气体各自的气体流量;S为所述刻蚀气体、所述还原性气体和所述稀释气体的总流量;P为腔室压力。
4.根据权利要求3所述的非等离子体刻蚀方法,其特征在于,所述刻蚀气体、所述还原性气体和所述稀释气体各自的气体分压的取值范围均为1mTorr~100mTorr。
5.根据权利要求4所述的非等离子体刻蚀方法,其特征在于,所述还原性气体的气体分压的取值范围为1mTorr~50mTorr。
6.根据权利要求3所述的非等离子体刻蚀方法,其特征在于,所述刻蚀气体和所述还原性气体各自的气体流量的取值范围均为20sccm~1000sccm。
7.根据权利要求3所述的非等离子体刻蚀方法,其特征在于,所述稀释气体的气体流量的取值范围为100sccm~3000sccm。
8.根据权利要求1所述的非等离子体刻蚀方法,其特征在于,所述刻蚀气体包括XeF2;所述还原性气体包括H2
9.根据权利要求1所述的非等离子体刻蚀方法,其特征在于,所述刻蚀气体包括XeF2;所述还原性气体包括NH3
10.根据权利要求2所述的非等离子体刻蚀方法,其特征在于,所述稀释气体包括氮气或者惰性气体。
11.根据权利要求1所述的非等离子体刻蚀方法,其特征在于,利用载气携带所述刻蚀气体通入所述反应腔室内;所述载气的气体流量的取值范围为20sccm~1000sccm。
12.根据权利要求1所述的非等离子体刻蚀方法,其特征在于,所述基片包括基底和阻挡层;所述基底包括单晶硅、多晶硅、Ti、TiN、Ta或者TaN;所述阻挡层包括SiO2或者Si3N4
13.一种刻蚀设备,包括反应腔室,其特征在于,还包括:
源瓶,用于盛放呈固体或者液体状态的刻蚀材料,以及用于在工艺过程中加热所述刻蚀材料,以使所述刻蚀材料形成刻蚀气体;所述刻蚀气体用于与基片反应,以实现对基片的刻蚀;
第一气路,与所述源瓶连接,用于将所述源瓶中的刻蚀气体传输至所述反应腔室内;
第二气路,用于向所述反应腔室内通入还原性气体;所述还原性气体用于抑制所述刻蚀气体的刻蚀速率,以调节刻蚀选择比。
14.根据权利要求13所述的刻蚀设备,其特征在于,还包括第三气路,用于向所述反应腔室内通入稀释气体。
15.根据权利要求13所述的刻蚀设备,其特征在于,还包括第四气路,所述第四气路与所述源瓶连接,用于向所述源瓶中通入载气,以使所述源瓶中的刻蚀气体能够随所述载气通过所述第一气路流入所述反应腔室。
16.根据权利要求13所述的刻蚀设备,其特征在于,还包括缓冲瓶和第五气路,其中,
所述第五气路将所述缓冲瓶与所述第一气路连接,且所述缓冲瓶位于所述源瓶的下游;
所述缓冲瓶用于盛放呈固体或者液体状态的刻蚀材料,以及在工艺过程中加热所述刻蚀材料,以使所述刻蚀材料形成刻蚀气体,并且通过所述第五气路向所述第一气路中补充刻蚀气体。
CN201810769894.9A 2018-07-13 2018-07-13 非等离子体刻蚀方法及刻蚀设备 Pending CN110718459A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810769894.9A CN110718459A (zh) 2018-07-13 2018-07-13 非等离子体刻蚀方法及刻蚀设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810769894.9A CN110718459A (zh) 2018-07-13 2018-07-13 非等离子体刻蚀方法及刻蚀设备

Publications (1)

Publication Number Publication Date
CN110718459A true CN110718459A (zh) 2020-01-21

Family

ID=69208510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810769894.9A Pending CN110718459A (zh) 2018-07-13 2018-07-13 非等离子体刻蚀方法及刻蚀设备

Country Status (1)

Country Link
CN (1) CN110718459A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070289604A1 (en) * 2004-04-30 2007-12-20 Yukio Fukunaga Substrate Processing Apparatus
CN101847570A (zh) * 2009-01-27 2010-09-29 气体产品与化学公司 选择性蚀刻和二氟化氙的形成
US20110183444A1 (en) * 2008-08-14 2011-07-28 Carl Zeiss Sms Gmbh method for electron beam induced etching
CN103003925A (zh) * 2010-07-12 2013-03-27 中央硝子株式会社 干蚀刻剂以及干蚀刻方法
CN103328688A (zh) * 2011-01-24 2013-09-25 梅姆斯塔有限公司 具有改进的选择性的二氧化硅蒸汽蚀刻
US20140138790A1 (en) * 2012-11-21 2014-05-22 Spansion Llc Inter-Layer Insulator for Electronic Devices and Apparatus for Forming Same
US20170323795A1 (en) * 2016-05-09 2017-11-09 Applied Materials, Inc. Method of selective etching on epitaxial film on source/drain area of transistor
CN107507869A (zh) * 2017-09-20 2017-12-22 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制备方法和阵列基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070289604A1 (en) * 2004-04-30 2007-12-20 Yukio Fukunaga Substrate Processing Apparatus
US20110183444A1 (en) * 2008-08-14 2011-07-28 Carl Zeiss Sms Gmbh method for electron beam induced etching
CN101847570A (zh) * 2009-01-27 2010-09-29 气体产品与化学公司 选择性蚀刻和二氟化氙的形成
CN103003925A (zh) * 2010-07-12 2013-03-27 中央硝子株式会社 干蚀刻剂以及干蚀刻方法
CN103328688A (zh) * 2011-01-24 2013-09-25 梅姆斯塔有限公司 具有改进的选择性的二氧化硅蒸汽蚀刻
US20140138790A1 (en) * 2012-11-21 2014-05-22 Spansion Llc Inter-Layer Insulator for Electronic Devices and Apparatus for Forming Same
US20170323795A1 (en) * 2016-05-09 2017-11-09 Applied Materials, Inc. Method of selective etching on epitaxial film on source/drain area of transistor
CN107507869A (zh) * 2017-09-20 2017-12-22 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制备方法和阵列基板

Similar Documents

Publication Publication Date Title
US9390933B2 (en) Etching method, storage medium and etching apparatus
JP4179311B2 (ja) 成膜方法、成膜装置及び記憶媒体
KR102204711B1 (ko) 산화물 및 질화물 재료들을 선택적으로 에칭하는 기술들 및 이를 사용하여 형성된 제품들
CN107533962B (zh) 经由原子层沉积(ald)循环选择性沉积金属硅化物的方法
US10755921B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and recording medium
TWI710015B (zh) 基板處理方法
US10629450B2 (en) Method for selectively etching silicon oxide film
CN105556643A (zh) 用于利用循环蚀刻工艺对蚀刻停止层进行蚀刻的方法
TWI795697B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
CN109075075B (zh) 硅氧化膜的选择性蚀刻方法
TWI703634B (zh) 蝕刻方法和蝕刻系統
JP6220409B2 (ja) プラズマエッチング方法
JP2023001302A (ja) ドライエッチング方法
US9343292B2 (en) Stacked semiconductor device, and method and apparatus of manufacturing the same
CN107919298B (zh) 气相刻蚀装置及设备
US20230146375A1 (en) Substrate processing method and substrate processing apparatus
CN110718459A (zh) 非等离子体刻蚀方法及刻蚀设备
KR20130133672A (ko) 실리콘막의 형성 방법 및 그의 형성 장치
US10755941B2 (en) Self-limiting selective etching systems and methods
CN111916349A (zh) 硅刻蚀方法
KR101874821B1 (ko) 저온 공정을 이용한 실리콘산화막의 선택적 식각 방법
JP7199497B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP3068516B2 (ja) 半導体装置の製造方法
TW202420379A (zh) 基板處理方法及基板處理裝置
JP2008205502A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200121