CN110716879B - 存储器***及该存储器***的操作方法 - Google Patents

存储器***及该存储器***的操作方法 Download PDF

Info

Publication number
CN110716879B
CN110716879B CN201910121904.2A CN201910121904A CN110716879B CN 110716879 B CN110716879 B CN 110716879B CN 201910121904 A CN201910121904 A CN 201910121904A CN 110716879 B CN110716879 B CN 110716879B
Authority
CN
China
Prior art keywords
memory
block
threshold
blocks
update
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910121904.2A
Other languages
English (en)
Other versions
CN110716879A (zh
Inventor
罗炯柱
李宗珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110716879A publication Critical patent/CN110716879A/zh
Application granted granted Critical
Publication of CN110716879B publication Critical patent/CN110716879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G06F12/0269—Incremental or concurrent garbage collection, e.g. in real-time systems
    • G06F12/0276—Generational garbage collection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本发明公开一种存储器***，该存储器***包括：存储器装置，包括封闭存储块；更新块检测器，基于在映射更新操作之前和之后计数的封闭存储块的有效页面的数量，检测有效页面减少量的总和与更新块的数量；以及垃圾收集器，当存储器装置中的空闲块的数量小于第一阈值并大于或等于第二阈值并且计数的更新块的数量大于或等于第三阈值时，或者当存储器装置中的空闲块的数量小于第一阈值并大于或等于第二阈值并且计算的有效页面减少量的总和小于或等于第四阈值时，对牺牲块执行垃圾收集操作。

Description

存储器***及该存储器***的操作方法
相关申请的交叉引用
本申请要求于2018年7月11日提交的申请号为10-2018-0080678的韩国专利申请的优先权，该韩国专利申请的全部内容通过引用并入本文。
技术领域
本公开的各个实施例总体涉及一种存储器***。特别地，本公开涉及一种能够有效执行垃圾收集操作的存储器***及用于操作该存储器***的方法。
背景技术
计算机环境范例已经转变为能够随时随地使用计算***的普适计算。因此，诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器***来存储数据。存储器***可用作便携式电子装置的主存储器装置或辅助存储器装置。
与硬盘装置的特性相比，因为存储器***没有移动部件，所以存储器***提供优良的稳定性和耐用性、高信息存取速度和低功耗。具有这些优点的存储器***的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态驱动器(SSD)。
发明内容
本发明的实施例涉及一种能够有效执行垃圾收集操作的存储器***。
根据本发明的一个实施例，一种存储器***包括：存储器装置，包括封闭存储块；更新块检测器，适于基于在映射更新操作之前和之后计数的封闭存储块的有效页面的数量，检测有效页面减少量的总和与更新块的数量；以及垃圾收集器，适于当存储器装置中的空闲块的数量小于第一阈值并大于或等于第二阈值并且计数的更新块的数量大于或等于第三阈值时，或者当存储器装置中的空闲块的数量小于第一阈值并大于或等于第二阈值并且计算的有效页面减少量的总和小于或等于第四阈值时，对牺牲块执行垃圾收集操作。
根据本发明的另一个实施例，一种用于操作存储器***的方法包括：基于在映射更新操作之前和之后计数的封闭存储块的有效页面的数量，检测有效页面减少量的总和与更新块的数量；并且当存储器装置中的空闲块的数量小于第一阈值并大于或等于第二阈值并且计数的更新块的数量大于或等于第三阈值时，或者当存储器装置的空闲块的数量小于第一阈值并大于或等于第二阈值并且计算的有效页面减少量的总和小于或等于第四阈值时，对牺牲块执行垃圾收集操作。
根据本发明的一个实施例，一种存储器***包括：存储器装置，包括封闭存储块；以及控制器，适于：确定封闭存储块的有效页面的数量作为第一值；对存储器装置执行映射更新操作；确定封闭存储块的有效页面的数量作为第二值；并且基于存储器装置中的空闲块的数量、与第一值和第二值之间的差值对应的有效页面减少量、以及与映射更新操作对应的更新块的数量，对存储器装置的牺牲块执行垃圾收集操作。
附图说明
图1是示出根据本公开的实施例的包括存储器***的数据处理***的框图。
图2是示出图1中所示的存储器***中采用的存储器装置的示例性配置的示意性示图。
图3是示出图1中所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图。
图4是示出根据本公开的实施例的存储器***的存储器装置的结构的框图。
图5是示出根据本公开的实施例的存储器***的结构的框图。
图6是示出根据本公开的实施例的存储器***的操作的流程图。
图7示出根据本公开的实施例的基于第一阈值和第二阈值的垃圾收集操作的示例。
图8示出根据本公开的实施例的基于第三阈值和第四阈值的垃圾收集操作的示例。
图9至图17是示意性示出根据本公开的各个实施例的数据处理***的示例性应用的示图。
具体实施方式
下文将参照附图更详细地描述本公开的各个实施例。然而，本发明可以不同形式实施，并且不应当被解释为限于本文中所阐述的实施例。而是，提供这些实施例使得本公开是彻底且充分的，并且将本发明的范围全面地传达给本领域技术人员。在整个公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部分。而且，在整个说明书中，对“实施例”、“另一个实施例”等的参考不一定仅针对一个实施例，并且对任何这样的短语的不同参考不一定针对相同的实施例。
将理解的是，尽管本文中可使用术语“第一”、“第二”、“第三”等来标识各个元件，但是这些元件不受这些术语限制。这些术语用于将一个元件与另一个元件区分开，否则一个元件与另一个元件具有相同或相似的名称。因此，在不脱离本发明的精神和范围的情况下，一个实例中的第一元件在另一个实例中可被称为第二元件或第三元件。
附图不一定按比例绘制，并且在一些情况中，可以放大比例以清楚地示出实施例的特征。当元件被称为连接或联接到另一个元件时，应当理解的是，前者可以直接连接或联接到后者，或者通过一个或多个中间元件电连接或联接到后者。
将进一步理解的是，当元件被称为“连接到”或“联接到”另一个元件时，该元件可直接在另一个元件上、直接连接到或直接联接到另一个元件，或者可存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，该元件可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。无论是直接连接/联接还是间接连接/联接，两个元件之间的通信可以是有线的或无线的，除非上下文另有说明。
本文中使用的术语用于描述特定的实施例，而不旨在限制本公开。
如本文中使用的，除非上下文另有明确说明，否则单数形式旨在包括复数形式，反之亦然。
将进一步理解的是，当在本说明中使用术语“包括”、“包括有”、“包含”、“包含有”时，指明所陈述元件的存在，但不排除存在或添加一个或多个其它元件。如本文中使用的，术语“和/或”包括一个或多个所列项目的任意和所有组合。
除非另有定义，否则本文中使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员根据本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在通常使用的字典中所定义的术语的术语应当被解释为具有与在本公开和相关技术的背景下的含义一致的含义，并且不以理想化或过于正式的意义来解释，除非本文中明确地如此定义。
在以下描述中，阐述了众多具体细节以提供对本发明的全面理解。可以在没有部分或全部这些具体细节的情况下实践本发明。在其它情况下，没有详细描述众所周知的进程结构和/或进程，以免不必要地使本发明模糊。
还应当注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有明确说明，否则结合一个实施例所描述的特征或元件可单独使用或与另一个实施例的其它特征或元件组合使用。
图1是示出根据本公开的实施例的包括存储器***110的数据处理***100的框图。
参照图1，数据处理***100可包括可操作地联接到存储器***110的主机102。
主机102可包括诸如移动电话、MP3播放器和膝上型计算机的各种便携式电子装置中的任意一种，或者诸如台式计算机、游戏机、电视(TV)和投影仪的各种非便携式电子装置中的任意一种。
主机102可包括可管理并控制主机102的全部功能和操作的至少一个操作***(OS)。OS可支持主机102和使用数据处理***100或存储器***110的用户之间的操作。OS可支持用户请求的功能和操作。例如，OS可根据主机102的移动性而被划分成通用OS和移动OS。通用OS可根据用户的环境而被划分成个人OS和企业OS。例如，被配置成支持向一般用户提供服务的功能的个人OS可包括Windows和Chrome，而被配置成保证并支持高性能的企业OS可包括Windows server、Linux和Unix。此外，被配置成支持向用户提供移动服务的功能和***的省电功能的移动OS可包括Android、iOS和Windows Mobile。主机102可包括多个操作***。主机102可执行OS以在存储器***110上执行与用户请求对应的操作。此处，主机102可以向存储器***110提供与用户请求对应的多个指令。因此，存储器***110可执行与多个指令对应，即，与用户请求对应的某些操作。
存储器***110可响应于主机102的请求而存储用于主机102的数据。存储器***110的非限制性示例包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用串行总线(USB)装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可包括嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)和微型-MMC。SD卡可包括迷你-SD卡和微型-SD卡。
存储器***110可包括各种类型的存储装置。这种存储装置的非限制性示例包括诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置，以及诸如以下的非易失性存储器装置：只读存储器(ROM)、掩膜式ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器。
存储器***110可包括控制器130和存储器装置150。存储器装置150可存储用于主机102的数据，并且控制器130可控制数据在存储器装置150中的存储。
控制器130和存储器装置150可集成到单个半导体装置中，该单个半导体装置可被包括在如上所述的各种类型的存储器***中的任意一种中。例如，控制器130和存储器装置150可集成为单个半导体装置以构成SSD。当存储器***110用作SSD时，可改善连接到存储器***110的主机102的操作速度。在另一个示例中，控制器130和存储器装置150可集成为单个半导体装置，以构成诸如以下的存储卡：个人计算机存储卡国际协会(PCMCIA)卡，紧凑型闪存(CF)卡，智能媒体卡(SMC)、记忆棒，包括缩小尺寸的MMC(RS-MMC)和微型-MMC的多媒体卡(MMC)，包括迷你-SD、微型-SD和SDHC的安全数字(SD)卡、或者通用闪存(UFS)装置。
存储器装置150可以是即使没有供电也可保留存储的数据的非易失性存储器装置。存储器装置150可通过写入操作存储从主机102提供的数据，并且通过读取操作向主机102输出存储在存储器装置150中的数据。在实施例中，存储器装置150可包括多个存储器管芯(未示出)，并且每一个存储器管芯可包括多个平面(未示出)。每一个平面可包括多个存储块152至156，每一个存储块可包括多个页面，每一个页面可包括联接到字线的多个存储器单元。在实施例中，存储器装置150可以是具有三维(3D)堆叠结构的闪速存储器。
以下将参照图2至图4详细描述存储器装置150的结构和存储器装置150的3D堆叠结构。
控制器130可响应于来自主机102的请求控制存储器装置150。例如，控制器130可向主机102提供从存储器装置150读取的数据，并且将从主机102提供的数据存储到存储器装置150中。对于该操作，控制器130可控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。
更具体地，控制器130可包括全部通过内部总线可操作地联接或接合的主机接口(I/F)132、处理器134、错误校正码(ECC)组件138、电源管理单元(PMU)140、存储器接口142和存储器144。
主机接口132可处理主机102的指令和数据。主机接口132可通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速***组件互连(PCI-e或PCIe)、小型计算机***接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)和电子集成驱动器(IDE)。可通过固件，即，主机接口层(HIL)驱动主机接口132以与主机102交换数据。
此外，ECC组件138可校正存储器装置150处理的数据的错误位，并且可包括ECC编码器和ECC解码器。ECC编码器可对待编程到存储器装置150中的数据执行错误校正编码，以生成添加了奇偶校验位的数据。包括奇偶校验位的数据可存储在存储器装置150中。ECC解码器可检测并校正从存储器装置150读取的数据中包含的错误。也就是说，ECC组件138可通过ECC编码进程期间使用的ECC码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ECC组件138可输出例如错误校正成功信号或错误校正失败信号的信号。当错误位的数量大于可校正错误位的阈值时，ECC组件138可不校正错误位，而是可输出错误校正失败信号。
ECC组件138可通过诸如以下的编码调制来执行错误校正：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、turbo码、里德-所罗门(eed-Solomon，RS)码、卷积码、递归***码(RSC)、网格编码调制(TCM)和分组编码调制(BCM)。然而，ECC组件138不限于这些错误校正技术。因此，ECC组件138可包括用于执行合适的错误校正的任意和所有电路、模块、***或装置。
PMU 140可管理控制器130中使用并提供的电力。
存储器接口142可用作控制器130和存储器装置150之间的存储器接口或存储接口，使得控制器130可响应于来自主机102的请求来控制存储器装置150。
存储器144可用作存储器***110和控制器130的工作存储器，并且存储用于驱动存储器***110和控制器130的数据。控制器130可响应于来自主机102的请求来控制存储器装置150执行读取操作、编程操作和擦除操作。控制器130可向主机102提供从存储器装置150读取的数据，并且可将从主机102提供的数据存储到存储器装置150中。存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可以是易失性存储器。例如，存储器144可以是静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。存储器144可设置在控制器130内部或外部。图1示出设置在控制器130内部的存储器144。在实施例中，存储器144可以是具有用于在存储器144和控制器130之间传送数据的存储器接口的外部易失性存储器。
如上所述，存储器144可包括程序存储器、数据存储器、写入缓冲器/高速缓存、读取缓冲器/高速缓存、数据缓冲器/高速缓存和映射缓冲器/高速缓存，以存储执行主机102和存储器装置150之间的数据写入和读取操作所需的一些数据，以及控制器130和存储器装置150执行这些操作所需的其它数据。
处理器134可控制存储器***110的全部操作。处理器134可使用固件来控制存储器***110的全部操作。固件可被称为闪存转换层(FTL)。
例如，控制器130可通过被实施为微处理器、CPU等的处理器134在存储器装置150中执行主机102请求的操作。而且，控制器130可通过被实现为微处理器或CPU的处理器134对存储器装置150执行后台操作。对存储器装置150执行的后台操作可包括：将存储在存储器装置150的存储块152至156之中的一些存储块中的数据复制并处理到其它存储块中的操作，例如，垃圾收集(GC)操作；执行存储块152至156之间或存储块152至156的数据之间的交换的操作，例如，耗损均衡(WL)操作；将存储在控制器130中的映射数据存储到存储块152至156中的操作，例如，映射清除操作；或者管理存储器装置150的坏块的操作，例如，检测并处理存储器装置150中的存储块152至156之中的坏块的坏块管理操作。
参照图2至图4详细描述根据本公开的实施例的存储器***的存储器装置。
图2是示出图1中的存储器***110的存储器装置150的示意图。图3是示出代表存储器装置150中的存储块中的任意一个的存储块330的存储器单元阵列的示例性配置的电路图。图4是示出存储器装置150的示例性三维(3D)结构的示意图。
参照图2，存储器装置150可包括多个存储块BLOCK0至BLOCKN-1，其中N是大于1的整数。块BLOCK0至BLOCKN-1中的每一个可包括多个页面，例如，2M或M个页面，页面的数量可根据电路设计而变化，M是大于1的整数。页面中的每一个可包括联接到多个字线WL的多个存储器单元。
各个存储块BLOCK0至BLOCKN-1中的存储器单元可以是存储1位数据的单层单元(SLC)或存储2位数据的多层单元(MLC)中的一个或多个。因此，根据每一个存储器单元中表达或存储的位的数量，存储器装置150可包括SLC单元的存储块或MLC单元的存储块。SLC存储块可包括由每一个存储1位数据的SLC存储器单元实施的多个页面。SLC存储块通常可比MLC存储块具有更高的数据计算性能和更高的耐用性。MLC存储块可包括由每一个存储多位(例如，2位或更多位)数据的MLC存储器单元实施的多个页面。MLC存储块通常可比SLC存储块具有更大的数据存储空间，也就是说，更高的集成密度。在另一个实施例中，存储器装置150可包括多个三层单元(TLC)存储块。在又一个实施例中，存储器装置150可包括多个四层单元(QLC)存储块。TLC存储块可包括由每一个能够存储3位数据的存储器单元实施的多个页面。QLC存储块可包括由每一个能够存储4位数据的存储器单元实施的多个页面。
存储器装置150可以由以下中的任意一种非易失性存储器来实施：相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM或ReRAM)、铁电随机存取存储器(FRAM)和自旋转移扭矩磁性随机存取存储器(STT-RAM(STT-MRAM))。
存储块210、220、230、240可通过编程操作存储从主机102传送的数据，并且可通过读取操作将存储在存储块中的数据传送到主机102。
参照图3，代表存储块152、154、156中的任意一个的存储块330可包括联接到多个相应位线BL0至BLm-1的多个单元串340。每一列的单元串340可包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。多个存储器单元MC0至MCn-1可串联联接在漏极选择晶体管DST和源极选择晶体管SST之间。在实施例中，存储器单元晶体管MC0至MCn-1中的每一个可由能够存储多位数据信息的MLC来实施。单元串340中的每一个可电联接到多个位线BL0至BLm-1之中的相应位线。例如，如图3中所示，第一单元串联接到第一位线BL0，并且最后一个单元串联接到最后一个位线BLm-1。
尽管图3示出了NAND闪速存储器单元，但是本公开不限于此。应当注意的是，存储器单元可以是NOR闪速存储器单元或混合闪速存储器单元，该混合闪速存储器单元包括组合在其中的两种或更多种存储器单元。而且，应当注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置，或者包括作为电荷存储层的绝缘层的电荷撷取闪存(CTF)存储器装置。
存储器装置150可进一步包括电压供应装置310，该电压供应装置310根据操作模式生成包括编程电压、读取电压和通过电压的不同字线电压以提供给字线。电压供应装置310的电压生成操作可由控制电路(未示出)控制。在控制电路的控制下，电压供应装置310可选择存储器单元阵列的存储块(或扇区)中的至少一个，选择所选择的存储块的字线中的至少一个，并且根据需要向所选择的字线和未选择的字线提供字线电压。
存储器装置150可包括由控制电路控制的读取和写入(读取/写入)电路320。在验证/正常读取操作期间，读取/写入电路320可作为用于从存储器单元阵列读取(感测和放大)数据的读出放大器来操作。在编程操作期间，读取/写入电路320可作为用于根据待存储在存储器单元阵列中的数据向位线提供电压或电流的写入驱动器来操作。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待存储到存储器单元阵列中的数据，并且根据接收的数据驱动位线。读取/写入电路320可包括分别与列(或位线)或列对(或位线对)对应的多个页面缓冲器322至326。页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。
存储器装置150可由2D或3D存储器装置实施。特别是，如图4中所示，存储器装置150可由具有3D堆叠结构的非易失性存储器装置实施。当存储器装置150具有3D结构时，存储器装置150可包括多个存储块BLK0至BLKN-1。如图4所示，存储器装置150的存储块152、154和156中的每一个可以3D结构(或垂直结构)实现。例如，存储块152、154和156可以是在三个相互垂直的方向，例如，如图4所示的x-轴方向、y-轴方向和z-轴方向上延伸的三维结构。
包括在存储器装置150中的每一个存储块330可包括在第二方向上延伸的多个NAND串NS，以及在第一方向和第三方向上延伸的多个NAND串NS。此处，NAND串NS中的每一个可联接到位线BL、至少一个源极选择线SSL、至少一个漏极选择线DSL、多个字线WL、至少一个虚拟字线DWL和共源线CSL，并且NAND串NS中的每一个可包括多个晶体管结构TS。
简言之，每一个存储块330可联接到多个位线BL、多个源极选择线SSL、多个漏极选择线DSL、多个字线WL、多个虚拟字线DWL和多个共源线CSL，并且每个存储块330可包括多个NAND串NS。而且，在每一个存储块330中，一个位线BL可联接到多个NAND串NS以在一个NAND串NS中实现多个晶体管。而且，每一个NAND串NS的源极选择晶体管SST可联接到共源线CSL，并且每一个NAND串NS的漏极选择晶体管DST可联接到相应的位线BL。此处，存储器单元MC可设置在每一个NAND串NS的源极选择晶体管SST和漏极选择晶体管DST之间。换言之，可以在存储器装置150的存储块152、154和156中的每一个存储块330中实现多个存储器单元。
通常，闪速存储器可以页面为基础执行编程操作和读取操作，以块为基础执行擦除操作，并且与硬盘不同，可不支持重写操作。因此，为了修正被编程到页面中的原始数据，闪速存储器可将修正的数据编程到新的页面中并使原始数据的页面无效。
垃圾收集操作可指周期性地将无效页面转换成空页面以便防止存储器空间由于修正数据的进程中的无效页面而被无效率地使用的操作。垃圾收集操作可包括将编程在牺牲块的有效页面中的数据复制到目标块的空页面中。可根据垃圾收集操作恢复存储器空间。然而，响应于来自主机102的请求执行的前台操作的执行可能降级。
在优先考虑前台操作的执行而不是存储器空间的恢复的情况下，可通过降低执行垃圾收集操作的频率来防止前台操作的执行降级。当从主机102提供顺序编程指令或提供用于连续更新特定文件的指令时，特定存储块中无效页面的数量可能集中增加。当在特定存储块中集中执行编程操作时，由于牺牲块缓慢地产生，因此控制器130可通过给予前台操作的执行而不是恢复存储器空间优先权来降低执行垃圾收集操作的频率，以便改善前台操作的执行。
通常，当空闲块的数量小于预定阈值时，控制器130可对牺牲块无条件地执行垃圾收集操作。因此，不考虑给予维持前台操作的执行而不是恢复空闲块优先权的情况。
在各个实施例中，即使在空闲块的数量不足的情况下，控制器130也可通过动态地改变执行垃圾收集的频率来维持前台操作的执行。控制器130可通过基于更新块的数量(即，ΔBLK)和封闭存储块中映射更新操作前后计数的有效页面减少量的总和(即，ΣΔVPC)检测特定存储块中集中执行编程操作的工作量，来动态地改变执行垃圾收集的频率。
图5是示出根据本公开的实施例的存储器***110的结构的框图。例如，图5示出图1的数据处理***100中与本公开相关的组成元件。
如上所述，存储器***110可包括存储器装置150和控制器130。控制器130可控制存储器装置150的编程操作，并且执行垃圾收集操作以恢复存储器空间。
参照图5，控制器130可进一步包括紧急传感器502、有效页面计数器504、映射更新器506、更新块检测器508、工作量检测器510和垃圾收集器512。
紧急传感器502可对空页面的数量大于或等于可被预定的设定阈值的空闲块的数量进行计数。当计数的空闲块的数量小于第一阈值TH1并大于或等于第二阈值TH2时，紧急传感器502可向有效页面计数器504提供触发信号Signaltrig。当计数的空闲块的数量小于第二阈值TH2时，如下所述，紧急传感器502可向垃圾收集器512提供触发信号Signaltrig。
有效页面计数器504可根据接收的触发信号Signaltrig对存储器装置150中的封闭存储块中的每一个的有效页面的数量VPCBefore进行计数。封闭存储块中的每一个可以是有效页面的数量不为零(即，0)且不是执行编程操作的开放块的存储块。
映射更新器506可更新编程在存储块中的数据(即，主机数据)的地址信息。映射更新器506可周期性地更新由于编程在页面中的原始数据被修正而改变的地址。当对包括在存储器装置150中的所有存储块执行映射更新操作时，映射更新器506可向有效页面计数器504提供完成信号Signalcomplete。
有效页面计数器504可根据接收的完成信号Signalcomplete，对映射更新操作执行之后包括在存储器装置150中的封闭存储块的有效页面的数量VPCAfter进行计数。有效页面计数器504可向更新块检测器508提供信息infoVPC。信息infoVPC可包括关于在映射更新操作之前和之后计数的封闭存储块中的每一个的有效页面的数量的信息(有效页面信息)。
更新块检测器508可根据接收的有效页面信息infoVPC，针对封闭存储块中的每一个计算有效页面减少量ΔVPC。更新块检测器508可计算有效页面的数量VPCAfter和有效页面的数量VPCBefore之间的差值作为前面提到的有效页面减少量ΔVPC。
更新块检测器508可基于针对封闭存储块分别计算的有效页面减少量ΔVPC，获取有效页面减少量的总和ΣΔVPC。更新块检测器508可获取针对封闭存储块分别计算的多个有效页面减少量ΔVPC的总和，作为有效页面减少量的总和ΣΔVPC。更新块检测器508可向工作量检测器510提供关于有效页面减少量的总和的信息infoΣΔVPC。
更新块检测器508可基于针对封闭存储块分别计算的有效页面减少量ΔVPC，检测映射更新操作前后有效页面的数量改变的封闭存储块作为更新块。更新块检测器508可检测计算的有效页面减少量ΔVPC不为0的封闭存储块作为更新块。更新块检测器508可对检测的更新块的数量ΔBLK进行计数，并且向工作量检测器510提供更新块计数信息infoΔBLK。
工作量检测器510可基于接收的更新块计数信息infoΔBLK，将更新块的数量ΔBLK与第三阈值TH3进行比较。此外，工作量检测器510可基于接收的关于有效页面减少量的总和的信息infoΣΔVPC，将有效页面减少量的总和ΣΔVPC与第四阈值TH4进行比较。当更新块的数量ΔBLK大于或等于第三阈值TH3时，工作量检测器510可向垃圾收集器512提供触发信号Signaltrig。
当有效页面减少量的总和ΣΔVPC小于或等于第四阈值TH4时，工作量检测器510可向垃圾收集器512提供触发信号Signaltrig。当有效页面减少量的总和ΣΔVPC大于第四阈值TH4时，工作量检测器510可向紧急传感器502提供触发信号Signaltrig。当基于触发信号Signaltrig，空闲块的数量小于第二阈值TH2时，紧急传感器502可向垃圾收集器512提供触发信号Signaltrig。
垃圾收集器512可基于接收的触发信号Signaltrig对牺牲块执行垃圾收集操作。根据本公开的实施例，垃圾收集器512可检测有效页面的数量小于或等于阈值的存储块作为牺牲块。垃圾收集器512可将编程在牺牲块的有效页面中的数据复制到目标块的空页面中。
图6是示出根据本公开的实施例的存储器***，例如，图5的存储器***110的操作的流程图。
参照图6，在步骤S602处，紧急传感器502可通过对空闲块的数量进行计数，将空闲块的数量与第一阈值TH1进行比较。当在最近的比较中确定空闲块的数量大于或等于第一阈值TH1(在步骤S602处为“否”)时，紧急传感器502可继续将空闲块的数量与第一阈值TH1进行比较。
当确定空闲块的数量小于第一阈值TH1(在步骤S602处为“是”)时，在步骤S604处，紧急传感器502可将空闲块的数量与第二阈值TH2进行比较。当空闲块的数量小于第二阈值TH2(在步骤S604处为“是”)时，紧急传感器502可向垃圾收集器512提供触发信号Signaltrig。当空闲块的数量等于或大于第二阈值TH2(在步骤S604处为“否”)时，紧急传感器502可向有效页面计数器504提供触发信号Signaltrig。
图7示出根据本公开的实施例的基于第一阈值和第二阈值的垃圾收集操作的示例。
如上所述，根据本公开的实施例，空闲块可以是有效页面的数量大于或等于阈值的块。例如，当包括在特定存储块中的有效页面的数量为100或更多时，存储块可以是空闲块。在图7的情况1中，存储器装置150中的空闲块701至750的数量为50，第一阈值TH1为100且第二阈值TH2为20。由于空闲块701至750的数量小于第一阈值TH1并大于或等于第二阈值TH2，因此紧急传感器502可通过向有效页面计数器504提供触发信号Signaltrig，基于更新块的数量ΔBLK和有效页面减少量的总和ΣΔVPC来判定是否执行垃圾收集操作。
在图7的情况2中，包括在存储器装置150中的空闲块751至760的数量为10，第一阈值TH1为100且第二阈值TH2为20。由于空闲块751至760的数量小于第二阈值TH2，因此紧急传感器502可通过向垃圾收集器512提供触发信号Signaltrig执行垃圾收集操作。
根据本公开的实施例，即使当空闲块的数量小于第一阈值TH1时，紧急传感器502也可不无条件地执行垃圾收集操作。当基于更新块的数量ΔBLK和有效页面减少量的总和ΣΔVPC检测特定块中集中出现无效页面的情况下的工作量时，紧急传感器502可通过给予前台操作的执行而不是存储器空间的恢复优先权而跳过垃圾收集操作来改善前台操作的执行。然而，当空闲块的数量小于第二阈值TH2时，可通过给予存储器空间的恢复最高优先权而无条件地执行垃圾收集操作来获取空的空间。
返回参照图6，在步骤S606处，有效页面计数器504可基于从步骤S604处接收的触发信号Signaltrig，对存储器装置150中的封闭存储块中的每一个的有效页面的数量VPCBefore进行计数。封闭存储块中的每一个可以是有效页面的数量不为0且不是执行编程操作的开放块的存储块。
在步骤S608处，映射更新器506可更新编程在存储块中的数据(即，主机数据)的地址信息。映射更新器506可周期性地更新由于编程在页面中的原始数据被修正而改变的地址。当对存储器装置150中的所有存储块执行映射更新操作时，映射更新器506可向有效页面计数器504提供完成信号Signalcomplete。
在步骤S610处，有效页面计数器504可基于在步骤S608处获取的完成信号Signalcomplete执行更新操作。然后，有效页面计数器504可对存储器装置150中的封闭存储块中的每一个的有效页面的数量VPCAfter进行计数。有效页面计数器504可向更新块检测器508提供有效页面信息infoVPC。
在步骤S612处，更新块检测器508可基于在步骤S610处获取的有效页面信息infoVPC，针对每一个存储块计算有效页面较少量ΔVPC。更新块检测器508可通过计算封闭存储块的有效页面的数量VPCAfter与有效页面的数量VPCBefore之间的差值来计算有效页面减少量ΔVPC。可以在映射更新操作执行之后对封闭存储块的有效页面的数量VPCAfter进行计数。可以在映射更新操作执行之前对封闭存储块的有效页面的数量VPCBefore进行计数。
在步骤S614处，更新块检测器508可基于在步骤S612处针对每一个存储块计算的有效页面减少量ΔVPC来计算有效页面减少量的总和ΣΔVPC。更新块检测器508可计算针对各个存储块计算的多个有效页面减少量ΔVPC的和作为有效页面减少量的总和ΣΔVPC。更新块检测器508可向工作量检测器510提供关于有效页面减少量的总和的信息infoΣΔVPC。
在步骤S616处，更新块检测器508可基于在步骤S612处针对每一个存储块计算的有效页面减少量ΔVPC，检测映射更新操作前后有效页面的数量改变的封闭存储块作为更新块。更新块检测器508可检测在步骤S612处计算的有效页面减少量ΔVPC不为0的封闭存储块作为更新块。更新块检测器508可对检测的更新块的数量ΔBLK进行计数，并且向工作量检测器510提供更新块计数信息infoΔBLK。
在步骤S618处，工作量检测器510可基于在步骤S616处提供的更新块计数信息infoΔBLK将更新块的数量ΔBLK与第三阈值TH3进行比较。当更新块的数量ΔBLK大于或等于第三阈值TH3(在步骤S618处为“否”)时，工作量检测器510可向垃圾收集器512提供触发信号Signaltrig。
当更新块的数量ΔBLK小于第三阈值TH3(在步骤S618处为“是”)时，在步骤S620处，工作量检测器510可基于在步骤S614处提供的关于有效页面减少量的总和的信息infoΣΔVPC，将有效页面减少量的总和ΣΔVPC与第四阈值TH4进行比较。当有效页面减少量的总和ΣΔVPC小于或等于第四阈值TH4(在步骤S620处为“否”)时，工作量检测器510可向垃圾收集器512提供触发信号Signaltrig。当有效页面减少量的总和ΣΔVPC大于第四阈值TH4(在步骤S620处为“是”)时，工作量检测器510可返回到步骤S604。
图8示出根据本公开的实施例的基于第三阈值和第四阈值的垃圾收集操作的示例。
在图8的情况1中，更新块的数量ΔBLK和有效页面减少量的总和ΣΔVPC分别为10和200，并且第三阈值TH3和第四阈值TH4分别为20和100。如此，更新块的数量ΔBLK小于第三阈值TH3且有效页面减少量的总和ΣΔVPC大于第四阈值TH4。因此，工作量检测器510可不执行垃圾收集操作而返回到步骤S604。然后，当空闲块的数量小于第二阈值TH2时，工作量检测器510可执行垃圾收集操作。
在图8的情况2中，更新块的数量ΔBLK和有效页面减少量的总和ΣΔVPC分别为50和200，并且第三阈值TH3和第四阈值TH4分别为20和100。如此，尽管有效页面减少量的总和ΣΔVPC大于第四阈值TH4，但更新块的数量ΔBLK大于第三阈值TH3。因此，工作量检测器510可通过向垃圾收集器512提供Signaltrig来执行垃圾收集操作。
为了将情况1与情况2进行比较，情况1和情况2的有效页面减少量的总和ΣΔVPC可相同。然而，可基于更新块的数量ΔBLK来判定是否执行垃圾收集操作。当映射更新操作前后减少了足够大量的有效页面时，并且当有效页面的数量减少已发生的封闭存储块的数量足够小时，工作量检测器510可将工作量判定为特定块，即更新块中集中产生无效页面的情况下的工作量。然后，工作量检测器510可通过给予前台操作的执行而不是存储器空间的恢复优先权而跳过垃圾收集操作。以这种方式，即使空闲块的数量不足，也可改善前台操作的执行。
返回参照图6，在步骤S622处，垃圾收集器512可基于在步骤S604、S618和S620处提供的触发信号Signaltrig对牺牲块执行垃圾收集操作。垃圾收集器512可通过将编程在牺牲块的有效页面中的数据复制到目标块的空页面中并恢复牺牲块的存储器空间来执行垃圾收集操作。
如上所述，当空闲块的数量小于第一阈值TH1时，根据本公开的实施例的存储器***可不无条件地执行垃圾收集操作。此外，存储器***可考虑有效页面减少量的总和ΣΔVPC和更新块的数量ΔBLK动态地改变执行垃圾收集操作的频率。
当有效页面减少量的总和ΣΔVPC大于第四阈值TH4且更新块的数量ΔBLK小于第三阈值TH3时，存储器***可将工作量判定为小数量的更新块中集中产生无效页面的情况下的工作量，并且通过给予前台操作的执行而不是存储器空间的恢复优先权而跳过垃圾收集操作。以这种方式，即使空闲块的数量不足，也可改善前台操作的执行。
将参照图9至图17详细描述可应用包括以上参照图1至图8描述的存储器装置150和控制器130的存储器***110的数据处理***和电子装置。
图9是示意性示出包括根据实施例的存储器***的数据处理***的另一个示例的示图。例如，图9示意性示出了可应用存储器***的存储卡***6100。
参照图9，存储卡***6100可包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可电连接到由非易失性存储器(NVM)实施的存储器装置6130，并且存储器控制器6120可被配置成访问由非易失性存储器(NVM)实施的存储器装置6130。例如，存储器控制器6120可被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置成提供存储器装置6130与主机之间的接口，并且使用固件来控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1描述的存储器***110的控制器130，并且存储器装置6130可对应于参照图1描述的存储器***110的存储器装置150。
因此，存储器控制器6120可包括随机存取存储器(RAM)、处理器、主机接口、存储器接口和错误校正组件。
存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1描述的，存储器控制器6120可被配置成通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机***接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、无线保真(Wi-Fi或WiFi)和蓝牙。因此，存储器***和数据处理***可被应用到包括移动电子装置的有线/无线电子装置。
存储器装置6130可通过非易失性存储器(NVM)来实施。例如，存储器装置6130可通过诸如以下的各种非易失性存储器装置中的任意一种来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移扭矩磁性RAM(STT-RAM)。
存储器控制器6120和存储器装置6130可被集成到单个半导体装置中以形成固态驱动器(SSD)。而且，存储器控制器6120和存储器装置6130可被如此集成以形成诸如以下的存储卡：PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、安全数字(SD)卡(例如，SD、迷你SD、微型SD和SDHC)和/或通用闪存(UFS)。
图10是示意性示出包括根据实施例的存储器***的数据处理***6200的另一个示例的示图。
参照图10，数据处理***6200可包括具有一个或多个非易失性存储器(NVM)的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。如参照图1描述的，图10中所示的数据处理***6200可用作诸如存储卡(例如，CF、SD、微型-SD等)或USB装置的存储介质。存储器装置6230可对应于图1中所示的存储器***110中的存储器装置150，并且存储器控制器6220可对应于图1中所示的存储器***110中的控制器130。
存储器控制器6220可响应于主机6210的请求控制对存储器装置6230的读取操作、写入操作或擦除操作。存储器控制器6220可包括一个或多个中央处理单元(CPU)6221、诸如随机存取存储器(RAM)6222的缓冲存储器、错误校正码(ECC)电路6223、主机接口6224和诸如非易失性存储器(NVM)接口6225的存储器接口。
CPU 6221可控制对存储器装置6230的全部操作，例如，读取操作、写入操作、文件***管理操作和坏页面管理操作。RAM 6222可根据CPU 6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓存存储器。当RAM 6222用作工作存储器时，由CPU 6221处理的数据可暂时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可用于缓冲从主机6210传输到存储器装置6230的数据，或从存储器装置6230传输到主机6210的数据。当RAM6222用作高速缓存存储器时，RAM 6222可辅助低速存储器装置6230以高速操作。
ECC电路6223可对应于图1中所示的控制器130的ECC组件138。如参照图1描述的，ECC电路6223可生成错误校正码(ECC)，用于校正从存储器装置6230提供的数据的失效位或错误位。ECC电路6223可对提供给存储器装置6230的数据执行错误校正编码，由此形成具有奇偶校验位的数据。奇偶校验位可存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。ECC电路6223可使用奇偶校验位校正错误。例如，如参照图1描述的，ECC电路6223可使用低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(BCH)码、turbo码、里德-所罗门(RS)码、卷积码、递归***码(RSC)或者诸如网格编码调制(TCM)或分组编码调制(BCM)的编码调制来校正错误。
存储器控制器6220可通过主机接口6224与主机6210交换数据。存储器控制器6220可通过NVM接口6225与存储器装置6230交换数据。主机接口6224可通过并行高级技术附件(PATA)总线、串行高级技术附件(SATA)总线、小型计算机***接口(SCSI)、通用串行总线(USB)、高速***组件互连(PCIe)或NAND接口来连接到主机6210。存储器控制器6220可利用诸如无线保真(WiFi)或长期演进(LTE)的移动通信协议具有无线通信功能。存储器控制器6220可连接到例如主机6210或其它外部装置的外部装置，并且然后将数据传输到外部装置/从外部装置接收数据。特别地，由于存储器控制器6220被配置成根据各种通信协议中的一种或多种与外部装置通信，因此存储器***和数据处理***可应用到有线/无线电子装置，特别是移动电子装置。
图11是示意性示出包括根据实施例的存储器***的数据处理***的另一个示例的示图。例如，图11示出了可应用存储器***的固态驱动器(SSD)6300。
参照图11，SSD 6300可包括控制器6320和包括多个非易失性存储器(NVM)的存储器装置6340。控制器6320可对应于图1的存储器***110中的控制器130，并且存储器装置6340可对应于图1的存储器***中的存储器装置150。
更具体地，控制器6320可通过多个通道CH1至CHi连接到存储器装置6340。控制器6320可包括一个或多个处理器6321、错误校正码(ECC)电路6322、主机接口6324、缓冲存储器6325和例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据和从包括在存储器装置6340中的多个闪速存储器NVM提供的数据。此外，缓冲存储器6325可临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可通过诸如动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、低功率DDR(LPDDR)SDRAM和图形RAM(GRAM)的各种易失性存储器，或者诸如铁电RAM(FRAM)、电阻式RAM(RRAM或ReRAM)、自旋转移扭矩磁性RAM(STT-MRAM)和相变RAM(PRAM)的各种非易失性存储器中的任意一种来实施。图11示出在控制器6320中实施缓冲存储器6325。然而，缓冲存储器6325可在控制器6320的外部。
ECC电路6322可在编程操作期间计算待编程到存储器装置6340的数据的错误校正码(ECC)值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并且在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可提供与例如主机6310的外部装置的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可提供可应用图1的存储器***110的多个SSD 6300，以实施例如独立磁盘冗余阵列(RAID)***的数据处理***。RAID***可包括多个SSD 6300和用于控制多个SSD6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入指令执行编程操作时，RAID控制器可根据多个RAID级别，即从主机6310提供的写入指令的RAID级别信息，从SSD6300中选择一个或多个存储器***或SSD 6300，并且将与写入指令对应的数据输出到所选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取指令执行读取操作时，RAID控制器可根据多个RAID级别，即从主机6310提供的读取指令的RAID级别信息，从SSD6300中选择一个或多个存储器***或SSD 6300，并且向主机6310提供从所选择的SSD 6300读取的数据。
图12是示意性示出包括根据实施例的存储器***的数据处理***的另一个示例的示图。例如，图12示出了可应用存储器***的嵌入式多媒体卡(eMMC)6400。
参照图12，eMMC 6400可包括控制器6430和通过一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可对应于图1的存储器***110中的控制器130。存储器装置6440可对应于图1的存储器***110中的存储器装置150。
更具体地，控制器6430可通过多个通道连接到存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和例如NAND接口6433的存储器接口。
内核6432可控制eMMC 6400的全部操作，主机接口6431可提供控制器6430和主机6410之间的接口功能，并且NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作例如如参照图1所描述的MMC接口的并行接口。此外，主机接口6431可用作例如超高速(UHS)-Ⅰ/UHS-Ⅱ接口的串行接口。
图13至图16是示意性示出包括根据实施例的存储器***的数据处理***的其它示例的示图。例如，图13至图16示意性示出了可应用存储器***的通用闪存(UFS)***。
参照图13至图16，UFS***6500、6600、6700、6800可分别包括主机6510、6610、6710、6810，UFS装置6520、6620、6720、6820和UFS卡6530、6630、6730、6830。主机6510、6610、6710、6810可用作有线/无线电子装置或特别是移动电子装置的应用处理器，UFS装置6520、6620、6720、6820可用作嵌入式UFS装置，并且UFS卡6530、6630、6730、6830可用作外部嵌入式UFS装置或可移除UFS卡。
在各UFS***6500、6600、6700、6800中的主机6510、6610、6710、6810，UFS装置6520、6620、6720、6820和UFS卡6530、6630、6730、6830可通过UFS协议与例如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且UFS装置6520、6620、6720、6820和UFS卡6530、6630、6730、6830可通过图1中所示的存储器***110来实施。例如，在UFS***6500、6600、6700、6800中，UFS装置6520、6620、6720、6820可以参照图10至图12所述的数据处理***6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730、6830可以参照图9所述的存储卡***6100的形式来实施。
此外，在UFS***6500、6600、6700、6800中，主机6510、6610、6710、6810，UFS装置6520、6620、6720、6820和UFS卡6530、6630、6730、6830可通过例如移动行业处理器接口(MIPI)中的MIPI M-PHY和MIPI统一协议(UniPro)的UFS接口彼此通信。此外，UFS装置6520、6620、6720、6820和UFS卡6530、6630、6730、6830可通过例如以下的除UFS协议之外的各种协议中的任意一种彼此通信：通用串行总线(USB)、闪速驱动器(UFD)、多媒体卡(MMC)、安全数字(SD)、迷你-SD和微型-SD。
在图13所示的UFS***6500中，主机6510、UFS装置6520和UFS卡6530中的每一个可包括UniPro。主机6510可执行交换操作以与UFS装置6520和UFS卡6530通信。特别地，主机6510可通过例如UniPro处的L3交换的链路层交换来与UFS装置6520或UFS卡6530通信。UFS装置6520和UFS卡6530可通过主机6510的UniPro处的链路层交换来彼此通信。在所示的实施例中，一个UFS装置6520和一个UFS卡6530连接到主机6510。然而，多个UFS装置和多个UFS卡可并联或以星形式连接到主机6510。星形式是将单个装置与多个装置联接以用于集中操作的布置。多个UFS卡可并联或以星形式连接到UFS装置6520，或者串联或以链形式连接到UFS装置6520。
在图14所示的UFS***6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可包括UniPro。主机6610可通过执行交换操作的交换模块6640，例如，通过执行例如L3交换的UniPro处的链路层交换的交换模块6640，来与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过UniPro处的交换模块6640的链路层交换来彼此通信。在所示的实施例中，一个UFS装置6620和一个UFS卡6630连接到交换模块6640。然而，多个UFS装置和多个UFS卡可并联或以星形式连接到交换模块6640。多个UFS卡可串联或以链形式连接到UFS装置6620。
在图15所示的UFS***6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可包括UniPro。主机6710可通过执行交换操作的交换模块6740，例如，通过执行例如L3交换的UniPro处的链路层交换的交换模块6740，来与UFS装置6720或UFS卡6730通信。UFS装置6720和UFS卡6730可通过UniPro处的交换模块6740的链路层交换来彼此通信。交换模块6740可在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在所示的实施例中，一个UFS装置6720和一个UFS卡6730连接到交换模块6740。然而，每一个均包括交换模块6740和UFS装置6720的多个模块可并联或以星形式连接到主机6710。在另一个示例中，多个模块可串联或以链形式彼此连接。此外，多个UFS卡可并联或以星形式连接到UFS装置6720。
在图16所示的UFS***6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操作以与主机6810和UFS卡6830通信。特别地，UFS装置6820可通过用于与主机6810通信的M-PHY及UniPro模块和用于与UFS卡6830通信的M-PHY及UniPro模块之间的交换操作，例如，通过目标标识符(ID)交换操作，与主机6810或UFS卡6830通信。主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换而彼此通信。在所示的实施例中，一个UFS装置6820连接到主机6810，并且一个UFS卡6830连接到UFS装置6820。然而，多个UFS装置可并联或以星形式连接到主机6810，或者串联或以链形式连接到主机6810。多个UFS卡可并联或以星形式连接到UFS装置6820，或者串联或以链形式连接到UFS装置6820。
图17是示意性示出包括根据本公开的实施例的存储器***的数据处理***的另一个示例的示图。例如，图17是示意性示出可应用存储器***的用户***6900的示图。
参照图17，用户***6900可包括用户接口6910、存储器模块6920、应用处理器6930、网络模块6940和存储模块6950。
更具体地，应用处理器6930可驱动例如操作***(OS)的用户***6900中的组件，并且包括控制用户***6900中包括的组件的控制器、接口和图形引擎。应用处理器6930可设置为片上***(SoC)。
存储器模块6920可用作用户***6900的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块6920可包括诸如动态随机存取存储器(RAM)(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、DDR2SDRAM、DDR3SDRAM、低功率DDR(LPDDR)SDARM、LPDDR2SDRAM或LPDDR3SDRAM的易失性RAM，或者诸如相变RAM(PRAM)、电阻式RAM(ReRAM)、磁阻RAM(MRAM)或铁电RAM(FRAM)的非易失性RAM。例如，应用处理器6930和存储器模块6920可基于堆叠封装(PoP)被封装和安装。
网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且也可支持诸如以下的各种无线通信协议：码分多址(CDMA)、全球移动通信***(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置尤其是移动电子装置通信。因此，根据本公开的实施例的存储器***和数据处理***可被应用到有线/无线电子装置。网络模块6940可包括在应用处理器6930中。
存储模块6950可存储例如从应用处理器6930接收的数据的数据，并且然后可将存储的数据传输到应用处理器6930。存储模块6950可通过诸如以下的非易失性半导体存储器装置来实施：相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3DNAND闪存，并且存储模块6950可被设置为诸如用户***6900的存储卡或外部驱动的可移除存储介质。存储模块6950可对应于参照图1所述的存储器***110。此外，存储模块6950可被实施为如以上参照图11至图16所述的SSD、eMMC和UFS。
用户接口6910可包括用于将数据或指令输入到应用处理器6930或将数据输出到外部装置的接口。例如，用户接口6910可包括诸如以下的用户输入接口：键盘、小键盘、按键、触摸面板、触摸屏、触摸板、触控球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件，以及诸如以下的用户输出接口：液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器。
此外，当图1的存储器***110被应用到用户***6900的移动电子装置时，应用处理器6930可控制移动电子装置的全部操作，并且网络模块6940可用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可在移动电子装置的显示/触摸模块上显示由处理器6930处理的数据，或者支持从触摸面板接收数据的功能。
根据本公开的实施例，提供一种存储器***，即使存储器空间不足，该存储器***也能够通过基于主机工作量动态地改变垃圾收集操作的周期来改善前台操作的执行。
虽然已经针对特定实施例示出并描述了本公开，但是基于本公开，对于本领域技术人员来说显而易见的是，在不脱离如权利要求中所限定的本公开的技术方案和范围的情况下，可以进行各种改变和修改。

Claims (16)

1.一种存储器***，包括：
存储器装置，包括多个封闭存储块；
更新块检测器，基于在映射更新操作之前和之后计数的所述封闭存储块的有效页面的数量，检测有效页面减少量的总和与更新块的数量；以及
垃圾收集器，当所述存储器装置中的空闲块的数量小于第一阈值并大于或等于第二阈值并且所述有效页面减少量的总和小于或等于第四阈值时，对牺牲块执行垃圾收集操作，
其中所述第一阈值大于所述第二阈值，
其中所述有效页面减少量的总和通过对针对每一个封闭存储块计算的全部有效页面减少量求和来获取，并且
其中所述有效页面减少量表示在所述映射更新操作之后计数的所述封闭存储块的有效页面的数量与在所述映射更新操作之前计数的所述封闭存储块的有效页面的数量之间的差值。
2.根据权利要求1所述的存储器***，进一步包括：
紧急传感器，将所述存储器装置中的所述空闲块的数量与所述第一阈值和所述第二阈值进行比较。
3.根据权利要求2所述的存储器***，其中当所述空闲块的数量小于所述第二阈值时，所述垃圾收集器对所述牺牲块执行垃圾收集操作。
4.根据权利要求1所述的存储器***，进一步包括：
有效页面计数器，对所述映射更新操作之前和之后所述封闭存储块的有效页面的数量进行计数。
5.根据权利要求1所述的存储器***，其中所述更新块是有效页面减少量不为0的封闭存储块。
6.根据权利要求2所述的存储器***，其中所述空闲块中的每一个是空页面的数量大于或等于阈值的存储块。
7.根据权利要求1所述的存储器***，其中所述封闭存储块中的每个是有效页面的数量不为0且不是执行编程操作的开放块的存储块。
8.根据权利要求1所述的存储器***，其中所述垃圾收集器通过将所述牺牲块的有效数据复制到目标块的空页面中来执行所述垃圾收集操作。
9.一种用于操作存储器***的方法，包括：
基于在映射更新操作之前和之后计数的多个封闭存储块的有效页面的数量，检测有效页面减少量的总和与更新块的数量；并且
当存储器装置中的空闲块的数量小于第一阈值并大于或等于第二阈值并且所述有效页面减少量的总和小于或等于第四阈值时，对牺牲块执行垃圾收集操作，
其中所述第一阈值大于所述第二阈值，
其中所述有效页面减少量的总和通过对针对每一个封闭存储块计算的全部有效页面减少量求和来获取，并且
其中所述有效页面减少量表示在所述映射更新操作之后计数的所述封闭存储块的有效页面的数量与在所述映射更新操作之前计数的所述封闭存储块的有效页面的数量之间的差值。
10.根据权利要求9所述的方法，进一步包括：
将所述存储器装置中的所述空闲块的数量与所述第一阈值和所述第二阈值进行比较。
11.根据权利要求10所述的方法，其中执行所述垃圾收集操作包括：
当所述空闲块的数量小于所述第二阈值时，对所述牺牲块执行垃圾收集操作。
12.根据权利要求9所述的方法，进一步包括：
对所述映射更新操作之前和之后所述封闭存储块的有效页面的数量进行计数。
13.根据权利要求9所述的方法，其中所述更新块是有效页面减少量不为0的封闭存储块。
14.根据权利要求10所述的方法，其中所述空闲块中的每一个是空页面的数量大于或等于阈值的存储块。
15.根据权利要求9所述的方法，其中所述封闭存储块是有效页面的数量不为0且不是执行编程操作的开放块的存储块。
16.根据权利要求9所述的方法，其中执行所述垃圾收集操作包括：
通过将所述牺牲块的有效数据复制到目标块的空页面中来执行所述垃圾收集操作。
CN201910121904.2A 2018-07-11 2019-02-18 存储器***及该存储器***的操作方法 Active CN110716879B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0080678 2018-07-11
KR1020180080678A KR20200006829A (ko) 2018-07-11 2018-07-11 메모리 시스템 및 그것의 동작방법

Publications (2)

Publication Number Publication Date
CN110716879A CN110716879A (zh) 2020-01-21
CN110716879B true CN110716879B (zh) 2023-03-17

Family

ID=69139432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910121904.2A Active CN110716879B (zh) 2018-07-11 2019-02-18 存储器***及该存储器***的操作方法

Country Status (3)

Country Link
US (1) US10789164B2 (zh)
KR (1) KR20200006829A (zh)
CN (1) CN110716879B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160090953A (ko) * 2015-01-22 2016-08-02 삼성전자주식회사 저장 장치 및 그것의 서스테인드 상태 가속 방법
CN106610904A (zh) * 2015-10-15 2017-05-03 爱思开海力士有限公司 存储***及其操作方法
CN107102815A (zh) * 2016-02-22 2017-08-29 爱思开海力士有限公司 存储器***及其操作方法
KR20170126063A (ko) * 2016-05-04 2017-11-16 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN107632777A (zh) * 2016-07-18 2018-01-26 爱思开海力士有限公司 存储器***及其操作方法
CN108255739A (zh) * 2016-12-28 2018-07-06 爱思开海力士有限公司 存储器***及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7444462B2 (en) * 2006-09-28 2008-10-28 Sandisk Corporation Methods for phased garbage collection using phased garbage collection block or scratch pad block as a buffer
JP5066241B2 (ja) * 2010-09-24 2012-11-07 株式会社東芝 メモリシステム
US10095414B2 (en) * 2016-03-07 2018-10-09 Toshiba Memory Corporation Memory system including a controller and a nonvolatile memory having memory blocks
KR102475798B1 (ko) * 2016-07-14 2022-12-12 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160090953A (ko) * 2015-01-22 2016-08-02 삼성전자주식회사 저장 장치 및 그것의 서스테인드 상태 가속 방법
CN106610904A (zh) * 2015-10-15 2017-05-03 爱思开海力士有限公司 存储***及其操作方法
CN107102815A (zh) * 2016-02-22 2017-08-29 爱思开海力士有限公司 存储器***及其操作方法
KR20170126063A (ko) * 2016-05-04 2017-11-16 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN107632777A (zh) * 2016-07-18 2018-01-26 爱思开海力士有限公司 存储器***及其操作方法
CN108255739A (zh) * 2016-12-28 2018-07-06 爱思开海力士有限公司 存储器***及其操作方法

Also Published As

Publication number Publication date
US10789164B2 (en) 2020-09-29
CN110716879A (zh) 2020-01-21
US20200019495A1 (en) 2020-01-16
KR20200006829A (ko) 2020-01-21

Similar Documents

Publication Publication Date Title
CN110399311B (zh) 存储器***及该存储器***的操作方法
CN110765035B (zh) 存储器***及其操作方法
US20180074718A1 (en) Memory system and method for operating the same
CN110750207B (zh) 存储器***及其操作方法
CN109697171B (zh) 控制器及其操作方法
US11099981B2 (en) Memory system and operating method thereof
CN108427536B (zh) 存储器***及其操作方法
CN109656470B (zh) 存储器***及其操作方法
CN110765029B (zh) 控制器及用于操作该控制器的方法
US11853206B2 (en) Memory system and operation method thereof
CN110910941B (zh) 存储器***及其操作方法
US20200210295A1 (en) Memory system and operating method thereof
US20200057724A1 (en) Controller and operating method thereof
CN110751972A (zh) 存储器***及该存储器***的操作方法
CN110688060B (zh) 存储器***及该存储器***的操作方法
US20190087114A1 (en) Data processing system and operating method thereof
CN110716880B (zh) 存储器***及其操作方法
CN110716881B (zh) 存储器***及其操作方法
CN110045914B (zh) 存储器***及其操作方法
CN109426448B (zh) 存储器***及其操作方法
CN111290970A (zh) 存储器***及其操作方法
US20190205249A1 (en) Controller, operating method thereof and data processing system including the controller
US20200057577A1 (en) Memory system and operating method thereof
CN111258920A (zh) 存储器***、存储器***的操作方法和控制器
US20180074711A1 (en) Memory system and method for operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant