CN110707187A - 小间距发光二极管的外延片及其制造方法 - Google Patents

小间距发光二极管的外延片及其制造方法 Download PDF

Info

Publication number
CN110707187A
CN110707187A CN201910773000.8A CN201910773000A CN110707187A CN 110707187 A CN110707187 A CN 110707187A CN 201910773000 A CN201910773000 A CN 201910773000A CN 110707187 A CN110707187 A CN 110707187A
Authority
CN
China
Prior art keywords
layer
superlattice structure
sub
silicon
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910773000.8A
Other languages
English (en)
Other versions
CN110707187B (zh
Inventor
姚振
从颖
董彬忠
胡加辉
李鹏
吴志浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUACAN PHOTOELECTRIC (SUZHOU) Co Ltd
HC Semitek Suzhou Co Ltd
Original Assignee
HUACAN PHOTOELECTRIC (SUZHOU) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUACAN PHOTOELECTRIC (SUZHOU) Co Ltd filed Critical HUACAN PHOTOELECTRIC (SUZHOU) Co Ltd
Priority to CN201910773000.8A priority Critical patent/CN110707187B/zh
Publication of CN110707187A publication Critical patent/CN110707187A/zh
Application granted granted Critical
Publication of CN110707187B publication Critical patent/CN110707187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种小间距发光二极管的外延片及其制造方法,属于半导体技术领域。外延片包括依次层叠的衬底、缓冲层、N型半导体层、有源层和P型半导体层,有源层包括依次层叠的第一超晶格结构和第二超晶格结构,第一超晶格结构和第二超晶格结构中量子阱的材料采用氮化铟镓;第二超晶格结构中量子垒包括交替层叠的(n+1)个第一子层和n个第二子层,n为正整数,第一子层、第二子层和第一超晶格结构中量子垒的材料采用掺杂硅的氮化镓;第一子层中硅的掺杂浓度、第二子层中硅的掺杂浓度分别为第一超晶格结构中量子垒中硅的掺杂浓度的11倍~20倍、5倍~10倍。本发明发光波长在不同电流下的变化幅度较小,可满足影院HDR的显示要求。

Description

小间距发光二极管的外延片及其制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种小间距发光二极管的外延片及其制造方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)是一种能发光的半导体电子元件。作为一种高效、环保、绿色的新型固态光源,LED不仅被迅速广泛地应用在如交通信号灯、汽车内外灯、城市景观等照明领域,而且正在被应用在户内外显示屏和小间距显示屏等显示领域。
小间距显示屏是指LED点间距在P2.5以下的室内LED显示屏,采用像素级的点控技术,实现对显示屏像素单位的亮度、色彩的还原性和统一性的状态管控。小间距显示屏最大的竞争力在于显示屏完全无缝以及显示色彩的自然真实,可以用于显示影院播放的高动态范围图像(英文:high-dynamic range,简称:HDR),要求在注入大小不同的电流实现发光强度的过程中,发光波长的变化幅度较小,相对比较稳定。
外延片是LED制作过程中的初级成品。现有的LED外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层,缓冲层、N型半导体层、有源层和P型半导体层依次层叠在衬底上。衬底用于提供外延生长的表面,缓冲层用于提供外延生长的成核中心,N型半导体层用于提供复合发光的电子,P型半导体层用于提供复合发光的空穴,有源层用于进行电子和空穴的复合发光。有源层包括多个量子阱层和多个量子垒层,多个量子阱层和多个量子垒层交替层叠;量子垒层将注入有源层的电子和空穴限制在量子阱层中进行复合发光。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
量子阱层的材料采用氮化铟镓(InGaN),量子垒层的材料采用未掺杂的氮化镓(GaN)。量子阱层和量子垒层采用的材料不同,两者之间存在晶格失配。晶格失配导致有源层内出现压电极化,产生量子限制斯塔克效应(英文:the quantum-confined starkeffect,简称:QCSE),造成有源层的发光波长出现偏移。当通过改变注入电流的大小改变有源层的发光强度时,有源层的发光波长的偏移量不同,使得有源层的发光波长出现较大幅度的变化,影响影院HDR的显示效果,无法满足小间距显示屏的应用需要。
发明内容
本发明实施例提供了一种小间距发光二极管的外延片及其制造方法,可以减小有源层内的压电极化,解决现有技术有源层的发光波长在发光强度的变化过程中大幅波动的问题。所述技术方案如下:
一方面,本发明实施例提供了一种小间距发光二极管的外延片,所述外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层,所述缓冲层、所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上;所述有源层包括依次层叠的第一超晶格结构和第二超晶格结构,所述第一超晶格结构和所述第二超晶格结构均包括交替层叠的多个量子阱和多个量子垒;所述第一超晶格结构和所述第二超晶格结构中量子阱的材料采用氮化铟镓;所述第二超晶格结构中量子垒包括交替层叠的(n+1)个第一子层和n个第二子层,n为正整数,所述第一子层、所述第二子层和所述第一超晶格结构中量子垒的材料采用掺杂硅的氮化镓;所述第一子层中硅的掺杂浓度为所述第一超晶格结构中量子垒中硅的掺杂浓度的11倍~20倍,所述第二子层中硅的掺杂浓度为所述第一超晶格结构中量子垒中硅的掺杂浓度的5倍~10倍。
可选地,所述第一子层中硅的掺杂浓度沿所述有源层的层叠方向逐渐升高。
进一步地,所述第二子层中硅的掺杂浓度沿所述有源层的层叠方向逐渐降低。
可选地,所述第二超晶格结构中量子阱中铟组分的含量为0.3~0.4,所述第二超晶格结构中量子垒的厚度为量子阱的厚度的51倍~60倍,所述第一子层中硅的掺杂浓度为5*1018/cm3~2*1019/cm3,所述第二子层中硅的掺杂浓度为2.5*1018/cm3~1019/cm3
进一步地,所述第二超晶格结构中量子阱中铟组分的含量为0.3,所述第二超晶格结构中量子垒的厚度为量子阱的厚度的60倍,所述第一子层中硅的掺杂浓度沿所述有源层的层叠方向从1019/cm3逐渐升高为2*1019/cm3,所述第二子层中硅的掺杂浓度沿所述有源层的层叠方向从7.5*1018/cm3逐渐降低为5*1018/cm3
可选地,所述第二超晶格结构中量子垒的数量小于所述第一超晶格结构中量子垒的数量。
进一步地,所述第二超晶格结构中量子垒的数量为三个。
可选地,n=2。
另一方面,本发明实施例提供了一种小间距发光二极管的外延片的制造方法,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、N型半导体层、有源层和P型半导体层;
其中,所述有源层包括依次层叠的第一超晶格结构和第二超晶格结构,所述第一超晶格结构和所述第二超晶格结构均包括交替层叠的多个量子阱和多个量子垒;所述第一超晶格结构和所述第二超晶格结构中量子阱的材料采用氮化铟镓;所述第二超晶格结构中量子垒包括交替层叠的(n+1)个第一子层和n个第二子层,n为正整数,所述第一子层、所述第二子层和所述第一超晶格结构中量子垒的材料采用掺杂硅的氮化镓;所述第一子层中硅的掺杂浓度为所述第一超晶格结构中量子垒中硅的掺杂浓度的11倍~20倍,所述第二子层中硅的掺杂浓度为所述第一超晶格结构中量子垒中硅的掺杂浓度的5倍~10倍。
可选地,所述第一子层、所述第二子层和所述第一超晶格结构中量子垒的生长条件相同,所述生长条件包括生长温度和生长压力。
本发明实施例提供的技术方案带来的有益效果是:
随着有源层的生长,晶格失配程度会越来越大,因此有源层内靠近P型半导体层部分的压电极化比靠近N型半导体层部分的压电极化严重,同时由于空穴的迁移率和迁移速率均比电子差,因此有源层内靠近P型半导体层部分为主要发光区。本发明实施例通过在有源层内靠近P型半导体层的量子垒中掺入远多于靠近N型半导体层的量子垒的硅杂质,利用硅杂质将外延生长模式改为螺旋生长,形成高密度的纳米岛状结构,可以有效抑制带隙波动,屏蔽压电极化产生的电场,使得有源层的发光波长在发光强度的变化过程中尽可能保持稳定,满足小间距显示屏的应用需要。而且有源层内靠近P型半导体层的量子垒中***有硅的掺杂浓度较低的子层,一方面可以避免硅的掺杂浓度提高太多而影响到外延片整体的晶格完整性,另一方面也有利于将电子和空穴限制在量子阱中进行复合发光,起到量子垒本身的作用。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种小间距发光二极管的外延片的结构示意图;
图2是本发明实施例提供的有源层的结构示意图;
图3是本发明实施例提供的一种小间距发光二极管的外延片的制造方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种小间距发光二极管的外延片。图1为本发明实施例提供的一种小间距发光二极管的外延片的结构示意图。参见图1,外延片包括衬底10、缓冲层20、N型半导体层30、有源层40和P型半导体层50,缓冲层20、N型半导体层30、有源层40和P型半导体层50依次层叠在衬底10上。
图2为本发明实施例提供的有源层的结构示意图。参见图2,在本实施例中,有源层40包括依次层叠的第一超晶格结构41和第二超晶格结构42,第一超晶格结构41和第二超晶格结构42均包括交替层叠的多个量子阱43和多个量子垒44。第一超晶格结构41和第二超晶格结构42中量子阱43的材料采用氮化铟镓。第二超晶格结构42中量子垒44包括交替层叠的(n+1)个第一子层441和n个第二子层442,n为正整数,第一子层441、第二子层442和第一超晶格结构41中量子垒44的材料采用掺杂硅的氮化镓。第一子层441中硅的掺杂浓度为第一超晶格结构41中量子垒44中硅的掺杂浓度的11倍~20倍,第二子层442中硅的掺杂浓度为第一超晶格结构41中量子垒44中硅的掺杂浓度的5倍~10倍。
随着有源层的生长,晶格失配程度会越来越大,因此有源层内靠近P型半导体层部分的压电极化比靠近N型半导体层部分的压电极化严重,同时由于空穴的迁移率和迁移速率均比电子差,因此有源层内靠近P型半导体层部分为主要发光区。本发明实施例通过在有源层内靠近P型半导体层的量子垒中掺入远多于靠近N型半导体层的量子垒的硅杂质,利用硅杂质将外延生长模式改为螺旋生长,形成高密度的纳米岛状结构,可以有效抑制带隙波动,屏蔽压电极化产生的电场,使得有源层的发光波长在发光强度的变化过程中尽可能保持稳定,满足小间距显示屏的应用需要。而且有源层内靠近P型半导体层的量子垒中***有硅的掺杂浓度较低的子层,一方面可以避免硅的掺杂浓度提高太多而影响到外延片整体的晶格完整性,另一方面也有利于将电子和空穴限制在量子阱中进行复合发光,起到量子垒本身的作用。
可选地,第一子层441中硅的掺杂浓度可以沿有源层40的层叠方向逐渐升高,使得第一子层中硅的掺杂浓度的变化,与晶格失配程度的变化、以及复合发光比例的变化相匹配。越靠近P型半导体层,量子阱和量子垒之间积累的晶格失配效应越严重,量子阱中进行复合发光的空穴数量越多,此时第一子层中硅的掺杂浓度越高,可以有效屏蔽晶格失配产生的压电极化,更有利于维持有源层整体的发光波长在发光强度的变化过程中维持稳定。
进一步地,第二子层442中硅的掺杂浓度可以沿有源层40的层叠方向逐渐降低,使得第二子层中硅的掺杂浓度的变化,与第一子层中硅的掺杂浓度的变化相匹配。越靠近P型半导体层,第一子层硅的掺杂浓度越高,此时第二子层中硅的掺杂浓度也越高,一方面可以避免第一子层中硅的掺杂浓度提高太多而影响到外延片整体的晶格完整性,另一方面也有利于将电子和空穴限制在量子阱中进行复合发光,起到量子垒本身的作用。
可选地,第二超晶格结构42中量子阱43中铟组分的含量可以为0.3~0.4,即第二超晶格结构42中量子阱43为InxGa1-xN层,0.3≤x≤0.4;第二超晶格结构42中量子垒44的厚度可以为量子阱43的厚度的51倍~60倍;第一子层441中硅的掺杂浓度可以为5*1018/cm3~2*1019/cm3,第二子层442中硅的掺杂浓度可以为2.5*1018/cm3~1019/cm3
本发明实施例通过将量子阱中铟组分的含量减小、量子垒和量子阱的厚度之比增大,与量子垒中硅掺杂浓度的变化配合,有效屏蔽有源层靠近P型半导体层部分的压电极化,有利于有源层整体的发光波长在发光强度的变化过程中维持稳定。
进一步地,第二超晶格结构42中量子阱43中铟组分的含量可以为0.3,第二超晶格结构42中量子垒44的厚度可以为量子阱43的厚度的60倍,第一子层441中硅的掺杂浓度可以沿有源层40的层叠方向从1019/cm3逐渐升高为2*1019/cm3,第二子层442中硅的掺杂浓度可以沿有源层40的层叠方向从7.5*1018/cm3逐渐降低为5*1018/cm3
实验发现,在上述条件下,当电流从1mA升高至9mA时,有源层整体的发光波长的变化幅度可以在4nm~5nm,与现有9nm的变化幅度相比,发光波长的稳定性得到很大提高。
相应地,第一超晶格结构41中量子阱43中铟组分的含量也可以为0.3~0.4,第一超晶格结构41中量子垒44的厚度也可以为量子阱43的厚度的51倍~60倍,以通过减小量子阱中铟组分的含量、增大量子垒和量子阱的厚度之比,有效屏蔽有源层靠近N型半导体层部分的压电极化,有利于有源层整体的发光波长在发光强度的变化过程中维持稳定。
示例性地,量子阱43的厚度可以为1.95nm,量子垒44的厚度可以为100nm,第一超晶格结构41中硅的掺杂浓度可以为6*1019/cm3,可以有效屏蔽有源层靠近N型半导体层部分的压电极化,有利于有源层整体的发光波长在发光强度的变化过程中维持稳定。
可选地,第二超晶格结构42中量子垒44的数量可以小于第一超晶格结构41中量子垒44的数量。通过对有源层内不超于一半的部分进行改进,有利于维持外延片整体的晶格完整性。
进一步地,第二超晶格结构42中量子垒44的数量可以为三个。仅针对主要的发光区进行改进,在有效维持外延片整体的晶格完整性的情况下,减小实现的复杂度,降低实现成本。
相应地,第一超晶格结构41中量子垒44的数量可以为五个。
可选地,n=2。在有效维持外延片整体的晶格完整性的情况下,减小实现的复杂度,降低实现成本。
可选地,衬底10的材料可以采用蓝宝石(主要材料为三氧化二铝),如晶向为[0001]的蓝宝石。缓冲层20的材料可以采用未掺杂的氮化镓或者氮化铝。N型半导体层30可以采用N型掺杂(如硅)的氮化镓。P型半导体层50的材料可以采用P型掺杂(如镁)的氮化镓。
进一步地,缓冲层20的厚度可以为15nm~30nm,优选为25nm。N型半导体层30的厚度可以为2μm~3μm,优选为2.5μm;N型半导体层30中N型掺杂剂的掺杂浓度可以为1018cm-3~1019cm-3,优选为5*1018cm-3。P型半导体层50的厚度可以为50nm~80nm,优选为65nm;P型半导体层50中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
可选地,如图1所示,该外延片还可以包括未掺杂氮化镓层60,未掺杂氮化镓层60设置在缓冲层20和N型半导体层30之间,以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷,为外延片主体结构提供晶体质量较好的生长表面。
在具体实现时,缓冲层20为首先在图形化衬底上低温生长的一层较薄的氮化镓,因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长,会形成多个相互独立的三维岛状结构,称为三维成核层;然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长,形成二维平面结构,称为二维恢复层;最后在二维生长层上高温生长一层较厚的氮化镓,称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层60。
进一步地,未掺杂氮化镓层60的厚度可以为2μm~3.5μm,优选为2.75μm。
可选地,该外延片还可以包括应力释放层70,应力释放层70设置在N型半导体层30和有源层40之间,以对蓝宝石和氮化镓之间晶格失配产生的应力进行释放,提高有源层的晶体质量,有利于电子和空穴在有源层进行辐射复合发光,提高LED的内量子效率,进而提高LED的发光效率。
可选地,如图1所示,该外延片还可以包括电子阻挡层81,电子阻挡层81设置在有源层40和P型半导体层50之间,以避免电子跃迁到P型半导体层中与空穴进行非辐射复合,降低LED的发光效率。
示例性地,电子阻挡层81的材料可以采用P型掺杂的氮化铝镓(AlGaN),如AlyGa1- yN,0.15<y<0.25。
进一步地,电子阻挡层81的厚度可以为30nm~50nm,优选为40nm。
优选地,如图1所示,该外延片还可以包括低温P型层82,低温P型层82设置在有源层40和电子阻挡层81之间,以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出,影响发光二极管的发光效率。
示例性地,低温P型层82的材料可以为P型掺杂的氮化镓。
进一步地,低温P型层82的厚度可以为10nm~50nm,优选为30nm;低温P型层82中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
可选地,如图1所示,该外延片还可以包括接触层90,接触层90设置在P型半导体层50上,以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。
示例性地,接触层90的材料可以采用P型掺杂的氮化铟镓或者氮化镓。
进一步地,接触层90的厚度可以为5nm~300nm,优选为100nm;接触层90中P型掺杂剂的掺杂浓度可以为1021/cm3~1022/cm3,优选为5*1021/cm3
本发明实施例提供了一种小间距发光二极管的外延片的制造方法,适用于制造图1所示的小间距发光二极管的外延片。图3为本发明实施例提供的一种小间距发光二极管的外延片的制造方法的流程图。参见图3,该制造方法包括:
步骤201:提供一衬底。
可选地,该步骤201可以包括:
控制温度为1000℃~1100℃(优选为1050℃),压力为200torr~500torr(优选为350torr),在氢气气氛中对衬底进行5分钟~6分钟(优选为5.5分钟)退火处理。
通过上述步骤清洁衬底的表面,避免杂质掺入外延片中,有利于提高外延片的生长质量。
步骤202:在衬底上依次生长缓冲层、N型半导体层、有源层和P型半导体层。
在本实施例中,有源层包括依次层叠的第一超晶格结构和第二超晶格结构,第一超晶格结构和第二超晶格结构均包括交替层叠的多个量子阱和多个量子垒。第一超晶格结构和第二超晶格结构中量子阱的材料采用氮化铟镓。第二超晶格结构中量子垒包括交替层叠的(n+1)个第一子层和n个第二子层,n为正整数,第一子层、第二子层和第一超晶格结构中量子垒的材料采用掺杂硅的氮化镓。第一子层中硅的掺杂浓度为第一超晶格结构中量子垒中硅的掺杂浓度的11倍~20倍,第二子层中硅的掺杂浓度为第一超晶格结构中量子垒中硅的掺杂浓度的5倍~10倍。
可选地,第一子层、第二子层和第一超晶格结构中量子垒的生长条件相同,生长条件包括生长温度和生长压力。采用相同的生长条件,方便实现。
可选地,该步骤202可以包括:
第一步,控制温度为530℃~560℃(优选为545℃),压力为200torr~500torr(优选为350torr),在衬底上生长缓冲层;
第二步,控制温度为1000℃~1100℃(优选为1050℃),压力为200torr~300torr(优选为250torr),在缓冲层上生长N型半导体层;
第三步,在N型半导体层上生长有源层;其中,量子阱的生长温度为760℃~780℃(优选为770℃),压力为200torr;量子垒的生长温度为860℃~890℃(优选为875℃),压力为200torr;
第四步,控制温度为940℃~980℃(优选为960℃),压力为200torr~600torr(优选为400torr),在有源层上生长P型半导体层。
可选地,在第二步之前,该制造方法还可以包括:
在缓冲层上生长未掺杂氮化镓层。
相应地,N型半导体层生长在未掺杂氮化镓层上。
进一步地,在缓冲层上生长未掺杂氮化镓层,可以包括:
控制温度为1000℃~1100℃(优选为1050℃),压力为200torr~600torr(优选为400torr),在缓冲层上生长未掺杂氮化镓层。
可选地,在第三步之前,该制造方法还可以包括:
在N型半导体层上生长应力释放层。
相应地,有源层生长在应力释放层上。
可选地,在第四步之前,该制造方法还可以包括:
在有源层上生长电子阻挡层。
相应地,P型半导体层生长在电子阻挡层上。
进一步地,在有源层上生长电子阻挡层,可以包括:
控制温度为930℃~970℃(优选为950℃),压力为100torr,在有源层上生长电子阻挡层。
优选地,在有源层上生长电子阻挡层之前,该制造方法还可以包括:
在有源层上生长低温P型层。
相应地,电子阻挡层生长在低温P型层上。
进一步地,在有源层上生长低温P型层,可以包括:
控制温度为600℃~850℃(优选为750℃),压力为100torr~600torr(优选为300torr),在有源层上生长低温P型层。
可选地,在第四步之后,该制造方法还可以包括:
在P型半导体层上生长接触层。
进一步地,在P型半导体层上生长接触层,可以包括:
控制温度为850℃~1050℃(优选为950℃),压力为100torr~300torr(优选为200torr),在P型半导体层上生长接触层。
需要说明的是,在上述外延生长结束之后,会先将温度降低至650℃~850℃(优选为750℃),在氮气气氛中对外延片进行5分钟~15分钟(优选为10分钟)的退火处理,然后再将外延片的温度降低至室温。
控制温度、压力均是指控制生长外延片的反应腔中的温度、压力,具体为金属有机化合物化学气相沉淀(英文:Metal-organic Chemical Vapor Deposition,简称:MOCVD)设备的反应腔,如Veeco K465i MOCVD或者Veeco C4MOCVD。实现时以氢气(H2)、或者氮气(N2)、或者氢气和氮气的混合气体作为载气,三甲基镓(TMGa)或三乙基镓(TEGa)作为镓源,高纯氨气(NH3)作为氮源,三甲基铟(TMIn)作为铟源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为硅源,二茂镁(Cp2Mg)作为镁源。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种小间距发光二极管的外延片,所述外延片包括衬底(10)、缓冲层(20)、N型半导体层(30)、有源层(40)和P型半导体层(50),所述缓冲层(20)、所述N型半导体层(30)、所述有源层(40)和所述P型半导体层(50)依次层叠在所述衬底(10)上;其特征在于,所述有源层(40)包括依次层叠的第一超晶格结构(41)和第二超晶格结构(42),所述第一超晶格结构(41)和所述第二超晶格结构(42)均包括交替层叠的多个量子阱(43)和多个量子垒(44);所述第一超晶格结构(41)和所述第二超晶格结构(42)中量子阱(43)的材料采用氮化铟镓;所述第二超晶格结构(42)中量子垒(44)包括交替层叠的(n+1)个第一子层(441)和n个第二子层(442),n为正整数,所述第一子层(441)、所述第二子层(442)和所述第一超晶格结构(41)中量子垒(44)的材料采用掺杂硅的氮化镓;所述第一子层(441)中硅的掺杂浓度为所述第一超晶格结构(41)中量子垒(44)中硅的掺杂浓度的11倍~20倍,所述第二子层(442)中硅的掺杂浓度为所述第一超晶格结构(41)中量子垒(44)中硅的掺杂浓度的5倍~10倍。
2.根据权利要求1所述的外延片,其特征在于,所述第一子层(441)中硅的掺杂浓度沿所述有源层(40)的层叠方向逐渐升高。
3.根据权利要求2所述的外延片,其特征在于,所述第二子层(442)中硅的掺杂浓度沿所述有源层(40)的层叠方向逐渐降低。
4.根据权利要求1~3任一项所述的外延片,其特征在于,所述第二超晶格结构(42)中量子阱(43)中铟组分的含量为0.3~0.4,所述第二超晶格结构(42)中量子垒(44)的厚度为量子阱(43)的厚度的51倍~60倍,所述第一子层(441)中硅的掺杂浓度为5*1018/cm3~2*1019/cm3,所述第二子层(442)中硅的掺杂浓度为2.5*1018/cm3~1019/cm3
5.根据权利要求4所述的外延片,其特征在于,所述第二超晶格结构(42)中量子阱(43)中铟组分的含量为0.3,所述第二超晶格结构(42)中量子垒(44)的厚度为量子阱(43)的厚度的60倍,所述第一子层(441)中硅的掺杂浓度沿所述有源层(40)的层叠方向从1019/cm3逐渐升高为2*1019/cm3,所述第二子层(442)中硅的掺杂浓度沿所述有源层(40)的层叠方向从7.5*1018/cm3逐渐降低为5*1018/cm3
6.根据权利要求1~3任一项所述的外延片,其特征在于,所述第二超晶格结构(42)中量子垒(44)的数量小于所述第一超晶格结构(41)中量子垒(44)的数量。
7.根据权利要求6所述的外延片,其特征在于,所述第二超晶格结构(42)中量子垒(44)的数量为三个。
8.根据权利要求1~3任一项所述的外延片,其特征在于,n=2。
9.一种小间距发光二极管的外延片的制造方法,其特征在于,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、N型半导体层、有源层和P型半导体层;
其中,所述有源层包括依次层叠的第一超晶格结构和第二超晶格结构,所述第一超晶格结构和所述第二超晶格结构均包括交替层叠的多个量子阱和多个量子垒;所述第一超晶格结构和所述第二超晶格结构中量子阱的材料采用氮化铟镓;所述第二超晶格结构中量子垒包括交替层叠的(n+1)个第一子层和n个第二子层,n为正整数,所述第一子层、所述第二子层和所述第一超晶格结构中量子垒的材料采用掺杂硅的氮化镓;所述第一子层中硅的掺杂浓度为所述第一超晶格结构中量子垒中硅的掺杂浓度的11倍~20倍,所述第二子层中硅的掺杂浓度为所述第一超晶格结构中量子垒中硅的掺杂浓度的5倍~10倍。
10.根据权利要求9所述的制造方法,其特征在于,所述第一子层、所述第二子层和所述第一超晶格结构中量子垒的生长条件相同,所述生长条件包括生长温度和生长压力。
CN201910773000.8A 2019-08-21 2019-08-21 小间距发光二极管的外延片及其制造方法 Active CN110707187B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910773000.8A CN110707187B (zh) 2019-08-21 2019-08-21 小间距发光二极管的外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910773000.8A CN110707187B (zh) 2019-08-21 2019-08-21 小间距发光二极管的外延片及其制造方法

Publications (2)

Publication Number Publication Date
CN110707187A true CN110707187A (zh) 2020-01-17
CN110707187B CN110707187B (zh) 2021-01-29

Family

ID=69193931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910773000.8A Active CN110707187B (zh) 2019-08-21 2019-08-21 小间距发光二极管的外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN110707187B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050866A (zh) * 2022-08-16 2022-09-13 江苏第三代半导体研究院有限公司 极化可控的量子点Micro-LED同质外延结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236631A1 (en) * 2003-06-25 2005-10-27 Lee Suk H Light emitting device using nitride semiconductor and fabrication method of the same
CN105990479A (zh) * 2015-02-11 2016-10-05 晶能光电(常州)有限公司 一种氮化镓基发光二极管外延结构及其制备方法
CN107068824A (zh) * 2017-03-07 2017-08-18 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制造方法
CN107293619A (zh) * 2017-06-30 2017-10-24 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN107359227A (zh) * 2017-06-30 2017-11-17 华灿光电(苏州)有限公司 一种发光二极管及其制造方法
CN108682719A (zh) * 2018-04-24 2018-10-19 河源市众拓光电科技有限公司 一种多量子阱层、led外延结构及其制备方法
CN109873061A (zh) * 2019-01-08 2019-06-11 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236631A1 (en) * 2003-06-25 2005-10-27 Lee Suk H Light emitting device using nitride semiconductor and fabrication method of the same
CN105990479A (zh) * 2015-02-11 2016-10-05 晶能光电(常州)有限公司 一种氮化镓基发光二极管外延结构及其制备方法
CN107068824A (zh) * 2017-03-07 2017-08-18 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制造方法
CN107293619A (zh) * 2017-06-30 2017-10-24 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN107359227A (zh) * 2017-06-30 2017-11-17 华灿光电(苏州)有限公司 一种发光二极管及其制造方法
CN108682719A (zh) * 2018-04-24 2018-10-19 河源市众拓光电科技有限公司 一种多量子阱层、led外延结构及其制备方法
CN109873061A (zh) * 2019-01-08 2019-06-11 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050866A (zh) * 2022-08-16 2022-09-13 江苏第三代半导体研究院有限公司 极化可控的量子点Micro-LED同质外延结构及其制备方法
CN115050866B (zh) * 2022-08-16 2022-11-08 江苏第三代半导体研究院有限公司 极化可控的量子点Micro-LED同质外延结构及其制备方法

Also Published As

Publication number Publication date
CN110707187B (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
CN109873061B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
WO2021249291A1 (zh) 发光二极管外延片及其生长方法、发光二极管芯片
CN110311022B (zh) GaN基发光二极管外延片及其制造方法
CN107195739B (zh) 一种发光二极管及其制造方法
CN109065679B (zh) 一种发光二极管外延片及其制造方法
CN109346576B (zh) 一种发光二极管外延片及其制备方法
CN112366256B (zh) 发光二极管外延片及其制造方法
CN109449264B (zh) 一种发光二极管外延片及其制造方法
CN108717954B (zh) 一种发光二极管外延片及其生长方法
CN109920884B (zh) 发光二极管外延片及其生长方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN114927601A (zh) 一种发光二极管及其制备方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN108987544B (zh) 一种发光二极管外延片及其制造方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN108550676B (zh) 一种发光二极管外延片及其制造方法
CN108281519B (zh) 一种发光二极管外延片及其制造方法
CN109950375B (zh) 发光二极管外延片及其生长方法
CN109830582B (zh) 发光二极管外延片及其生长方法
CN110707187B (zh) 小间距发光二极管的外延片及其制造方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109087977B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN108598222B (zh) 一种发光二极管外延片及其生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant