CN110707098A - 阵列基板、显示面板、显示装置及阵列基板的制备方法 - Google Patents

阵列基板、显示面板、显示装置及阵列基板的制备方法 Download PDF

Info

Publication number
CN110707098A
CN110707098A CN201910924553.9A CN201910924553A CN110707098A CN 110707098 A CN110707098 A CN 110707098A CN 201910924553 A CN201910924553 A CN 201910924553A CN 110707098 A CN110707098 A CN 110707098A
Authority
CN
China
Prior art keywords
electrode
layer
active layer
substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910924553.9A
Other languages
English (en)
Other versions
CN110707098B (zh
Inventor
符鞠建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201910924553.9A priority Critical patent/CN110707098B/zh
Priority to US16/734,771 priority patent/US11127768B2/en
Publication of CN110707098A publication Critical patent/CN110707098A/zh
Application granted granted Critical
Publication of CN110707098B publication Critical patent/CN110707098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例公开了一种阵列基板、显示面板、显示装置及阵列基板的制备方法。该阵列基板包括：第一薄膜晶体管包括第一有源层、第一栅极、第一甲电极和第一乙电极，第一有源层包括低温多晶硅有源层；第二薄膜晶体管包括第二有源层、第二栅极、第二甲电极和第二乙电极；第二有源层包括氧化物半导体有源层；在垂直于衬底所在平面的方向上，第一有源层所在膜层、第一甲电极所在膜层、第一乙电极所在膜层、第一栅极所在膜层均位于第二有源层所在膜层与衬底之间，以解决现有技术中在低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管制备工艺中损伤氧化物半导体薄膜晶体管的氧化物半导体有源层的问题。

Description

阵列基板、显示面板、显示装置及阵列基板的制备方法
技术领域
本发明实施例涉及显示技术，尤其涉及一种阵列基板、显示面板、显示装置及阵列基板的制备方法。
背景技术
低温多晶氧化物((Low Temperature Polycrystalline Oxide；LTPO)技术是在同一背板上同时制备低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管的技术。其中，低温多晶硅薄膜晶体管具有开关速度高、功耗小的优点；氧化物半导体薄膜晶体管具有载流子迁移率高、沉积温度低以及透明度高的优点。LTPO技术可以充分发挥两种薄膜晶体管的优势，保证显示装置具备良好的显示性能。
但是由于目前的制备工艺会存在损伤氧化物半导体薄膜晶体管的氧化物半导体有源层的问题，难以发挥出LTPO技术最佳的性能。
发明内容
本发明提供一种阵列基板、显示面板、显示装置及阵列基板的制备方法，以解决现有技术中在低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管制备工艺中损伤氧化物半导体薄膜晶体管的氧化物半导体有源层的问题。
第一方面，本发明实施例提供了一种阵列基板，包括：衬底以及形成在所述衬底上的第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管包括第一有源层、第一栅极、第一甲电极和第一乙电极，所述第一有源层包括低温多晶硅有源层；所述第二薄膜晶体管包括第二有源层、第二栅极、第二甲电极和第二乙电极；所述第二有源层包括氧化物半导体有源层；
在垂直于所述衬底所在平面的方向上，所述第一有源层所在膜层、所述第一甲电极所在膜层、所述第一乙电极所在膜层、所述第一栅极所在膜层均位于所述第二有源层所在膜层与所述衬底之间；
所述第二甲电极与所述第一栅极位于同一膜层；所述第一乙电极复用为所述第二乙电极；在垂直于所述衬底所在平面的方向上，所述第二栅极所在膜层位于所述第二有源层所在膜层背离所述衬底的一侧。
第二方面，本发明实施例还提供了一种显示面板，包括本发明实施例提供的任一种所述的阵列基板。
第三方面，本发明实施例还提供了一种显示装置，包括本发明实施例提供的任一种所述的显示面板。
第四方面，本发明实施例还提供了一种阵列基板的制备方法，包括：
提供一衬底；
在所述衬底上形成第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管包括第一有源层、第一栅极、第一甲电极和第一乙电极，所述第一有源层包括低温多晶硅有源层；所述第二薄膜晶体管包括第二有源层、第二栅极、第二甲电极和第二乙电极；所述第二有源层包括氧化物半导体有源层；在垂直于所述衬底所在平面的方向上，所述第一有源层所在膜层、所述第一甲电极所在膜层、所述第一乙电极所在膜层、所述第一栅极所在膜层均位于所述第二有源层所在膜层与所述衬底之间；所述第二甲电极与所述第一栅极位于同一膜层；所述第一乙电极复用为所述第二乙电极；在垂直于所述衬底所在平面的方向上，所述第二栅极所在膜层位于所述第二有源层所在膜层背离所述衬底的一侧。
本发明实施例通过在垂直于所述衬底所在平面的方向上，所述第一有源层所在膜层、所述第一甲电极所在膜层、所述第一乙电极所在膜层、所述第一栅极所在膜层均位于所述第二有源层所在膜层与所述衬底之间，解决了现有技术中在低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管制备工艺中损伤氧化物半导体薄膜晶体管的氧化物半导体有源层的问题，实现了可以充分发挥氧化物半导体薄膜晶体管载流子迁移率高、沉积温度低以及透明度高的优势，显著提升显示装置的显示效果。
附图说明
图1为现有的一种的阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的结构示意图；
图3为本发明实施例提供的一种有机发光显示面板中驱动电路的结构示意图；
图4为本发明实施例提供的又一种阵列基板的结构示意图；
图5为本发明实施例提供的另一种阵列基板的结构示意图；
图6为图5中第二薄膜晶体管的放大图；
图7为本发明研究过程中的一种第二薄膜晶体管的结构示意图；
图8为本发明实施例提供的又一种阵列基板的结构示意图；
图9为本发明实施例提供的又一种阵列基板的结构示意图；
图10为本发明实施例提供的又一种阵列基板的结构示意图
图11为本发明实施例提供的又一种阵列基板的结构示意图；
图12为图11中第二薄膜晶体管的放大图；
图13为本发明实施例提供的又一种阵列基板的结构示意图；
图14为本发明实施例提供的又一种阵列基板的结构示意图；
图15为本发明实施例提供的一种显示面板的结构示意图；
图16为本发明实施例提供的一种显示装置的结构示意图；
图17为本发明实施例提供的一种阵列基板的制备方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为现有的一种的阵列基板的结构示意图。参见图1，该阵列基板包括衬底10以及位于衬底10一侧的氧化物半导体薄膜晶体管11和低温多晶硅薄膜晶体管12，其中，氧化物半导体薄膜晶体管11包括氧化物半导体有源层111、第一源极112和第一漏极113，低温多晶硅薄膜晶体管12包括低温多晶硅有源层121、第二源极122和第二漏极123。其中，氧化物半导体有源层111位于第一源极112和第一漏极113靠近衬底10的一侧，低温多晶硅有源层121位于第二源极122和第二漏极123靠近衬底10的一侧，且第一源极112、第一漏极113、第二源极122和第二漏极123同层设置。在制备第二源极122和第二漏极123时需要使用氢氟酸清洗低温多晶硅有源层121，避免低温多晶硅有源层121表面的杂质影响第二源极122、第二漏极123与低温多晶硅有源层121的电接触效果。但是由于第一源极112、第一漏极113、第二源极122和第二漏极123同层设置，在制备工艺中同时制备各自与有源层连接的过孔，因此在使用氢氟酸清洗低温多晶硅有源层121时氢氟酸会损伤氧化物半导体有源层111，影响氧化物半导体薄膜晶体管性能发挥，进而影响整个显示装置的显示效果。
基于上述技术问题，本发明实施例提供一种阵列基板。图2为本发明实施例提供的一种阵列基板的结构示意图。参见图2，该阵列基板包括：衬底20以及形成在衬底20上的第一薄膜晶体管21和第二薄膜晶体管22；第一薄膜晶体管21包括第一有源层211、第一栅极212、第一甲电极213和第一乙电极214，第一有源层211包括低温多晶硅有源层；第二薄膜晶体管22包括第二有源层221、第二栅极222、第二甲电极223和第二乙电极224；第二有源层221包括氧化物半导体有源层；在垂直于衬底20所在平面的方向上，第一有源层211所在膜层、第一甲电极213所在膜层、第一乙电极214所在膜层、第一栅极212所在膜层均位于第二有源层221所在膜层与衬底20之间；也就是说，第一有源层221、第一栅极212、第一甲电极213和第一乙电极214均位于第二有源层221下面的膜层中。在制作时，首先，制作第一有源层221和第一栅极212；其次，将第一有源层221中的第一甲电极接触区和第一乙电极接触区用氢氟酸清洗；再次，形成第一甲电极213和第一乙电极214，使得第一甲电极213与第一甲电极接触区电连接，第一乙电极214与第一乙电极接触区电连接；最后，制作第二有源层221。这样可以避免氢氟酸损伤第二有源层221，即氧化物半导体有源层，可以充分发挥第二薄膜晶体管22载流子迁移率高、沉积温度低以及透明度高的优势，显著提升显示装置的显示效果。
可选的，第二甲电极223与第一栅极212位于同一膜层；
可选的，第一乙电极214复用为第二乙电极224；
在垂直于衬底20所在平面的方向上，第二栅极222所在膜层位于第二有源层221所在膜层背离衬底20的一侧。
可选的，所述第一甲电极213和第一乙电极214中一者为第一薄膜晶体管21的源极，另一者为第一薄膜晶体管21的漏极。同理，第二甲电极223和第二乙电极224中一者为第二薄膜晶体管22的源极，另一者为第二薄膜晶体管22的漏极。
上述技术方案，通过设置在垂直于衬底20所在平面的方向上，第一有源层211所在膜层、第一甲电极213所在膜层、第一乙电极214所在膜层、第一栅极212所在膜层均位于第二有源层221所在膜层与衬底20之间，实质是先制作低温多晶硅半导体薄膜晶体管(即第一薄膜晶体管21)的各部分(包括第一有源层211、第一栅极212、第一甲电极213和第一乙电极214)。待低温多晶硅半导体薄膜晶体管(即第一薄膜晶体管21)全部完成后，再制作氧化物半导体薄膜晶体管(即第二薄膜晶体管22)的第二有源层221。这样在使用氢氟酸清洗低温多晶硅有源层时，由于还未形成第二有源层221，其可以避免氢氟酸损伤第二有源层221，即氧化物半导体有源层，可以充分发挥第二薄膜晶体管22载流子迁移率高、沉积温度低以及透明度高的优势，显著提升显示装置的显示效果。
此外，上述技术方案中，由于第二甲电极223与第一栅极212位于同一膜层。在制作时，第二甲电极223与第一栅极212可以利用同一个掩膜版在同一道制作工艺中制作形成，无需对第二甲电极223与第一栅极212分别制作掩膜版，节省了成本，减少了制程数量，提高了生产效率。
同样地，由于第一乙电极214复用为第二乙电极224；在制作时，第一乙电极214和第二乙电极224可以利用同一个掩膜版在同一道制作工艺中制作形成，无需对第一乙电极214与第二乙电极224分别制作掩膜版，节省了成本，减少了制程数量，提高了生产效率。
此外，由于第二薄膜晶体管22的有源层的沟道区两侧的源漏接触区分别连接第二薄膜晶体管22的源漏极，而本实施例中第二薄膜晶体管22的源漏极分别复用已有的导电层(即第二甲电极223复用用于制作第一栅极212的导电层，第二乙电极224复用用于制作第一乙电极214的导电层)且源漏极复用的分别是不同层次的膜层，因此一方面，源漏极产生段差，沟道区两侧的源漏接触区产生段差，使得沟道区至少部分在段差处沿与衬底20所在平面相交的方向延伸，以减少沟道区中沿横向(即与衬底20平行的方向)延伸部分的尺寸，进而减小沟道区的长度，达到增大沟道区的宽长比，提高载流子迁移率，进而提高第二薄膜晶体管22的性能的目的；另一方面，由于源漏极位于不同层且复用已有导电层，因此可以避免源漏极过近导致问题的同时可以减小薄膜晶体管的占用空间。
可选的，本发明实施例提供的衬底20可以为柔性衬底，也可以为刚性衬底，本发明实施例对此不进行限定。
需要说明的是，本发明实施例对第一薄膜晶体管21和第二薄膜晶体管22为P型薄膜晶体管还是N型薄膜晶体管不进行限定。具体的，当第一薄膜晶体管21为N型薄膜晶体管时，第一甲电极213为第一薄膜晶体管21的漏极，第一乙电极214为第一薄膜晶体管21的源极；当第一薄膜晶体管为P型薄膜晶体管时，第一甲电极213为第一薄膜晶体管21的源极，第一乙电极214为第一薄膜晶体管21的漏极。同理，当第二薄膜晶体管22为N型薄膜晶体管时，第二甲电极223为第二薄膜晶体管22的漏极，第二乙电极224为第二薄膜晶体管22的源极；当第二薄膜晶体管为P型薄膜晶体管时，第二甲电极223为第二薄膜晶体管22的源极，第二乙电极224为第二薄膜晶体管22的漏极。
上述技术方案中提供的阵列基板可以应用于液晶显示面板中，也可以应用于有机发光显示面板中。本申请对此不作限制。
液晶显示面板包括阵列基板、彩膜基板及夹设于该阵列基板和彩膜基板之间的液晶层。通常，阵列基板集成有若干数据线和扫描线，它们垂直交错形成若干单元区域，这些单元区域被定义为像素单元。每个像素单元主要包括像素电极、公共电极和薄膜晶体管(TFT)等部件。通过驱动电路向扫描线提供驱动信号，可以控制薄膜晶体管的工作状态，从而适时地将数据线提供的驱动信号写入像素电极，以控制液晶层中液晶分子翻转。此外，彩膜基板上集成有黑色矩阵及彩色滤光膜等。黑色矩阵用来遮挡从阵列基板的非像素电极区透射出来的光线。彩色滤光膜与阵列基板的像素区对应。公共电极层与像素电极及液晶层形成液晶电容。若上述技术方案中提供的阵列基板应用于液晶显示面板中，可选地，第一薄膜晶体管21和第二薄膜晶体管22具体可以应用于驱动电路中。
有机发光显示面板包括依次层叠设置的衬底、驱动电路层和有机发光层。驱动电路层包括多个驱动电路，有机发光层包括多个有机发光单元。有机发光单元可以包括阳极、像素定义层、有机发光层和阴极层，像素定义层包括与阳极一一对应并暴露阳极主体的像素定义层开口。驱动电路与与其对应的有机发光单元的阳极电连接。有机发光显示面板还可以包括位于有机发光单元远离衬底一侧的封装层(图中未示出)，用于对有机发光单元进行水氧防护。若将上述技术方案中提供的阵列基板应用于有机发光显示面板中，可选地，第一薄膜晶体管21和第二薄膜晶体管22为构成驱动电路的薄膜晶体管。
图3为本发明实施例提供的一种有机发光显示面板中驱动电路的结构示意图。参见图3，该驱动电路包括多个薄膜晶体管，可选地，薄膜晶体管TFT1为本申请上述技术方案中提供的第一薄膜晶体管21，薄膜晶体管TFT2为本申请上述技术方案中提供的第二薄膜晶体管22。
继续参考图1，现有技术中的阵列基板除了存在损伤氧化物半导体有源层的风险之外，由于第一源极112和第一漏极113均需要与氧化物半导体有源层111打孔连接，第二源极122和第二漏极123均需要与低温多晶硅有源层121打孔连接。参见图3，低温多晶硅薄膜晶体管TFT1的栅极还需要与氧化物半导体薄膜晶体管TFT2的源极(或者漏极)电连接。继续参见图1，由于低温多晶硅薄膜晶体管TFT1的栅极与氧化物半导体薄膜晶体管TFT2的源极(或者漏极)位于不同膜层中，所以低温多晶硅薄膜晶体管TFT1的栅极与氧化物半导体薄膜晶体管TFT2的源极(或者漏极)需要打孔电连接，因此现有技术中阵列基板上需要进行较多次打孔(上述示例性地指出了5处)。由于工艺方式的限制，过孔需要占用一定的面积，较多的打孔占用空间较大，不利于显示装置实现较大的像素分辨率；同时复杂的打孔工艺还会降低阵列基板的制备效率，增加阵列基板的制备成本，不利于实现批量生产。
本发明实施例提供的阵列基板，在垂直于衬底20所在平面的方向上，第一有源层211所在膜层、第一甲电极213所在膜层、第一乙电极214所在膜层、第一栅极212所在膜层均位于第二有源层221所在膜层与衬底20之间；第二甲电极223与第一栅极212位于同一膜层；第一乙电极214复用为第二乙电极224，如此存在减少打孔数量的潜在技术效果，可以减小打孔占用的空间，提高显示装置的像素分辨率，同时提高阵列的基板的制备效率，降低阵列基板的制备成本。
下面结合典型示例对如何实现减少打孔数量进行详细说明，但不构成对本申请的限制。
可选地，继续参见图2，衬底20上依次形成有第一半导体层B1、第一绝缘层J1、第一金属层M1、第二绝缘层J2、第二金属层M2、第二半导体层B2、第三绝缘层J3和第三金属层M3；第一有源层211位于第一半导体层B1；第一栅极212位于第一金属层M1；第一甲电极213和第一乙电极214位于第二金属层M2，第一甲电极213通过第一过孔S1与第一有源层211电连接；第一乙电极214通过第二过孔S2与第一有源层211电连接；第二有源层221位于第二半导体层B2，第二甲电极223位于第一金属层M1，第二甲电极223与第二有源层221电连接；第二有源层221覆盖部分第一乙电极214，且第二有源层221与其所覆盖的第一乙电极214直接接触并电连接，以使第一乙电极214复用为第二乙电极224；第二栅极222位于第三金属层M3。
在图2中，由于第二有源层221覆盖部分第一乙电极214，换言之，在垂直于衬底20所在平面的方向上，第二有源层221与第一乙电极214具有交叠部分，对于交叠部分，第二有源层221靠近衬底20的表面和第一乙电极214远离衬底20的表面直接接触。通过第二有源层221与第一乙电极214直接接触电连接代替第二有源层221与第一乙电极214打孔电连接，可以减少打孔数量，减小打孔占用的空间，提高显示装置的像素分辨率，同时提高阵列的基板的制备效率，降低阵列基板的制备成本。
继续参见图2，由于第一栅极212和第二甲电极223均位于第一金属层M1，可选地，设置第一金属层M1还包括金属连接线(图2中未示出)，第一栅极212通过金属连接线与第二甲电极223电连接，这样通过利用与第一栅极212和第二甲电极223同层的金属连接线将第一栅极212和第二甲电极223电连接，代替通过打孔的方式将第一栅极212和第二甲电极223电连接，可以减少打孔数量，减小打孔占用的空间，提高显示装置的像素分辨率，同时提高阵列的基板的制备效率，降低阵列基板的制备成本。
图4为本发明实施例提供的又一种阵列基板的结构示意图。图4中，第一薄膜晶体管21同样为顶栅式薄膜晶体管。与图2相比，图4中第二甲电极223的设置方法不同。参见图4，该阵列基板中，第一栅极212复用为第二甲电极223。如此，不需要额外在第一金属层M1中设计金属连接线，就能达到第一栅极212和第二甲电极223电连接的目的，可以代替通过打孔的方式将第一栅极212和第二甲电极223电连接，可以减少打孔数量，减小打孔占用的空间，提高显示装置的像素分辨率，同时提高阵列的基板的制备效率，降低阵列基板的制备成本。此外，本领域技术人员可以理解，在实际中，同一金属层中，需要设置的部件(包括电极、连接走线等)越多，金属层的版图设计越难，阵列基板的制作成本越大。通过设置第一栅极212复用为第二甲电极223，可以省去位于同一金属层的金属连接线，降低第一金属层M1的版图设计难度，降低阵列基板的制作成本。
需要说明的是，在图2和图4中，由于第一甲电极213和第一有源层211之间设置有两个绝缘层，分别为第一绝缘层J1和第二绝缘层J2，因此，用于使第一甲电极213和第一有源层211电连接的第一过孔S1同时贯穿第一绝缘层J1和第二绝缘层J2。同理，由于第一乙电极214和第一有源层211之间设置有两个绝缘层，分别为第一绝缘层J1和第二绝缘层J2，因此，用于使第一乙电极214和第一有源层211电连接的第二过孔S2同时贯穿第一绝缘层J1和第二绝缘层J2。
在图2和图4中，第一薄膜晶体管21为顶栅式薄膜晶体管，这仅是本申请提供的一个具体示例，而非对本申请的限制。可选地，第一薄膜晶体管21也可以为底栅式薄膜晶体管。
图5为本发明实施例提供的另一种阵列基板的结构示意图。图5中，第一薄膜晶体管21为底栅式薄膜晶体管。参见图5，该显示面板中，衬底20上依次形成有第一金属层M1、第一绝缘层J1、第一半导体层B1、第二绝缘层J2、第二金属层M2、第二半导体层B2、第三绝缘层J3和第三金属层M3；第一栅极212位于第一金属层M1；第一有源层211位于第一半导体层B1；第一甲电极213和第一乙电极214位于第二金属层M2，第一甲电极213通过第一过孔S1与第一有源层211电连接；第一乙电极214通过第二过孔S2与第一有源层211电连接；第二有源层221位于第二半导体层B2，第二甲电极223位于第一金属层M1，第二甲电极223与第二有源层221电连接；第二有源层221覆盖部分第一乙电极214，且第二有源层221与其所覆盖的第一乙电极214直接接触并电连接，以使第一乙电极214复用为第二乙电极224；第二栅极222位于第三金属层M3。
在图5中，由于第二有源层221覆盖部分第一乙电极214，换言之，在垂直于衬底20所在平面的方向上，第二有源层221与第一乙电极214具有交叠部分，对于交叠部分，第二有源层221靠近衬底20的表面和第一乙电极214远离衬底20的表面直接接触。通过第二有源层221与第一乙电极214直接接触电连接代替第二有源层221与第一乙电极214打孔电连接，可以减少打孔数量，减小打孔占用的空间，提高显示装置的像素分辨率，同时提高阵列的基板的制备效率，降低阵列基板的制备成本。
继续参见图5，由于第一栅极212和第二甲电极223均位于第一金属层M1，可选地，设置第一金属层M1还包括金属连接线(图5中未示出)，第一栅极212通过金属连接线与第二甲电极223电连接，这样通过利用与第一栅极212和第二甲电极223同层的金属连接线将第一栅极212和第二甲电极223电连接，代替通过打孔的方式将第一栅极212和第二甲电极223电连接，可以减少打孔数量，减小打孔占用的空间，提高显示装置的像素分辨率，同时提高阵列的基板的制备效率，降低阵列基板的制备成本。
需要说明的是，在图5中，由于第一甲电极213和第一有源层211之间设置仅有一个绝缘层，为第二绝缘层J2，因此，用于使第一甲电极213和第一有源层211电连接的第一过孔S1贯穿第二绝缘层J2。同理，由于第一乙电极214和第一有源层211之间设置有一个绝缘层，为第二绝缘层J2，因此，用于使第一乙电极214和第一有源层211电连接的第二过孔S2贯穿第二绝缘层J2。
图6为图5中第二薄膜晶体管的放大图。可选地，参见图6，在上述各技术方案的基础上，可选地，第二有源层221包括第二甲电极接触区221a、第二乙电极接触区221b以及连接于第二甲电极接触区221a和第二乙电极接触区221b之间的沟道区221c；第二甲电极接触区221a与第二甲电极223直接接触且电连接；第二乙电极接触区221b与第二乙电极224直接接触且电连接；第一甲电极接触区221a和第二乙电极接触区221b位于平行于衬底20的不同平面，沟道区221c至少部分延伸方向与衬底20所在平面相交；第三绝缘层J3中覆盖第二乙电极接触区221b的部分与覆盖第二甲电极接触区221a的部分位于平行于衬底20的不同平面。
第二甲电极接触区221a通过对第二有源层221上预先确定的用于与第二甲电极223直接接触的部分进行处理(如离子注入)得到。第二乙电极接触区221b通过对第二有源层221上预先确定的用于与第二乙电极224直接接触的部分进行处理(如离子注入)得到。沟道区221c连接于第一甲电极接触区221a和第二乙电极接触区221b之间。经处理后，第一甲电极接触区221a载流子浓度和第二乙电极接触区221b载流子浓度均大于沟道区221c的载流子浓度。在实际中，第二甲电极接触区221a、第二乙电极接触区221b的尺寸大小，本申请对此不作限制。
继续参见图6，通过设置第一甲电极接触区221a和第二乙电极接触区221b位于平行于衬底20的不同平面，会使得第一甲电极接触区221a和第二乙电极接触区221b之间具有高度差，由于沟道区221c一端与第二甲电极接触区221a连接，另一端与第二乙电极接触区221b连接，该高度差的存在势必会使沟道区221c包括延伸方向与衬底20所在平面相交的部分。
在本领域中，有源层的沟道区的长度是指有源层源极接触区和漏极接触区之间的路径长度。对于薄膜晶体管，假定沟道区宽度为定值，沟道区的长度越小，沟道区的宽长比越大，载流子迁移率越高，薄膜晶体管的性能越好。基于现有工艺条件的限制，为了保证薄膜晶体管能够正常运行，如图1所示，若有源层111的沟道区111c完全在平行于衬底20所在平面延伸，沟道区111c的长度L(即沟道区111c在与衬底10所在平面平行且由源极接触区111a指向漏极接触区111b的方向上的尺寸)通常为3-5μm。参见图6，在该方案中，沟道区221c包括延伸方向与衬底20所在平面平行的部分和延伸方向与衬底20所在平面相交的部分，沟道区221c的长度等于延伸方向与衬底20所在平面平行的部分的尺寸d1与延伸方向与衬底20所在平面相交的部分的尺寸d2之和。由于延伸方向与衬底20所在平面相交的部分的尺寸d2主要取决于第二乙电极224和第二甲电极223之间的绝缘层的厚度。基于现有工艺，可以实现将第二乙电极224和第二甲电极223之间的绝缘层的厚度调整至纳米量级。因此，相对于图1中方案，图6中方案可以减小沟道区221c中延伸方向与衬底20所在平面平行的部分的尺寸d1，使得最终延伸方向与衬底20所在平面相交的部分的尺寸d2可以与延伸方向与衬底20所在平面平行的部分的尺寸d1相比拟，这样可以减小沟道区221c的长度，甚至有可能将沟道区221c的长度由微米量级缩减至纳米量级，进而达到增大沟道区的宽长比，提高载流子迁移率，进而提高第二薄膜晶体管的性能。
定义第三绝缘层J3中覆盖第二乙电极接触区221b的部分是指第三绝缘层J3中在衬底20上的垂直投影与第二乙电极接触区221b在衬底20上的垂直投影完成重合的部分；第三绝缘层J3中覆盖第二甲电极接触区221a的部分是指第三绝缘层J3中在衬底20上的垂直投影与第二甲电极接触区221a在衬底20上的垂直投影完成重合的部分。图7为本发明研究过程中的的一种第二薄膜晶体管的结构示意图。参见图7，第三绝缘层J3中覆盖第二乙电极接触区221b的部分由虚线框A1圈出，第三绝缘层J3中覆盖第二甲电极接触区221a的部分由虚线框A2圈出。继续参见图7，该第二薄膜晶体管中，第三绝缘层J3中覆盖第二乙电极接触区221b的部分A1与覆盖第二甲电极接触区221a的部分A2位于平行于衬底20的同一平面上。这里具体是指，该第二薄膜晶体管中，第三绝缘层J3中A1背离层衬底20的表面与A2背离衬底20的表面位于平行于衬底20的同一平面上。换言之，此种情况下，第三绝缘层J3会完全填平先于第三绝缘层J3制作的各膜层的沟壑。在第三绝缘层J3上形成第二栅极222后，第二栅极222完全沿与衬底20平行的方向延伸。
继续参见图6，第三绝缘层J3中覆盖第二乙电极接触区221b的部分与覆盖第二甲电极接触区221a的部分位于平行于衬底20的不同平面，即该第二薄膜晶体管中，第三绝缘层J3中A1背离层衬底20的表面与A2背离衬底20的表面位于平行于衬底20的不同平面上，这样可以使得第三绝缘层J3中覆盖第二乙电极接触区221b的部分与覆盖第二甲电极接触区221a的部分具有高度差，在该高度差的作用下，势必会使得第二栅极222包括延伸方向与衬底20所在平面相交的部分。本领域技术人员可以理解，在薄膜晶体管中，只有当沟道区与栅极之间的距离小于某一个特定值时，栅极才具有控制沟道区导通或断开的作用，而若沟道区与栅极之间的距离大于或等于该特定值时，栅极会失去对沟道区导通或断开的控制功能。采用图7中方案，沟道区221c中越靠近第一甲电极接触区221a的部分，距第二栅极222的距离越远。而采用图6中的方案，由于第二栅极222包括延伸方向与衬底20所在平面相交的部分，可以使得第二栅极222“跟随”沟道区221a“弯折”，这样可以减小沟道区221a中靠近第一甲电极接触区221a的部分与第二栅极222之间的距离，换言之，可以使得第二栅极222尽可能地靠近沟道区221c中延伸方向与衬底20所在平面相交的部分，以确保第二栅极222能够起到控制沟道区221c各位置处导通或断开的作用，进而提高第二薄膜晶体管的可靠性。
此外，上述技术方案中，由于沟道区221c包括延伸方向与衬底20所在平面相交的部分，同时第二栅极222包括延伸方向与衬底20所在平面相交的部分，从垂直于衬底20的方向观察时，可以发现相对于第一薄膜晶体管21，构成第二薄膜晶体管22的第二有源层221、第二栅极222、第二甲电极223和第二乙电极224更加集中，可以减小第二薄膜晶体管22占据衬底20的面积，进而降低阵列基板中包括该第二薄膜晶体管22的电路的布设难度。
在上述技术方案的基础上，可选地，继续参见图6，沟道区221c至少部分延伸方向与衬底20所在平面垂直，如此可以进一步减小沟道区221c的长度，增大沟道区221c的宽长比，提高载流子迁移率，进而提高第二薄膜晶体管的性能。此外这样设置可以使得构成第二薄膜晶体管22的第二有源层221、第二栅极222、第二甲电极223和第二乙电极224进一步集中，减小第二薄膜晶体管22占据衬底20的面积，进而降低阵列基板中包括该第二薄膜晶体管22的电路的布设难度。
在上述技术方案的基础上，可选地，第二栅极222与第二有源层221的最小距离小于或等于1μm。这样设置可以进一步确保第二栅极222具有控制第二有源层221的沟道区221c导通或断开的作用，可以确保第二薄膜晶体管的有效性。并且，这样可以保证其他绝缘层满足厚度要求的同时，还可以避免额外制成减薄沟道区上的绝缘层。
在实际设置时，可选地，继续参见图6，第一乙电极224的厚度大于第二有源层221的厚度，这样可以促使使得第一甲电极接触区221a和第二乙电极接触区221b位于平行于衬底20的不同平面，进而使得第一甲电极接触区221a和第二乙电极接触区221b之间具有高度差，达到使得沟道区221c形成延伸方向与衬底20所在平面相交的部分的目的。
在上述技术方案的基础上，能够使得第二甲电极223与第二有源层221电连接的方法有多种，例如，可以仅通过过孔使得第二甲电极223与第二有源层221电连接；或者，通过过孔和台阶的配合使得第二甲电极223与第二有源层221电连接；或者，仅通过台阶使得第二甲电极223与第二有源层221电连接。
示例性地，在图2、图4、图5-图6中，仅采用过孔使得第二甲电极223与第二有源层221电连接。具体地，第二乙电极224和第二甲电极223之间的绝缘层设置有第三过孔S3；第二甲电极223与第二有源层221通过第三过孔S3电连接。示例性地，继续参见图2和图4、第二绝缘层J2位于第二乙电极224和第二甲电极223之间，第三过孔S3贯穿第二绝缘层J2，以使第二甲电极223与第二有源层221电连接。在图5和图6中，第二绝缘层J2和第一绝缘层J1位于第二乙电极224和第二甲电极223之间，第三过孔S3贯穿第二绝缘层J2和第一绝缘层J1，以使第二甲电极223与第二有源层221电连接。这样设置可以使得填充第三过孔S3的第二有源层221充当沟道区221c中延伸方向与衬底20所在平面相交的部分，以达到减小沟道区的长度，增大沟道区的宽长比，提高载流子迁移率，进而提高第二薄膜晶体管的性能的目的。
图8为本发明实施例提供的又一种阵列基板的结构示意图。图9为本发明实施例提供的又一种阵列基板的结构示意图。图10为本发明实施例提供的又一种阵列基板的结构示意图。在上述技术方案的基础上，可选地，参见图8-10，可选地，第三过孔S3在衬底20的垂直投影与第二乙电极224在衬底20的垂直投影仅部分边缘重合。这样可以使得第二有源层221中沟道区仅包括与衬底20所在平面相交的部分，不包括与衬底20所在平面平行的部分，可以进一步增大沟道区的宽长比，提高载流子迁移率，进而提高第二薄膜晶体管的性能。此时，第二薄膜晶体管沟道区的长度L等于第三过孔S3的深度。
图11为本发明实施例提供的又一种阵列基板的结构示意图。图12为图11中第二薄膜晶体管的放大图。在图11-图12中，通过过孔和台阶的配合使得第二甲电极223与第二有源层221电连接。具体地，参见图11和图12，第二绝缘层J2和第一绝缘层J1位于第二乙电极224和第二甲电极223之间。第二绝缘层J2包括台阶；第三过孔S3贯穿第一绝缘层J1。第二乙电极224形成于台阶之上(以远离衬底的方向为上)，第三过孔S3形成于台阶之下(以靠近衬底的方向为下)，并且第三过孔S3暴露第二甲电极223。第二有源层221的沟道区221c覆盖台阶侧壁J21的至少部分，并填充第三过孔S3。这样设置可以确保第一甲电极接触区221a和第二乙电极接触区221b之间具有足够大的高度差，使得第二有源层221覆盖台阶侧壁J21的部分和填充第三过孔S3的部分共同充当沟道区221c中延伸方向与衬底20所在平面相交的部分，以达到减小沟道区221c的长度，增大沟道区221c的宽长比，提高载流子迁移率，进而提高第二薄膜晶体管的性能的目的。
在上述技术方案的基础上，可选地，继续参见图11-图12，可选地，第二绝缘层J2的台阶的侧壁与第二乙电极224的侧壁平齐，第三过孔S3在衬底20的垂直投影与第二乙电极224在衬底20的垂直投影仅边缘重合。这样可以使得第二有源层221中沟道区221c仅包括与衬底20所在平面相交的部分，不包括与衬底20所在平面平行的部分，可以进一步增大沟道区的宽长比，提高载流子迁移率，进而提高第二薄膜晶体管的性能。此时，第二有源层221中沟道区221c的长度L等于第二绝缘层J2的台阶的高度和第一绝缘层J1中第三过孔S3的深度之和。
可以理解的，本申请所说的绝缘层的台阶可以理解为图案化后的绝缘层在边缘形成的台阶，即该绝缘层边缘包括绝缘层的上表面和下表面以及连接在上下表面之间的侧壁。例如本实施例中第二绝缘层J2至少部分边缘在衬底上的正投影截止于第二甲电极223在衬底上的正投影上或者暴露在衬底上的正投影。
图13为本发明实施例提供的又一种阵列基板的结构示意图。图14为本发明实施例提供的又一种阵列基板的结构示意图。在图13-图14中，仅通过台阶使得第二甲电极223与第二有源层221电连接。具体地，在图13中，第二绝缘层J2和第一绝缘层J1位于第二乙电极224和第二甲电极223之间。第二绝缘层J2和第一绝缘层J1均包括台阶。在图14中，仅第二绝缘层J2位于第二乙电极224和第二甲电极223之间。第二绝缘层J2包括台阶。继续参见图13和图14，第二乙电极224形成于台阶之上(以远离衬底的方向为上)，第二甲电极223形成于台阶之下(以靠近衬底的方向为下)，第二有源层221的沟道区覆盖台阶侧壁的至少部分。这样设置可以确保第一甲电极接触区221a和第二乙电极接触区221b之间具有足够大的高度差，使得第二有源层221覆盖台阶侧壁的部分充当沟道区221c中延伸方向与衬底20所在平面相交的部分，以达到减小沟道区的长度，增大沟道区的宽长比，提高载流子迁移率，进而提高第二薄膜晶体管的性能的目的。
进一步地，继续参见13和图14，第一甲电极接触区221a和第二乙电极接触区221b之间高度差(即氧化物半导体漏接触区段差)越大，氧化物半导体覆盖台阶侧壁的部分越薄，同时位于第二有源层221(氧化物半导体层)与第二栅极222之间的第三绝缘层J3通过氧化物半导体接近覆盖台阶侧壁的部分越薄，第二有源层221(氧化物半导体层)与第二栅极222之间距离越小，第二有源层221(氧化物半导体层)与第二栅极222之间的感应越好，第二栅极222对第二有源层221(氧化物半导体层)沟道区的控制能力越强，第二薄膜晶体管的可靠性越好。
在上述技术方案的基础上，可选地，台阶的侧壁与第二乙电极224的侧壁平齐。示例性地，在图13中，第二绝缘层J2的台阶的侧壁、第一绝缘层J1的台阶的侧壁与第二乙电极224的侧壁均平齐。在图14中，第二绝缘层J2的台阶的侧壁与第二乙电极224的侧壁平齐。这样可以使得第二有源层221中沟道区221c仅包括与衬底20所在平面相交的部分，不包括与衬底20所在平面平行的部分，可以进一步增大沟道区的宽长比，提高载流子迁移率，进而提高第二薄膜晶体管的性能。在图13中，第二有源层221中沟道区的长度L等于第二绝缘层J2的台阶的高度和第一绝缘层J1的台阶的高度之和。在图14中，第二有源层221中沟道区的长度L等于第二绝缘层J2的台阶的高度。
在上述技术方案的基础上，可选地，在第二乙电极224和第二甲电极223之间的第二绝缘层J2的厚度大于或等于100nm，且小于或等于500nm。这样设置在确保第二绝缘层J2具有较佳的绝缘效果的前提下，可以进一步使得第二有源层221中沟道区的长度进一步减小，达到增大沟道区的宽长比，提高载流子迁移率，进而提高第二薄膜晶体管的性能的目的。
可选地，该阵列基板还包括电容(图中未示出)；电容包括第一电容电极；第一电容电极位于第三金属层。这样设置的实质是使得第一电容电极和第二栅极位于同一模块中，在制作时，第一电容电极和第二栅极可以利用同一个掩膜版在同一道制作工艺中制作形成，无需对第一电容电极和第二栅极分别制作掩膜版，节省了成本，减少了制程数量，提高了生产效率。
继续参见图14，可选地，该阵列基板还包括缓冲层H1，缓冲层H1位于衬底20和第一薄膜晶体管21之间，可以起到匹配衬底20的作用，可以消除衬底20内部或者表面可能存在的杂质颗粒对位于其上的第一薄膜晶体管21的影响。
基于相同的发明构思，本申请还提供一种显示面板。图15为本发明实施例提供的一种显示面板的结构示意图。参见图15，该显示面板包括本发明实施例提供的阵列基板100。该显示面板可以为液晶显示面板或有机发光显示面板。若显示面板为液晶显示面板，图15中，该显示面板还可以包括与阵列基板100对置的彩膜基板200。若显示面板为有机发光显示面板，图15中，该显示面板还包括封装结构200，该封装结构200具体可以为与阵列基板100对置的盖板，或者形成于阵列基板上的薄膜封装层。
由于该显示面板包括本发明实施例提供的任意一种所述的阵列基板，其具有其所包括的阵列基板相同或相应的有益效果，此处不再赘述。
基于相同的发明构思，本申请还提供一种显示装置。图16为本发明实施例提供的一种显示装置的结构示意图。参见图16，该显示装,101包括本发明实施例提供的任意一种显示面板201。
由于该显示装置包括本发明实施例提供的任意一种所述的显示面板，其具有其所包括的显示面板相同或相应的有益效果，此处不再赘述。
基于相同的发明构思，本申请还提供一种阵列基板的制备方法。图17为本发明实施例提供的一种阵列基板的制备方法的流程图。参见图17，该阵列基板的制备方法包括：
S1、提供一衬底；
S2、在衬底上形成第一薄膜晶体管和第二薄膜晶体管；第一薄膜晶体管包括第一有源层、第一栅极、第一甲电极和第一乙电极，第一有源层包括低温多晶硅有源层；第二薄膜晶体管包括第二有源层、第二栅极、第二甲电极和第二乙电极；第二有源层包括氧化物半导体有源层；在垂直于衬底所在平面的方向上，第一有源层所在膜层、第一甲电极所在膜层、第一乙电极所在膜层、第一栅极所在膜层均位于第二有源层所在膜层与衬底之间；第二甲电极与第一栅极位于同一膜层；第一乙电极复用为第二乙电极；在垂直于衬底所在平面的方向上，第二栅极所在膜层位于第二有源层所在膜层背离衬底的一侧。
由于该阵列基板的制备方法用于制作本申请提供任意一种所述阵列基板，其具有其所制备的阵列基板相同或相应的有益效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (13)

1.一种阵列基板，其特征在于，包括：衬底以及形成在所述衬底上的第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管包括第一有源层、第一栅极、第一甲电极和第一乙电极，所述第一有源层包括低温多晶硅有源层；所述第二薄膜晶体管包括第二有源层、第二栅极、第二甲电极和第二乙电极；所述第二有源层包括氧化物半导体有源层；
在垂直于所述衬底所在平面的方向上，所述第一有源层所在膜层、所述第一甲电极所在膜层、所述第一乙电极所在膜层、所述第一栅极所在膜层均位于所述第二有源层所在膜层与所述衬底之间；
所述第二甲电极与所述第一栅极位于同一膜层；所述第一乙电极复用为所述第二乙电极；在垂直于所述衬底所在平面的方向上，所述第二栅极所在膜层位于所述第二有源层所在膜层背离所述衬底的一侧。
2.根据权利要求1所述的阵列基板，其特征在于，
所述衬底上依次形成有第一半导体层、第一绝缘层、第一金属层、第二绝缘层、第二金属层、第二半导体层、第三绝缘层和第三金属层；
所述第一有源层位于所述第一半导体层；所述第一栅极位于所述第一金属层；所述第一甲电极和所述第一乙电极位于所述第二金属层，所述第一甲电极通过第一过孔与所述第一有源层电连接；所述第一乙电极通过第二过孔与所述第一有源层电连接；
所述第二有源层位于所述第二半导体层，所述第二甲电极位于所述第一金属层，所述第二甲电极与所述第二有源层电连接；所述第二有源层覆盖部分所述第一乙电极，且所述第二有源层与其所覆盖的所述第一乙电极直接接触并电连接，以使所述第一乙电极复用为所述第二乙电极；所述第二栅极位于所述第三金属层。
3.根据权利要求1所述的阵列基板，其特征在于，
所述衬底上依次形成有第一金属层、第一绝缘层、第一半导体层、第二绝缘层、第二金属层、第二半导体层、第三绝缘层和第三金属层；
所述第一栅极位于所述第一金属层；所述第一有源层位于所述第一半导体层；所述第一甲电极和所述第一乙电极位于所述第二金属层，所述第一甲电极通过第一过孔与所述第一有源层电连接；所述第一乙电极通过第二过孔与所述第一有源层电连接；
所述第二有源层位于所述第二半导体层，所述第二甲电极位于所述第一金属层，所述第二甲电极与所述第二有源层电连接；所述第二有源层覆盖部分所述第一乙电极，且所述第二有源层与其所覆盖的所述第一乙电极直接接触并电连接，以使所述第一乙电极复用为所述第二乙电极；所述第二栅极位于所述第三金属层。
4.根据权利要求2或3所述的阵列基板，其特征在于，
所述第二有源层包括第二甲电极接触区、第二乙电极接触区以及连接于所述第二甲电极接触区和所述第二乙电极接触区之间的沟道区；
所述第二甲电极接触区与所述第二甲电极直接接触且电连接；
所述第二乙电极接触区与所述第二乙电极直接接触且电连接；
所述第一甲电极接触区和所述第二乙电极接触区位于平行于所述衬底的不同平面，所述沟道区至少部分延伸方向与所述衬底所在平面相交；
所述第三绝缘层中覆盖所述第二乙电极接触区的部分与覆盖所述第二甲电极接触区的部分位于平行于所述衬底的不同平面。
5.根据权利要求4所述的阵列基板，其特征在于，
所述第二栅极与所述第二有源层的最小距离小于或等于1μm。
6.根据权利要求4所述的阵列基板，其特征在于，
所述第一乙电极的厚度大于所述第二有源层的厚度。
7.根据权利要求4所述的阵列基板，其特征在于，
所述第二乙电极和第二甲电极之间的绝缘层设置有第三过孔；
所述第二甲电极与所述第二有源层通过所述第三过孔电连接。
8.根据权利要求4所述的阵列基板，其特征在于，
所述第二绝缘层包括台阶；
所述第二有源层的所述沟道区覆盖所述台阶侧壁的至少部分。
9.根据权利要求2或3所述的阵列基板，其特征在于，
在所述第二乙电极和所述第二甲电极之间的所述第二绝缘层的厚度大于或等于100nm，且小于或等于500nm。
10.根据权利要求2或3所述的阵列基板，其特征在于，还包括电容；
所述电容包括第一电容电极；
所述第一电容电极位于所述第三金属层。
11.一种显示面板，其特征在于，包括权利要求1-10任一项所述的阵列基板。
12.一种显示装置，其特征在于，包括权利要求11所述的显示面板。
13.一种阵列基板的制备方法，其特征在于，包括：
提供一衬底；
在所述衬底上形成第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管包括第一有源层、第一栅极、第一甲电极和第一乙电极，所述第一有源层包括低温多晶硅有源层；所述第二薄膜晶体管包括第二有源层、第二栅极、第二甲电极和第二乙电极；所述第二有源层包括氧化物半导体有源层；在垂直于所述衬底所在平面的方向上，所述第一有源层所在膜层、所述第一甲电极所在膜层、所述第一乙电极所在膜层、所述第一栅极所在膜层均位于所述第二有源层所在膜层与所述衬底之间；所述第二甲电极与所述第一栅极位于同一膜层；所述第一乙电极复用为所述第二乙电极；在垂直于所述衬底所在平面的方向上，所述第二栅极所在膜层位于所述第二有源层所在膜层背离所述衬底的一侧。
CN201910924553.9A 2019-09-27 2019-09-27 阵列基板、显示面板、显示装置及阵列基板的制备方法 Active CN110707098B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910924553.9A CN110707098B (zh) 2019-09-27 2019-09-27 阵列基板、显示面板、显示装置及阵列基板的制备方法
US16/734,771 US11127768B2 (en) 2019-09-27 2020-01-06 Array substrate, display panel, display device and method for manufacturing array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910924553.9A CN110707098B (zh) 2019-09-27 2019-09-27 阵列基板、显示面板、显示装置及阵列基板的制备方法

Publications (2)

Publication Number Publication Date
CN110707098A true CN110707098A (zh) 2020-01-17
CN110707098B CN110707098B (zh) 2022-08-23

Family

ID=69196731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910924553.9A Active CN110707098B (zh) 2019-09-27 2019-09-27 阵列基板、显示面板、显示装置及阵列基板的制备方法

Country Status (2)

Country Link
US (1) US11127768B2 (zh)
CN (1) CN110707098B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951850A (zh) * 2021-02-26 2021-06-11 福州京东方光电科技有限公司 显示面板及其制备方法、显示装置
CN113035890A (zh) * 2021-03-10 2021-06-25 湖北长江新型显示产业创新中心有限公司 一种显示面板及其制备方法
WO2022067648A1 (zh) * 2020-09-30 2022-04-07 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN114743991A (zh) * 2022-04-19 2022-07-12 厦门天马微电子有限公司 显示面板及其制备方法、显示装置
WO2024031754A1 (zh) * 2022-08-09 2024-02-15 武汉华星光电技术有限公司 垂直反相器及半导体器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114514612A (zh) * 2020-09-17 2022-05-17 京东方科技集团股份有限公司 一种显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558593A (zh) * 2015-09-18 2017-04-05 鸿富锦精密工业（深圳）有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN107068694A (zh) * 2017-04-26 2017-08-18 厦门天马微电子有限公司 半导体器件结构及其制作方法、阵列基板和显示装置
CN107275350A (zh) * 2017-07-19 2017-10-20 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN107507841A (zh) * 2017-09-22 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110289269A (zh) * 2019-06-26 2019-09-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180099974A (ko) * 2017-02-27 2018-09-06 삼성디스플레이 주식회사 반도체 장치
CN108231795B (zh) * 2018-01-02 2020-06-30 京东方科技集团股份有限公司 阵列基板、制作方法、显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558593A (zh) * 2015-09-18 2017-04-05 鸿富锦精密工业（深圳）有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN107068694A (zh) * 2017-04-26 2017-08-18 厦门天马微电子有限公司 半导体器件结构及其制作方法、阵列基板和显示装置
CN107275350A (zh) * 2017-07-19 2017-10-20 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN107507841A (zh) * 2017-09-22 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110289269A (zh) * 2019-06-26 2019-09-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022067648A1 (zh) * 2020-09-30 2022-04-07 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN112951850A (zh) * 2021-02-26 2021-06-11 福州京东方光电科技有限公司 显示面板及其制备方法、显示装置
CN112951850B (zh) * 2021-02-26 2024-02-23 福州京东方光电科技有限公司 显示面板及其制备方法、显示装置
CN113035890A (zh) * 2021-03-10 2021-06-25 湖北长江新型显示产业创新中心有限公司 一种显示面板及其制备方法
CN114743991A (zh) * 2022-04-19 2022-07-12 厦门天马微电子有限公司 显示面板及其制备方法、显示装置
WO2024031754A1 (zh) * 2022-08-09 2024-02-15 武汉华星光电技术有限公司 垂直反相器及半导体器件

Also Published As

Publication number Publication date
US20210098509A1 (en) 2021-04-01
CN110707098B (zh) 2022-08-23
US11127768B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
CN110707098B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN110211974B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
US11943979B2 (en) Array substrate and fabrication method thereof, array substrate motherboard and display device
CN103730508B (zh) 显示面板的垂直式薄膜晶体管结构及其制作方法
US8698159B2 (en) Panel structure including transistor and connecting elements, display device including same, and methods of manufacturing panel structure and display device
US11335709B2 (en) Array substrate, display panel, display device and method for forming array substrate
CN105261655B (zh) 薄膜晶体管
CN204966501U (zh) 阵列基板及显示装置
CN110534577B (zh) 一种薄膜晶体管及制备方法
CN103367353A (zh) 主动元件及主动元件阵列基板
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
GB2546667A (en) Manufacturing method and device for thin flim transistor substrate
CN114242736A (zh) 一种显示面板及显示装置
CN111834381B (zh) 阵列基板、显示面板、显示装置及阵列基板的制作方法
CN102522411B (zh) 薄膜晶体管、使用该薄膜晶体管的阵列基板及其制作方法
WO2024036766A1 (zh) 阵列基板及显示面板
CN113629070A (zh) 阵列基板、阵列基板的制作方法及显示面板
CN116581131B (zh) 阵列基板及其制备方法、显示面板
CN101308844B (zh) 半导体结构及其制造方法
CN117476662A (zh) 显示面板及其制作方法、显示装置
CN117832223A (zh) 背板结构及其制备方法和显示模组
CN117855223A (zh) 阵列基板及其制造方法、显示面板和显示装置
CN115172426A (zh) 半导体器件和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant