CN110707037A - 形成绝缘结构的方法 - Google Patents

形成绝缘结构的方法 Download PDF

Info

Publication number
CN110707037A
CN110707037A CN201810995795.2A CN201810995795A CN110707037A CN 110707037 A CN110707037 A CN 110707037A CN 201810995795 A CN201810995795 A CN 201810995795A CN 110707037 A CN110707037 A CN 110707037A
Authority
CN
China
Prior art keywords
oxide layer
forming
groove
recess
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810995795.2A
Other languages
English (en)
Inventor
陈柏均
朱玄通
陈意维
刘玮鑫
童宇诚
张家隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201810995795.2A priority Critical patent/CN110707037A/zh
Priority to US16/134,982 priority patent/US10643883B2/en
Publication of CN110707037A publication Critical patent/CN110707037A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开一种形成绝缘结构的方法，包含有下述步骤。首先，提供一基底，具有一第一凹槽、一第二凹槽、以及一第三凹槽，其中第三凹槽的开口大于第二凹槽的开口，且第二凹槽的开口大于第一凹槽的开口。接着，以一原子层沉积制作工艺形成一第一氧化层，且第一氧化层顺应覆盖第一凹槽、第二凹槽以及第三凹槽。接续，以一原位蒸汽产生制作工艺，将一第二氧化层填满第一凹槽。

Description

形成绝缘结构的方法
技术领域
本发明涉及一种形成绝缘结构的方法，且特别是涉及一种以原位蒸汽产生制作工艺直接填满凹槽而形成绝缘结构的方法。
背景技术
由于集成电路元件尺寸的日渐缩小化与集成度的提升，使得半导体基底中各个元件之间的距离缩小，排列更为紧密，因此在各元件之间必需要有适当的绝缘或隔离，以避免接面漏电流(junction current leakage)的发生，并在确保有良好隔离效果之下，缩小绝缘或隔离的区域。在各种元件隔离技术中，局部硅氧化方法(LOCOS)和浅沟槽隔离(shallowtrench isolation)结构是最常被采用的两种技术，尤其后者具有较小的隔离区域和完成后仍保持半导体基底平坦性等优点。现有浅沟槽隔离结构设于两金属氧化物半导体晶体管之间的半导体基底中，且环绕半导体基底的主动(有源)区域，以避免载流子(carrier)，如电子或空穴，在两相邻元件间经由半导体基底飘移而造成接面漏电流的现象，可以有效隔离各元件且其制造成本低，特别适合于高集成度的半导体制作工艺。随着半导体制作工艺的发展，对于隔离结构的要求也随之提高，因而如何形成一品质良好的隔离结构，也成为半导体制作工艺中一重要议题。
发明内容
本发明提出一种形成绝缘结构的方法，其以原位蒸汽产生制作工艺形成氧化层填满凹槽，而能改善填洞及应力不平均的问题。
本发明提供一种形成绝缘结构的方法，包含有下述步骤。首先，提供一基底，具有一第一凹槽、一第二凹槽、以及一第三凹槽，其中第三凹槽的开口大于第二凹槽的开口，且第二凹槽的开口大于第一凹槽的开口。接着，以一原子层沉积制作工艺形成一第一氧化层，且第一氧化层顺应覆盖第一凹槽、第二凹槽以及第三凹槽。接续，以一原位蒸汽产生制作工艺，将一第二氧化层填满第一凹槽。
基于上述，本发明提出一种形成绝缘结构的方法，其先以一原子层沉积制作工艺形成一第一氧化层，顺应覆盖第一凹槽；再以一原位蒸汽产生制作工艺，将一第二氧化层填满第一凹槽。如此一来，可改善对于具有高深宽比的第一凹槽的填洞能力，并且以原位蒸汽产生制作工艺将第二氧化层填满第一凹槽可使各方向的应力更均匀而避免结构因应力而弯曲。
再者，本发明可以原位蒸汽产生制作工艺先将第二氧化层填满具有高深宽比的第一凹槽，但仅部分填满其他开口较大的第二凹槽及第三凹槽，后续再以其他制作工艺形成氮化层或/且氧化层填满此些开口较大的凹槽。
附图说明
图1为本发明一实施例的形成绝缘结构的方法的剖面示意图；
图2为本发明一实施例的形成绝缘结构的方法的剖面示意图；
图3为本发明一实施例的形成绝缘结构的方法的剖面示意图；
图4为本发明一实施例的形成绝缘结构的方法的剖面示意图；
图5为本发明一实施例的形成绝缘结构的方法的剖面示意图；
图6为本发明一实施例的形成绝缘结构的方法的剖面示意图；
图7为本发明一实施例的形成绝缘结构的方法的剖面示意图；
图8为本发明一实施例的形成绝缘结构的方法的剖面示意图；
图9为本发明另一实施例的形成绝缘结构的方法的剖面示意图；
图10为本发明另一实施例的形成绝缘结构的方法的剖面示意图；
图11为本发明另一实施例的形成绝缘结构的方法的剖面示意图；
图12为本发明另一实施例的形成绝缘结构的方法的剖面示意图。
主要元件符号说明
100：绝缘结构
110：基底
120、120a：第一氧化层
130、130a、130’：第二氧化层
140、140’：氧化层
150、150a、150b：第一氮化层
160：第三氧化层
170、170a、170b：第四氧化层
P1：第一退火制作工艺
P2、P4：化学机械研磨制作工艺
P3：第二退火制作工艺
R、R1、R2、R3、R4：凹槽
具体实施方式
图1-图8为本发明一实施例的形成绝缘结构的方法的剖面示意图。如图1所示，首先，提供一基底110。基底110例如是一硅基底、一含硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)或一硅覆绝缘(silicon-on-insulator,SOI)基底等半导体基底。接着，形成凹槽R1/R2/R3/R4于基底110中，其中凹槽R4的开口大于凹槽R3的开口，凹槽R3的开口大于凹槽R2的开口，凹槽R2的开口又大于凹槽R1的开口。形成凹槽R1/R2/R3/R4的方法可包含下述步骤。全面覆盖硬掩模层(未绘示)于基底110上，再图案化硬掩模层暴露出欲形成凹槽R1/R2/R3/R4区域的基底110，蚀刻暴露出的基底110形成凹槽R1/R2/R3/R4，再移除硬掩模层。硬掩模层可包含由下而上包含堆叠的一垫氧化层(未绘示)以及一垫氮化层(未绘示)，但本发明不以此为限。凹槽R1/R2/R3/R4可分别表示为不同区域或者不同方向的剖面结构，未简化说明本实施例的图示都绘示于同一平面。例如，凹槽R1可为各平行主动区之间的凹槽剖面，凹槽R2可为各主动区尖端之间的凹槽剖面，凹槽R3及凹槽R4可为周围区域中主动区之间的凹槽剖面，但本发明不以此为限。在本实施例中绘示四个凹槽R1/R2/R3/R4，但凹槽R1/R2/R3/R4的个数不限于此。
如图1所示，形成一第一氧化层120顺应覆盖凹槽R1/R2/R3/R4，其中第一氧化层120以一原子层沉积制作工艺形成。第一氧化层120的厚度可例如为80埃(angstrom)，但本发明不以此为限。
如图2所示，以一原位蒸汽产生制作工艺，将一第二氧化层130仅填满凹槽R1，但形成于第一氧化层120上并部分填充凹槽R2/R3/R4。在本实施例中，以原子层沉积制作工艺形成未密封凹槽R1的第一氧化层120，接着再以原位蒸汽产生制作工艺，将第二氧化层130填满凹槽R1。在另一实施例中，可直接以一第一氧化层密封凹槽，再以第二氧化层填满凹槽中的空隙，如下。图9是绘示本发明另一实施例的形成绝缘结构的方法的剖面示意图。如图9所示，先形成一凹槽R于基底110a中(如图9中的9(a))，直接以一原子层沉积制作工艺形成一第一氧化层120a顺应覆盖凹槽R并密封凹槽R的开口(图9中的9(b))，再以一原位蒸汽产生制作工艺将第二氧化层130a填满凹槽R中的空隙V(图9中的9(c))。由于本发明以原位蒸汽产生制作工艺将第二氧化层130/130a填满凹槽R1/R，因而可改善对于具有高深宽比的凹槽R1/R的填洞能力，并且以原位蒸汽产生制作工艺将第二氧化层130/130a填满凹槽R1/R可使各方向的应力更均匀而避免结构因应力而弯曲。
如图3所示，可先选择性形成一氧化层140(第五氧化层)顺应覆盖第二氧化层130，其中氧化层140可例如以一原子层沉积制作工艺形成，而其厚度可例如为35埃(angstrom)，但本发明不以此为限。此时，由于第二氧化层130已填满凹槽R1，故氧化层140仅形成于凹槽R1上方，但顺应覆盖凹槽R2/R3/R4的第二氧化层130。
在另一实施例中，请参阅图11-图12。在如图1所示的形成第一氧化层120顺应覆盖凹槽R1/R2/R3/R4之后，可改以一原位蒸汽产生制作工艺，将一第二氧化层130’形成于第一氧化层120上并部分填充凹槽R1/R2/R3/R4，如图11所示。接着，再以一氧化层140’(第五氧化层)仅填满凹槽R1，但形成于第二氧化层130’上并部分填充凹槽R2/R3/R4，如图12所示。
如图4所示，形成一第一氮化层150于氧化层140/第二氧化层130上，并填满凹槽R2，但顺应覆盖且部分填充凹槽R3/R4。第一氮化层150可例如以一原子层沉积制作工艺形成，且其厚度可例如为170埃(angstrom)，但本发明不以此为限。此时，第一氮化层150仅形成于凹槽R1上方，填满凹槽R2，但顺应覆盖凹槽R3/R4的氧化层140/第二氧化层130。
在一实施例中，可选择性回蚀刻第一氮化层150，薄化第一氮化层150的厚度，使后续制作工艺更容易将氧化层填入凹槽R3/R4中，以改善填洞能力。如图10所示，可回蚀刻第一氮化层150，至暴露出凹槽R4中的氧化层140，而形成一第一氮化层150a，但本发明不以此为限。此回蚀刻制作工艺，可对于氮化层及氧化层具有高蚀刻选择比，意即对于氮化层的蚀刻率远大于对于氧化层的蚀刻率，因而可以氧化层作为蚀刻停止层而移除部分的氮化层。
如图5所示，形成一第三氧化层160顺应覆盖第一氮化层150。在本实施例中，以一原子层沉积制作工艺形成一第三氧化层160，且其厚度可例如为50埃(angstrom)，但本发明不以此为限。
如图6所示，进行一旋转涂布制作工艺，以一第四氧化层170填满凹槽R3/R4，其中旋转涂布制作工艺可例如为一旋转介电涂布制作工艺(spin on dielectric,SOD)，但本发明不以此为限。接着，可进行一第一退火制作工艺P1，以固化第四氧化层170，其中第一退火制作工艺P1的制作工艺温度可例如为900℃，但本发明不以此为限。
接续，可进行一化学机械研磨制作工艺P2，研磨第四氧化层170至暴露出第一氮化层150，因而在凹槽R3中形成一第四氧化层170a以及在凹槽R4中形成一第四氧化层170b，如图7所示。在进行化学机械研磨制作工艺P2之后，可进行一第二退火制作工艺P3以致密化第四氧化层170a以及第四氧化层170b，其中第二退火制作工艺P3的制作工艺温度可例如为1000℃，但本发明不以此为限。
之后，可再以例如一化学机械研磨制作工艺P4，移除部分的第一氮化层150，如图8所示。在本实施例中，系以化学机械研磨制作工艺，研磨移除位于凹槽R1/R2/R3/R4外部分的第一氮化层150，并暴露出第一氮化层150下方的氧化层140，但本发明不以此为限。移除部分的第一氮化层150的研磨制作工艺，可对于氮化层及氧化层具有高蚀刻选择比，意即对于氮化层的蚀刻率远大于对于氧化层的蚀刻率，因而可以氧化层140作为蚀刻停止层而移除部分的第一氮化层150，而形成一第一氮化层150b。如此，则可形成本发明的一绝缘结构100。
综上所述，本发明提出一种形成绝缘结构的方法，其先以一原子层沉积制作工艺形成一第一氧化层，顺应覆盖凹槽；再以一原位蒸汽产生制作工艺，将一第二氧化层填满凹槽。如此一来，可改善对于具有高深宽比的凹槽的填洞能力，并且以原位蒸汽产生制作工艺将第二氧化层填满凹槽可使各方向的应力更均匀而避免结构因应力而弯曲。
再者，本发明可以原位蒸汽产生制作工艺先将第二氧化层填满具有高深宽比的凹槽，但仅部分填满其他开口较大的凹槽，后续再以其他制作工艺形成氮化层或/且氧化层填满此些开口较大的凹槽。在一实施例中，以一原子层沉积制作工艺形成第一氧化层时可选择性密封凹槽的开口，而后再以原位蒸汽产生制作工艺将第二氧化层填满凹槽中的孔隙。
在一实施例中，以原位蒸汽产生制作工艺将第二氧化层填满凹槽后，可形成一第一氮化层于第二氧化层上。之后，可选择性回蚀刻第一氮化层，薄化第一氮化层的厚度或者可至暴露出第二氧化层，使后续填洞更容易。另外，本发明可再进行多次退火，以固化或致密化绝缘结构；进行多次研磨制作工艺，至所需的绝缘结构具有预设高度。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (16)

1.一种形成绝缘结构的方法，包含有：
提供基底，具有第一凹槽、第二凹槽以及第三凹槽，其中该第三凹槽的开口大于该第二凹槽的开口，且该第二凹槽的开口大于该第一凹槽的开口；
以原子层沉积制作工艺形成第一氧化层，且该第一氧化层顺应覆盖该第一凹槽、该第二凹槽以及该第三凹槽；以及
以原位蒸汽产生制作工艺，将第二氧化层填满该第一凹槽。
2.如权利要求1所述的形成绝缘结构的方法，其中填满该第一凹槽时，以该第二氧化层部分填充该第二凹槽以及该第三凹槽。
3.如权利要求1所述的形成绝缘结构的方法，其中当形成该第一氧化层时，该第一氧化层密封该第一凹槽的开口，且至少一空隙位于该第一凹槽中。
4.如权利要求3所述的形成绝缘结构的方法，其中该空隙以该第二氧化层填满。
5.如权利要求1所述的形成绝缘结构的方法，还包含：
形成第一氮化层于该第二氧化层上，并顺应覆盖该第二凹槽以及该第三凹槽。
6.如权利要求5所述的形成绝缘结构的方法，其中该第一氮化层以原子层沉积制作工艺形成。
7.如权利要求5所述的形成绝缘结构的方法，在形成该第一氮化层之后，还包含：
回蚀刻该第一氮化层。
8.如权利要求5所述的形成绝缘结构的方法，还包含：
以原子层沉积制作工艺形成第三氧化层，且该第三氧化层顺应覆盖该第一氮化层。
9.如权利要求8所述的形成绝缘结构的方法，在形成该第三氧化层之后，还包含：
进行旋转涂布制作工艺，以第四氧化层填满该第二凹槽以及该第三凹槽。
10.如权利要求9所述的形成绝缘结构的方法，还包含：
进行第一退火制作工艺于该第四氧化层。
11.如权利要求10所述的形成绝缘结构的方法，其中该第一退火制作工艺的制作工艺温度为900℃。
12.如权利要求8所述的形成绝缘结构的方法，还包含：
进行化学机械研磨制作工艺，研磨该第四氧化层至暴露出该第一氮化层。
13.如权利要求12所述的形成绝缘结构的方法，在进行该化学机械研磨制作工艺之后，还包含：
进行第二退火制作工艺。
14.如权利要求13所述的形成绝缘结构的方法，其中该第二退火制作工艺的制作工艺温度为1000℃。
15.如权利要求12所述的形成绝缘结构的方法，还包含：
移除部分的该第一氮化层。
16.如权利要求5所述的形成绝缘结构的方法，在形成该第一氮化层之前，还包含：
以原子层沉积制作工艺形成第五氧化层，顺应覆盖该第二氧化层。
CN201810995795.2A 2018-08-29 2018-08-29 形成绝缘结构的方法 Pending CN110707037A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810995795.2A CN110707037A (zh) 2018-08-29 2018-08-29 形成绝缘结构的方法
US16/134,982 US10643883B2 (en) 2018-08-29 2018-09-19 Method of forming isolation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810995795.2A CN110707037A (zh) 2018-08-29 2018-08-29 形成绝缘结构的方法

Publications (1)

Publication Number Publication Date
CN110707037A true CN110707037A (zh) 2020-01-17

Family

ID=69192852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810995795.2A Pending CN110707037A (zh) 2018-08-29 2018-08-29 形成绝缘结构的方法

Country Status (2)

Country Link
US (1) US10643883B2 (zh)
CN (1) CN110707037A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning
TWI714423B (zh) * 2020-01-08 2020-12-21 華邦電子股份有限公司 半導體結構及其製造方法
US11348917B2 (en) * 2020-04-30 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with isolation structure
KR20220019197A (ko) * 2020-08-07 2022-02-16 삼성전자주식회사 반도체 소자 및 그 제조방법
US11881428B2 (en) * 2021-01-05 2024-01-23 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222636A (zh) * 2010-04-14 2011-10-19 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制作方法
US20140159193A1 (en) * 2012-12-11 2014-06-12 SK Hynix Inc. Semiconductor device and method for fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871689A (en) * 1987-11-17 1989-10-03 Motorola Inc. Multilayer trench isolation process and structure
KR100443126B1 (ko) * 2002-08-19 2004-08-04 삼성전자주식회사 트렌치 구조물 및 이의 형성 방법
US6933206B2 (en) * 2003-10-10 2005-08-23 Infineon Technologies Ag Trench isolation employing a high aspect ratio trench
US8399363B1 (en) * 2011-02-28 2013-03-19 Samsung Electronics Co., Ltd. Methods of forming oxide-filled trenches in substrates using multiple-temperature oxide deposition techniques
JP2012231007A (ja) * 2011-04-26 2012-11-22 Elpida Memory Inc 半導体装置の製造方法
KR101890818B1 (ko) * 2012-03-26 2018-08-22 에스케이하이닉스 주식회사 소자분리막을 구비한 반도체 장치, 이를 구비한 전자장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222636A (zh) * 2010-04-14 2011-10-19 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制作方法
US20140159193A1 (en) * 2012-12-11 2014-06-12 SK Hynix Inc. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US10643883B2 (en) 2020-05-05
US20200075397A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
CN109427753B (zh) 电容结构、包括电容结构的半导体管芯及其形成方法
CN110707037A (zh) 形成绝缘结构的方法
US7705417B2 (en) Semiconductor device and method of fabricating isolation region
US10720499B2 (en) Semiconductor device having polysilicon field plate for power MOSFETs
KR20150000832A (ko) 딥 트렌치 커패시터
US9601382B2 (en) Method for the formation of a FinFET device with epitaxially grown source-drain regions having a reduced leakage path
TWI680533B (zh) 藉由裝置隔離結構之後單一層轉移製造所形成的裝置及方法
US8829642B2 (en) Semiconductor device and method for manufacturing the same
KR20070069405A (ko) 반도체소자의 제조방법
KR20140137222A (ko) 반도체 장치 및 그 제조 방법
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
JP3972486B2 (ja) 半導体装置の製造方法
KR100561515B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100701699B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100508535B1 (ko) 반도체 소자의 게이트 전극 형성 방법
CN114121663B (zh) 半导体器件的形成方法
KR100707593B1 (ko) 반도체 소자의 이중 소자분리 구조 및 그 형성 방법
US8043932B2 (en) Method of fabricating semiconductor device
KR20070001421A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100691016B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100607762B1 (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
US8097505B2 (en) Method of forming isolation layer in semiconductor device
CN116230512A (zh) 栅极的制作方法及半导体器件
CN113097123A (zh) 半导体结构及其制造方法
JP2009283492A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200117

RJ01 Rejection of invention patent application after publication