CN110690877A - 一种真单边长延迟电路 - Google Patents

一种真单边长延迟电路 Download PDF

Info

Publication number
CN110690877A
CN110690877A CN201911021098.8A CN201911021098A CN110690877A CN 110690877 A CN110690877 A CN 110690877A CN 201911021098 A CN201911021098 A CN 201911021098A CN 110690877 A CN110690877 A CN 110690877A
Authority
CN
China
Prior art keywords
output
delay
phase
signal
delay unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911021098.8A
Other languages
English (en)
Inventor
陈艳波
仵博
卢晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Polytechnic
Original Assignee
Shenzhen Polytechnic
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Polytechnic filed Critical Shenzhen Polytechnic
Priority to CN201911021098.8A priority Critical patent/CN110690877A/zh
Publication of CN110690877A publication Critical patent/CN110690877A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00202—Layout of the delay element using FET's using current mirrors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

一种真单边长延迟电路，包含输入模块、延迟单元和输出模块。输入模块、延迟单元和输出模块依次电性连接，与此同时输入模块和输出模块直接电性连接；输入模块由反相器或缓冲器组成，产生与输入信号同相和反相的信号；延迟单元由充放电电流镜、控制开关和电容组成；从输入模块出来的同相和反相的信号连接到延迟单元，该信号控制延迟单元的充电和放电；输出模块对延迟单元的输出和来自输入信号的同相信号(或反相信号)进行逻辑处理，以彻底消除输出电平下降(或上升)在延迟单元产生的微小延迟。采用本发明技术，可以实现真正的单边延迟，且延迟时间可以足够长，节省了功耗及芯片成本。

Description

一种真单边长延迟电路
技术领域
本发明属于电子电路，在芯片内部实现了一种真单边长延迟电路，可实现比较大的单边(上升信号或下降信号)延迟时间，而对另一边(下降信号或上升信号)没有延迟。在芯片设计中，需要对复位信号或输入信号进行滤波处理，或者在对时序有要求的设计中，都需要使用单边延迟电路。
背景技术
传统的延迟电路如图1所示，由多级反相器与电容组成。如需实现对高电平的信号的延迟，反相器需做成高低电平驱动能力不对称的电路。高电平输入信号经过多级反相器时，对电容充电的时间会比较长。如图2，当输入信号IN由低电平变成高电平时，传统延迟电路的输出OUT在上升沿，相对于输入IN有一个较大的延迟时间tdr。但在输出OUT的下降沿，也会有一个相对较小的延迟时间tdf。如果需要得到一个较大的高电平输入延迟，则下降沿延迟时间tdf也会越来越明显，甚至可能会影响电路功能。而且传统延迟电路，在实现长延迟时，需要的反相器数量也比较多，面积较大，工作时功耗也较大。
发明内容
本发明要解决的技术问题在于：提供一种真单边长延迟电路，能够在实现高电平(或低电平)信号延迟时，彻底消除低电平(或高电平)信号的延迟，真正的实现单边延迟。而且易于实现长时间的单边延迟，电路面积和工作功耗也很小。
为了解决上述问题，本发明提供下列技术方案：一种真单边长延迟电路，包含输入模块、延迟单元和输出模块；
输入模块、延迟单元和输出模块依次电性连接，与此同时输入模块和输出模块直接电性连接；
输入模块由反相器或缓冲器组成，产生与输入信号同相和反相的信号；
延迟单元由充放电电流镜、控制开关和电容组成；
从输入模块出来的同相和反相的信号连接到延迟单元，该信号控制延迟单元的充电和放电；
选择输入信号的同相(或反相)信号控制对电容的充电(或放电)，通过充放电电流镜将充电(或放电的)的电流设置到足够小，并输出到一定大小的电容，以实现足够长的输出电平上升(或下降)时间；选择输入信号的反相(或同相)信号控制对电容的放电(或充电)，放电(或充电)的开关通路需要电流足够大或电阻足够小，以实现快速的放电(或充电)，从而实现足够短的输出电平下降(或上升)时间；
输出模块对延迟单元的输出和来自输入信号的同相信号(或反相信号)进行逻辑处理，以彻底消除输出电平下降(或上升)在延迟单元产生的微小延迟；
输出模块保证，在输入信号为上升(或下降)电平时，由延迟单元产生的长延迟信号作为输出信号；
输出模块保证，在输入信号为下降(或上升)电平时，由输入信号的同相信号作为输出信号。
上述技术方案的进一步限定在于，输入模块的延迟时间小于一纳秒。
上述技术方案的进一步限定在于，输出电平的上升(或下降)时间可以达到微妙、毫秒甚至秒的量级。
上述技术方案的进一步限定在于，为了减小功耗，消除延迟单元缓慢的电平上升(或下降)，在输出模块用带迟滞的电路，对延迟单元的输出进行采样。
与现有技术相比，本发明具有下列技术效果：采用本发明提出来的技术，可以实现真正的单边延迟，且延迟时间可以足够长，节省了功耗及芯片成本。
附图说明
图1是传统延时电路图。
图2是传统延时电路与本发明输出对比图。
图3是本发明真单边长延迟电路的结构原理图。
图4是本发明的实施例的电路图。
具体实施方式
请参阅图3和图4，一种真单边长延迟电路，包含输入模块1、延迟单元2和输出模块3。
输入模块1、延迟单元2和输出模块3依次电性连接，与此同时输入模块1和输出模块3直接电性连接。
输入模块1由几个反相器或缓冲器组成，产生与输入信号同相和反相的信号。输入模块1的延迟时间很短，小于一纳秒。
延迟单元2由充放电电流镜、控制开关和电容等组成。
从输入模块1出来的同相和反相的信号连接到延迟单元2，该信号控制延迟单元2的充电和放电。
可以选择输入信号的同相(或反相)信号控制对电容的充电(或放电)。可以通过充放电电流镜将充电(或放电的)的电流设置到足够小，并输出到一定大小的电容，以实现足够长的输出电平上升(或下降)时间。
可以选择输入信号的反相(或同相)信号控制对电容的放电(或充电)。放电(或充电)的开关通路需要电流足够大或电阻足够小，以实现快速的放电(或充电)，从而实现足够短的输出电平下降(或上升)时间。
输出电平的上升(或下降)时间根据需求设置，可以达到微妙、毫秒甚至秒的量级。
输出模块3对延迟单元2的输出和来自输入信号的同相信号(或反相信号)进行逻辑处理，以彻底消除输出电平下降(或上升)在延迟单元2产生的微小延迟。
输出模块3保证，在输入信号为上升(或下降)电平时，由延迟单元2产生的长延迟信号作为输出信号。
输出模块3保证，在输入信号为下降(或上升)电平时，由输入信号的同相信号作为输出信号。
为了减小功耗，消除延迟单元2缓慢的电平上升(或下降)，在输出模块3用带迟滞的电路，对延迟单元2的输出进行采样。
图4为本发明的实施例，电路包括输入模块1、延迟单元2和输出模块3。图4的实施例，实现了对上升沿即高电平的长延迟电路。
输入模块1将输入信号和其通过反相器INV1产生的反相信号，输出到延迟单元2。
输入信号连接到MOS管PM2的栅端，输入信号的反相信号连接到MOS管PM1的栅端和MOS管NM1的栅端。
电流源或电流镜I1的负端连接到MOS管NM1的漏端、MOS管NM2的漏端、MOS管NM2的栅端和MOS管NM3的栅端。
电流源或电流镜I1的正端连接到MOS管PM1的漏端。
MOS管PM2的漏端与MOS管NM3的漏端和电容C1的正端相连，电容C1的负端连接到电源。
当输入信号为由低电平变为高电平时(上升沿)，其反相信号由高电平变为低电平。MOS管PM1由关闭变为导通，MOS管NM1由导通变为关闭，MOS管PM2由导通变为关闭。
此时MOS管NM2导通，电流源或电流镜I1的电流I流过MOS管NM2。MOS管NM3作为以MOS管NM2为参考的电流镜，根据MOS管NM3和MOS管NM2的比例m，MOS管NM3得到一个m*I的电流，该电流并开始对电容C1进行放电。
通过设置MOS管的NM3的电流m*I足够小和电容C1足够大，以得到所需足够长的延迟时间。
当输入信号为由高电平变为低电平时(下降沿)，其反相信号由低电平变为高电平。MOS管PM1由导通变为关闭，MOS管NM1由关闭变为导通，MOS管PM2由关闭变为导通。
由于MOS管PM1的关闭，电流源或电流镜I1的电流无法产生回路，电流源或电流镜I1不产生电流。
由于MOS管NM1的导通，MOS管NM2和MOS管NM3的栅极被拉到地，MOS管NM2和MOS管NM3彻底关闭。
由于MOS管PM2的导通，MOS管PM2开始对电容C1进行充电。
需设置MOS管PM2的导通阻抗足够低，以确保对电容C1的充电时间足够短。
延迟单元2的输出连接到输出模块3具有迟滞功能的斯密特触发器SMIT1的输入端，以确保缓慢的下降电平不会产生抖动。
输入信号的反相信号和经过斯密特触发器的信号，在输出模块1连接到双输入或非门。
当输入信号由低电平变高电平(上升沿)时，输出信号由延迟单元2决定，得到一个长延迟的高电平(上升沿)输出信号。
当输入信号由高电平变低电平(下降沿)时，输出信号由输入信号的反相信号决定，而延迟单元2的信号被屏蔽掉，得到一个无延迟的低电平(下降沿)信号。以上所述，只是本发明的较佳实施例而已，本发明并不局限于上述实施方式。以相同的手段达到本发明的技术效果，都应属于本发明的保护范围。

Claims (4)

1.一种真单边长延迟电路，其特征在于，包含输入模块、延迟单元和输出模块；
输入模块、延迟单元和输出模块依次电性连接，与此同时输入模块和输出模块直接电性连接；
输入模块由反相器或缓冲器组成，产生与输入信号同相和反相的信号；
延迟单元由充放电电流镜、控制开关和电容组成；
从输入模块出来的同相和反相的信号连接到延迟单元，该信号控制延迟单元的充电和放电；
选择输入信号的同相(或反相)信号控制对电容的充电(或放电)，通过充放电电流镜将充电(或放电的)的电流设置到足够小，并输出到一定大小的电容，以实现足够长的输出电平上升(或下降)时间；选择输入信号的反相(或同相)信号控制对电容的放电(或充电)，放电(或充电)的开关通路需要电流足够大或电阻足够小，以实现快速的放电(或充电)，从而实现足够短的输出电平下降(或上升)时间；
输出模块对延迟单元的输出和来自输入信号的同相信号(或反相信号)进行逻辑处理，以彻底消除输出电平下降(或上升)在延迟单元产生的微小延迟；
输出模块保证，在输入信号为上升(或下降)电平时，由延迟单元产生的长延迟信号作为输出信号；
输出模块保证，在输入信号为下降(或上升)电平时，由输入信号的同相信号作为输出信号。
2.根据权利要求1所述的一种真单边长延迟电路，其特征在于，输入模块的延迟时间小于一纳秒。
3.根据权利要求1所述的一种真单边长延迟电路，其特征在于，输出电平的上升(或下降)时间可以达到微妙、毫秒甚至秒的量级。
4.根据权利要求1所述的一种真单边长延迟电路，其特征在于，为了减小功耗，消除延迟单元缓慢的电平上升(或下降)，在输出模块用带迟滞的电路，对延迟单元的输出进行采样。
CN201911021098.8A 2019-10-25 2019-10-25 一种真单边长延迟电路 Pending CN110690877A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911021098.8A CN110690877A (zh) 2019-10-25 2019-10-25 一种真单边长延迟电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911021098.8A CN110690877A (zh) 2019-10-25 2019-10-25 一种真单边长延迟电路

Publications (1)

Publication Number Publication Date
CN110690877A true CN110690877A (zh) 2020-01-14

Family

ID=69114426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911021098.8A Pending CN110690877A (zh) 2019-10-25 2019-10-25 一种真单边长延迟电路

Country Status (1)

Country Link
CN (1) CN110690877A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024117A1 (en) * 2003-07-28 2005-02-03 Nec Electronics Corporation Phase interpolator circuitry for reducing clock skew
CN102832912A (zh) * 2012-08-03 2012-12-19 沃谱瑞科技(北京)有限责任公司 一种脉冲信号单侧边沿延时的电路
CN103368536A (zh) * 2013-07-24 2013-10-23 苏州加古尔微电子科技有限公司 基于mos管的信号延迟电路
JP2014011677A (ja) * 2012-06-29 2014-01-20 Seiko Npc Corp 遅延回路
CN105024529A (zh) * 2015-07-28 2015-11-04 周海波 一种智能功率模块自适应死区时间产生电路及应用方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024117A1 (en) * 2003-07-28 2005-02-03 Nec Electronics Corporation Phase interpolator circuitry for reducing clock skew
JP2014011677A (ja) * 2012-06-29 2014-01-20 Seiko Npc Corp 遅延回路
CN102832912A (zh) * 2012-08-03 2012-12-19 沃谱瑞科技(北京)有限责任公司 一种脉冲信号单侧边沿延时的电路
CN103368536A (zh) * 2013-07-24 2013-10-23 苏州加古尔微电子科技有限公司 基于mos管的信号延迟电路
CN105024529A (zh) * 2015-07-28 2015-11-04 周海波 一种智能功率模块自适应死区时间产生电路及应用方法

Similar Documents

Publication Publication Date Title
US20080074151A1 (en) Dual-edge-triggered, clock-gated logic circuit and method
CN114374377A (zh) 延时电路
CN111181361B (zh) 一种应用于宽禁带功率器件分段驱动电路的电平位移器
TWI394363B (zh) 可降低電磁干擾之輸出驅動電路
US4587441A (en) Interface circuit for signal generators with two non-overlapping phases
US20190007031A1 (en) Semiconductor device with power gating scheme
CN110690877A (zh) 一种真单边长延迟电路
JP2001159929A (ja) 集積回路
KR870000805A (ko) 저전력작동 입력버퍼회로
JP3261151B2 (ja) リセット信号発生回路装置
KR100280413B1 (ko) 셀프타임드래치회로
CN113595531A (zh) 一种基于隧穿场效应管混合集成的低延时半动态触发器
US6025739A (en) CMOS driver circuit for providing a logic function while reducing pass-through current
US20230170885A1 (en) Voltage conversion circuit and memory
US10809757B2 (en) Clock buffer having low power, low noise and low spur
CN210295030U (zh) 用于主板的上电自启动电路
US6825694B2 (en) Flip-flop circuit for use in electronic devices
CN112825479B (zh) 一种延迟电路及芯片
CN107579728B (zh) 采用电荷泵的功率场效应管的驱动电路
US20240137022A1 (en) Enhanced rising and falling transitions for level shifting low-voltage input signals
US20240235552A9 (en) Enhanced rising and falling transitions for level shifting low-voltage input signals
US6294946B1 (en) Switching circuit with intermittently loaded charged capacitance
CN106067790B (zh) 去抖动电路
CN112825479A (zh) 一种延迟电路及芯片
KR0120724B1 (ko) 3-상태 출력 버퍼회로(tri-state output buffer circuit)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200114

WD01 Invention patent application deemed withdrawn after publication