CN105024529A - 一种智能功率模块自适应死区时间产生电路及应用方法 - Google Patents
一种智能功率模块自适应死区时间产生电路及应用方法 Download PDFInfo
- Publication number
- CN105024529A CN105024529A CN201510446629.3A CN201510446629A CN105024529A CN 105024529 A CN105024529 A CN 105024529A CN 201510446629 A CN201510446629 A CN 201510446629A CN 105024529 A CN105024529 A CN 105024529A
- Authority
- CN
- China
- Prior art keywords
- delay
- input signal
- circuit
- downside
- high side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
本发明涉及一种智能功率模块自适应死区时间产生电路,包括直通保护电路、第一单边延迟产生电路、第二单边延迟产生电路、第一死区时间比较及产生电路和第二死区时间比较及产生电路;基于本发明设计技术方案,针对上述各模块进行连接,构成智能功率模块自适应死区时间产生电路;与之相应,本发明还涉及智能功率模块自适应死区时间产生电路的应用方法,针对信号间的死区时间实现智能控制与调整,有效避免了智能功率模块中高侧MOSFET?M1和低侧MOSFET?M2出现同时工作的情况,保证了所应用智能功率模块中各模块工作的稳定性。
Description
技术领域
本发明涉及用于一种智能功率模块自适应死区时间产生电路及应用方法,属于智能功率模块中栅极驱动电路设计领域。
背景技术
智能功率模块就是将功率开关器件(IGBT或者MOSFET)和栅极驱动电路(HVIC)集成在一起,同时还集成有各种保护功能的功率驱动类产品。与传统分立方案相比,智能功率模块以其高集成度、高可靠性等优势赢得越来越大的市场,尤其是在电机驱动、智能开关电源、汽车电子等方面有着广泛的用途。目前该类产品的国内市场基本上被国外产品所占领,因此研究和设计智能功率模块对实现该类产品的国产化,促进产业的发展有着现实的意义。
如图1所示,一种常用的三相智能功率模块包括了U、V、W三相驱动电路。每一相驱动电路由栅极驱动电路(HVIC)以及高侧MOSFET M1、低侧MOSFET M2、自举二极管(BSD)组成。栅极驱动电路将输入的低侧输入信号LIN和高侧输入信号HIN分别转换为控制低侧MOSFET栅端的低侧输出信号LO和控制高侧MOSFET栅端的高侧输出信号HO。为了确保高侧MOSFET和低侧MOSFET不会同时导通,通常会在高侧输入信号HIN和低侧输入信号LIN之间***死区时间,在低侧MOSFET关断后高侧MOSFET才会导通,同时在高侧MOSFET关断后低侧MOSFET才会导通。如图2a所示的信号时序图,高侧输入信号HIN和低侧输入信号LIN之间没有死区时间(LIN的下降沿与HIN的上升沿之间,以及HIN的下降沿与LIN的上升沿之间),而如图2b所示的信号时序图,高侧输出信号HO和低侧输出信号LO之间被***了死区时间DT(LO的下降沿与HO的上升沿之间,以及HO的下降沿与LO的上升沿之间),该死区时间通常大于高侧和低侧通路的传输延迟差和MOSFET的导通关断时间差。但是死区时间越大,会导致PWM信号有效的占空比缩小,从而引起***效率的降低,尤其是对开关速率较快的应用场景,由死区时间而损失的效率会更明显。
现实应用中,智能功率模块的输入控制信号由前级MCU或者ASIC来提供,基于控制算法或者***可靠性的考虑,往往MCU或者ASIC输出的控制信号会存在自带死区时间或者不带死区时间两种情况。现在的做法是智能功率模块中的死区时间产生电路不管输入的控制信号有无自带死区时间,都会强制***额外的死区时间,从而避免在输入信号自带死区情况下产生更多的效率损失。或者通过更复杂的检测算法和控制环路来自动调整输出的死区时间,这种方式往往实现复杂,而控制算法和环路响应时间不好控制,会带来更多的可靠性风险。
发明内容
本发明所要解决的技术问题是提供一种智能功率模块自适应死区时间产生电路,整体结构简单,能够针对输入信号之间的死区时间实现智能检测,并实现智能控制,提高智能功率模块的工作效率。
本发明为了解决上述技术问题采用以下技术方案:本发明设计了一种智能功率模块自适应死区时间产生电路,用于针对高侧输入信号和低侧输入信号,进行死区时间控制,获得高侧输出信号和低侧输出信号;该自适应死区时间产生电路包括直通保护电路、第一单边延迟产生电路、第二单边延迟产生电路、第一死区时间比较及产生电路和第二死区时间比较及产生电路;其中,第一单边延迟产生电路的延迟时间与第二单边延迟产生电路的延迟时间相等;高侧输入信号和低侧输入信号同时分别经直通保护电路分别输出;然后,针对同时经由直通保护电路分别输出的高侧输入信号和低侧输入信号,第一死区时间比较及产生电路分别接收低侧输入信号和经过第一单边延迟产生电路的高侧输入信号,进行死区时间分析与控制,并输出低侧输出信号;第二死区时间比较及产生电路分别接收高侧输入信号和经过第二单边延迟产生电路的低侧输入信号,进行死区时间分析与控制,并输出高侧输出信号。
作为本发明的一种优选技术方案:所述第一单边延迟产生电路包括电流偏置MOS管MP2、开关MOS管MN2、电容Cd2和比较器Comp2;所述第一死区时间比较及产生电路包括与非门Nand2;其中,电流偏置MOS管MP2的栅极接收智能功率模块中的偏置电流,电流偏置MOS管MP2的漏极连接智能功率模块中的电源正极;电流偏置MOS管MP2的源极、开关MOS管的MN2的源极、电容Cd2的一端和比较器Comp2的正向输入端四者相连;开关MOS管MN2的栅极接收所述经由直通保护电路输出的高侧输入信号,开关MOS管MN2的漏极与电容Cd2的另一端相连并接地;比较器Comp2的反向输入端接入基准电压,比较器Comp2的输出端与第一死区时间比较及产生电路中与非门Nand2的一输入端相连,与非门Nand2的另一输入端接收所述经由直通保护电路分别输出的低侧输入信号,与非门Nand2的输出端输出低侧输出信号;所述第二单边延迟产生电路包括电流偏置MOS管MP1、开关MOS管MN1、电容Cd1和比较器Comp1;第二死区时间比较及产生电路包括与非门Nand1;其中,电流偏置MOS管MP1的栅极接收智能功率模块中的偏置电流,电流偏置MOS管MP1的漏极连接智能功率模块中的电源正极;电流偏置MOS管MP1的源极、开关MOS管的MN1的源极、电容Cd1的一端和比较器Comp1的正向输入端四者相连;开关MOS管MN1的栅极接收所述经由直通保护电路输出的低侧输入信号,开关MOS管MN1的漏极与电容Cd1的另一端相连并接地;比较器Comp1的反向输入端接入基准电压,比较器Comp1的输出端与第二死区时间比较及产生电路中与非门Nand1的一输入端相连,与非门Nand1的另一输入端接收所述经由直通保护电路分别输出的高侧输入信号,与非门Nand1的输出端输出高侧输出信号。
作为本发明的一种优选技术方案:所述第一单边延迟产生电路包括非门Inv1、电流偏置MOS管MP3、开关MOS管MN3、电容Cd3和比较器Comp3;所述第一死区时间比较及产生电路包括与非门Nand3;其中,所述经由直通保护电路输出的高侧输入信号经过非门Inv1输送至电流偏置MOS管MP3的栅极,电流偏置MOS管MP3的漏极与电容Cd3的一端相连后,与智能功率模块中的电源正极相连接;电流偏置MOS管MP3的源极、电容Cd3的另一端、开关MOS管MN3的源极、比较器Comp3的反向输入端四者相连接;开关MOS管MN3的栅极接收智能功率模块中的偏置电流,开关MOS管MN3的漏极接地;比较器Comp3的正向输入端接入基准电压,比较器Comp3的输出端与第一死区时间比较及产生电路中与非门Nand3的一输入端相连,与非门Nand3的另一输入端接收所述经由直通保护电路分别输出的低侧输入信号,与非门Nand3的输出端输出低侧输出信号;所述第二单边延迟产生电路包括非门Inv2、电流偏置MOS管MP4、开关MOS管MN4、电容Cd4和比较器Comp4;所述第二死区时间比较及产生电路包括与非门Nand4;其中,所述经由直通保护电路输出的高侧输入信号经过非门Inv2输送至电流偏置MOS管MP4的栅极,电流偏置MOS管MP4的漏极与电容Cd4的一端相连后,与智能功率模块中的电源正极相连接;电流偏置MOS管MP4的源极、电容Cd4的另一端、开关MOS管MN4的源极、比较器Comp4的反向输入端四者相连接;开关MOS管MN4的栅极接收智能功率模块中的偏置电流,开关MOS管MN4的漏极接地;比较器Comp4的正向输入端接入基准电压,比较器Comp4的输出端与第二死区时间比较及产生电路中与非门Nand4的一输入端相连,与非门Nand4的另一输入端接收所述经由直通保护电路分别输出的低侧输入信号,与非门Nand4的输出端输出低侧输出信号。
本发明如上所述一种智能功率模块自适应死区时间产生电路,采用以上技术方案与现有技术相比,具有以下技术效果:本发明设计一种智能功率模块自适应死区时间产生电路,整体结构简单,可靠性高,能够针对输入信号之间的死区时间实现智能检测,并可以根据检测结果,针对信号间的死区时间实现智能控制与调整,有效避免了智能功率模块中高侧MOSFET M1和低侧MOSFET M2出现同时工作的情况,保证了所应用智能功率模块中各模块工作的稳定性。
与此相应,本发明所要解决的技术问题是提供一种智能功率模块自适应死区时间产生电路的应用方法,基于本发明设计的智能功率模块自适应死区时间产生电路,针对输入信号间的死区时间提出全新自适应控制策略,保证输出信号间具有足够的死区时间,有效提高智能功率模块的工作效率。
本发明为了解决上述技术问题采用以下技术方案:本发明设计了一种智能功率模块自适应死区时间产生电路的应用方法,包括如下步骤:
步骤001. 高侧输入信号和低侧输入信号同时分别经直通保护电路分别输出,并进入步骤002;
步骤002. 针对同时经由直通保护电路分别输出的高侧输入信号和低侧输入信号,执行如下操作,并进入步骤003:
第一死区时间比较及产生电路分别接收低侧输入信号和经过第一单边延迟产生电路按预设延迟时间进行延迟的高侧输入信号;
同时,第二死区时间比较及产生电路分别接收高侧输入信号和经过第二单边延迟产生电路按预设延迟时间进行延迟的低侧输入信号;
其中,第一单边延迟产生电路的延迟时间与第二单边延迟产生电路的延迟时间相等,且第一单边延迟产生电路与第二单边延迟产生电路两者同样针对其输入信号的上升沿或者下降沿进行单边延迟;
步骤003. 第一死区时间比较及产生电路针对所接收到的两个信号,将两个信号之间的死区时间与第一单边延迟产生电路的延迟时间进行比较,若该死区时间小于该延迟时间,则针对所接收到的低侧输入信号进行调整,使得该两个信号之间的死区时间等于该延迟时间,最后将该调整后的低侧输入信号作为低侧输出信号进行输出;若该死区时间大于或等于该延迟时间,则保持所接收到的低侧输入信号不变,并将该低侧输入信号作为低侧输出信号进行输出;
同时,第二死区时间比较及产生电路针对所接收到的两个信号,将两个信号之间的死区时间与第二单边延迟产生电路的延迟时间进行比较,若该死区时间小于该延迟时间,则针对所接收到的高侧输入信号进行调整,使得该两个信号之间的死区时间等于该延迟时间,最后将该调整后的高侧输入信号作为高侧输出信号进行输出;若该死区时间大于或等于该延迟时间,则保持所接收到的高侧输入信号不变,并将该高侧输入信号作为高侧输出信号进行输出。
本发明如上所述一种智能功率模块自适应死区时间产生电路的应用方法,采用以上技术方案与现有技术相比,具有以下技术效果:本发明设计智能功率模块自适应死区时间产生电路的应用方法,针对输入信号间的死区时间提出全新自适应控制策略,针对死区时间实现智能检测,并进行智能动态调整,保证输出信号间具有足够的死区时间,有效避免了智能功率模块中高侧MOSFET M1和低侧MOSFET M2出现同时工作的情况,保证了所应用智能功率模块中各模块工作的稳定性。
附图说明
图1是三相智能功率模块的内部结构图;
图2a是无死区时间的信号时序图;
图2b是***死区时间的信号时序图;
图3是本发明设计智能功率模块自适应死区时间产生电路的结构框图;
图4是本发明设计智能功率模块自适应死区时间产生电路应用方法的自适应死区时间调整示意图;
图5是本发明设计智能功率模块自适应死区时间产生电路的实施例1示意图;
图6是本发明基于实施例1中死区时间小于预设延迟时间的死区时间自适应调整时序示意图;
图7是本发明基于实施例1中死区时间大于等于预设延迟时间的死区时间自适应调整时序示意图;
图8是本发明设计智能功率模块自适应死区时间产生电路的实施例2示意图。
具体实施方式
下面结合说明书附图对本发明的具体实施方式作进一步详细的说明。
如图3所示,本发明所设计一种智能功率模块自适应死区时间DT产生电路,用于针对高侧输入信号HIN和低侧输入信号LIN,进行死区时间DT自适应控制,获得高侧输出信号HO和低侧输出信号LO,避免了智能功率模块中高侧MOSFET M1和低侧MOSFET M2出现同时工作的情况,在实际应用过程当中,该自适应死区时间DT产生电路包括直通保护电路、第一单边延迟产生电路、第二单边延迟产生电路、第一死区时间DT比较及产生电路和第二死区时间DT比较及产生电路;其中,第一单边延迟产生电路的延迟时间与第二单边延迟产生电路的延迟时间相等;高侧输入信号HIN和低侧输入信号LIN同时分别经直通保护电路分别输出,其中,直通保护电路用于针对高侧输入信号HIN和低侧输入信号LIN,保持其彼此之间不存在同时为高电平的情况;然后,针对同时经由直通保护电路分别输出的高侧输入信号HIN和低侧输入信号LIN,第一死区时间DT比较及产生电路分别接收低侧输入信号LIN和经过第一单边延迟产生电路的高侧输入信号HIN,进行死区时间DT分析与控制,并输出低侧输出信号LO;第二死区时间DT比较及产生电路分别接收高侧输入信号HIN和经过第二单边延迟产生电路的低侧输入信号LIN,进行死区时间DT分析与控制,并输出高侧输出信号HO。与此同时,针对上述设计智能功率模块自适应死区时间DT产生电路,进一步设计了其实际的应用方法,包括如下步骤:
步骤001. 高侧输入信号HIN和低侧输入信号LIN同时分别经直通保护电路分别输出,通过此步骤,有效避免了高侧输入信号HIN和低侧输入信号LIN同时为高电平的情况,为接下来的操作步骤做铺垫,并进入步骤002。
步骤002. 针对同时经由直通保护电路分别输出的高侧输入信号HIN和低侧输入信号LIN,执行如下操作,并进入步骤003:
第一死区时间DT比较及产生电路分别接收低侧输入信号LIN和经过第一单边延迟产生电路按预设延迟时间进行延迟的高侧输入信号HIN。
同时,第二死区时间DT比较及产生电路分别接收高侧输入信号HIN和经过第二单边延迟产生电路按预设延迟时间进行延迟的低侧输入信号LIN。
其中,第一单边延迟产生电路的延迟时间与第二单边延迟产生电路的延迟时间相等,其中,这里的预设延迟时间可以为操作人员根据智能功率模块的结构,通过外置分立器件或集成的方式进行调整,也可以为人为的方式进行预设,之后一直不变;并且,第一单边延迟产生电路与第二单边延迟产生电路两者同样针对其输入信号的上升沿或者下降沿进行单边延迟,即若第一单边延迟产生电路针对其输入信号的上升沿进行单边延迟操作的话,则第二单边延迟产生电路同样针对其输入信号的上升沿进行单边延迟;同样的,若第一单边延迟产生电路针对其输入信号的下降沿进行单边延迟操作的话,则第二单边延迟产生电路同样针对其输入信号的下降沿进行单边延迟操作。
步骤003. 如图4所示,第一死区时间DT比较及产生电路针对所接收到的两个信号,将两个信号之间的死区时间DT与第一单边延迟产生电路的延迟时间进行比较,若该死区时间DT小于该延迟时间,则针对所接收到的低侧输入信号LIN进行调整,使得该两个信号之间的死区时间DT等于该延迟时间,最后将该调整后的低侧输入信号LIN作为低侧输出信号LO进行输出;若该死区时间DT大于或等于该延迟时间,则保持所接收到的低侧输入信号LIN不变,并将该低侧输入信号LIN作为低侧输出信号LO进行输出;
同时,如图4所示,第二死区时间DT比较及产生电路针对所接收到的两个信号,将两个信号之间的死区时间DT与第二单边延迟产生电路的延迟时间进行比较,若该死区时间DT小于该延迟时间,则针对所接收到的高侧输入信号HIN进行调整,使得该两个信号之间的死区时间DT等于该延迟时间,最后将该调整后的高侧输入信号HIN作为高侧输出信号HO进行输出;若该死区时间DT大于或等于该延迟时间,则保持所接收到的高侧输入信号HIN不变,并将该高侧输入信号HIN作为高侧输出信号HO进行输出。
基于上述本发明设计的智能功率模块自适应死区时间DT产生电路及应用方法,最终输出的高侧输出信号HO和低侧输出信号LO,能够有效避免智能功率模块中高侧MOSFET M1和低侧MOSFET M2出现同时工作的情况,进而有效保证了智能功率模块中各模块工作的稳定性。
针对本发明所设计智能功率模块自适应死区时间DT产生电路技术方案,本发明还进一步设计了具体的两个电路实施例,其中,如图5所示,实施例1中,参考电流源Iref与电流镜像MOS管MP3一起分别为第一单边延迟电路和第二单边延迟电路提供偏置电流;所述第一单边延迟产生电路包括电流偏置MOS管MP2、开关MOS管MN2、电容Cd2和比较器Comp2;所述第一死区时间DT比较及产生电路包括与非门Nand2;其中,电流偏置MOS管MP2的栅极接收智能功率模块中的偏置电流,电流偏置MOS管MP2的漏极连接智能功率模块中的电源正极VCC;电流偏置MOS管MP2的源极、开关MOS管的MN2的源极、电容Cd2的一端和比较器Comp2的正向输入端四者相连;开关MOS管MN2的栅极接收所述经由直通保护电路输出的高侧输入信号HIN,开关MOS管MN2的漏极与电容Cd2的另一端相连并接地VSS;比较器Comp2的反向输入端接入基准电压Vref,比较器Comp2的输出端与第一死区时间DT比较及产生电路中与非门Nand2的一输入端相连,与非门Nand2的另一输入端接收所述经由直通保护电路分别输出的低侧输入信号LIN,与非门Nand2的输出端输出低侧输出信号LO;所述第二单边延迟产生电路包括电流偏置MOS管MP1、开关MOS管MN1、电容Cd1和比较器Comp1;第二死区时间DT比较及产生电路包括与非门Nand1;其中,电流偏置MOS管MP1的栅极接收智能功率模块中的偏置电流,电流偏置MOS管MP1的漏极连接智能功率模块中的电源正极VCC;电流偏置MOS管MP1的源极、开关MOS管的MN1的源极、电容Cd1的一端和比较器Comp1的正向输入端四者相连;开关MOS管MN1的栅极接收所述经由直通保护电路输出的低侧输入信号LIN,开关MOS管MN1的漏极与电容Cd1的另一端相连并接地VSS;比较器Comp1的反向输入端接入基准电压Vref,比较器Comp1的输出端与第二死区时间DT比较及产生电路中与非门Nand1的一输入端相连,与非门Nand1的另一输入端接收所述经由直通保护电路分别输出的高侧输入信号HIN,与非门Nand1的输出端输出高侧输出信号HO。基于上述实施例1具体设计的电路结构,若我们预先设定第一单边延迟电路和第二单边延迟电路两者均针对各自输入信号的下降沿进行单边延迟操作,那么其工作过程如下:对于第一单边延迟电路或第二单边延迟电路来说,当输入信号的下降沿到来时,单边延迟电路中的电流偏置MOS管对电容进行充电,并与后级的比较器一起对输入信号的下降沿产生延迟,并对信号反相。其中,预设延迟时间的大小,由电容值、充电电流以及比较器的比较电平共同设定,也可以通过外接端口来调整参考电流的大小,或者通过集成在电路内部的Trimming等形式对该延迟进行调整。在经过单边延迟操作后,死区时间DT比较及产生电路将一输入被延迟后的下降沿与另一输入信号的上升沿比较,通过逻辑关系输出具有新的死区时间DT的输出信号。
基于上述实施例1,如图6所示,针对高侧输入信号HIN和低侧输入信号LIN之间的死区时间DT小于预设延迟时间的情况,当高侧输入信号HIN为低,开关MOS管MN2关断,电容Cd2的节点Hinb由电流偏置MOS管MP2维持在高电平,当高侧输入信号HIN上升沿来时,开关MOS管MN2导通,电容Cd2迅速放电,Hinb由高电平变成低电平,高侧输入信号HIN的上升沿没有带入延迟。直到高侧输入信号HIN下降沿来时,开关MOS管MN2关闭,电容Cd2开始由电流偏置MOS管MP2缓慢充电,Hinb的电压开始升高,当电压高于比较器Comp2接入基准电压Vref时,输出Hind发生翻转,这样,第一单边延迟产生电路只对高侧输入信号HIN的下降沿产生延迟,并对信号取反。高侧输入信号HIN的下降沿与Hind的上升沿之间的延迟就是预设的延迟时间。因为高侧输入信号HIN的下降沿与低侧输入信号LIN的上升沿之间的延迟(输入死区时间DT)小于预设的延迟时间,所以Hind的上升沿会更迟于低侧输入信号LIN的上升沿,这两者的差就是输入死区时间DT差于预设延迟时间的差值。将Hind与低侧输入信号LIN通过第一死区比较及产生电路后,Hind的上升沿作为低侧输出信号LO的上升沿,低侧输入信号LIN的原下降沿作为低侧输出信号LO的下降沿。同样第二单边延迟产生电路对低侧输入信号LIN的下降沿作延迟,延迟时间等于预设的延迟时间,通过第二死区比较及产生电路后,Lind的上升沿作为高侧输出信号HO的上升沿,高侧输入信号HIN的原下降沿作为高侧输出信号HO的下降沿。高侧输出信号HO与低侧输出信号LO之间死区时间DT等于预设的延迟时间。
与上述实际应哟过程相对应,基于上述实施例1,如图7所示,针对高侧输入信号HIN和低侧输入信号LIN之间的死区时间DT大于等于预设延迟时间的情况,高侧输入信号HIN的下降沿经过第一单边延迟产生电路延迟取反输出的Hind的上升沿还是提前于低侧输入信号LIN的上升沿,这样经过第一死区比较及产生电路,其低侧输出信号LO的上升沿还是其低侧输入信号LIN的上升沿。同样的,高侧输出信号HO的上升沿也还是其高侧输入信号HIN的上升沿,高侧输出信号HO与低侧输出信号LO之间的死区时间DT等于高侧输入信号HIN和低侧输入信号LIN之间的死区时间DT。
如图8所示,实施例2中,参考电流源Iref与开关MOS管MN5一起分别为第一单边延迟电路和第二单边延迟电路提供偏置电流;所述第一单边延迟产生电路包括非门Inv1、电流偏置MOS管MP3、开关MOS管MN3、电容Cd3和比较器Comp3;所述第一死区时间DT比较及产生电路包括与非门Nand3;其中,所述经由直通保护电路输出的高侧输入信号HIN经过非门Inv1输送至电流偏置MOS管MP3的栅极,电流偏置MOS管MP3的漏极与电容Cd3的一端相连后,与智能功率模块中的电源正极VCC相连接;电流偏置MOS管MP3的源极、电容Cd3的另一端、开关MOS管MN3的源极、比较器Comp3的反向输入端四者相连接;开关MOS管MN3的栅极接收智能功率模块中的偏置电流,开关MOS管MN3的漏极接地VSS;比较器Comp3的正向输入端接入基准电压Vref,比较器Comp3的输出端与第一死区时间DT比较及产生电路中与非门Nand3的一输入端相连,与非门Nand3的另一输入端接收所述经由直通保护电路分别输出的低侧输入信号LIN,与非门Nand3的输出端输出低侧输出信号LO;所述第二单边延迟产生电路包括非门Inv2、电流偏置MOS管MP4、开关MOS管MN4、电容Cd4和比较器Comp4;所述第二死区时间DT比较及产生电路包括与非门Nand4;其中,所述经由直通保护电路输出的高侧输入信号HIN经过非门Inv2输送至电流偏置MOS管MP4的栅极,电流偏置MOS管MP4的漏极与电容Cd4的一端相连后,与智能功率模块中的电源正极VCC相连接;电流偏置MOS管MP4的源极、电容Cd4的另一端、开关MOS管MN4的源极、比较器Comp4的反向输入端四者相连接;开关MOS管MN4的栅极接收智能功率模块中的偏置电流,开关MOS管MN4的漏极接地VSS;比较器Comp4的正向输入端接入基准电压Vref,比较器Comp4的输出端与第二死区时间DT比较及产生电路中与非门Nand4的一输入端相连,与非门Nand4的另一输入端接收所述经由直通保护电路分别输出的低侧输入信号LIN,与非门Nand4的输出端输出低侧输出信号LO。
上面结合附图对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式,在本领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下做出各种变化。
Claims (4)
1.一种智能功率模块自适应死区时间产生电路,用于针对高侧输入信号和低侧输入信号,进行死区时间控制,获得高侧输出信号和低侧输出信号;其特征在于:该自适应死区时间产生电路包括直通保护电路、第一单边延迟产生电路、第二单边延迟产生电路、第一死区时间比较及产生电路和第二死区时间比较及产生电路;其中,第一单边延迟产生电路的延迟时间与第二单边延迟产生电路的延迟时间相等;高侧输入信号和低侧输入信号同时分别经直通保护电路分别输出;然后,针对同时经由直通保护电路分别输出的高侧输入信号和低侧输入信号,第一死区时间比较及产生电路分别接收低侧输入信号和经过第一单边延迟产生电路的高侧输入信号,进行死区时间分析与控制,并输出低侧输出信号;第二死区时间比较及产生电路分别接收高侧输入信号和经过第二单边延迟产生电路的低侧输入信号,进行死区时间分析与控制,并输出高侧输出信号。
2. 根据权利要求1所述一种智能功率模块自适应死区时间产生电路,其特征在于:所述第一单边延迟产生电路包括电流偏置MOS管MP2、开关MOS管MN2、电容Cd2和比较器Comp2;所述第一死区时间比较及产生电路包括与非门Nand2;其中,电流偏置MOS管MP2的栅极接收智能功率模块中的偏置电流,电流偏置MOS管MP2的漏极连接智能功率模块中的电源正极;电流偏置MOS管MP2的源极、开关MOS管的MN2的源极、电容Cd2的一端和比较器Comp2的正向输入端四者相连;开关MOS管MN2的栅极接收所述经由直通保护电路输出的高侧输入信号,开关MOS管MN2的漏极与电容Cd2的另一端相连并接地;比较器Comp2的反向输入端接入基准电压,比较器Comp2的输出端与第一死区时间比较及产生电路中与非门Nand2的一输入端相连,与非门Nand2的另一输入端接收所述经由直通保护电路分别输出的低侧输入信号,与非门Nand2的输出端输出低侧输出信号;所述第二单边延迟产生电路包括电流偏置MOS管MP1、开关MOS管MN1、电容Cd1和比较器Comp1;第二死区时间比较及产生电路包括与非门Nand1;其中,电流偏置MOS管MP1的栅极接收智能功率模块中的偏置电流,电流偏置MOS管MP1的漏极连接智能功率模块中的电源正极;电流偏置MOS管MP1的源极、开关MOS管的MN1的源极、电容Cd1的一端和比较器Comp1的正向输入端四者相连;开关MOS管MN1的栅极接收所述经由直通保护电路输出的低侧输入信号,开关MOS管MN1的漏极与电容Cd1的另一端相连并接地;比较器Comp1的反向输入端接入基准电压,比较器Comp1的输出端与第二死区时间比较及产生电路中与非门Nand1的一输入端相连,与非门Nand1的另一输入端接收所述经由直通保护电路分别输出的高侧输入信号,与非门Nand1的输出端输出高侧输出信号。
3. 根据权利要求1所述一种智能功率模块自适应死区时间产生电路,其特征在于:所述第一单边延迟产生电路包括非门Inv1、电流偏置MOS管MP3、开关MOS管MN3、电容Cd3和比较器Comp3;所述第一死区时间比较及产生电路包括与非门Nand3;其中,所述经由直通保护电路输出的高侧输入信号经过非门Inv1输送至电流偏置MOS管MP3的栅极,电流偏置MOS管MP3的漏极与电容Cd3的一端相连后,与智能功率模块中的电源正极相连接;电流偏置MOS管MP3的源极、电容Cd3的另一端、开关MOS管MN3的源极、比较器Comp3的反向输入端四者相连接;开关MOS管MN3的栅极接收智能功率模块中的偏置电流,开关MOS管MN3的漏极接地;比较器Comp3的正向输入端接入基准电压,比较器Comp3的输出端与第一死区时间比较及产生电路中与非门Nand3的一输入端相连,与非门Nand3的另一输入端接收所述经由直通保护电路分别输出的低侧输入信号,与非门Nand3的输出端输出低侧输出信号;所述第二单边延迟产生电路包括非门Inv2、电流偏置MOS管MP4、开关MOS管MN4、电容Cd4和比较器Comp4;所述第二死区时间比较及产生电路包括与非门Nand4;其中,所述经由直通保护电路输出的高侧输入信号经过非门Inv2输送至电流偏置MOS管MP4的栅极,电流偏置MOS管MP4的漏极与电容Cd4的一端相连后,与智能功率模块中的电源正极相连接;电流偏置MOS管MP4的源极、电容Cd4的另一端、开关MOS管MN4的源极、比较器Comp4的反向输入端四者相连接;开关MOS管MN4的栅极接收智能功率模块中的偏置电流,开关MOS管MN4的漏极接地;比较器Comp4的正向输入端接入基准电压,比较器Comp4的输出端与第二死区时间比较及产生电路中与非门Nand4的一输入端相连,与非门Nand4的另一输入端接收所述经由直通保护电路分别输出的低侧输入信号,与非门Nand4的输出端输出低侧输出信号。
4. 一种针对权利要求1所述一种智能功率模块自适应死区时间产生电路的应用方法,其特征在于,包括如下步骤:
步骤001. 高侧输入信号和低侧输入信号同时分别经直通保护电路分别输出,并进入步骤002;
步骤002. 针对同时经由直通保护电路分别输出的高侧输入信号和低侧输入信号,执行如下操作,并进入步骤003:
第一死区时间比较及产生电路分别接收低侧输入信号和经过第一单边延迟产生电路按预设延迟时间进行延迟的高侧输入信号;
同时,第二死区时间比较及产生电路分别接收高侧输入信号和经过第二单边延迟产生电路按预设延迟时间进行延迟的低侧输入信号;
其中,第一单边延迟产生电路的延迟时间与第二单边延迟产生电路的延迟时间相等,且第一单边延迟产生电路与第二单边延迟产生电路两者同样针对其输入信号的上升沿或者下降沿进行单边延迟;
步骤003. 第一死区时间比较及产生电路针对所接收到的两个信号,将两个信号之间的死区时间与第一单边延迟产生电路的延迟时间进行比较,若该死区时间小于该延迟时间,则针对所接收到的低侧输入信号进行调整,使得该两个信号之间的死区时间等于该延迟时间,最后将该调整后的低侧输入信号作为低侧输出信号进行输出;若该死区时间大于或等于该延迟时间,则保持所接收到的低侧输入信号不变,并将该低侧输入信号作为低侧输出信号进行输出;
同时,第二死区时间比较及产生电路针对所接收到的两个信号,将两个信号之间的死区时间与第二单边延迟产生电路的延迟时间进行比较,若该死区时间小于该延迟时间,则针对所接收到的高侧输入信号进行调整,使得该两个信号之间的死区时间等于该延迟时间,最后将该调整后的高侧输入信号作为高侧输出信号进行输出;若该死区时间大于或等于该延迟时间,则保持所接收到的高侧输入信号不变,并将该高侧输入信号作为高侧输出信号进行输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510446629.3A CN105024529B (zh) | 2015-07-28 | 2015-07-28 | 一种智能功率模块自适应死区时间产生电路及应用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510446629.3A CN105024529B (zh) | 2015-07-28 | 2015-07-28 | 一种智能功率模块自适应死区时间产生电路及应用方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105024529A true CN105024529A (zh) | 2015-11-04 |
CN105024529B CN105024529B (zh) | 2018-08-31 |
Family
ID=54414306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510446629.3A Active CN105024529B (zh) | 2015-07-28 | 2015-07-28 | 一种智能功率模块自适应死区时间产生电路及应用方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105024529B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106877653A (zh) * | 2017-04-14 | 2017-06-20 | 东南大学 | 一种dcm开关电源变换器控制死区时间的电路及其方法 |
CN107359787A (zh) * | 2017-09-08 | 2017-11-17 | 电子科技大学 | 一种自适应死区时间的栅极驱动电路 |
CN108242886A (zh) * | 2018-03-12 | 2018-07-03 | 无锡安趋电子有限公司 | 一种防直通保护自适应死区电路及包含该电路的驱动电路 |
CN110521097A (zh) * | 2017-05-03 | 2019-11-29 | 微芯片技术股份有限公司 | 零死区时间控制电路 |
CN110690877A (zh) * | 2019-10-25 | 2020-01-14 | 深圳职业技术学院 | 一种真单边长延迟电路 |
CN111384849A (zh) * | 2018-12-29 | 2020-07-07 | 无锡华润矽科微电子有限公司 | D类功放实现死区时间自适应功能的电路结构及其方法 |
CN113162378A (zh) * | 2021-03-31 | 2021-07-23 | 黄山学院 | 高效率智能型高压绝缘隔离半桥栅驱动电路 |
CN115483820A (zh) * | 2022-09-20 | 2022-12-16 | 合肥工业大学 | 一种可调死区时间电路 |
CN117439398A (zh) * | 2023-12-20 | 2024-01-23 | 成都市易冲半导体有限公司 | 死区时间优化电路和方法及其控制电路、推挽输出电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070210780A1 (en) * | 2006-03-06 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd. | Switching transistor driver circuit |
CN101345474A (zh) * | 2007-06-01 | 2009-01-14 | 国际整流器公司 | 智能死区时间控制 |
US20120075000A1 (en) * | 2010-09-28 | 2012-03-29 | Cho Kun-Hee | Driver and high voltage drive circuit including the same |
CN203352444U (zh) * | 2013-07-26 | 2013-12-18 | 武汉大学 | 一种高效率降压型dc-dc变换器 |
CN204794659U (zh) * | 2015-07-28 | 2015-11-18 | 周海波 | 一种智能功率模块自适应死区时间产生电路 |
-
2015
- 2015-07-28 CN CN201510446629.3A patent/CN105024529B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070210780A1 (en) * | 2006-03-06 | 2007-09-13 | Matsushita Electric Industrial Co., Ltd. | Switching transistor driver circuit |
CN101345474A (zh) * | 2007-06-01 | 2009-01-14 | 国际整流器公司 | 智能死区时间控制 |
US20120075000A1 (en) * | 2010-09-28 | 2012-03-29 | Cho Kun-Hee | Driver and high voltage drive circuit including the same |
CN203352444U (zh) * | 2013-07-26 | 2013-12-18 | 武汉大学 | 一种高效率降压型dc-dc变换器 |
CN204794659U (zh) * | 2015-07-28 | 2015-11-18 | 周海波 | 一种智能功率模块自适应死区时间产生电路 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106877653B (zh) * | 2017-04-14 | 2018-12-14 | 东南大学 | 一种dcm开关电源变换器控制死区时间的电路及其方法 |
CN106877653A (zh) * | 2017-04-14 | 2017-06-20 | 东南大学 | 一种dcm开关电源变换器控制死区时间的电路及其方法 |
CN110521097A (zh) * | 2017-05-03 | 2019-11-29 | 微芯片技术股份有限公司 | 零死区时间控制电路 |
CN110521097B (zh) * | 2017-05-03 | 2021-06-08 | 微芯片技术股份有限公司 | 零死区时间控制电路 |
CN107359787A (zh) * | 2017-09-08 | 2017-11-17 | 电子科技大学 | 一种自适应死区时间的栅极驱动电路 |
CN107359787B (zh) * | 2017-09-08 | 2019-04-12 | 电子科技大学 | 一种自适应死区时间的栅极驱动电路 |
CN108242886B (zh) * | 2018-03-12 | 2024-04-02 | 无锡安趋电子有限公司 | 一种防直通保护自适应死区电路及包含该电路的驱动电路 |
CN108242886A (zh) * | 2018-03-12 | 2018-07-03 | 无锡安趋电子有限公司 | 一种防直通保护自适应死区电路及包含该电路的驱动电路 |
CN111384849A (zh) * | 2018-12-29 | 2020-07-07 | 无锡华润矽科微电子有限公司 | D类功放实现死区时间自适应功能的电路结构及其方法 |
CN110690877A (zh) * | 2019-10-25 | 2020-01-14 | 深圳职业技术学院 | 一种真单边长延迟电路 |
CN113162378A (zh) * | 2021-03-31 | 2021-07-23 | 黄山学院 | 高效率智能型高压绝缘隔离半桥栅驱动电路 |
CN115483820A (zh) * | 2022-09-20 | 2022-12-16 | 合肥工业大学 | 一种可调死区时间电路 |
CN115483820B (zh) * | 2022-09-20 | 2023-09-12 | 合肥工业大学 | 一种可调死区时间电路 |
CN117439398A (zh) * | 2023-12-20 | 2024-01-23 | 成都市易冲半导体有限公司 | 死区时间优化电路和方法及其控制电路、推挽输出电路 |
CN117439398B (zh) * | 2023-12-20 | 2024-03-01 | 成都市易冲半导体有限公司 | 死区时间优化电路和方法及其控制电路、推挽输出电路 |
Also Published As
Publication number | Publication date |
---|---|
CN105024529B (zh) | 2018-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105024529A (zh) | 一种智能功率模块自适应死区时间产生电路及应用方法 | |
CN107846155B (zh) | 使用相脚开关的链路电容器用主动放电电路 | |
CN105356727A (zh) | 用于开关电源的开关管驱动控制方法以及控制电路 | |
US7034501B1 (en) | Adjusting gate pulse time intervals for reflected wave mitigation | |
CN103023335B (zh) | Llc变换器同步整流方法及其装置 | |
CN103560728A (zh) | 一种带死区延时的电机驱动电路 | |
CN110546886B (zh) | 半导体元件的驱动方法及驱动装置以及电力变换装置 | |
US20200067502A1 (en) | Semiconductor device, inverter, and automobile | |
US20160141865A1 (en) | Power structure diagnostic method and apparatus for improved motor drive diagnostic coverage | |
CN207884513U (zh) | 智能功率模块及空调器 | |
CN109873556A (zh) | 一种三电平逆变器的限流控制方法和装置 | |
CN108111004B (zh) | 一种实现Si IGBT软开关特性的混合型器件 | |
CN109510176B (zh) | 一种智能功率模块驱动保护电路 | |
CN103326706A (zh) | 一种集成电路的滤波电路以及集成电路 | |
KR101440120B1 (ko) | 트랜지스터 턴 오프 제어 방식이 개선된 능동 다이오드 | |
CN106487235A (zh) | 同步整流时序控制器、无线充电全桥同步整流电路及*** | |
CN105187047A (zh) | 一种用于igbt驱动芯片的特高压电平位移电路 | |
CN102082563B (zh) | Igbt驱动器、信号处理方法、电机控制***、车辆 | |
CN103107803A (zh) | 单脉冲高压电平位移及上管驱动电路及其控制方法 | |
CN105007062B (zh) | 一种智能功率模块高可靠性边沿脉冲产生电路 | |
US20220255424A1 (en) | Half-bridge power circuit, controller therefor, and method for controlling the same | |
CN111585251A (zh) | 用于i型三电平apf的短路保护装置及其方法 | |
CN204794659U (zh) | 一种智能功率模块自适应死区时间产生电路 | |
CN103166550A (zh) | 用于控制dc电动机的开关设备的装置和方法 | |
CN204794929U (zh) | 一种智能功率模块高可靠性边沿脉冲产生电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20160706 Address after: 100020, No. 3, 1 gate, No. 102, 1 North Hospital, eight Li Li village, Beijing, Chaoyang District Applicant after: Jin Xuecheng Address before: 702, room 210011, block A, No. 611, Gulou, Nanjing, Zhongshan North Road, Jiangsu Applicant before: Zhou Haibo |
|
GR01 | Patent grant | ||
GR01 | Patent grant |