CN110661531B - 利用差分延迟反馈来抑制噪声整形控制环路中的亚稳定性 - Google Patents

Abstract

本文中描述的是具有改进的亚稳定性的ΣΔ调制器，其中控制环路保持稳定。在一个实施方式中，ΣΔ调制器利用对控制环路的连续积分器的不同延迟的反馈来抑制亚稳定性误差，而不损害控制环路的稳定性。这是通过在控制环路中包括一个或更多个量化器来实现的。该技术可以应用于至少二阶，即具有两个或更多个积分器级的控制环路，其中在第一个积分器之后的至少一个反馈项是非零的。

Description

利用差分延迟反馈来抑制噪声整形控制环路中的亚稳定性

本申请要求2018年6月28日提交的美国临时申请No.62/691,533的优先权，该临时申请通过引用整体并入本文。

技术领域

本发明总体上涉及西格玛德尔塔调制器，并且更具体地涉及具有改进的亚稳定性的西格玛德尔塔调制器。

背景技术

可以在控制环路中使用量化反馈来执行模拟-数字转换。具有这样的特征的模数转换器(ADC)通常被称为西格玛德尔塔(ΣΔ)转换器或ΣΔ调制器，术语“调制器”指的是具有某种符号模式的输出数字数据流或者由控制环路对其施加的调制。术语“ΣΔ调制器”和“噪声整形控制环路”在本领域中通常可互换地使用，尽管后者更具描述性。电路设计者经常喜欢使用这样的ΣΔ调制器，因为在许多情况下，这样的ΣΔ调制器可能比其他类型的ADC更容易设计并且制造成本更低。

在这样的噪声整形控制环路中，在输入施加连续的模拟信号，并且从输出显现表示该信号的数字模式。通过控制环路中的一个或更多个量化元件，例如通过环路中的针对任何给定连续输入量具有离散的非连续输出值集合的非线性元件例如触发器或比较器来产生数字信号。

ΣΔ调制通过将反馈参数约束到至少两个特定值的集合中的一个来进行工作，并且任意阶的控制环路确保平均反馈值等于输入。相对于量化元件必然引入的理想连续反馈的瞬时偏差表示噪声，并且复杂的、可能高阶的控制环路可以对该噪声进行抑制或“整形”。对噪声进行“整形”意味着对其进行滤波，通常是为了使其不出现在某些频带中。因此，环路进行操作以在某些感兴趣的频带中抑制该噪声，通常代价是与应用无关的频带中的噪声增加。因此，ΣΔ调制器有时也被称为“噪声整形环路”。

量化控制环路具有的已知问题是反馈的定时会根据量化元件的亚稳定性而变化。亚稳定性是指获得D型触发器(DFF)或类似量化器的输出所需的时间的变化。

理论上，DFF接收时钟信号(通常称为“Clk”)并即刻提供两个电平之一的输出(称为“Q”)，如果输入(称为“D”)高于某个阈值则为高电平，或者如果D输入低于该阈值则为低电平。实际上，因为DFF包括物理部件，所以需要有限的时间量来确定D输入是否超过阈值，并且因此Q输出稍微在Clk信号之后。这种有限的时间延迟通常称为“Clk至Q”延迟。

因此，亚稳定性是DFF或其他量化器的Clk至Q延迟的变化。这种变化的一个因素是如果D输入几乎精确地处于阈值电平，则DFF或其他量化器不能快速确定适当的输出电平。原则上，在这种情况下，Clk至Q延迟可能变得无限；然而，实际上，电路的热搅动将导致在有限的时间量内做出决定，不过该有限的时间量可能比量化器的标称Clk至Q延迟长得多。

对亚稳定性问题的一种解决方案是使用多个串联的DFF(或其他量化器)。然而，这在第一个DFF的输入和最后一个DFF的输出之间引入了额外的时间延迟；例如，使用两个DFF将为延迟添加一个时钟周期。通过级联量化器在控制环路中增加延迟减小了确保环路稳定性所需的相位裕度，并且需要减小环路带宽并因此降低性能。

由于这些原因，在不降低稳定性或性能的情况下降低ΣΔ调制器中的亚稳定性的简单且便宜的方法会是有用的。

发明内容

本文描述了一种用于通过改进亚稳定性而不损害控制环路的稳定性来提高ΣΔ调制器的性能的装置和方法。

一种实施方式描述了一种装置，包括：第一比较器，被配置成接收输入信号和第一反馈信号并生成第一误差信号，第一误差信号是输入信号与第一反馈信号之间的差；第一积分器，被配置成接收第一误差信号并对第一误差信号进行积分；第二比较器，被配置成从第一积分器接收经积分的误差信号和第二反馈信号并生成第二误差信号，第二误差信号是经积分的第一误差信号与第二反馈信号之间的差；第二积分器，被配置成接收第二误差信号并对第二误差信号进行积分；第一量化器，被配置成从第二积分器接收经积分的第二误差信号并生成输出信号；反馈环路，用于生成第一反馈信号和第二反馈信号，包括：数模转换器，被配置成接收输出信号并生成修改的输出信号；第二量化器，被配置成接收修改的输出信号并生成经量化的修改的输出信号；第一加权元件，被配置成接收经量化的修改的输出信号并对其加权以生成第一反馈信号；第二加权元件，被配置成接收修改的输出信号并对其加权以生成第二反馈信号。

另一实施方式描述了一种装置，包括：第一比较器，被配置成接收输入信号和第一反馈信号并生成第一误差信号，第一误差信号是输入信号与第一反馈信号之间的差；第一积分器，被配置成接收第一误差信号并对第一误差信号进行积分；第二比较器，被配置成从第一积分器接收经积分的误差信号和第二反馈信号并生成第二误差信号，第二误差信号是经积分的第一误差信号和第二反馈信号之间的差；第二积分器，被配置成接收第二误差信号并对第二误差信号进行积分；第三比较器，被配置成从第二积分器接收经积分的误差信号和第三反馈信号并且生成第三误差信号，第三误差信号是经积分的第二误差信号与第三反馈信号之间的差；第三积分器，被配置成接收第三误差信号并对第三误差信号进行积分；第一量化器，被配置成从第三积分器接收经积分的第三误差信号并生成输出信号；反馈环路，用于生成第一反馈信号和第二反馈信号，包括：数模转换器，被配置成接收输出信号并生成修改的输出信号；第二量化器，被配置成接收修改的输出信号并生成经量化的修改的输出信号；第一加权元件，被配置成接收经量化的修改的输出信号并对其加权以生成第一反馈信号；第二加权元件，被配置成接收经量化的修改的输出信号并对其加权以生成第二反馈信号；第三加权元件，被配置成接收修改的输出信号并对其加权以生成第三反馈信号。

又一实施方式描述了一种装置，包括：第一比较器，被配置成接收输入信号和第一反馈信号并生成第一误差信号，第一误差信号是输入信号与第一反馈信号之间的差；第一积分器，被配置成接收第一误差信号并对第一误差信号进行积分；第二比较器，被配置成从第一积分器接收经积分的误差信号和第二反馈信号并生成第二误差信号，第二误差信号是经积分的第一误差信号和第二反馈信号之间的差；第二积分器，被配置成接收第二误差信号并对第二误差信号进行积分；第三比较器，被配置成从第二积分器接收经积分的误差信号和第三反馈信号并且生成第三误差信号，第三误差信号是经积分的第二误差信号与第三反馈信号之间的差；第三积分器，被配置成接收第三误差信号并对第三误差信号进行积分；第一量化器，被配置成从第三积分器接收经积分的第三误差信号并生成输出信号；反馈环路，用于生成第一反馈信号和第二反馈信号，包括：数模转换器，被配置成接收输出信号并生成修改的输出信号；第二量化器，被配置成接收修改的输出信号并生成经量化的修改的输出信号；第三量化器，被配置成接收经量化的修改的输出信号并生成经进一步量化的修改的输出信号；第一加权元件，被配置成接收经进一步量化的修改的输出信号并对其加权以生成第一反馈信号；第二加权元件，被配置成接收经量化的修改的输出信号并对其加权以生成第二反馈信号；第三加权元件，被配置成接收修改的输出信号并对其加权以生成第三反馈信号。

附图说明

图1是现有技术中已知的一对串接的D型触发器(DFF)的图。

图2是现有技术中已知的典型高阶ΣΔ调制器的图。

图3是根据一个实施方式的具有改进的亚稳定性的ΣΔ调制器的图。

图4是根据另一实施方式的具有改进的亚稳定性的ΣΔ调制器的图。

图5是根据又一实施方式的具有改进的亚稳定性的ΣΔ调制器的图。

具体实施方式

本文中描述的是具有改进的亚稳定性的ΣΔ调制器，其中控制环路保持稳定。在一个实施方式中，ΣΔ调制器利用对控制环路的连续积分器的不同延迟反馈来抑制亚稳定性误差，而不损害控制环路的稳定性。这是通过在控制环路中包括一个或更多个量化器来实现的。该技术可以应用于至少二阶的控制环路，(即具有两个或更多个积分器级的控制环路，其中在第一个积分器之后的至少一个反馈项是非零的。

ΣΔ环路在时间和幅度二者上对反馈进行量化。也就是说，反馈被强制到特定电平，并在该电平处保持限定的时间段。量化值的平均值与连续输入值相平衡；然而，这仅在每个量化值的限定的时间段相同时才有效。通常，所述限定的时间段是从一个时钟周期到下一个时钟周期的间隔。更具体地，由于反馈连接至由时钟计时的量化器的Q输出，所以该有限保持的时间段是从一个Clk至Q输出到下一个Clk至Q输出。如果这些Clk至Q输出中的任何一个不相同，则反馈信号的保持时间将因周期而异。

依赖于量化电平随时间的积分的ΣΔ调制器由于Clk至Q时间的这种变化而将呈现误差。如上所述，如果使用多个串联的DFF，则可以大大降低亚稳定性的影响。这是因为DFF的输出与其输入处于完全相同的亚稳定点的概率非常低，因此，即使链中的第一个DFF处于亚稳态，链中的第二个DFF不太可能也处于亚稳态。多个串联的DFF的这种特性在现有技术中是已知的；参见例如Xilinx Application Note XAPP077，“MetastabilityConsiderations”，1997年1月，版本1.0。

图1(其是来自引用的Xilinx参考文献中第2页至第57页中的图3)示出了如何以这种方式串联放置两个DFF以获得稳定的输出状态。

然而，同样如上所述，级联的DFF(即，串联连接的DFF)产生的问题在于从第一个DFF的输入至最后一个DFF的输出的时间延迟现在是至少一个时钟周期，从而通过使用DFF链或其中具有至少一个时钟延迟的其他量化器来使ΣΔ调制器的控制环路稳定需要减小环路带宽并因此降低电路的性能。

此外，当被优化时，ΣΔ调制器在稳定性的边缘处工作，并且由添加另一DFF引起的每个时钟周期延迟增加了电路的相位延迟不稳定性(如本领域所知，这与DFF的亚稳定性不同)。因此，问题变成如何在不破坏控制环路的稳定性的情况下解决亚稳定性问题。

高阶ΣΔ调制器的示例可以在R.Schreier，The Delta-Sigma Design ToolboxVersion 7.1，Analog Devices，2004年12月11日中找到。

图2的电路200示出了本领域中已知的典型ΣΔ高阶调制器(这是来自The Delta-Sigma Design Toolbox的第21页的CIFB(积分器反馈级联)偶数阶电路)。

如本领域中已知的，在这样的ΣΔ调制器中，施加输入信号u(n)并且由比较器在各个点处将输入信号u(n)与反馈的加权信号进行比较。(如本文所使用的，术语“比较器”包括任何类型的比较器、加法器、求和器或差分元件；本领域技术人员将认识到，某些器件的使用需要反转反馈信号以获得比较时，如图2所示。)在电路200中，通过使输出信号v(n)通过数模转换器(DAC)并且由加权元件a1和a2对输出信号v(n)进行加权来产生两个反馈信号。(另一反馈临时信号g1***零来限制噪声，并且可以在此处忽略。)对表示信号中的误差的每个比较的结果进行积分，并且使最终结果量化以生成输出信号。反馈路径中的DAC具有与前向路径中的量化器一样多的输出电平。(放大器c1和c2允许期望的系数；这些系数通常为1。)

众所周知，ΣΔ调制器可以具有比图2中所示更高的阶数，即，可以存在更多的积分器和抽头，在所述抽头处，反馈的输出信号被加权并且在其被处理时与信号进行比较。在一些实施方式中，输入信号可以仅作为输入b1被施加到电路200的前端，从而输入b2和b3可以是零。

诸如电路200的ΣΔ调制器满足使用减少亚稳定性的所述技术的上述条件；也就是说，其至少具有两个积分器，并且在第一个积分器之后的至少一个反馈项是非零的(这意味着a1和a2反馈项二者都不为零)。

给定这些条件，在所描述的实施方式中，为了减少亚稳定性，将一个或更多个量化器添加到反馈项中的一些反馈项但不是全部反馈项，使得反馈项中至少之一没有附加的时间延迟。

图3是示出本方法的一个实施方式的电路图，在该电路图中高阶ΣΔ调制器300在控制环路中具有单个亚稳定性减少量化器。电路300的所示实施方式类似于图2的电路200的实施方式，但是具有至少两个显著差异。首先，如上面所提及的，在此处假设输入b2和b3为零，因此输入b2和b3在图3中不存在。(同样，反馈信号g1虽然被示出，但是用于噪声目的，并且对于本方法而言可以忽略。)

另外，量化器302放置在控制环路中。由于a1反馈项是针对其输入b1被平衡的(即，与a1反馈项相比较)一个反馈项，因此这是期望没有亚稳定性的反馈的情况，并且因此，如所示的那样，在a1加权元件之前添加量化器。

a1反馈项是作为如图1中的第二DFF一样的“延迟”的量化器的量化器302的输出，其与初始输入信号b1进行比较。如图1所示，在电路中现在存在两个量化器；由于量化器302(即第二量化器)的亚稳定性低，因此由于亚稳定性引起的电路300中的误差大大减小，如图1所示。

如上所述，保持控制环路的稳定性也很重要。很大程度上通过高阶项的值，例如电路300中的加权元件a2的值来控制环路的稳定性，该高阶项的值没有延迟并且在控制环路中被用作阻尼因子。通常，第一积分器之后的元件用于控制环路稳定性，因为对连续积分器级的反馈用于控制交叉点(cross-over)附近的相移，从而使闭环带宽和增益优化。

第一积分器之后的元件(例如，电路300中的a2项)将受困于亚稳定性，因为这些元件不会受益于量化器的级联；因此，亚稳定性可能存在于针对量化器302的输入处，但是在量化器302的输出处被抑制。然而，虽然第一积分器之后的元件中的亚稳定性不会使环路的相位和阻尼特性大大减小，但是如果该亚稳定性存在于第一积分器输入处，则其会极大地影响电路300的准确度。

第一积分器之后的控制环路中的亚稳定性效应对总体准确度的影响降低。这可以通过观察电路300中的项a2使输入的积分平衡来认识到；因此，在环路中的该点处的误差(返回参考输入)是有区别的。当参考输入时，在电路300中的a2的输出处存在的亚稳定性的任何影响对频率的影响都在减小。因此，a2中的亚稳定性在其对信号传递特性的影响中，以与环路的噪声整形类似的方式被“整形”。具体地，a2输出处的亚稳定性是整形到信号频带中的一阶噪声。

DAC的输出电平是离散的，并且由量化器302使用的电压偏离DAC输出，因此在量化器302中不存在亚稳定性。如果DAC的输出是0或1，则量化器302可以是与DFF一样简单。

图4是本方法的三阶ΣΔ调制器400的电路图，在该电路图中，所述技术再次用于使亚稳定性极大地减少。通常，高阶控制环路将引起对量化器噪声的更大抑制。

在电路400中，在控制环路中存在两个附加的量化器402和404，从而，与信号进行比较的情况下对输入级产生两个附加延迟；量化器402位于a1反馈项之前，并且量化器404位于a2反馈项之前。

现在，在a3输出处存在的亚稳定性涉及经由两个积分器的输入，因为a3处的信号正在与输入的二次积分相加。因此，涉及输入的亚稳定性误差现在是二阶噪声整形，极大地抑制了亚稳定性的任何影响。在量化器404的输出处存在的已经大大改进的亚稳定性被第一阶抑制，如上面关于图3的电路300所描述的那样。由于三个量化器，即DAC、量化器404和量化器402的级联，在第一积分器输入处基本上没有亚稳定性。实际上，可以省略元件402，因为通常认为两个级联的量化器足以消除任何亚稳定性。

如在电路300中，在电路400中，假设输入b2和更高阶的输入是零并且因此未在图4中示出。然而，虽然ΣΔ调制器的性能通常较高，但如果控制环路在反馈中非零前馈级仅进入附加量化器之前的那些积分器，则ΣΔ调制器的性能通常不一定较高。

图5是本方法的三阶ΣΔ调制器500的电路图，在该电路图中，b2和更高的前馈级是非零的，其中在控制环路中具有两个附加的量化器502和504。注意，施加到具有附加延迟的积分器的任何非零前馈项都将受益于亚稳定性减少。

然而，前馈项b4将不会受益于亚稳定性减少，因为它馈送在其反馈路径中没有附加延迟元件的积分器。尽管如此，由于不是完全经由b4施加输入信号，因此量化器502和504的使用在一定程度上减少了亚稳定性问题。

通过使用该技术，可以构建在不破坏控制环路的稳定性的情况下使亚稳定性减少的ΣΔ调制器。本领域技术人员将认识到，可以根据本文描述的原理和方法构造任何阶的ΣΔ调制器。

可以在ΣΔ调制器中使用的特定部件在本领域中是已知的。能够生成不同相位的时钟信号的各种类型的时钟是可用的，如适合用作量化器的各种器件那样。例如，触发器可以用作简单的量化器；比较器将更准确地量化输入电平，但通常仍将其输出提供给触发器以在适当的时间段内保持输出值。积分器可以是开关电容器积分器或其他已知器件。根据本文的教导，其他选择对于本领域技术人员而言是明显的。

以上已经参考若干实施方式说明了所公开的***。鉴于本公开内容，其他实施方式对于本领域技术人员而言是明显的。所描述的方法和装置的某些方面可以使用除了上述实施方式中描述的配置之外的配置或结合不同于上述元件之外的元件或者除了上述元件之外的元件来实现。

例如，如本领域技术人员所理解的，各种选择对于本领域技术人员而言是明显的。此外，反馈环路、积分器、量化器等的图示是示例性的；本领域技术人员将能够选择适合于特定应用的适当类型和数量的元件。

本发明旨在涵盖实施方式的这些和其他变型，本发明仅由所附权利要求限定。

另外，本公开包括但不限于如下技术方案：

方案1.一种装置，包括：

第一比较器，被配置成接收输入信号和第一反馈信号并且生成第一误差信号，所述第一误差信号是所述输入信号和所述第一反馈信号之间的差；

第一积分器，被配置成接收所述第一误差信号并对所述第一误差信号进行积分；

第二比较器，被配置成从所述第一积分器接收经积分的第一误差信号和第二反馈信号并且生成第二误差信号，所述第二误差信号是所述经积分的第一误差信号与所述第二反馈信号之间的差；

第二积分器，被配置成接收所述第二误差信号并对所述第二误差信号进行积分；

第一量化器，被配置成从所述第二积分器接收经积分的第二误差信号并生成输出信号；

反馈环路，用于生成所述第一反馈信号和所述第二反馈信号，包括：

数模转换器，被配置成接收所述输出信号并生成修改的输出信号；

第二量化器，被配置成接收所述修改的输出信号并生成经量化的修改的输出信号；

第一加权元件，被配置成接收所述经量化的修改的输出信号并对其加权以生成所述第一反馈信号；

第二加权元件，被配置成接收所述修改的输出信号并对其加权以生成所述第二反馈信号。

方案2.根据方案1所述的装置，其中，所述第二量化器包括触发器。

方案3.根据方案1所述的装置，其中，所述第二量化器包括比较器和触发器。

方案4.根据方案1所述的方法，其中，所述第一积分器是开关电容积分器。

方案5.根据方案1所述的装置，其中，所述第二积分器是开关电容积分器。

方案6.根据方案1所述的装置，还包括：第三加权元件，被配置成接收所述输入信号并对其加权以生成经加权的输入信号，并且其中，所述第二比较器还被配置成接收所述经加权的输入信号并将所述经加权的输入信号加到所述经积分的第一误差信号与所述第二反馈信号之间的差，以生成所述第二误差信号。

方案7.根据方案1所述的装置，还包括：

第三加权元件，被配置成接收所述输入信号并对其加权以生成经加权的输入信号；以及加法器，被配置成在由所述第一量化器接收所述经积分的第二误差信号并对其进行量化之前将所述经加权的输入信号加到所述经积分的第二误差信号。

方案8.一种装置，包括：

第一比较器，被配置成接收输入信号和第一反馈信号并且生成第一误差信号，所述第一误差信号是所述输入信号与所述第一反馈信号之间的差；

第一积分器，被配置成接收所述第一误差信号并对所述第一误差信号进行积分；

第二比较器，被配置成从所述第一积分器接收经积分的第一误差信号和第二反馈信号并且生成第二误差信号，所述第二误差信号是所述经积分的第一误差信号与所述第二反馈信号之间的差；

第二积分器，被配置成接收所述第二误差信号并对所述第二误差信号进行积分；

第三比较器，被配置成从所述第二积分器接收经积分的第二误差信号和第三反馈信号并且生成第三误差信号，所述第三误差信号是所述经积分的第二误差信号与所述第三反馈信号之间的差；

第三积分器，被配置成接收所述第三误差信号并对所述第三误差信号进行积分；

第一量化器，被配置成从所述第三积分器接收经积分的第三误差信号并生成输出信号；

反馈环路，用于生成所述第一反馈信号、所述第二反馈信号和所述第三反馈信号，包括：

数模转换器，被配置成接收所述输出信号并生成修改的输出信号；

第二量化器，被配置成接收所述修改的输出信号并生成经量化的修改的输出信号；

第一加权元件，被配置成接收所述经量化的修改的输出信号并对其加权以生成所述第一反馈信号；

第二加权元件，被配置成接收所述经量化的修改的输出信号并对其加权以生成所述第二反馈信号；

第三加权元件，被配置成接收所述修改的输出信号并对其加权以生成所述第三反馈信号。

方案9.根据方案8所述的装置，其中，所述第二量化器包括触发器。

方案10.根据方案8所述的装置，其中，所述第二量化器包括比较器和触发器。

方案11.根据方案8所述的装置，其中，所述第一积分器、所述第二积分器和所述第三积分器中的一个或更多个是开关电容积分器。

方案12.根据方案8所述的装置，还包括：第四加权元件，被配置成接收所述输入信号并对其加权以生成经加权的输入信号，并且其中，所述第二比较器还被配置成接收所述经加权的输入信号并将所述经加权的输入信号加到所述经积分的第一误差信号与所述第二反馈信号之间的差，以生成所述第二误差信号。

方案13.根据方案8所述的装置，还包括：第四加权元件，被配置成接收所述输入信号并对其加权以生成经加权的输入信号，并且其中，所述第三比较器还被配置成接收所述经加权的输入信号并将所述经加权的输入信号加到所述经积分的第二误差信号与所述第三反馈信号之间的差，以生成所述第二误差信号。

方案14.根据方案8所述的装置，还包括：

第四加权元件，被配置成接收所述输入信号并对其加权以生成第一加权输入信号；

第五加权元件，被配置成接收所述输入信号并对其加权以生成第二加权输入信号；

并且其中，

所述第二比较器还被配置成接收所述第一加权输入信号并将所述第一加权输入信号加到所述经积分的第一误差信号与所述第二反馈信号之间的差，以生成所述第二误差信号；并且

所述第三比较器还被配置成接收所述第二加权输入信号并将所述第二加权输入信号加到所述经积分的第二误差信号与所述第三反馈信号之间的差，以生成所述第三误差信号。

方案15.一种装置，包括：

第一比较器，被配置成接收输入信号和第一反馈信号并且生成第一误差信号，所述第一误差信号是所述输入信号和所述第一反馈信号之间的差；

第一积分器，被配置成接收所述第一误差信号并对所述第一误差信号进行积分；

第二比较器，被配置成从所述第一积分器接收经积分的第一误差信号和第二反馈信号并且生成第二误差信号，所述第二误差信号是所述经积分的第一误差信号与所述第二反馈信号之间的差；

第二积分器，被配置成接收所述第二误差信号并对所述第二误差信号进行积分；

第三比较器，被配置成从所述第二积分器接收经积分的第二误差信号和第三反馈信号并且生成第三误差信号，所述第三误差信号是所述经积分的第二误差信号与所述第三反馈信号之间的差；

第三积分器，被配置成接收所述第三误差信号并对所述第三误差信号进行积分；

第一量化器，被配置成从所述第三积分器接收经积分的第三误差信号并生成输出信号；

反馈环路，用于生成所述第一反馈信号、所述第二反馈信号和所述第三反馈信号，包括：

数模转换器，被配置成接收所述输出信号并生成修改的输出信号；

第二量化器，被配置成接收所述修改的输出信号并生成经量化的修改的输出信号；

第三量化器，被配置成接收所述经量化的修改的输出信号并生成经进一步量化的修改的输出信号；

第一加权元件，被配置成接收所述经进一步量化的修改的输出信号并对其加权以生成所述第一反馈信号；

第二加权元件，被配置成接收所述经量化的修改的输出信号并对其加权以生成所述第二反馈信号。

第三加权元件，被配置成接收所述修改的输出信号并对其加权以生成所述第三反馈信号。

方案16.根据方案15所述的装置，其中，所述第二量化器和所述第三量化器中的任一或两者包括触发器。

方案17.根据方案15所述的装置，其中，所述第二量化器和所述第三量化器中的任一或两者包括比较器和触发器。

方案18.根据方案15所述的装置，其中，所述第一积分器、所述第二积分器和所述第三积分器中的一个或更多个是开关电容积分器。

方案19.根据方案15所述的装置，还包括：第四加权元件，被配置成接收所述输入信号并对其加权以生成经加权的输入信号，并且其中，所述第二比较器还被配置成接收所述经加权的输入信号并将所述经加权的输入信号加到所述经积分的第一误差信号与所述第二反馈信号之间的差，以生成所述第二误差信号。

方案20.根据方案15所述的装置，还包括：第四加权元件，被配置成接收所述输入信号并对其加权以生成经加权的输入信号，并且其中，所述第三比较器还被配置成接收所述经加权的输入信号并将所述经加权的输入信号加到所述经积分的第二误差信号与所述第三反馈信号之间的差，以生成所述第二误差信号。

方案21.根据方案15所述的装置，还包括：

第四加权元件，被配置成接收所述输入信号并对其加权以生成第一加权输入信号；

第五加权元件，被配置成接收所述输入信号并对其加权以生成第二加权输入信号；

并且其中,

所述第二比较器还被配置成接收所述第一加权输入信号并将所述第一加权输入信号加到所述经积分的第一误差信号与所述第二反馈信号之间的差，以生成所述第二误差信号；并且

所述第三比较器还被配置成接收所述第二加权输入信号并将所述第二加权输入信号加到所述经积分第二误差信号与所述第三反馈信号之间的差，以生成所述第三误差信号。

Claims (21)

1.一种电路装置，包括：

第一比较器，被配置成接收输入信号和第一反馈信号并且生成第一误差信号，所述第一误差信号是所述输入信号和所述第一反馈信号之间的差；

第一积分器，被配置成接收所述第一误差信号并对所述第一误差信号进行积分；

第二比较器，被配置成从所述第一积分器接收所述经积分的误差信号和第二反馈信号并且生成第二误差信号，所述第二误差信号是所述经积分的第一误差信号与所述第二反馈信号之间的差；

第二积分器，被配置成接收所述第二误差信号并对所述第二误差信号进行积分；

第一量化器，被配置成从所述第二积分器接收所述经积分的第二误差信号并生成输出信号；

反馈环路，用于生成所述第一反馈信号和所述第二反馈信号，包括：

数模转换器，被配置成接收所述输出信号并生成修改的输出信号；

第二量化器，被配置成接收所述修改的输出信号并生成经量化的修改的输出信号；

第一加权元件，被配置成接收所述经量化的修改的输出信号并对其加权以生成所述第一反馈信号；

第二加权元件，被配置成接收所述修改的输出信号并对其加权以生成所述第二反馈信号。

2.根据权利要求1所述的电路装置，其中，所述第二量化器包括触发器。

3.根据权利要求1所述的电路装置，其中，所述第二量化器包括比较器和触发器，以及其中，所述比较器包括任何类型的比较器、加法器、求和器或差分元件。

4.根据权利要求1所述的电路装置，其中，所述第一积分器是开关电容积分器。

5.根据权利要求1所述的电路装置，其中，所述第二积分器是开关电容积分器。

6.根据权利要求1所述的电路装置，还包括：第三加权元件，被配置成接收所述输入信号并对其加权以生成经加权的输入信号，并且其中，所述第二比较器还被配置成接收所述经加权的输入信号并将所述经加权的输入信号加到所述经积分的第一误差信号与所述第二反馈信号之间的差，以生成所述第二误差信号。

7.根据权利要求1所述的电路装置，还包括：

第三加权元件，被配置成接收所述输入信号并对其加权以生成经加权的输入信号；以及加法器，被配置成在由所述第一量化器接收所述经积分的第二误差信号并对其进行量化之前将所述经加权的输入信号加到所述经积分的第二误差信号。

8.一种电路装置，包括：

第一比较器，被配置成接收输入信号和第一反馈信号并且生成第一误差信号，所述第一误差信号是所述输入信号与所述第一反馈信号之间的差；

第一积分器，被配置成接收所述第一误差信号并对所述第一误差信号进行积分；

第二比较器，被配置成从所述第一积分器接收所述经积分的误差信号和第二反馈信号并且生成第二误差信号，所述第二误差信号是所述经积分的第一误差信号与所述第二反馈信号之间的差；

第二积分器，被配置成接收所述第二误差信号并对所述第二误差信号进行积分；

第三比较器，被配置成从所述第二积分器接收所述经积分的误差信号和第三反馈信号并且生成第三误差信号，所述第三误差信号是所述经积分的第二误差信号与所述第三反馈信号之间的差；

第三积分器，被配置成接收所述第三误差信号并对所述第三误差信号进行积分；

第一量化器，被配置成从所述第三积分器接收所述经积分的第三误差信号并生成输出信号；

反馈环路，用于生成所述第一反馈信号和所述第二反馈信号，包括：

数模转换器，被配置成接收所述输出信号并生成修改的输出信号；

第二量化器，被配置成接收所述修改的输出信号并生成经量化的修改的输出信号；

第一加权元件，被配置成接收所述经量化的修改的输出信号并对其加权以生成所述第一反馈信号；

第二加权元件，被配置成接收所述经量化的修改的输出信号并对其加权以生成所述第二反馈信号；

第三加权元件，被配置成接收所述修改的输出信号并对其加权以生成所述第三反馈信号。

9.根据权利要求8所述的电路装置，其中，所述第二量化器包括触发器。

10.根据权利要求8所述的电路装置，其中，所述第二量化器包括比较器和触发器，以及其中，所述比较器包括任何类型的比较器、加法器、求和器或差分元件。

11.根据权利要求8所述的电路装置，其中，所述第一积分器、所述第二积分器和所述第三积分器中的一个或更多个是开关电容积分器。

12.根据权利要求8所述的电路装置，还包括：第四加权元件，被配置成接收所述输入信号并对其加权以生成经加权的输入信号，并且其中，所述第二比较器还被配置成接收所述经加权的输入信号并将所述经加权的输入信号加到所述经积分的第一误差信号与所述第二反馈信号之间的差，以生成所述第二误差信号。

13.根据权利要求8所述的电路装置，还包括：第四加权元件，被配置成接收所述输入信号并对其加权以生成经加权的输入信号，并且其中，所述第三比较器还被配置成接收所述经加权的输入信号并将所述经加权的输入信号加到所述经积分的第二误差信号与所述第三反馈信号之间的差，以生成所述第二误差信号。

14.根据权利要求8所述的电路装置，还包括：

第四加权元件，被配置成接收所述输入信号并对其加权以生成第一加权输入信号；

第五加权元件，被配置成接收所述输入信号并对其加权以生成第二加权输入信号；

并且其中；

所述第二比较器还被配置成接收所述第一加权输入信号并将所述第一加权输入信号加到所述经积分的第一误差信号与所述第二反馈信号之间的差，以生成所述第二误差信号；并且

所述第三比较器还被配置成接收所述第二加权输入信号并将所述第二加权输入信号加到所述经积分的第二误差信号与所述第三反馈信号之间的差，以生成所述第三误差信号。

15.一种电路装置，包括：

第一比较器，被配置成接收输入信号和第一反馈信号并且生成第一误差信号，所述第一误差信号是所述输入信号和所述第一反馈信号之间的差；

第一积分器，被配置成接收所述第一误差信号并对所述第一误差信号进行积分；

第二比较器，被配置成从所述第一积分器接收所述经积分的误差信号和第二反馈信号并且生成第二误差信号，所述第二误差信号是所述经积分的第一误差信号与所述第二反馈信号之间的差；

第二积分器，被配置成接收所述第二误差信号并对所述第二误差信号进行积分；

第三比较器，被配置成从所述第二积分器接收所述经积分的误差信号和第三反馈信号并且生成第三误差信号，所述第三误差信号是所述经积分的第二误差信号与所述第三反馈信号之间的差；

第三积分器，被配置成接收所述第三误差信号并对所述第三误差信号进行积分；

第一量化器，被配置成从所述第三积分器接收所述经积分的第三误差信号并生成输出信号；

反馈环路，用于生成所述第一反馈信号和所述第二反馈信号，包括：

数模转换器，被配置成接收所述输出信号并生成修改的输出信号；

第二量化器，被配置成接收所述修改的输出信号并生成经量化的修改的输出信号；

第三量化器，被配置成接收所述经量化的修改的输出信号并生成经进一步量化的修改的输出信号；

第一加权元件，被配置成接收所述经进一步量化的修改的输出信号并对其加权以生成所述第一反馈信号；

第二加权元件，被配置成接收所述经量化的修改的输出信号并对其加权以生成所述第二反馈信号；

第三加权元件，被配置成接收所述修改的输出信号并对其加权以生成所述第三反馈信号。

16.根据权利要求15所述的电路装置，其中，所述第二量化器和所述第三量化器中的任一或两者包括触发器。

17.根据权利要求15所述的电路装置，其中，所述第二量化器和所述第三量化器中的任一或两者包括比较器和触发器，以及其中，所述比较器包括任何类型的比较器、加法器、求和器或差分元件。

18.根据权利要求15所述的电路装置，其中，所述第一积分器、所述第二积分器和所述第三积分器中的一个或更多个是开关电容积分器。

19.根据权利要求15所述的电路装置，还包括：第四加权元件，被配置成接收所述输入信号并对其加权以生成经加权的输入信号，并且其中，所述第二比较器还被配置成接收所述经加权的输入信号并将所述经加权的输入信号加到所述经积分的第一误差信号与所述第二反馈信号之间的差，以生成所述第二误差信号。

20.根据权利要求15所述的电路装置，还包括：第四加权元件，被配置成接收所述输入信号并对其加权以生成经加权的输入信号，并且其中，所述第三比较器还被配置成接收所述经加权的输入信号并将所述经加权的输入信号加到所述经积分的第二误差信号与所述第三反馈信号之间的差，以生成所述第二误差信号。

21.根据权利要求15所述的电路装置，还包括：

第四加权元件，被配置成接收所述输入信号并对其加权以生成第一加权输入信号；

第五加权元件，被配置成接收所述输入信号并对其加权以生成第二加权输入信号；

并且其中；

所述第二比较器还被配置成接收所述第一加权输入信号并将所述第一加权输入信号加到所述经积分的第一误差信号与所述第二反馈信号之间的差，以生成所述第二误差信号；并且

所述第三比较器还被配置成接收所述第二加权输入信号并将所述第二加权输入信号加到所述经积分第二误差信号与所述第三反馈信号之间的差，以生成所述第三误差信号。

Images