CN110660814A - 一种阵列基板、显示面板和阵列基板的制作方法 - Google Patents
一种阵列基板、显示面板和阵列基板的制作方法 Download PDFInfo
- Publication number
- CN110660814A CN110660814A CN201910931097.0A CN201910931097A CN110660814A CN 110660814 A CN110660814 A CN 110660814A CN 201910931097 A CN201910931097 A CN 201910931097A CN 110660814 A CN110660814 A CN 110660814A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- gate insulating
- thin film
- film transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000010409 thin film Substances 0.000 claims abstract description 165
- 239000000463 material Substances 0.000 claims description 77
- 238000000034 method Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 246
- 230000008021 deposition Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种阵列基板、显示面板和阵列基板的制作方法，所述阵列基板包括显示区和非显示区，所述非显示区包括栅极驱动电路，所述显示区包括第一薄膜晶体管，所述栅极驱动电路包括第二薄膜晶体管，所述第一薄膜晶体管的栅绝缘层的厚度大于所述第二薄膜晶体管的栅绝缘层的厚度。本发明提供的实施例通过在显示区和非显示区的薄膜晶体管中设置不同厚度的栅绝缘层，能够有效增强栅极驱动电路输出管的驱动能力、减小显示区的寄生电容，减小阵列基板的边框尺寸，提升显示效果，具有广泛的应用前景。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板、显示面板和阵列基板的制作方法。
背景技术
在显示领域，为了不断改善显示画面，提高用户体验，窄边框显示成了研究的热门。栅极驱动电路设置在显示面板的两侧，用于减少面板不良和降低成本，然而栅极驱动电路的体积成为制约显示面板窄边框化的重要影响因素。
发明内容
为了解决上述问题至少之一，本发明第一方面提供一种阵列基板，包括显示区和非显示区，所述非显示区包括栅极驱动电路，其特征在于，所述显示区包括第一薄膜晶体管，所述栅极驱动电路包括第二薄膜晶体管，所述第一薄膜晶体管的栅绝缘层的厚度大于所述第二薄膜晶体管的栅绝缘层的厚度。
进一步的，所述第一薄膜晶体管为顶栅结构和底栅结构中的一个，所述第二薄膜晶体管为顶栅结构和底栅结构中的一个。
进一步的，在所述第一薄膜晶体管和第二薄膜晶体管均为顶栅结构或底栅结构的情况下，
所述第一薄膜晶体管包括第一栅绝缘层和在所述第一栅绝缘层上的第二栅绝缘层，所述第二薄膜晶体管的栅绝缘层与所述第一栅绝缘层或第二栅绝缘层同层设置。
进一步的，所述第一栅绝缘层和第二栅绝缘层的材料相同或不同。
进一步的，
包括：
衬底；
形成在所述衬底上的遮光层；
覆盖所述遮光层和衬底的缓冲层；
形成在所述缓冲层上的第一有源层和第二有源层；
形成在所述第一有源层上的第一栅绝缘层材料；
形成在所述第二有源层和所述第一栅绝缘层材料上的第二栅绝缘层材料，其中形成在所述第一有源层上的第一栅绝缘层材料和第二栅绝缘层材料分别构成所述第一栅绝缘层和所述第二栅绝缘层，形成在所述第二有源层上的第二栅绝缘层材料构成所述第二薄膜晶体管的栅绝缘层；
形成所述第一薄膜晶体管和第二薄膜晶体管的栅极、源极和漏极；
或者
衬底；
形成在所述衬底上的遮光层；
覆盖所述遮光层和衬底的缓冲层；
形成在所述缓冲层上的第一薄膜晶体管的第一栅极和第二薄膜晶体管的第二栅极；
形成在所述第一栅极上的第一栅绝缘层材料；
形成在所述第二栅极和所述第一栅绝缘层材料上的第二栅绝缘层材料，其中形成在所述第一栅极上的第一栅绝缘层材料和第二栅绝缘层材料分别构成所述第一栅绝缘层和所述第二栅绝缘层，形成在所述第二栅极上的第二栅绝缘层材料构成所述第二薄膜晶体管的栅绝缘层；
形成所述第一薄膜晶体管和第二薄膜晶体管的有源层、源极和漏极。
本发明第二方面提供一种显示面板，包括第一方面所述的阵列基板。
本发明第三方面提供一种阵列基板的制作方法，包括：
在衬底上对应显示区的区域形成第一薄膜晶体管，对应非显示区的栅极驱动电路的区域形成第二薄膜晶体管，其中，所述第一薄膜晶体管的栅绝缘层的厚度大于所述第二薄膜晶体管的栅绝缘层的厚度。
进一步的，所述在衬底上对应显示区的区域形成第一薄膜晶体管，对应非显示区的栅极驱动电路的区域形成第二薄膜晶体管进一步包括：
将所述第一薄膜晶体管和第二薄膜晶体管均形成为顶栅结构或底栅结构，其中所述第一薄膜晶体管包括第一栅绝缘层和所述第一栅绝缘层上的第二栅绝缘层，所述第二薄膜晶体管的栅绝缘层与所述第一栅绝缘层或第二栅绝缘层同时形成。
进一步的，将所述第一薄膜晶体管和第二薄膜晶体管形成为顶栅结构，其中所述第一薄膜晶体管包括第一栅绝缘层和所述第一栅绝缘层上的第二栅绝缘层，所述第二薄膜晶体管的栅绝缘层与所述第二栅绝缘层同时形成包括：
在所述衬底上形成遮光层；
形成覆盖所述遮光层和衬底的缓冲层；
在所述缓冲层上形成第一有源层和第二有源层；
使用掩模遮挡所述第二有源层，仅在所述第一有源层上形成第一栅绝缘层材料；
在所述第二有源层和所述第一栅绝缘层材料上形成第二栅绝缘层材料，其中形成在所述第一有源层上的第一栅绝缘层材料和第二栅绝缘层材料分别构成所述第一栅绝缘层和所述第二栅绝缘层，形成在所述第二有源层上的第二栅绝缘层材料构成所述第二薄膜晶体管的栅绝缘层。
进一步的，将所述第一薄膜晶体管和第二薄膜晶体管形成为底栅结构，其中所述第一薄膜晶体管包括第一栅绝缘层和所述第一栅绝缘层上的第二栅绝缘层，所述第二薄膜晶体管的栅绝缘层与所述第二栅绝缘层同时形成包括：
在所述衬底上形成遮光层；
形成覆盖所述遮光层和衬底的缓冲层；
在所述缓冲层上形成第一栅极和第二栅极；
使用掩模遮挡所述第二栅极，仅在所述第一栅极上形成第一栅绝缘层材料；
在所述第二栅极和所述第一栅绝缘层材料上形成第二栅绝缘层材料，其中形成在所述第一栅极上的第一栅绝缘层材料和第二栅绝缘层材料分别构成所述第一栅绝缘层和所述第二栅绝缘层，形成在所述第二栅极上的第二栅绝缘层材料构成所述第二薄膜晶体管的栅绝缘层。
本发明的有益效果如下：
本发明针对目前现有的问题，制定一种阵列基板、显示面板和阵列基板的制作方法，通过在显示区和非显示区的薄膜晶体管中设置不同厚度的栅绝缘层，能够有效增强栅极驱动电路输出管的驱动能力、减小显示区的寄生电容，减小阵列基板的边框尺寸，从而弥补了现有技术中存在的问题，有效提升显示效果，具有广泛的应用前景。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1示出现有技术中显示面板的结构示意图；
图2示出现有技术中栅极驱动电路的部分电路图；
图3示出本发明的一个实施例所述阵列基板的结构示意图；
图4示出本发明的一个实施例所述阵列基板的制作方法的流程图。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
针对上述问题，本申请发明人经过大量研究发现，如图1所示，现有技术中，显示面板100包括非显示区110和显示区120，非显示区110包括栅极驱动电路(GOA)，栅极驱动电路包括输出薄膜晶体管111，显示区120包括栅极信号线121，栅极驱动电路通过输出薄膜晶体管111向栅极信号线121输出栅极信号。如图2所示，所述栅极驱动电路的体积受到移位寄存器的输出薄膜晶体管Tr2和Tr3的制约，本申请发明人进一步发现，所述栅极驱动电路的输出薄膜晶体管的长宽比需要设置在一定比例上以确保栅极驱动电路的驱动能力，并且所述栅极驱动电路的输出薄膜晶体管的长宽比与所述输出薄膜晶体管的栅极绝缘层的厚度有关。
针对上述问题，本申请发明人经过大量实验提出以下方案，如图3所示，本发明的一个实施例提供了一种阵列基板，包括显示区和非显示区，所述非显示区包括栅极驱动电路，所述显示区包括第一薄膜晶体管，所述栅极驱动电路包括第二薄膜晶体管，所述第一薄膜晶体管的栅绝缘层的厚度大于所述第二薄膜晶体管的栅绝缘层的厚度。
在本实施例中，对阵列基板中不同区域的薄膜晶体管的结构进行调整，通过减少非显示区的薄膜晶体管的栅极绝缘层的厚度提高栅极驱动电路的输出管的驱动能力，从而降低所述栅极驱动电路的长宽比，同时增加显示区的薄膜晶体管的栅极绝缘层的厚度减小薄膜晶体管的驱动能力以增强显示面板的亮度均一性，从而在确保栅极驱动电路的驱动能力的同时降低栅极驱动电路的体积，提高显示效果并实现窄边框化。
值得说明的是，本申请对所述阵列基板的显示区和非显示区的薄膜晶体管的结构不作限制，所述显示区的薄膜晶体管可以是顶栅结构也可以是底栅结构，同理，所述非显示区的薄膜晶体管可以是顶栅结构也可以是底栅结构。换句话说，所述显示区的薄膜晶体管为顶栅结构时所述非显示区的薄膜晶体管可以是顶栅结构也可以是底栅结构，所述显示区的薄膜晶体管为底栅结构时所述非显示区的薄膜晶体管可以是顶栅结构也可以是底栅结构，本领域技术人员应当根据实际应用需求选择所述显示区和非显示区的薄膜晶体管的结构，以实现窄边框化的功能为设计准则，在此不再赘述。
为简化阵列基板的制作步骤，在一个可选的实施例中，在所述第一薄膜晶体管和第二薄膜晶体管均为顶栅结构的情况下，所述第一薄膜晶体管包括第一栅绝缘层和第二栅绝缘层，所述第二薄膜晶体管的栅绝缘层与所述第一栅绝缘层或第二栅绝缘层同层设置。
在本实施例中，所述第一薄膜晶体管和第二薄膜晶体管的结构相同，均设置为顶栅结构，则制备所述阵列基板时，可以同步制作非显示区的薄膜晶体管和显示区的薄膜晶体管，以减少制作步骤。
如图3所示，在一个具体的示例中，所述阵列基板200包括：衬底10，形成在所述衬底10上的遮光层，具体包括第一遮光层111和第二遮光层112，覆盖所述遮光层和衬底10的缓冲层12，形成在所述缓冲层12上的第一有源层131和第二有源层132；形成在所述第一有源层131上的第一栅绝缘层材料；形成在第二有源层132和第一栅绝缘层材料上的第二栅绝缘层材料，其中形成在所述第一有源层131上的第一栅绝缘层材料和第二栅绝缘层材料分别构成所述第一栅绝缘层14和所述第二栅绝缘层151，形成在所述第二有源层132上的第二栅绝缘层材料构成所述第二薄膜晶体管的栅绝缘层152，所述第二栅绝缘层151和所述第二薄膜晶体管的栅绝缘层152同层设置；形成在所述第一薄膜晶体管的第二栅绝缘层151上的第一栅极161、形成在所述第二薄膜晶体管的栅绝缘层152上的第二栅极162，覆盖所述第一栅极161、第二栅极162、露出的第一薄膜晶体管的第二栅绝缘层151、第二薄膜晶体管的栅绝缘层152、、第一有源层131、第二有源层132和缓冲层12的层间绝缘层17；分别形成在所述层间绝缘层17上的第一薄膜晶体管的第一源极181和第一漏级191、第二薄膜晶体管的第二源极182和第二漏极192，所述第一源极181和第一漏极191通过过孔与对应的第一有源层131电连接，所述第二源极182和第二漏极192通过过孔与对应的第二有源层132电连接；覆盖所述第一源极181、第一漏极191、第二源极182、第二漏极192和露出的层间绝缘层17的平坦化层20。
在本实施例中，在制作第一薄膜晶体管的第一栅绝缘层时，使用第一掩膜板通过沉积形成第一薄膜晶体管的第一栅绝缘层，所述第一掩膜板遮住非显示区，则在此步骤中不对非显示区进行制作；再使用第二掩膜板通过沉积形成第一薄膜晶体管的第二栅绝缘层，以及第二薄膜晶体管的栅绝缘层，所述第二掩膜板为原有制作栅绝缘层的掩膜版，分别在非显示区和显示区形成栅绝缘层；从而实现第一薄膜晶体管的栅绝缘层的厚度大于第二薄膜晶体管的栅绝缘层的厚度。
值得说明的是，也可以采用第二掩膜版通过沉积形成第一薄膜晶体管的第一栅绝缘层和第二薄膜晶体管的栅绝缘层，再使用第一掩膜版遮住非显示区，通过沉积形成第一薄膜晶体管的第二栅绝缘层，本领域技术人员应当根据实际应用需求设置适当的制作工艺流程。
在一个可选的实施例中，所述第一栅绝缘层和第二栅绝缘层的材料相同或不同。
在本实施例中，所述第一薄膜晶体管的栅绝缘层为通过两次制备工艺形成的第一栅绝缘层和第二栅绝缘层，所述第一栅绝缘层和第二栅绝缘层可以采用相同的材料，例如第一栅绝缘层和第二栅绝缘层均为二氧化硅；所述第一栅绝缘层和第二栅绝缘层也可以采用不同的材料，例如第一栅绝缘层为二氧化硅，第二栅绝缘层为氮化硅。本领域技术人员应当根据实际应用需求选择适当的绝缘介质，在此不再赘述。
与前述实施例相似，在另一个可选的实施例中，在所述第一薄膜晶体管和第二薄膜晶体管均为底栅结构的情况下，所述第一薄膜晶体管包括第一栅绝缘层和第二栅绝缘层，所述第二薄膜晶体管的栅绝缘层与所述第二栅绝缘层同层设置。
具体的，所述阵列基板包括：衬底；形成在所述衬底上的遮光层；覆盖所述遮光层和衬底的缓冲层；形成在所述缓冲层上的第一薄膜晶体管的第一栅极和第二薄膜晶体管的第二栅极；形成在所述第一栅极上的第一栅绝缘层材料；形成在所述第二栅极和所述第一栅绝缘层材料上的第二栅绝缘层材料，其中形成在所述第一栅极上的第一栅绝缘层材料和第二栅绝缘层材料分别构成所述第一栅绝缘层和所述第二栅绝缘层，形成在所述第二栅极上的第二栅绝缘层材料构成所述第二薄膜晶体管的栅绝缘层；形成所述第一薄膜晶体管和第二薄膜晶体管的有源层、源极和漏极。
在本实施例中，所述第一薄膜晶体管和第二薄膜晶体管均为底栅结构，所述第一薄膜晶体管包括第一栅绝缘层和第二栅绝缘层，所述第二栅绝缘层与第二薄膜晶体管的栅绝缘层同层设置，从而减少阵列基板的制作步骤，降低阵列基板的制作成本。
与上述实施例提供的阵列基板相对应，本申请的一个实施例还提供一种上述阵列基板的制作方法，由于本申请实施例提供的制作方法与上述几种实施例提供的阵列基板相对应，因此在前实施方式也适用于本实施例提供的制作方法，在本实施例中不再详细描述。
如图4所示，本申请的一个实施例还提供一种上述阵列基板的制作方法，包括：在衬底上对应显示区的区域形成第一薄膜晶体管；对应非显示区的栅极驱动电路的区域形成第二薄膜晶体管；其中，所述第一薄膜晶体管的栅绝缘层的厚度大于所述第二薄膜晶体管的栅绝缘层的厚度。
在一个可选的实施例中，所述在衬底上对应显示区的区域形成第一薄膜晶体管，对应非显示区的栅极驱动电路的区域形成第二薄膜晶体管进一步包括：将所述第一薄膜晶体管和第二薄膜晶体管均形成为顶栅结构或底栅结构，其中所述第一薄膜晶体管包括第一栅绝缘层和所述第一栅绝缘层上的第二栅绝缘层，所述第二薄膜晶体管的栅绝缘层与所述第一栅绝缘层或第二栅绝缘层同时形成。
在本实施例中，使用第一掩膜板通过沉积形成第一薄膜晶体管的第一栅绝缘层；使用第二掩膜板通过沉积形成第一薄膜晶体管的第二栅绝缘层，以及第二薄膜晶体管的栅绝缘层。
在一个可选的实施例中，将所述第一薄膜晶体管和第二薄膜晶体管形成为顶栅结构，其中所述第一薄膜晶体管包括第一栅绝缘层和所述第一栅绝缘层上的第二栅绝缘层，所述第二薄膜晶体管的栅绝缘层与所述第二栅绝缘层同时形成包括：在所述衬底上形成遮光层；形成覆盖所述遮光层和衬底的缓冲层；在所述缓冲层上形成第一有源层和第二有源层；使用掩模遮挡所述第二有源层，仅在所述第一有源层上形成第一栅绝缘层材料；在所述第二有源层和所述第一栅绝缘层材料上形成第二栅绝缘层材料，其中形成在所述第一有源层上的第一栅绝缘层材料和第二栅绝缘层材料分别构成所述第一栅绝缘层和所述第二栅绝缘层，形成在所述第二有源层上的第二栅绝缘层材料构成所述第二薄膜晶体管的栅绝缘层。
在另一个可选的实施例中，将所述第一薄膜晶体管和第二薄膜晶体管形成为底栅结构，其中所述第一薄膜晶体管包括第一栅绝缘层和所述第一栅绝缘层上的第二栅绝缘层，所述第二薄膜晶体管的栅绝缘层与所述第二栅绝缘层同时形成包括：在所述衬底上形成遮光层；形成覆盖所述遮光层和衬底的缓冲层；在所述缓冲层上形成第一栅极和第二栅极；使用掩模遮挡所述第二栅极，仅在所述第一栅极上形成第一栅绝缘层材料；在所述第二栅极和所述第一栅绝缘层材料上形成第二栅绝缘层材料，其中形成在所述第一栅极上的第一栅绝缘层材料和第二栅绝缘层材料分别构成所述第一栅绝缘层和所述第二栅绝缘层，形成在所述第二栅极上的第二栅绝缘层材料构成所述第二薄膜晶体管的栅绝缘层。
本申请的一个实施例还提供一种显示面板，包括上述阵列基板。具体包括液晶面板、有机发光二极管(OLED)面板、电子纸面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明针对目前现有的问题，制定一种阵列基板、显示面板和阵列基板的制作方法，通过在显示区和非显示区的薄膜晶体管中设置不同厚度的栅绝缘层，能够有效增强栅极驱动电路输出管的驱动能力、减小显示区的寄生电容，减小阵列基板的边框尺寸，从而弥补了现有技术中存在的问题，有效提升显示效果，具有广泛的应用前景。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
Claims (10)
1.一种阵列基板，包括显示区和非显示区，所述非显示区包括栅极驱动电路，其特征在于，所述显示区包括第一薄膜晶体管，所述栅极驱动电路包括第二薄膜晶体管，所述第一薄膜晶体管的栅绝缘层的厚度大于所述第二薄膜晶体管的栅绝缘层的厚度。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管为顶栅结构和底栅结构中的一个，所述第二薄膜晶体管为顶栅结构和底栅结构中的一个。
3.根据权利要求2所述的阵列基板，其特征在于，在所述第一薄膜晶体管和第二薄膜晶体管均为顶栅结构或底栅结构的情况下，
所述第一薄膜晶体管包括第一栅绝缘层和在所述第一栅绝缘层上的第二栅绝缘层，所述第二薄膜晶体管的栅绝缘层与所述第一栅绝缘层或第二栅绝缘层同层设置。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一栅绝缘层和第二栅绝缘层的材料相同或不同。
5.根据权利要求3所述的阵列基板，其特征在于，
包括：
衬底；
形成在所述衬底上的遮光层；
覆盖所述遮光层和衬底的缓冲层；
形成在所述缓冲层上的第一有源层和第二有源层；
形成在所述第一有源层上的第一栅绝缘层材料；
形成在所述第二有源层和所述第一栅绝缘层材料上的第二栅绝缘层材料，其中形成在所述第一有源层上的第一栅绝缘层材料和第二栅绝缘层材料分别构成所述第一栅绝缘层和所述第二栅绝缘层，形成在所述第二有源层上的第二栅绝缘层材料构成所述第二薄膜晶体管的栅绝缘层；
形成所述第一薄膜晶体管和第二薄膜晶体管的栅极、源极和漏极；或者
衬底；
形成在所述衬底上的遮光层；
覆盖所述遮光层和衬底的缓冲层；
形成在所述缓冲层上的第一薄膜晶体管的第一栅极和第二薄膜晶体管的第二栅极；
形成在所述第一栅极上的第一栅绝缘层材料；
形成在所述第二栅极和所述第一栅绝缘层材料上的第二栅绝缘层材料，其中形成在所述第一栅极上的第一栅绝缘层材料和第二栅绝缘层材料分别构成所述第一栅绝缘层和所述第二栅绝缘层，形成在所述第二栅极上的第二栅绝缘层材料构成所述第二薄膜晶体管的栅绝缘层；
形成所述第一薄膜晶体管和第二薄膜晶体管的有源层、源极和漏极。
6.一种显示面板，其特征在于，包括如权利要求1-5中任一项所述的阵列基板。
7.一种阵列基板的制作方法，其特征在于，包括：
在衬底上对应显示区的区域形成第一薄膜晶体管，对应非显示区的栅极驱动电路的区域形成第二薄膜晶体管，其中，所述第一薄膜晶体管的栅绝缘层的厚度大于所述第二薄膜晶体管的栅绝缘层的厚度。
8.根据权利要求7所述的制作方法，其特征在于，所述在衬底上对应显示区的区域形成第一薄膜晶体管，对应非显示区的栅极驱动电路的区域形成第二薄膜晶体管进一步包括：
将所述第一薄膜晶体管和第二薄膜晶体管均形成为顶栅结构或底栅结构，其中所述第一薄膜晶体管包括第一栅绝缘层和所述第一栅绝缘层上的第二栅绝缘层，所述第二薄膜晶体管的栅绝缘层与所述第一栅绝缘层或第二栅绝缘层同时形成。
9.根据权利要求8所述的制作方法，其特征在于，将所述第一薄膜晶体管和第二薄膜晶体管形成为顶栅结构，其中所述第一薄膜晶体管包括第一栅绝缘层和所述第一栅绝缘层上的第二栅绝缘层，所述第二薄膜晶体管的栅绝缘层与所述第二栅绝缘层同时形成进一步包括：
在所述衬底上形成遮光层；
形成覆盖所述遮光层和衬底的缓冲层；
在所述缓冲层上形成第一有源层和第二有源层；
使用掩模遮挡所述第二有源层，仅在所述第一有源层上形成第一栅绝缘层材料；
在所述第二有源层和所述第一栅绝缘层材料上形成第二栅绝缘层材料，其中形成在所述第一有源层上的第一栅绝缘层材料和第二栅绝缘层材料分别构成所述第一栅绝缘层和所述第二栅绝缘层，形成在所述第二有源层上的第二栅绝缘层材料构成所述第二薄膜晶体管的栅绝缘层。
10.根据权利要求8所述的制作方法，其特征在于，将所述第一薄膜晶体管和第二薄膜晶体管形成为底栅结构，其中所述第一薄膜晶体管包括第一栅绝缘层和所述第一栅绝缘层上的第二栅绝缘层，所述第二薄膜晶体管的栅绝缘层与所述第二栅绝缘层同时形成进一步包括：
在所述衬底上形成遮光层；
形成覆盖所述遮光层和衬底的缓冲层；
在所述缓冲层上形成第一栅极和第二栅极；
使用掩模遮挡所述第二栅极，仅在所述第一栅极上形成第一栅绝缘层材料；
在所述第二栅极和所述第一栅绝缘层材料上形成第二栅绝缘层材料，其中形成在所述第一栅极上的第一栅绝缘层材料和第二栅绝缘层材料分别构成所述第一栅绝缘层和所述第二栅绝缘层，形成在所述第二栅极上的第二栅绝缘层材料构成所述第二薄膜晶体管的栅绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910931097.0A CN110660814A (zh) | 2019-09-29 | 2019-09-29 | 一种阵列基板、显示面板和阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910931097.0A CN110660814A (zh) | 2019-09-29 | 2019-09-29 | 一种阵列基板、显示面板和阵列基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110660814A true CN110660814A (zh) | 2020-01-07 |
Family
ID=69039847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910931097.0A Pending CN110660814A (zh) | 2019-09-29 | 2019-09-29 | 一种阵列基板、显示面板和阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110660814A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111312726A (zh) * | 2020-02-26 | 2020-06-19 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN113594182A (zh) * | 2021-07-27 | 2021-11-02 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| US20230178563A1 (en) * | 2020-03-25 | 2023-06-08 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate and method for manufacturing the same, display panel and display device |
| US11774818B2 (en) | 2020-11-10 | 2023-10-03 | Hefei Boe Optoelectronics Technology Co., Ltd. | Display panel and electronic apparatus |
| US12015033B2 (en) * | 2020-03-25 | 2024-06-18 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate and method for manufacturing the same, display panel and display device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1494164A (zh) * | 2002-10-07 | 2004-05-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN1691353A (zh) * | 2004-04-26 | 2005-11-02 | 统宝光电股份有限公司 | 薄膜晶体管及其制作方法 |
| CN105093738A (zh) * | 2015-07-29 | 2015-11-25 | 武汉华星光电技术有限公司 | 一种薄膜晶体管的控制电路 |
| CN105405866A (zh) * | 2015-12-31 | 2016-03-16 | 昆山国显光电有限公司 | Oled显示器及其制造方法 |
| CN106558592A (zh) * | 2015-09-18 | 2017-04-05 | 鸿富锦精密工业（深圳）有限公司 | 阵列基板、显示装置及阵列基板的制备方法 |
| US20170200606A1 (en) * | 2016-01-12 | 2017-07-13 | Ricoh Company, Ltd. | Oxide semiconductor, coating liquid, method of forming oxide semiconductor film, semiconductor element, display element, image display device and image display system |
| CN108133941A (zh) * | 2016-11-30 | 2018-06-08 | 乐金显示有限公司 | 晶体管基板、包括其的有机发光显示面板和有机发光显示装置及其制造方法 |
-
2019
- 2019-09-29 CN CN201910931097.0A patent/CN110660814A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1494164A (zh) * | 2002-10-07 | 2004-05-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN1691353A (zh) * | 2004-04-26 | 2005-11-02 | 统宝光电股份有限公司 | 薄膜晶体管及其制作方法 |
| CN105093738A (zh) * | 2015-07-29 | 2015-11-25 | 武汉华星光电技术有限公司 | 一种薄膜晶体管的控制电路 |
| CN106558592A (zh) * | 2015-09-18 | 2017-04-05 | 鸿富锦精密工业（深圳）有限公司 | 阵列基板、显示装置及阵列基板的制备方法 |
| CN105405866A (zh) * | 2015-12-31 | 2016-03-16 | 昆山国显光电有限公司 | Oled显示器及其制造方法 |
| US20170200606A1 (en) * | 2016-01-12 | 2017-07-13 | Ricoh Company, Ltd. | Oxide semiconductor, coating liquid, method of forming oxide semiconductor film, semiconductor element, display element, image display device and image display system |
| CN108133941A (zh) * | 2016-11-30 | 2018-06-08 | 乐金显示有限公司 | 晶体管基板、包括其的有机发光显示面板和有机发光显示装置及其制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111312726A (zh) * | 2020-02-26 | 2020-06-19 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN111312726B (zh) * | 2020-02-26 | 2023-07-21 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、其制作方法及显示装置 |
| US20230178563A1 (en) * | 2020-03-25 | 2023-06-08 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate and method for manufacturing the same, display panel and display device |
| US12015033B2 (en) * | 2020-03-25 | 2024-06-18 | Beijing Boe Optoelectronics Technology Co., Ltd. | Array substrate and method for manufacturing the same, display panel and display device |
| US11774818B2 (en) | 2020-11-10 | 2023-10-03 | Hefei Boe Optoelectronics Technology Co., Ltd. | Display panel and electronic apparatus |
| CN113594182A (zh) * | 2021-07-27 | 2021-11-02 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11552148B2 (en) | Array substrate, manufacturing method thereof, and display apparatus | |
| US11271049B2 (en) | Array substrate, preparation method thereof and related device | |
| JP2024071420A (ja) | 半導体装置 | |
| US9728403B2 (en) | Array substrate and manufacturing method thereof | |
| US7541618B2 (en) | Liquid crystal device having a thin film transistor | |
| US11937453B2 (en) | Display device, display panel, and manufacturing method | |
| CN108321159B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US10998342B2 (en) | Array substrate and manufacturing method thereof | |
| US11121156B2 (en) | Array substrate and manufacturing method thereof | |
| TW201727925A (zh) | 半導體裝置和其製造方法 | |
| CN110660814A (zh) | 一种阵列基板、显示面板和阵列基板的制作方法 | |
| US20200251678A1 (en) | Organic electroluminescent display panel, manufacturing method thereof and display device | |
| US9281324B2 (en) | Array substrate, fabrication method thereof and display device | |
| US7329901B2 (en) | Thin-film semiconductor device, electro-optical device, and electronic apparatus | |
| WO2022166312A1 (zh) | 阵列基板和显示装置 | |
| JP2023168348A (ja) | 半導体装置の作製方法 | |
| CN111969132A (zh) | 一种显示基板及其制作方法、显示面板及显示装置 | |
| US20140354933A1 (en) | Display panel and display apparatus | |
| CN114420763A (zh) | 显示基板、显示基板的制造方法及显示装置 | |
| CN110797380A (zh) | 显示基板及其制作方法、显示装置 | |
| KR20040110075A (ko) | 화상 표시 장치 | |
| JP2001033822A (ja) | 液晶表示装置 | |
| US11366557B2 (en) | Array substrate and manufacturing method therefor, driving method, and touch display apparatus | |
| WO2019080254A1 (zh) | 背沟道蚀刻型氧化物半导体tft基板及其制作方法 | |
| US11532679B2 (en) | Method of fabricating array substrate, array substrate, and display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200107 |