CN110660795A - 功率半导体器件 - Google Patents

功率半导体器件 Download PDF

Info

Publication number
CN110660795A
CN110660795A CN201910575085.9A CN201910575085A CN110660795A CN 110660795 A CN110660795 A CN 110660795A CN 201910575085 A CN201910575085 A CN 201910575085A CN 110660795 A CN110660795 A CN 110660795A
Authority
CN
China
Prior art keywords
region
semiconductor device
power semiconductor
shielding
edge termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910575085.9A
Other languages
English (en)
Inventor
M.费尔
P.C.布兰特
E.莱歇尔
H.梅克尔
K.施拉姆尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110660795A publication Critical patent/CN110660795A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1604—Amorphous materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种功率半导体器件（1），其包括：半导体本体（10），其具有耦合到第一负载端子结构（11）的正面（10‑1）和耦合到第二负载端子结构（12）的背面（10‑2）。该半导体本体（10）包括：有源区（106）；具有第一导电类型（100）的漂移区（100）；以及芯片边缘（109）。该功率半导体器件（1）进一步包括边缘终止结构（108），该边缘终止结构（108）至少部分包括在半导体本体（10）中，并且包括：具有与第一导电类型互补的第二导电类型的至少一个半导体边缘终止区（107）；以及屏蔽层（15），其包括半导体材料并通过第一绝缘层（161）与至少一个半导体边缘终止区（107）绝缘。

Description

功率半导体器件
技术领域
本说明书涉及功率半导体器件的实施例。特别地，本说明书涉及具有边缘终止结构以例如在反向偏置条件下提供安全的器件操作的功率半导体器件的实施例。
背景技术
现代器件在汽车、消费者和工业应用中的许多功能（诸如，转换电能和驱动电动机或电机）都依赖于功率半导体器件。例如，绝缘栅双极型晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管，仅举几例，已经被用于各种应用，包括但不限于例如牵引应用中的电源和功率转换器中的开关。
功率半导体器件通常包括：半导体本体，其被配置用于沿器件的两个负载端子之间的负载电流路径传导负载电流。此外，负载电流路径可以借助于绝缘电极（有也被称为栅电极）来控制。例如，在从例如驱动单元接收到对应的控制信号时，控制电极可以将功率半导体器件设置为导通状态和阻断状态中的一个。
此外，为了传导负载电流，功率半导体器件可以包括：一个或多个功率元胞（powercell），其可以被布置在功率半导体器件的所谓有源区中。该功率半导体器件可以由边缘横向限制，并且在边缘与包括一个或多个功率元胞的有源区之间，可以布置有边缘区，该边缘区可以包括边缘终止结构。这样的边缘终止结构可以用于下述目的：影响半导体本体内电场的过程，例如，以便确保功率半导体器件的可靠阻断能力。边缘终止结构可以包括布置在半导体本体内的一个或多个组件，以及还有布置在半导体本体表面上方的一个或多个组件。
这样的边缘终止概念的常见示例是p掺杂多晶硅场环与场板的组合，其中场板可以被配置用于提供外部电荷的有效屏蔽。例如，场板可以包括金属，诸如铝。替换地，这样的场板可以由多晶硅形成，例如，以便使边缘终止结构在暴露于潮湿和电场时不易受腐蚀。例如，在将p掺杂场环与n掺杂多晶硅场板组合的边缘终止结构中，仍然可以存在金属层以提供场板与场环之间的电接触，从而减少电场对金属层外边缘的影响。
一般合期望的是提供即使在恶劣环境条件下也可靠的边缘终止概念，这例如在牵引应用中得到满足。为此，可能合期望的是在潮湿和电场的组合影响下，使边缘终止结构不易受金属腐蚀。例如，器件在这样的条件下的性能通常通过强加速可靠性测试（诸如例如，HV-H3TRB或H2S）来测试。
发明内容
根据实施例，功率半导体器件包括半导体本体，该半导体本体具有耦合到第一负载端子结构的正面和耦合到第二负载端子结构的背面。该半导体本体包括：有源区，其被配置用于在第一负载端子结构与第二负载端子结构之间传导负载电流；具有第一导电类型的漂移区，其被配置用于传导负载电流；以及横向终止半导体本体的芯片边缘。该功率半导体器件进一步包括横向布置在芯片边缘与有源区之间中的边缘终止结构，该边缘终止结构至少被部分地包括在半导体本体中，并且包括：具有与第一导电类型互补的第二导电类型的至少一个半导体边缘终止区，该至少一个半导体边缘终止区被布置在半导体本体内部的正面处；以及屏蔽层（shield layer），其包括半导体材料并通过第一绝缘层与至少一个半导体边缘终止区绝缘，其中该屏蔽层包括具有第一导电类型的至少一个第一屏蔽区和具有第二导电类型的至少一个第二屏蔽区。在至少一个第一屏蔽区与第二屏蔽区之间的横向过渡形成第一pn结。该至少一个第二屏蔽区和至少一个边缘半导体终止区具有共同的横向延伸范围。
在阅读以下详细描述并且在查看附图时，本领域技术人员将意识到附加的特征和优点。
附图说明
图中的部分不一定是按比例的，而是将重点置于说明本发明的原理上。此外，在图中，同样的附图标记标明对应的部分。在附图中：
图1A-C各自示意性和示例性地图示了根据一个或多个实施例的功率半导体器件的垂直投影的一部分；
图2示意性和示例性地图示了根据一个或多个实施例的功率半导体器件的垂直横截面的一部分；
图3A-D各自示意性和示例性地图示了根据一个或多个实施例的功率半导体器件的垂直横截面的一部分；以及
图4示意性和示例性地图示了根据一个或多个实施例的功率半导体器件的垂直横截面的一部分。
具体实施方式
在以下详细描述中，对形成其一部分的附图进行参考，并且其中通过例示的方式示出了可以实践本发明的具体实施例。
在这点上，诸如“顶部”、“底部”、“在下面”、“正面”、“在后面”、“背面”、“前面的”、“后面的”、“在下方”、“在上方”等方向性术语可以参照所描述的附图的取向来使用。因为实施例的部分可以用许多不同的取向来定位，所以方向性术语被用于例示的目的而决不是限制性的。要理解的是，可以利用其他实施例，并且在不偏离本发明的范围的情况下可做出结构或逻辑上的改变。因此，下面的详细描述不要以限制意义来理解，并且本发明的范围由所附权利要求来限定。
现在将对各种实施例进行详细地参考，在图中图示出了其中的一个或多个示例。通过解释的方式来提供每个示例，并且每个示例不意为本发明的限制。例如，被图示或描述为一个实施例的部分的特征可以被用在其他实施例上，或者与其他实施例结合使用以产生又另外的实施例。本发明意图包括这样的修改和变化。示例使用具体的语言进行描述，这不应被解释为限制所附权利要求的范围。附图不是按比例的，并且仅用于说明的目的。为了清楚起见，如果没有另行陈述，在不同的附图中由相同的附图标记标明相同的元件或制造步骤。
如本说明书中使用的术语“水平的”意图描述基本上平行于半导体衬底或半导体结构的水平表面的取向。这可以是例如半导体晶片或管芯的表面。例如，下面提到的第一横向方向X和第二横向方向Y都可以是水平方向，其中第一横向方向X和第二横向方向Y可以彼此垂直。
如本说明书中使用的术语“垂直的”意图描述基本上垂直于水平表面，即平行于半导体晶片表面的法线方向布置的取向。例如，下面提到的延伸方向Z可以是垂直于第一横向方向X和第二横向方向Y二者的延伸方向。
在本说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。替换地，可以采用相反的掺杂关系，使得第一导电类型可以是p掺杂的，而第二导电类型可以是n掺杂的。
此外，在本说明书中，术语“掺杂剂浓度”可以指代平均掺杂剂浓度，或者分别指代平均掺杂剂浓度或特定半导体区或半导体区域的片状电荷载流子浓度。因此，例如，说特定半导体区表现出与另一半导体区的掺杂剂浓度相比更高或更低的某个掺杂剂浓度的陈述可以指示这些半导体区的相应平均掺杂剂浓度彼此不同。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”和“电连接”意图描述在半导体器件的两个区域、部分、区域、段或部分之间、或者在一个或多个器件的不同端子之间、或者在端子或金属喷镀或电极与半导体器件的一段或一部分之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语“接触”意图描述在相应半导体器件的两个元件之间存在直接物理连接；例如，两个彼此接触的元件之间的过渡可以不包括另外的中间元件等等。
另外，在本说明书的上下文中，如果没有另行陈述，术语“电绝缘”在其一般有效理解的上下文中来使用，并且因此意图描述两个或更多个组件彼此分开定位，并且没有连接那些组件的欧姆连接。然而，彼此电绝缘的组件仍然可以彼此耦合，例如，机械耦合和/或电容耦合和/或电感耦合。举例来说，电容器的两个电极可以彼此电绝缘，并且同时例如借助于绝缘体（例如，电介质）彼此机械地和电容地耦合。
本说明书中描述的具体实施例涉及但不限于可以在功率转换器或电源内使用的表现出条带元胞（stripe cell）或针状元胞（needle cell）配置的功率半导体器件，诸如功率半导体晶体管。因此，在实施例中，半导体器件被配置用于承载要被馈送到负载和/或分别地由电源提供的负载电流。例如，半导体器件可以包括：一个或多个有源功率单位元胞（unit cell），诸如单片集成二极管元胞，和/或单片集成晶体管元胞，和/或单片集成IGBT元胞，和/或单片集成RC-IGBT元胞，和/或单片集成MOS栅控二极管（MGD）元胞，和/或单片集成MOSFET元胞和/或其衍生物。可以将这样的二极管元胞和/或这样的晶体管元胞集成在功率半导体模块中。多个这样的元胞可以构成与功率半导体器件的有源区一起布置的元胞场。
如本说明书中使用的术语“功率半导体器件”意图描述具有高电压阻断和/或高载流能力的单芯片上的半导体器件。换句话说，这样的功率半导体器件意图用于高电流（通常在安培范围内，例如，高达几十或百安培或甚至高达若干kA）和/或高电压（通常高于100 V，更通常为500 V及以上，例如，高达至少1 kV、高达至少6 kV）。例如，下面描述的半导体器件可以是表现出条带元胞配置或针状元胞配置的半导体器件，并且可以被配置为在低压、中压和/或高压应用中用作功率组件。
例如，如在本说明书中使用的术语“功率半导体器件”并不涉及被用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
图1A-1C各自示意性和示例性地图示了根据一些实施例的功率半导体器件1的垂直投影的一部分。所图示的垂直投影平行于由第一横向方向X和第二横向方向Y限定的平面，并且与垂直方向Z正交。功率半导体器件1包括：具有横向芯片边缘109的半导体本体10。此外，半导体本体10表现出有源区106和边缘区108，该有源区106被配置用于传导负载电流（例如，基本上沿着垂直方向Z），该边缘区108被横向布置在芯片边缘109与有源区106之间中。如在图1A至1C中的每一个中可以看到的，边缘区108可以横向包围有源区106。
例如，有源区106包括：一个或多个功率元胞14，每个功率元胞至少部分地延伸到半导体本体10中。本说明书不限于一个或多个功率元胞14的具体种类的配置。而是，功率元胞14可以表现出对于功率半导体器件常见的任何配置，例如，二极管配置、晶闸管配置、MOS栅控二极管（MGD）配置、晶体管配置（诸如IGBT配置、RC（反向导通）IGBT配置、MOSFET配置）和由此衍生的任何配置中的至少一个。技术人员熟悉这些种类的配置。因此，在图1A-C中，仅示意性地图示了功率元胞14，因为确切配置不是本说明书的主要主题。
例如，图1A中所示的配置可以对应于包括单个功率元胞14的功率二极管配置。相比之下，图1B和1C中图示的配置可以例如表示半导体开关配置（诸如例如，MOSFET和/或IGBT配置），其中功率元胞14可以被配置用于通过将功率半导体器件1切换到导通状态和阻断状态中的一个来控制负载电流。这样的功率元胞14可以例如包括控制结构，诸如MOS控制结构。如图1B中示例性图示的，功率元胞14可以表现出条带配置，其可以例如沿着第二横向方向Y遍及整个有源区106延伸。在另一实施例中，如图1C图示的，功率元胞14可以表现出蜂窝配置，例如，具有表现出方形形状、矩形形状、具有圆角的矩形形状、圆形形状和椭圆形形状中的一个的水平横截面。
可以被包括在功率半导体器件1的有源区106中的一个或多个功率元胞14可以被配置用于选择性地传导负载电流并且用于阻塞阻断电压，这取决于例如功率半导体器件1的开关状态和/或向功率半导体器件1施加电流和/或电压的方向。
例如，功率半导体器件1借助于至少一个功率元胞14可以被配置用于支持至少300V、至少500 V、至少600 V、至少1000 V、至少1500 V或至少3000 V，或甚至多于6000 V的阻断电压。此外，至少一个功率元胞14可以表现出补偿结构，该补偿结构也被称为“超结”结构。
例如，为了控制一个或多个功率元胞14，可以提供控制端子（未图示），该控制端子可以被配置用于将控制信号转发到一个或多个功率元胞14的控制电极结构。例如，控制端子可以是栅极端子。由此，功率半导体器件1可以被设置为导通状态和阻断状态中的一个。在实施例中，可以借助于在控制端子与第一负载端子11（在图1A-C中未示出；参见图2至4）之间施加电压来提供这样的控制信号。
在可能例如借助于晶片切片形成的芯片边缘109与有源区106之间中，可以布置有边缘终止结构18（在图1A-C中未示出，参考图2至4）。换句话说，边缘终止结构18可以布置在边缘区108之中和/或其顶部上。例如，边缘终止结构18完全包围有源区106。根据实施例，边缘终止结构18不被配置用于传导负载电流，而是被配置用于确保功率半导体器件1的可靠阻断能力。例如，边缘终止结构18包括场环/场板终止结构。附加地，边缘终止结构可以包括结终止延伸（JTE）结构和横向掺杂变化（VLD）结构中的至少一种。技术人员熟悉这些种类的边缘终止结构。
图2至4各自示意性和示例性地图示了根据一些实施例的功率半导体器件1的垂直横截面的一部分。图示的横截面平行于由第一横向方向X和垂直方向Z限定的平面，其中图示组件中的每一个也可以沿第二横向方向Y延伸。
图2至4中所示的部分在每种情况下都靠近半导体本体10的横向芯片边缘109定位，并且包括边缘区108的至少一部分的垂直横截面。另外，在图2至3D中的每一个中图示了与边缘区108相邻的有源区106的一小部分。
将半导体本体10耦合到功率半导体器件1的第一负载端子11和第二负载端子12中的每一个。第一负载端子11可以是例如被布置在半导体本体10的正面10-1上的例如阳极端子、发射极端子或源极端子（取决于功率半导体器件的类型）。第二负载端子12可以是例如被布置在半导体本体10的背面10-2上的例如阴极端子、集电极端子或漏极端子（参见图2；图3A至4中未图示）。例如，第一负载端子11和/或第二负载端子12可以包括相应的正面或背面金属喷镀。
半导体本体10包括：漂移区100，其具有第一导电类型（例如，n型）的掺杂剂。在实施例中，漂移区100是n-掺杂区。如图2至3D中描绘的，漂移区100可以延伸到功率半导体器件1的有源区106和边缘区108中的每一个中。一个或多个功率元胞14中的每一个可以包括所述漂移区100的一部分。此外，可以被包括在功率半导体器件1的有源区16中的一个或多个功率元胞14中的每一个可以被配置用于经由负载端子11与12之间的所述漂移区100传导负载电流，以及用于阻断施加在所述负载端子11与12之间的阻断电压。
例如，在根据图1A和图3A至4中的每一个的实施例中，可以提供有单个大功率元胞14，其可以被配置为功率二极管元胞。例如，功率二极管元胞14包括具有第二导电类型（例如，p型）的阳极区102，其中阳极区102被布置成与第一负载端子11接触。此外，阳极区102与漂移区100之间的过渡形成pn结103，该pn结103被配置用于阻断第一负载端子11与第二负载端子12之间的阻断电压。例如，如图2至3D中描绘的，这样的阳极区102可以进一步向左延伸，即延伸到有源区106中，图中仅示出其一小的外部部分。
在根据图1B至3D中的每一个的其他实施例中，功率半导体器件1是开关器件，诸如例如，IGBT或MOSFET。在这种情况下，有源区106包括多个功率元胞14，其中每个功率元胞14可以例如包括沟槽栅极结构（未描绘）。例如，沟槽栅极结构可以被布置成条带配置（如图1B中图示的）和蜂窝配置（例如，在水平横截面中表现出方形或矩形形状，如图1C中图示的）中的一种。例如，功率元胞14中的每一个可以包括被布置在沟槽内部的控制电极，其中该控制电极可以被配置用于从功率半导体器件1的控制端子（未图示）接收控制信号，诸如栅极电压。例如，在每个功率元胞14内，控制电极可以借助于绝缘结构（诸如氧化物结构）与第一负载端子电绝缘，如对本领域技术人员公知的。
此外，元胞14中的每一个可以包括：具有第二导电类型（例如，p型）的本体区和被布置成与第一负载端子11接触的至少一个源极区，其中本体区将至少一个源极区与漂移区100隔离。例如，图2至3D中所示的区102可以在这样的本体区或公共阱区102（诸如p阱区）的外部部分旁边，该外部部分延伸到多个功率元胞中，从而在功率元胞14内部形成相应的本体区。在下文中，区102因此也将被称为本体区102。如图2至3D中的每一个所示，本体区102与漂移区100之间的过渡形成pn结103，该pn结103被配置用于阻断以正向方向施加在第一负载端子11与第二负载端子12之间的阻断电压。在每个功率元胞14内部，相应的控制电极可以通过被包括在沟槽中的绝缘结构与源极区、本体区102和漂移区100中的每一个电绝缘。例如，控制电极可以被配置用于依赖于控制信号而在源极区与漂移区100之间的本体区102中诱导传输沟道（诸如例如，n沟道），由此使得能够实现功率半导体器件1的导通状态。代替这样的沟槽元胞，功率半导体器件1可以配备有所谓的平面功率开关元胞（未示出），其中栅电极垂直位于半导体本体10上方。技术人员熟悉这样的基于沟槽的配置或平面功率开关元胞14的原理和变体，因此将不会对其作进一步的详细解释。
如对本领域技术人员也公知的，半导体本体10可以进一步包括：具有第二导电类型（例如，p型）的背面发射极区，其被布置在背面10-2处与第二负载端子12（没有在图中图示）接触。在这种情况下，功率半导体器件1可以被配置为IGBT。在另一变体中，其中功率半导体器件1被配置为例如MOSFET，这样的背面发射极区可以不存在。
现在转向边缘区108，在图2至4中图示的全部实施例中，所述边缘区108包括边缘终止结构18。在图2中示例性图示的边缘终止结构18包括：具有与第一导电类型互补的第二导电类型的半导体边缘终止区107。将至少一个半导体边缘终止区107布置在半导体本体10内部的正面10-1处。例如，半导体边缘终止区107可以形成横向包围有源区106的场环结构的至少一部分。例如，半导体边缘终止区107可以是嵌入在n型漂移区100中的p型场环，从而形成半导体本体10的正面10-1的一部分。
此外，提供了包括半导体材料的屏蔽层15作为边缘终止结构18的部分。屏蔽层15可以被配置用于提供外部电荷（诸如存在于钝化层17内部的电荷）的有效屏蔽。例如，屏蔽层15可以由以下各项中的至少一项形成或者可以包括以下各项中的至少一项：多晶硅、非晶硅和重结晶硅。在变体实施例中，屏蔽层15包括宽带隙半导体材料，诸如例如，以下各项中的至少一项：多晶碳化硅、非晶碳化硅和重结晶碳化硅。
屏蔽层15通过诸如氧化物层之类的第一绝缘层161与半导体边缘终止区107电绝缘。在实施例中，第一绝缘层161的厚度在从100 nm至1300 nm的范围内，诸如在从200 nm至600 nm的范围内、例如在从400 nm至500 nm的范围内。
此外，边缘终止结构18可以包括被布置在屏蔽层15顶部上的第二绝缘层162，诸如氧化物层。因此，第二绝缘层162可以提供完全封闭的（氧化物）覆盖（cup），其将屏蔽层15例如与可以被布置在第二绝缘层162顶部上的钝化层17隔离。例如，这样的钝化层17可以包括聚酰亚胺、凝胶、旋涂硅树脂、玻璃、氧化物、氮化物、氮氧化物和环氧树脂中的至少一种。
屏蔽层15包括：具有第一导电类型的第一屏蔽区151和具有第二导电类型的第二屏蔽区152，其中第一屏蔽区151与第二屏蔽区152之间的横向过渡形成第一pn结153。应当注意，第二屏蔽区152和半导体边缘终止区107具有共同的横向延伸范围X1。换句话说，第二屏蔽区152和半导体边缘终止区107沿第一横向方向X表现出横向重叠X1。例如，共同的横向延伸范围X1可以达到至少4μm，诸如至少5μm，例如至少6μm。根据实施例，共同的横向延伸范围在从4μm至6μm的范围内。
在图2所示的示例性实施例中，屏蔽层15包括：两个第一屏蔽区151，即在第二屏蔽区152的每侧上各一个。因此，除了所述第一pn结153之外，在屏蔽层15内形成第二pn结154。应当注意，与第二屏蔽区152一起形成第一pn结153的第一屏蔽区151的位置比第二屏蔽区152的位置更靠近有源区106——因此离最近的芯片边缘109更远。
在一些实施例中，如图3A至3D中示例性图示的，边缘终止结构18包括：沿正面10-1布置的多个半导体边缘终止区107（诸如例如，三个半导体边缘终止区107）。半导体边缘终止区107中的每一个通过具有第一导电类型的半导体区与相邻的半导体边缘终止区107隔离。例如，漂移区100的与正面10-1接触的相应部分可以将相应的半导体边缘终止区107与相邻的半导体边缘终止区107隔离，参见图3A至3D。
屏蔽层15可以进一步包括：多个第一和第二屏蔽区151、152，其中第二屏蔽区152中的每一个具有共同的横向延伸范围X1、X2、X3，其具有相应的半导体边缘终止区107。在那种情况下，从第二屏蔽区152中的每一个到与相应的第二屏蔽区152相比其位置更靠近有源区106的相应的相邻第一屏蔽区151的横向过渡形成与相应的半导体边缘终止区107垂直对齐的第一pn结153。在该上下文中，“垂直对齐”意指第一pn结153中的每一个都垂直位于相应的半导体边缘终止区107上方（参见图3A-D）。同时应当注意，并非每个半导体边缘终止区107都需要与第一pn结153垂直对齐（参见图3B-D）。例如，可以提供的是，只有所选择的半导体边缘终止区107（参见图3B），诸如仅最外侧的场环7（参见图3C-D）由垂直位于相应的半导体边缘终止区107上方的第一pn结153支撑。
根据实施例，如图2至3D中示例性图示的，屏蔽层15与第一负载端子结构11和第二负载端子结构12中的每一个电连接。例如，如图3A至3D所示，可以在正面10-2处提供与第二负载端子结构12电连接的沟道停止电极（channel stopper electrode）120，其中最外侧的第一屏蔽区151可以与沟道停止电极120连接。此外，最内侧的第二屏蔽区152可以与第一负载端子结构11电连接。
在实施例中，其中屏蔽层15与第一负载端子结构11和第二负载端子结构12中的每一个电连接，并且包括多个第一和第二屏蔽区151、152，屏蔽层15具有被布置在第一负载端子结构11与第二负载端子结构12之间的电路径中的一系列阻断二极管的效果。因此，屏蔽层15可以被配置用于在功率半导体器件1的阻断状态下阻断第一负载端子结构11与第二负载端子结构12之间的至少标称阻断电压。例如，屏蔽层15被配置用于在功率半导体器件1的阻断状态下阻断第一负载端子结构11与第二负载端子结构12之间的至少400 V的电压，诸如至少600 V。此外，可以提供的是，二极管链中的每个二极管（即，每个第一pn结151）被配置用于阻断在阻断状态下发生在与相应的pn结151对齐的相关联场环107与相邻的场环107之间的至少电压降。
此外，在根据图2至4中的每一个的一些实施例中，在至少一个第二屏蔽区152内部的具有第二导电类型的掺杂剂的浓度高于在至少一个第一屏蔽区151内部的具有第一导电类型的掺杂剂的浓度，该至少一个第一屏蔽区151与至少一个第二屏蔽区152形成相应的第一pn结153。例如，第二屏蔽区152中的掺杂剂浓度可以超过相应的第一屏蔽区151中的掺杂剂浓度至少103倍，诸如至少104倍，或者甚至至少106倍。例如，第一屏蔽区151内部的掺杂剂浓度可以在从1E11至1E14cm-3的范围内，而第二屏蔽区152内部的掺杂剂浓度的最大值可以达到至少1E17cm-3。
在根据图2至4中的每一个的实施例中，至少一个第二屏蔽区152表现出掺杂剂浓度的横向降低，使得第二屏蔽区152内部的具有第二导电类型的掺杂剂浓度在与位于更靠近有源区106的至少一个第一屏蔽区151形成第一pn结153的横向过渡处比在与位于更远离有源区106的另一相邻第一屏蔽区151形成第二pn结154的横向过渡处更高。这在图4中示意性和示例性地图示，图4示出了第二屏蔽区152内以及相应的第一和第二pn结153、154处的掺杂剂浓度分布。由于在第一pn结153处的急剧过渡（例如由第二屏蔽区152的左侧上的高的p+型掺杂剂浓度引起），在第一pn结153处形成的空间电荷区几乎完全延伸到左边，即进入到第一屏蔽区151中。相比之下，第二屏蔽区152可以朝向右侧，即朝向第二pn结154表现出相对平滑的掺杂剂浓度梯度。
应当注意，掺杂梯度以及由此产生的pn结153、154的宽度可以被用作根据现有要求（诸如根据功率半导体器件的标称阻断电压）优化边缘终止结构18的设计参数。另外，可以调整屏蔽层15中的总体漏电流，以在屏蔽层15的屏蔽属性与其对场环107的支撑效果之间实现最佳权衡。
图3D示出了例如定位在沟道停止电极120旁边的电阻子结构158。该电阻子结构158可以被配置用于借助于其宽度和/或掺杂剂浓度来调整屏蔽层15中的横向漏电流，该宽度和/或掺杂剂浓度可以不同于最外侧的第一屏蔽区151的宽度或掺杂剂浓度。例如，在屏蔽层15包括多晶硅材料的情况下，还可以通过处理多晶硅的参数（诸如晶粒大小和其他寿命限制效应）来调整漏电流。
处理功率半导体器件的方法的实施例对应于以上参照图的功率半导体的实施例。因此，例如，可以通过执行对应的处理方法步骤来实现以上参照图所述的功率半导体器件的实施例的特征。因此，处理功率半导体器件的方法的实施例可以包括：提供半导体本体10并且通过诸如掺杂剂的掩蔽注入和半导体和/或氧化层的沉积之类的过程来形成布置在半导体本体10之中/之上的相应结构。
在上文中，解释了涉及功率半导体器件（诸如二极管、MOSFET或IGBT）的实施例以及对应的处理方法。例如，这些器件基于硅（Si）。因此，单晶半导体区或层（例如，半导体本体10及其区/区域100、102、103和107）可以是单晶Si区或Si层。在其他实施例中，可以采用多晶硅或非晶硅。
然而，应该理解，半导体本体10及其掺杂区/区域可以由适于制造半导体器件的任何半导体材料制成。这样的材料的示例包括但不限于此：诸如硅（Si）或锗（Ge）之类的基本半导体材料；诸如碳化硅（SiC）或硅锗（SiGe）之类的第IV族化合物半导体材料；诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷化铟镓铟（InGaAsP）之类的二元、三元或四元III-V半导体材料；以及诸如碲化镉（CdTe）和碲化汞镉（HgCdTe）之类的二元或三元II-VI半导体材料，仅举几例。以上提到的半导体材料也被称为“同质结半导体材料”。当组合两种不同的半导体材料时，形成了异质结半导体材料。异质结半导体材料的示例包括但不限于此：氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）以及硅-SiGe异质结半导体材料。对于功率半导体器件应用，当前主要使用Si、SiC、GaAs和GaN材料。
为了易于描述，使用诸如“在下方”、“在下面”、“在上方”、“下面的”、“在……之上”、“上面的”等等的空间相对术语来解释一个元件相对于第二个元件的定位。除了与在图中所描绘的那些不同的取向之外，这些术语意图涵盖相应器件的不同取向。此外，诸如“第一”、“第二”等等的术语也被用来描述各种元件、区、部分等，并且也不意图是限制性的。相同的术语遍及该描述指代相同的元件。
如本文中使用的，术语“具有”、“含有”、“包括”、“包含”、“表现出”等等是开放式术语，其指示存在所陈述的元件或特征，但是并不排除附加的元件或特征。
考虑到上述变化和应用的范围，应当理解，本发明不受前述描述的限制，也不受附图的限制。代替地，本发明仅受所附权利要求及其合法等同物的限制。

Claims (20)

1.一种功率半导体器件（1），其包括：
- 半导体本体（10），其具有耦合到第一负载端子结构（11）的正面（10-1）和耦合到第二负载端子结构（12）的背面（10-2），所述半导体本体（10）包括：
- 有源区（106），其被配置用于在所述第一负载端子结构（11）与所述第二负载端子结构（12）之间传导负载电流；
- 具有第一导电类型（100）的漂移区（100），其被配置用于传导所述负载电流；以及
- 芯片边缘（109），其横向终止所述半导体本体（10）；以及
- 横向布置在所述芯片边缘（109）与所述有源区（106）之间的边缘终止结构（18），所述边缘终止结构（18）被至少部分地包括在所述半导体本体（10）中并且包括：
- 具有与所述第一导电类型互补的第二导电类型的至少一个半导体边缘终止区（107），所述至少一个半导体边缘终止区（107）被布置在所述半导体本体（10）内部的正面（10-1）处；
- 屏蔽层（15），其包括半导体材料并且通过第一绝缘层（161）与所述至少一个半导体边缘终止区（107）绝缘，其中所述屏蔽层（15）包括具有所述第一导电类型的至少一个第一屏蔽区（151）和具有所述第二导电类型的至少一个第二屏蔽区（152），其中所述至少一个第一屏蔽区（151）与所述第二屏蔽区（152）之间的横向过渡形成第一pn结（153），并且其中所述至少一个第二屏蔽区（152）和所述至少一个半导体边缘终止区（107）具有共同的横向延伸范围（X1）。
2.根据权利要求1所述的功率半导体器件（1），其中，所述至少一个第一屏蔽区（151）的位置比所述至少一个第二屏蔽区（152）的位置更靠近所述有源区（106）。
3.根据前述权利要求中之一所述的功率半导体器件（1），其中所述至少一个半导体边缘终止区（107）形成横向包围所述有源区（106）的场环结构的至少一部分。
4.根据前述权利要求之一所述的功率半导体器件（1），其中所述至少一个第二屏蔽区（152）内部的具有所述第二导电类型的掺杂剂的浓度高于所述至少一个第一屏蔽区（151）内部的具有所述第一导电类型的掺杂剂的浓度。
5.根据权利要求2至4之一所述的功率半导体器件（1），其中所述至少一个第二屏蔽区（152）表现出掺杂剂浓度的横向降低，使得所述至少一个第二屏蔽区（152）内部的具有所述第二导电类型的掺杂剂浓度在与位于更靠近所述有源区（106）的至少一个第一屏蔽区（151）形成第一pn结（153）的横向过渡处比在与位于更远离所述有源区（106）的另一相邻第一屏蔽区（151）形成第二pn结（154）的横向过渡处更高。
6.根据前述权利要求之一所述的功率半导体器件（1），其中所述边缘终止结构（18）包括沿所述正面（10-1）布置的多个半导体边缘终止区（107），其中所述半导体边缘终止区（107）中的每一个通过具有所述第一导电类型的半导体区与相邻的半导体边缘终止区（107）隔离。
7.根据权利要求6所述的功率半导体器件（1），其中所述屏蔽层（15）包括多个第一和第二屏蔽区（151，152），其中第二屏蔽区（152）中的每一个具有共同的横向延伸范围（X1，X2，X3），其具有相应的半导体边缘终止区（107）。
8.根据权利要求7所述的功率半导体器件（1），其中从所述第二屏蔽区（152）中的每一个到与所述相应的第二屏蔽区（152）相比其位置更靠近所述有源区（106）的相应的相邻第一屏蔽区（151）的横向过渡形成与相应的半导体边缘终止区（107）垂直对齐的第一pn结（153）。
9.根据前述权利要求之一所述的功率半导体器件（1），其中所述屏蔽层（15）与所述第一负载端子结构（11）和所述第二负载端子结构（12）中的每一个电连接。
10.根据权利要求9所述的功率半导体器件（1），其中所述屏蔽层（15）被配置用于在所述功率半导体器件（1）的阻断状态下阻断所述第一负载端子结构（11）与所述第二负载端子结构（12）之间的至少标称电压。
11.根据权利要求9或10所述的功率半导体器件（1），其中所述屏蔽层（15）被配置用于在所述功率半导体器件（1）的阻断状态下阻断所述第一负载端子结构（11）与所述第二负载端子结构（12）之间的至少400 V电压。
12.根据前述权利要求之一所述的功率半导体器件（1），其中所述共同横向延伸范围（X1）等于至少4 μm。
13.根据前述权利要求之一所述的功率半导体器件（1），其中所述屏蔽层（15）包括以下各项中的至少一项：多晶硅、非晶硅和再结晶硅。
14.根据前述权利要求之一所述的功率半导体器件（1），其中所述屏蔽层（15）包括宽带隙半导体材料。
15.根据前述权利要求之一所述的功率半导体器件（1），其中所述屏蔽层（15）包括以下各项中的至少一项：多晶碳化硅、非晶碳化硅和再结晶碳化硅。
16.根据前述权利要求之一所述的功率半导体器件（1），其中所述第一绝缘层（161）的厚度在从100 nm至1300 nm的范围内。
17.根据前述权利要求之一所述的功率半导体器件（1），其中所述边缘终止结构（18）进一步包括布置在所述屏蔽层（15）顶部上的第二绝缘层（162）。
18.根据权利要求17所述的功率半导体器件（1），其中所述边缘终止结构（18）进一步包括布置在所述第二绝缘层（162）顶部上的钝化层（17），其中所述第二绝缘层（162）使所述屏蔽层（15）与所述钝化层（16）绝缘。
19.根据权利要求18所述的功率半导体器件（1），其中所述钝化层（17）包括聚酰亚胺、凝胶、旋涂硅树脂、玻璃、氧化物、氮化物、氮氧化物和环氧树脂中的至少一种。
20.根据前述权利要求之一所述的功率半导体器件（1），其中所述功率半导体器件（1）是或者包括IGBT、二极管和MOSFET中的至少一种。
CN201910575085.9A 2018-06-28 2019-06-28 功率半导体器件 Pending CN110660795A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018115637.5A DE102018115637A1 (de) 2018-06-28 2018-06-28 Leistungshalbleiterbauelement
DE102018115637.5 2018-06-28

Publications (1)

Publication Number Publication Date
CN110660795A true CN110660795A (zh) 2020-01-07

Family

ID=68885720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910575085.9A Pending CN110660795A (zh) 2018-06-28 2019-06-28 功率半导体器件

Country Status (2)

Country Link
CN (1) CN110660795A (zh)
DE (1) DE102018115637A1 (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324971A (en) * 1992-04-09 1994-06-28 U.S. Philips Corporation Power semiconductor device having over voltage protection
DE102007027519A1 (de) * 2006-06-15 2007-12-20 Fuji Electric Holdings Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung derselben
US20080169526A1 (en) * 2007-01-11 2008-07-17 Fuji Electric Device Technology Co., Ltd. Power semiconductor device
CN102779857A (zh) * 2006-01-12 2012-11-14 克里公司 用于碳化硅器件的边缘终端结构和制造包含该结构的碳化硅器件的方法
JP2013149909A (ja) * 2012-01-23 2013-08-01 Denso Corp 半導体装置およびその製造方法
CN104981903A (zh) * 2013-03-14 2015-10-14 富士电机株式会社 半导体装置
DE102015105859A1 (de) * 2014-05-02 2015-11-05 Infineon Technologies Ag Halbleiterbauelement mit einer Feldring-Randabschluss-Struktur und einem zwischen unterschiedlichen Feldringen angeordneten Separationsgraben
CN105374856A (zh) * 2014-08-12 2016-03-02 英飞凌科技股份有限公司 具有屏蔽结构的半导体器件
CN105470309A (zh) * 2016-01-06 2016-04-06 无锡新洁能股份有限公司 具有防静电保护结构的低压mosfet器件及其制造方法
WO2017058776A1 (en) * 2015-10-02 2017-04-06 D3 Semiconductor LLC Termination region architecture for vertical power transistors
CN206490066U (zh) * 2016-07-08 2017-09-12 半导体元件工业有限责任公司 边缘终止的半导体器件
US20180108789A1 (en) * 2015-06-09 2018-04-19 Abb Schweiz Ag Method for manufacturing an edge termination for a silicon carbide power semiconductor device
CN107978640A (zh) * 2016-10-25 2018-05-01 英飞凌科技股份有限公司 功率半导体器件终止结构
CN107978639A (zh) * 2016-10-25 2018-05-01 英飞凌科技奥地利有限公司 功率半导体器件的高电压终止结构
CN108039360A (zh) * 2011-09-11 2018-05-15 科锐 采用用于边缘终端元件的凹处的边缘终端结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189589B2 (ja) * 1994-09-20 2001-07-16 株式会社日立製作所 絶縁ゲート型半導体装置
DE102015108537B4 (de) * 2015-05-29 2019-07-04 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324971A (en) * 1992-04-09 1994-06-28 U.S. Philips Corporation Power semiconductor device having over voltage protection
CN102779857A (zh) * 2006-01-12 2012-11-14 克里公司 用于碳化硅器件的边缘终端结构和制造包含该结构的碳化硅器件的方法
DE102007027519A1 (de) * 2006-06-15 2007-12-20 Fuji Electric Holdings Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung derselben
US20080169526A1 (en) * 2007-01-11 2008-07-17 Fuji Electric Device Technology Co., Ltd. Power semiconductor device
CN108039360A (zh) * 2011-09-11 2018-05-15 科锐 采用用于边缘终端元件的凹处的边缘终端结构
JP2013149909A (ja) * 2012-01-23 2013-08-01 Denso Corp 半導体装置およびその製造方法
CN104981903A (zh) * 2013-03-14 2015-10-14 富士电机株式会社 半导体装置
DE102015105859A1 (de) * 2014-05-02 2015-11-05 Infineon Technologies Ag Halbleiterbauelement mit einer Feldring-Randabschluss-Struktur und einem zwischen unterschiedlichen Feldringen angeordneten Separationsgraben
CN105374856A (zh) * 2014-08-12 2016-03-02 英飞凌科技股份有限公司 具有屏蔽结构的半导体器件
US20180108789A1 (en) * 2015-06-09 2018-04-19 Abb Schweiz Ag Method for manufacturing an edge termination for a silicon carbide power semiconductor device
WO2017058776A1 (en) * 2015-10-02 2017-04-06 D3 Semiconductor LLC Termination region architecture for vertical power transistors
CN105470309A (zh) * 2016-01-06 2016-04-06 无锡新洁能股份有限公司 具有防静电保护结构的低压mosfet器件及其制造方法
CN206490066U (zh) * 2016-07-08 2017-09-12 半导体元件工业有限责任公司 边缘终止的半导体器件
CN107978640A (zh) * 2016-10-25 2018-05-01 英飞凌科技股份有限公司 功率半导体器件终止结构
CN107978639A (zh) * 2016-10-25 2018-05-01 英飞凌科技奥地利有限公司 功率半导体器件的高电压终止结构

Also Published As

Publication number Publication date
DE102018115637A1 (de) 2020-01-02

Similar Documents

Publication Publication Date Title
US10546939B2 (en) N-channel bipolar power semiconductor device with P-layer in the drift volume
US9818827B2 (en) Field plate trench semiconductor device with planar gate
US10600862B2 (en) High voltage termination structure of a power semiconductor device
CN107887431B (zh) 功率半导体装置
US9905634B2 (en) Power semiconductor device edge structure
CN107564951B (zh) 具有完全耗尽的沟道区的功率半导体器件
US9865717B2 (en) Semiconductor device
US10957764B2 (en) Vertical semiconductor device
CN107978640B (zh) 功率半导体器件终止结构
US11848354B2 (en) Diode structure of a power semiconductor device
CN109638075B (zh) 功率半导体器件的高电压终止结构
US9899504B2 (en) Power semiconductor transistor having increased bipolar amplification
US11387359B2 (en) Ppower semiconductor device with anticorrosive edge termination structure
US11251266B2 (en) Power semiconductor device and method of processing a power semiconductor device
US10868159B2 (en) Power semiconductor device
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
CN110660795A (zh) 功率半导体器件
CN112447617A (zh) 功率半导体器件和方法
CN115377184A (zh) 功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination