CN110634808B - 封装元件及其制作方法 - Google Patents
封装元件及其制作方法 Download PDFInfo
- Publication number
- CN110634808B CN110634808B CN201810649411.1A CN201810649411A CN110634808B CN 110634808 B CN110634808 B CN 110634808B CN 201810649411 A CN201810649411 A CN 201810649411A CN 110634808 B CN110634808 B CN 110634808B
- Authority
- CN
- China
- Prior art keywords
- unit
- conductor
- layer
- package
- passive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 37
- 239000004020 conductor Substances 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000005538 encapsulation Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 30
- 238000002955 isolation Methods 0.000 claims description 22
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明公开了一种封装元件及其制作方法,封装元件包括基板单元、被动单元、导体单元、封装单元与电媒介单元。被动单元设置在基板单元上。导体单元与被动单元设置在基板单元的同一侧且电连接于被动单元。封装单元覆盖被动单元与导体单元。电媒介单元电接触导体单元且被封装单元所裸露。借此,本发明所提供的封装元件能够被应用在电子设备上。
Description
技术领域
本发明涉及一种封装元件及其制作方法,特别是涉及一种可应用在电子设备上的封装元件及其制作方法。
背景技术
随着科技技术的演进,在被动元件的领域中已开发出不同的被动元件封装产品,以用于电子设备或电子产品上。
发明内容
本发明所要解决的技术问题在于,针对现有技术的不足提供一种封装元件及其制作方法。
为了解决上述的技术问题,本发明所采用的其中一技术方案是,提供一种封装元件,包括基板单元、被动单元、导体单元、封装单元与电媒介单元。被动单元设置在基板单元上。导体单元与被动单元设置在基板单元的同一侧且电连接于被动单元。封装单元覆盖被动单元与导体单元。电媒介单元电接触导体单元且被封装单元所裸露。
优选地,基板单元包括基底层以及位于基底层上的平坦层,被动单元位于平坦层上,导体单元位于基底层上且连接于基底层。
优选地,基板单元包括基底层以及位于基底层上的平坦层,被动单元与导体单元都位于平坦层上。
优选地,导体单元包括位于基板单元上的至少一第一导电件与至少一第二导电件,至少一第一导电件与至少一第二导电件电连接于被动单元;其中,至少一第一导电件与至少一第二导电件都被封装单元所部分覆盖,至少一第一导电件具有多个第一接触部,至少一第二导电件具有多个第二接触部,电媒介单元电连接于多个第一接触部与多个第二接触部。
优选地,电媒介单元包括多个彼此分离的第一电极层以及多个彼此分离的第二电极层,每一个电极层电连接于相对应的第一接触部,每一个第二电极层电连接于相对应第二接触部。
优选地,被动单元包括:至少一线圈,位于基板单元上,并与导体单元相邻且电连接;以及至少一隔离层,覆盖至少一线圈并与导体单元相邻,至少一隔离层被封装单元所覆盖。
为了解决上述的技术问题,本发明所采用的另外一技术方案是,提供一种封装元件的制作方法,包括下列步骤:提供基板单元;形成被动单元在基板单元上;形成导体单元在基板单元上,导体单元与被动单元相邻且电连接;覆盖封装单元在被动单元与导体单元,而制成封装主体。其中,切割封装主体,并形成电媒介单元与导体单元电连接,而制成多个封装元件;或者,形成电媒介单元与导体单元电连接,并切割封装主体,而制成多个封装元件。
优选地,在提供基板单元的步骤中,更进一步包括下列步骤:
提供基底层;以及
形成平坦层在基底层上;
其中,被动单元位于平坦层上,导体单元位于基底层上且连接于基底层。
优选地,在提供基板单元的步骤中,更进一步包括下列步骤:
提供基底层;以及
形成平坦层在基底层上;
其中,被动单元与导体单元都位于平坦层上。
优选地,在形成导体单元在基板单元上的步骤中,更进一步包括下列步骤:
形成至少一第一导电件以及至少一第二导电件在基板单元上,至少一第一导电件与至少一第二导电件电连接于被动单元;
其中,至少一第一导电件与至少一第二导电件都被封装单元所部分覆盖,至少一第一导电件具有多个第一接触部,至少一第二导电件具有多个第二接触部,电媒介单元电连接于多个第一接触部与多个第二接触部。
优选地,在形成电媒介单元与导体单元电连接的步骤中,更进一步包括下列步骤:
形成多个彼此分离的第一电极层以及多个彼此分离的第二电极层;
其中,每一个电极层电连接于相对应的第一接触部,每一个第二电极层电连接于相对应第二接触部。
优选地,在形成被动单元在基板单元上的步骤中,更进一步包括下列步骤:
形成至少一线圈在基板单元上;以及
形成至少一隔离层在至少一线圈上,至少一隔离层与导体单元相邻,并被封装单元所覆盖。
本发明的有益效果在于,本发明所提供的封装元件及其制作方法,能通过“形成被动单元在基板单元上”、“形成导体单元在基板单元上,导体单元与被动单元相邻且电连接”、“覆盖封装单元在被动单元与导体单元,而制成封装主体”、以及“切割封装主体,并形成电媒介单元与导体单元电连接,而制成多个封装元件;或者,形成电媒介单元与导体单元电连接,并切割封装主体,而制成多个封装元件”的技术方案,以提供用户一种可应用在电子设备上的封装元件及其制作方法。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,然而所提供的附图仅用于提供参考与说明,并非用来对本发明加以限制。
附图说明
图1为本发明的封装元件的制作方法的流程图。
图2A至图2F为本发明的封装元件的第一实施例的第一结构侧视示意图至第六结构侧视示意图。
图2G为本发明的封装元件的第一实施例的立体示意图。
图3A至图3J为本发明的封装元件的第二实施例的第一结构侧视示意图至第十结构侧视示意图。
图3K至图3M为本发明的封装元件的第二实施例的第一立体示意图至第三立体示意图。
图4为本发明的封装元件的第三实施例的结构侧视示意图。
图5为本发明的封装元件的第四实施例的结构侧视示意图。
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关“封装元件及其制作方法”的实施方式,本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用,本说明书中的各项细节也可基于不同观点与应用,在不脱离本发明的构思下进行各种修改与变更。另外,本发明的附图仅为简单示意说明,并非依实际尺寸的描绘,事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容,但所公开的内容并非用以限制本发明的保护范围。
应理解,虽然本文中可能使用术语第一、第二、第三等来描述各种元件或者信号,但这些元件或者信号不应受这些术语的限制。这些术语主要是用以区分一元件与另一元件,或者一信号与另一信号。另外,本文中所使用的术语“或”,应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
首先,请参阅图1,为本发明的封装元件的制作方法的流程图。如图所示,本发明提供一种封装元件的制作方法,可包括下列步骤:
步骤S20:提供基板单元;
步骤S21:形成被动单元在基板单元上;
步骤S22:形成导体单元在基板单元上,导体单元与被动单元相邻且电连接;以及
步骤S23:覆盖封装单元在被动单元与导体单元上,而制成封装主体。
其中,本发明的封装元件的制作方法在步骤S23后,可接续进行步骤S24或步骤S25,如下所示。
步骤S24:切割封装主体,并形成电媒介单元与导体单元电连接,而制成多个封装元件;
步骤S25:形成电媒介单元与导体单元电连接,并切割封装主体,而制成多个封装元件。
通过上述本发明的的封装元件的制作方法所制成的封装元件,可应用在电子设备上。而本发明的的封装元件通过上述封装元件的制作方法,可具有多种实施方式,进一步说明如后。
第一实施例
请参阅图2A至图2G,图2A至图2F为本发明的封装元件的第一实施例的第一结构侧视示意图至第六结构侧视示意图,图2G为本发明的封装元件的第一实施例的立体示意图,并请一并配合前述本发明的封装元件的制作方法与图1。由上述图中可知,本发明的封装元件1包括基板单元10、被动单元11、导体单元12、封装单元13与电媒介单元14。被动单元11设置在基板单元10上。导体单元12与被动单元11设置在基板单元10的同一侧且电连接于被动单元11。封装单元13覆盖被动单元11与导体单元12。电媒介单元14电接触导体单元12且被封装单元13所裸露。
具体来说,本发明的封装元件1可通过前述封装元件的制作方法中的步骤S20至步骤S24或步骤S20至步骤S25所制成,在本实施例中,以步骤S20至步骤S24作为说明,但不此以为限。进一步来说,先通过步骤S20提供基板单元10,基板单元10可为氧化铁材质,但不以此为限。接着,进行步骤S21,在基板单元上形成被动单元11,被动单元11可为电感器,但不以为限。并且,再进行步骤S22,在基板单元10上形成导体单元12,导体单元12可与被动单元11相邻且电连接,且导体单元12可为电极,但不以此为限。而后,进行步骤S23,覆盖封装单元13在被动单元11与导体单元12,而制成封装主体Z,其中,封装单元13可为聚合物材质,但不以此为限。
其中,在进行步骤S24之前,本发明可先在封装主体Z的顶面(即覆盖封装单元13的一面)印刷氧化铁胶,再对封装主体Z的顶面与底面(即基板单元10的底部)进行研磨,以使基板单元10变薄,以及使导体单元12露出于封装单元13。最后,再进行步骤S24,切割封装主体Z,以形成多个封装元件1的未完成品,并且,在每一个封装元件1的导体单元12上形成电媒介单元14,以制成封装元件1的完成品,如图2G所示。其中,图2G中的(a)与(b)为本发明的封装元件1实施后可所制成的不同态样。
在其中一优选的实施方式中,基板单元10可包括基底层100以及位于基底层100上的平坦层101,被动单元11与导体单元12都位于平坦层101上。也就是说,由于本发明的封装元件的制作方法的步骤S20中,更进一步可包括:步骤S200:提供基底层;以及步骤S201:形成平坦层在基底层上。因此,本发明的封装元件1可通过封装元件的制作方法先提供基底层100,再于基底层100上利用黄光制程技术形成平坦层101,以制成基板单元10。接着,如同前述,将被动单元11与导体单元12都形成在平坦层101上。其中,基底层100可为氧化铁材质或陶瓷材质,平坦层101可为聚合物材质,但不以此为限。
在另一优选的实施方式中,被动单元11可包括至少一线圈110与至少一隔离层111。至少一线圈110位于基板单元10上,并与导体单元12相邻且电连接。至少一隔离层111覆盖至少一线圈110,并与导体单元12相邻,至少一隔离层111被封装单元13所覆盖。其中,在本实施例中以多个线圈110与多个隔离层111作为示例,但不以此为限。
举例来说,本发明的封装元件1可通过封装元件的制作方法的步骤S21中进一步所包括的步骤,以形成包括线圈110与隔离层111的被动单元11。亦即,通过步骤S210在基板单元10上形成线圈110,再进行步骤S211,在线圈110上形成隔离层111,以于基板单元10上形成被动单元11。并且,通过依序且重复步骤S210与步骤S211,可堆叠多个线圈110与多个隔离层111。
值得注意的是,在依序形成线圈110与隔离层111而制成被动单元11的过程中,可同步形成导体单元12。也就是说,在进行步骤S210时,可一并形成部分的导体单元12,而接着在进行步骤S211时,可一并再形成部分的导体单元12。并且,形成被动单元11与导体单元12的步骤可一并配合黄光制程技术。
然而,本发明的封装元件及其制作方法不以上述所举的例子为限。
第二实施例
请参阅图3A至图3M,图3A至图3J为本发明的封装元件的第二实施例的第一结构侧视示意图至第十结构侧视示意图,图3K至图3M为本发明的封装元件的第二实施例的第一立体示意图至第三立体示意图,并请一并配合前述本发明的封装元件的制作方法与图1,以及图2A至图2G。如图所示,本实施例中的封装元件与上述第一实施例中的封装元件的相同组件的作动相似,在此不再赘述,值得注意的是,在本实施例中,基板单元10包括一基底层100以及位于基底层100上的一平坦层101,被动单元11位于平坦层101上,导体单元12位于基底层100上且连接于基底层100。
具体来说,本实施例相较于前述第一实施例,差异在于,本实施例的导体单元12位于基底层100上,且与基底层100连接。因此,本发明的封装元件1可通过封装元件的制作方法先提供基底层100,再于基底层100上利用黄光制程技术形成面积略小于基底层100的平坦层101,以制成基板单元10后,可将被动单元11形成在平坦层101上,而导体单元12则可形成在未覆盖平坦层101的基底层100上,以与基底层100连接。
并且,在本实施例中,优选可具有多种实施方式,其中一种实施方式如图3A至图3G所示,而另一种实施方式则为先由图3A至图3D中的(a),再接续图3H至图3J。进一步来说,两实施方式差异在于导电单元12所形成的导体柱可为三个或四个,如图3D中的虚框C1与图3H中的虚框C2所示。在封装主体Z的导电单元12所形成的导体柱为四个时(如图3D中的虚框C1所示),所制成的封装元件1可如图3K中的(a)所示,第一电极层140与第二电极层141可位于长边或角落。而在封装主体Z的导电单元12所形成的导体柱为三个时(如图3H中的虚框C2所示),所制成的封装元件1则如图3K中的(b)、图3L与图3M所示,第一电极层140与第二电极层141可位于长边或角落。
再者,在本实施例中,本发明在进行步骤S23之后,除了可先在封装主体Z的顶面印刷氧化铁胶,并对封装主体Z的顶面与底面(即基板单元10的底部)进行研磨之外,还可在研磨封装主体Z的顶面之后,溅镀电极层3,如图3F所示。而后,再进行步骤S24或步骤S25,以制成封装元件1。
值得一提的是,本实施的封装元件1可由封装元件的制作方法中的步骤S20至步骤S24或步骤S20至步骤S25所制成,其中,步骤S20至步骤S24如前述第一实施例,故在此不再特别说明;而由于步骤S25与步骤S24的差异仅在于形成电媒介单元以及切割封装主体的步骤先后顺序,因此,在此亦不再特别说明。
然而,本发明的封装元件及其制作方法不以上述所举的例子为限。
第三实施例
请参阅图4,图4为本发明的封装元件的第三实施例的结构侧视示意图,并请一并配合前述本发明的封装元件的制作方法与图1,以及图2A至图3I。如图所示,本实施例中的封装元件与前述各实施例中的封装元件的相同组件的作动相似,在此不再赘述,值得注意的是,在本实施例中,导体单元12包括位于基板单元10上的至少一第一导电件120与至少一第二导电件121,至少一第一导电件120与至少一第二导电件121电连接于被动单元11;其中,至少一第一导电件120与至少一第二导电件都被封装单元13所部分覆盖,至少一第一导电件120具有外露在封装元件1的顶面和侧边的多个第一接触部120A,至少一第二导电件121具有外露在封装元件1的顶面和侧边的多个第二接触部121A,电媒介单元14电连接于多个第一接触部120A与多个第二接触部121A。
举例来说,本发明的导体单元12进一步可包括至少一第一导电件120与至少一第二导电件121,至少一第一导电件120可具有多个第一接触部120A,至少一第二导电件121亦可具有多个第二接触部121A。也就是说,本发明的封装元件1可通过封装元件的制作方法的步骤S22中进一步所包括的步骤S220(形成至少一第一导电件以及至少一第二导电件在基板单元上,至少一第一导电件与至少一第二导电件电连接于被动单元),在基板单元10上第一导电件120与第二导电件121。接着,再进行步骤S23,将封装单元13覆盖在第一导电件120与第二导电件121上。其中,如前述实施例所言,在形成线圈110与隔离层111的过程中,可一并形成部分的第一导电件120与第二导电件121,进而堆叠形成第一导电件120与第二导电件121。而且,本发明的第一导电件120与第二导电件121被封装单元13覆盖的部分进一步可形成柱状结构。
而后,在进行步骤S23之后,可在封装主体Z的顶面印刷氧化铁胶,并对封装主体Z的顶面与底面(即基板单元10的底部)进行研磨,以使第一导电件120的多个第一接触部120A与第二导电件121的多个第二接触部121A可露出封装单元13。最后,进行步骤S24或步骤S25,切割封装主体Z,以及形成电媒介单元14于多个第一接触部120A与多个第二接触部121A上。其中,电媒介单元14包括第一电极层140以及第二电极层141,第一电极层140与第二电极层141各自都覆盖在封装元件1的顶面与侧边。
然而,本发明的封装元件及其制作方法不以上述所举的例子为限。
第四实施例
请参阅图5,图5为本发明的封装元件的第四实施例的结构侧视示意图,并请一并配合前述本发明的封装元件的制作方法与图1,以及图2A至图4。如图所示,本实施例中的封装元件与前述各实施例中的封装元件的相同组件的作动相似,在此不再赘述,值得注意的是,与第三实施例中的电媒介单元14的差异在于,在本实施例中,电媒介单元14包括多个彼此分离的第一电极层140以及多个彼此分离的第二电极层141,每一个电极层140电连接于相对应的第一接触部120A,每一个第二电极层141电连接于相对应第二接触部121A。
具体来说,本发明的封装元件1的电媒介单元14进一步可包括了多个彼此分离的第一电极层140以及多个彼此分离的第二电极层141。本发明的封装元件1可通过封装元件的制作方法的步骤S24中进一步所包括的步骤S240(切割封装主体,再形成多个彼此分离的第一电极层,以及多个彼此分离的第二电极层,而制成多个封装元件),或者步骤S25中进一步所包括的步骤S250(形成多个彼此分离的第一电极层,以及多个彼此分离的第二电极层,再切割封装主体,而制成多个封装元件),在覆盖封装单元13在第一导电件120与第二导电件121上,并研磨封装主体Z后,以滚镀或涂布的方式分别在每一个第一接触部120A上形成第一电极层140,以及分别在每一个第二接触部121A上形成第二电极层141。其中,封装元件1顶面的第一接触部120A所覆盖的第一电极层140,与封装元件1侧边的第一接触部120A所覆盖的第一电极层140彼此分离;相对地,封装元件1顶面的第二接触部121A所覆盖的第二电极层141,与封装元件1侧边的第二接触部121A所覆盖的第二电极层141也是彼此分离。
值得一提的是,上述各实施例中的第一电极层140与第二电极层141可为镍(Ni)或锡(Sn),厚度可为1~15μm,且位于封装元件1侧边的第一电极层140与第二电极层141的长度可为50~300μm。借此,通过在封装元件1上设置大面积的电极层,以提供足够焊接到电子设备或电子产品的电路板上的强度。
然而,本发明的封装元件及其制作方法不以上述所举的例子为限。
实施例的有益效果
本发明的有益效果在于,本发明所提供的封装元件及其制作方法,能通过“形成被动单元11在基板单元10上”、“形成导体单元12在基板单元10上,导体单元12与被动单元11相邻且电连接”、“覆盖封装单元13在被动单元11与导体单元12,而制成封装主体Z”、以及“切割封装主体Z,并形成电媒介单元14与导体单元12电连接,而制成多个封装元件1;或者,形成电媒介单元14与导体单元12电连接,并切割封装主体Z,而制成多个封装元件1”的技术方案,以提供用户一种可应用在电子设备上的封装元件1,以及制作此封装元件1的制作方法。
以上所公开的内容仅为本发明的优选可行实施例,并非因此局限本发明的权利要求书的保护范围,所以凡是运用本发明说明书及附图内容所做的等效技术变化,均包含于本发明的权利要求书的保护范围内。
Claims (8)
1.一种封装元件,其特征在于,包括:
基板单元;
被动单元,包含至少一线圈及至少一隔离层,设置在所述基板单元上;
导体单元,所述导体单元与所述被动单元设置在所述基板单元的同一侧且电连接于所述被动单元;
封装单元,覆盖所述被动单元与所述导体单元;以及
电媒介单元,电接触所述导体单元且被所述封装单元所裸露;
其中,至少一所述隔离层覆盖至少一所述线圈,且所述导体单元围绕至少一所述隔离层;
其中,所述导体单元包括位于所述基板单元上的至少一第一导电件与至少一第二导电件,至少一所述第一导电件与至少一所述第二导电件电连接于所述被动单元;其中,至少一所述第一导电件与至少一所述第二导电件都被所述封装单元所部分覆盖,至少一所述第一导电件具有外露在所述封装元件的顶面和侧边的多个第一接触部,至少一所述第二导电件具有外露在所述封装元件的顶面和侧边的多个第二接触部,所述电媒介单元电连接于多个所述第一接触部与多个所述第二接触部;其中,所述电媒介单元包括多个彼此分离的第一电极层以及多个彼此分离的第二电极层,每一个所述第一电极层覆盖在所对应的所述第一接触部,每一个所述第二电极层覆盖在所对应的所述第二接触部。
2.根据权利要求1所述的封装元件,其特征在于,所述基板单元包括基底层以及位于所述基底层上的平坦层,所述被动单元位于所述平坦层上,所述导体单元位于所述基底层上且连接于所述基底层。
3.根据权利要求1所述的封装元件,其特征在于,所述基板单元包括基底层以及位于所述基底层上的平坦层,所述被动单元与所述导体单元都位于所述平坦层上。
4.根据权利要求1所述的封装元件,其特征在于,至少一所述线圈,与所述导体单元相邻且电连接;以及
至少一所述隔离层与所述导体单元相邻,至少一所述隔离层被所述封装单元所覆盖。
5.一种封装元件的制作方法,其特征在于,包括下列步骤:
提供基板单元;
形成被动单元在所述基板单元上,包括形成至少一线圈在所述基板单元上以及形成至少一隔离层在至少一所述线圈上;
形成导体单元在所述基板单元上,所述导体单元与所述被动单元相邻且电连接;以及
覆盖封装单元在所述被动单元与所述导体单元上,而制成封装主体;
其中,至少一所述隔离层覆盖至少一所述线圈,且所述导体单元围绕至少一所述隔离层;
其中,切割所述封装主体,并形成电媒介单元与所述导体单元电连接,而制成多个所述封装元件;或者,形成电媒介单元与所述导体单元电连接,并切割所述封装主体,而制成多个所述封装元件;
其中,在形成所述导体单元在所述基板单元上的步骤中,更进一步包括下列步骤:
形成至少一第一导电件以及至少一第二导电件在所述基板单元上,至少一所述第一导电件与至少一所述第二导电件电连接于所述被动单元;
其中,至少一所述第一导电件与至少一所述第二导电件都被所述封装单元所部分覆盖,至少一所述第一导电件具有外露在所述封装元件的顶面和侧边的多个第一接触部,至少一所述第二导电件具有外露在所述封装元件的顶面和侧边的多个第二接触部,所述电媒介单元电连接于多个所述第一接触部与多个所述第二接触部;
其中,在形成所述电媒介单元与所述导体单元电连接的步骤中,更进一步包括下列步骤:
形成多个彼此分离的第一电极层以及多个彼此分离的第二电极层;其中,每一个所述第一电极层覆盖在所对应的所述第一接触部,每一个所述第二电极层覆盖在所对应的所述第二接触部。
6.根据权利要求5所述的封装元件的制作方法,其特征在于,在提供所述基板单元的步骤中,更进一步包括下列步骤:
提供基底层;以及
形成平坦层在所述基底层上;
其中,所述被动单元位于所述平坦层上,所述导体单元位于所述基底层上且连接于所述基底层。
7.根据权利要求5所述的封装元件的制作方法,其特征在于,在提供所述基板单元的步骤中,更进一步包括下列步骤:
提供基底层;以及
形成平坦层在所述基底层上;
其中,所述被动单元与所述导体单元都位于平坦层上。
8.根据权利要求5所述的封装元件的制作方法,其特征在于,至少一所述隔离层与所述导体单元相邻,并被所述封装单元所覆盖。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810649411.1A CN110634808B (zh) | 2018-06-22 | 2018-06-22 | 封装元件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810649411.1A CN110634808B (zh) | 2018-06-22 | 2018-06-22 | 封装元件及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110634808A CN110634808A (zh) | 2019-12-31 |
CN110634808B true CN110634808B (zh) | 2021-08-31 |
Family
ID=68967840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810649411.1A Active CN110634808B (zh) | 2018-06-22 | 2018-06-22 | 封装元件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110634808B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1236203A (zh) * | 1998-04-15 | 1999-11-24 | 株式会社村田制作所 | 电子部件和制造这种电子部件的方法 |
JP2005340573A (ja) * | 2004-05-28 | 2005-12-08 | Fujikura Ltd | 半導体素子、半導体装置、及び半導体素子の製造方法 |
CN103915243A (zh) * | 2012-12-28 | 2014-07-09 | 三星电机株式会社 | 电感器 |
CN208460742U (zh) * | 2018-06-22 | 2019-02-01 | 佳邦科技股份有限公司 | 封装元件 |
-
2018
- 2018-06-22 CN CN201810649411.1A patent/CN110634808B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1236203A (zh) * | 1998-04-15 | 1999-11-24 | 株式会社村田制作所 | 电子部件和制造这种电子部件的方法 |
JP2005340573A (ja) * | 2004-05-28 | 2005-12-08 | Fujikura Ltd | 半導体素子、半導体装置、及び半導体素子の製造方法 |
CN103915243A (zh) * | 2012-12-28 | 2014-07-09 | 三星电机株式会社 | 电感器 |
CN208460742U (zh) * | 2018-06-22 | 2019-02-01 | 佳邦科技股份有限公司 | 封装元件 |
Also Published As
Publication number | Publication date |
---|---|
CN110634808A (zh) | 2019-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8325003B2 (en) | Common mode filter and method of manufacturing the same | |
JP5381956B2 (ja) | コイル部品 | |
US8325002B2 (en) | Power inductor structure | |
US20070040163A1 (en) | Electronic component and method of manufacturing the same | |
CN108288534B (zh) | 电感部件 | |
US20130301227A1 (en) | Circuit module and method of manufacturing same | |
CN105940469A (zh) | 电子部件及其制造方法 | |
US11825603B2 (en) | High-frequency module | |
KR20130035474A (ko) | 코일 부품 및 그 제조방법 | |
JP6280244B2 (ja) | 構成可能/制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ | |
KR20120122590A (ko) | 칩형 코일 부품 | |
CN103165484A (zh) | 堆迭式封装及其制造方法 | |
CN104081885A (zh) | 元器件内置基板 | |
US10062649B2 (en) | Package substrate | |
CN101477980A (zh) | 具有减小尺寸的堆叠晶片水平封装 | |
KR20080113056A (ko) | Ic 모듈, ic 인레트 및 ic 실장체 | |
JP2018206869A (ja) | インダクタ | |
CN110634808B (zh) | 封装元件及其制作方法 | |
JP2017011244A (ja) | 通信モジュール及び通信モジュールの製造方法 | |
JP2008108882A (ja) | 電子部品とその製造方法 | |
KR20050029927A (ko) | 칩 인덕터 | |
TWI278979B (en) | Chip package substrate and manufacturing method thereof | |
TWI686107B (zh) | 封裝元件及其製作方法 | |
CN208460742U (zh) | 封装元件 | |
CN105009279B (zh) | 半导体器件及制造半导体器件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |