CN110634785A - 一种基于光学的三维堆叠对准方法 - Google Patents
一种基于光学的三维堆叠对准方法 Download PDFInfo
- Publication number
- CN110634785A CN110634785A CN201910904877.6A CN201910904877A CN110634785A CN 110634785 A CN110634785 A CN 110634785A CN 201910904877 A CN201910904877 A CN 201910904877A CN 110634785 A CN110634785 A CN 110634785A
- Authority
- CN
- China
- Prior art keywords
- alignment
- light
- chip module
- base
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000003287 optical effect Effects 0.000 claims abstract description 11
- 238000012806 monitoring device Methods 0.000 claims description 13
- 238000000605 extraction Methods 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000003746 surface roughness Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000003466 welding Methods 0.000 claims description 2
- 238000005086 pumping Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
本发明公开了一种基于光学的三维堆叠对准方法,具体包括如下步骤:101)预处理步骤、102)初对准步骤、103)微调步骤、104)多层设置步骤、105)键合步骤;本发明提供达到较高的模组对准能力,节省成本且方便操作的一种基于光学的三维堆叠对准方法。
Description
技术领域
本发明涉及半导体技术领域,更具体的说,它涉及一种基于光学的三维堆叠对准方法。
背景技术
微波毫米波射频集成电路技术是现代国防武器装备和互联网产业的基础,随着智能通信、智能家居、智能物流、智能交通等“互联网+”经济的快速兴起,承担数据接入和传输功能的微波毫米波射频集成电路也存在巨大现实需求及潜在市场。
但是对于高频率的微***,天线阵列的面积越来越小,且天线之间的距离要保持在某个特定范围,才能使整个模组具备优良的通信能力。但是对于射频芯片这种模拟器件芯片来讲,其面积不能像数字芯片一样成倍率的缩小,这样就会出现特高频率的射频微***将没有足够的面积同时放置PA/LNA,需要把PA/LNA堆叠起来。
目前业内模组堆叠需要用到极为精密的对准设备,资金投入巨大,对于一些小单位只做前期实验性产品开发的过程,一般都不具备或者不需要进行该方面的投入。一些科研院所也有用离心力法或者模具法来做多层模组堆叠的,但是随着对准需求更为精确的模组越来越多,这些简单的方法已经不能适应产品的需求。
发明内容
本发明克服了现有技术的不足,提供一种基于光学的三维堆叠对准方法。
本发明的技术方案如下:
一种基于光学的三维堆叠对准方法,具体包括如下步骤:
101)预处理步骤:在对准底座上设置透光孔,在对准底座上方设置光线监控装置;在对准底座下部设置抽气腔室,抽气腔室与相应芯片模组的对准气孔联通;其中,在对准底座边缘设置可上下伸缩的平板做粗对准,平板移动精度在1um;平板围绕芯片周围分布设置;
102)初对准步骤:将带透光孔的待键合芯片模组放置于对准底座上方,对准底座抽气腔室进行抽气固定芯片模组;芯片模组紧贴平板,对准底座下方设置光源进行发光,光线监控装置来检测得到通过透光孔接收到的光的面积,以完成初对准;
103)微调步骤:撤走平板,在对准基座周围设置万分表对准板;用万分表对准板对芯片模组做微调,万分表对准板精度控制在0.1um;通过万分表对准板对芯片模组的调整,来改变光线监控装置检测得到通过透光孔接收到的光的面积,以此判断芯片模组对准状况,并调整到合格要求;
104)多层设置步骤:重复步骤101)到步骤103)在已经堆叠好的芯片模组上方堆叠其他芯片模组,最终形成多芯片模组的堆叠;
105)键合步骤:撤去万分表对准板和光线监控装置,对准底座进行升温,完成芯片模组的焊接。
进一步的,对准底座为金属材质或者陶瓷材质,其表面平整度小于1um,表面粗糙度小于0.5um。
进一步的,透光孔为圆形、椭圆形或方形,其直径或边长范围在1um到1000um之间。
进一步的,平板数量在1到20个之间,平板采用顶针。
本发明相比现有技术优点在于:本发明通过在模组上制作对准光学开孔工艺,通过肉眼光学对准和万分表微调等简单步骤对芯片进行对准误差修复,最终达到较高的模组对准能力,节省成本且方便操作。
附图说明
图1为本发明的检测剖面图;
图2为本发明的一侧检测剖面图;
图3为本发明的另一侧检测剖面图;
图4为本发明的示意图。
图中标识:芯片模组101、透光孔102、对准底座104、光源105、抽气腔室106、光线监控装置107和万分表对准板108。
具体实施方式
下面详细描述本发明的实施方式,其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是,除非另外定义,这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样的定义,不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号,仅仅是为了描述的方便,而没有实质上先后顺序的联系。各具体实施方式中的不同步骤,可以进行不同先后顺序的组合,实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
实施例1:
如图1至图4所示,一种基于光学的三维堆叠对准方法,具体包括如下步骤:
101)预处理步骤:在对准底座104上设置透光孔102,在对准底座104上方设置光线监控装置107。对准底座104为金属材质或者陶瓷材质,其表面平整度小于1um,表面粗糙度小于0.5um;透光孔102可以是圆形也可以是椭圆形,方形等,其直径范围在1um到1000um之间。在对准底座104下部设置抽气腔室106,抽气腔室106与相应芯片模组101的对准气孔联通;对准气孔可以是圆形也可以是椭圆形,方形等,其直径范围在1um到1000um之间。其中,在对准底座104边缘设置可上下伸缩的平板做粗对准,平板移动精度在1um;平板围绕芯片周围分布设置。
102)初对准步骤:将带透光孔102的待键合芯片模组101放置于对准底座104上方,对准底座104抽气腔室106进行抽气固定芯片模组101。芯片模组101紧贴平板,对准底座104下方设置光源105进行发光,光线监控装置107来检测得到通过透光孔102接收到的光的面积,以完成初对准。即光线监控装置107通过检测,计算透光孔102孔接收到的光的面积,以此计算对准精度。其中,平板围绕芯片模组101周围,数量在1到20个,平板也可以是宽度较小的顶针。
103)微调步骤:撤走平板,在对准基座周围设置万分表对准板108;用万分表对准板108对芯片模组101做微调,万分表对准板108精度控制在0.1um。通过万分表对准板108对芯片模组101的调整,来改变光线监控装置107检测得到通过透光孔102接收到的光的面积,以此判断芯片模组101对准状况,并调整到合格要求。
104)多层设置步骤:重复步骤101)到步骤103)在已经堆叠好的芯片模组101上方堆叠其他芯片模组101,最终形成多芯片模组101的堆叠。即先用平板进行芯片模组101摆放的初对准;然后通过万分表对准板108对其他芯片模组101进行微调,以达到对准精度要求。此处层数在2~100层之间。
105)键合步骤:撤去万分表对准板108和光线监控装置107,对准底座104进行升温,完成芯片模组101的焊接。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明构思的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明保护范围内。
Claims (4)
1.一种基于光学的三维堆叠对准方法,其特征在于:具体包括如下步骤:
101)预处理步骤:在对准底座上设置透光孔,在对准底座上方设置光线监控装置;在对准底座下部设置抽气腔室,抽气腔室与相应芯片模组的对准气孔联通;其中,在对准底座边缘设置可上下伸缩的平板做粗对准,平板移动精度在1um;平板围绕芯片周围分布设置;
102)初对准步骤:将带透光孔的待键合芯片模组放置于对准底座上方,对准底座抽气腔室进行抽气固定芯片模组;芯片模组紧贴平板,对准底座下方设置光源进行发光,光线监控装置来检测得到通过透光孔接收到的光的面积,以完成初对准;
103)微调步骤:撤走平板,在对准基座周围设置万分表对准板;用万分表对准板对芯片模组做微调,万分表对准板精度控制在0.1um;通过万分表对准板对芯片模组的调整,来改变光线监控装置检测得到通过透光孔接收到的光的面积,以此判断芯片模组对准状况,并调整到合格要求;
104)多层设置步骤:重复步骤101)到步骤103)在已经堆叠好的芯片模组上方堆叠其他芯片模组,最终形成多芯片模组的堆叠;
105)键合步骤:撤去万分表对准板和光线监控装置,对准底座进行升温,完成芯片模组的焊接。
2.根据权利要求1所述的一种基于光学的三维堆叠对准方法,其特征在于:对准底座为金属材质或者陶瓷材质,其表面平整度小于1um,表面粗糙度小于0.5um。
3.根据权利要求1所述的一种基于光学的三维堆叠对准方法,其特征在于:透光孔为圆形、椭圆形或方形,其直径或边长范围在1um到1000um之间。
4.根据权利要求1所述的一种基于光学的三维堆叠对准方法,其特征在于:平板数量在1到20个之间,平板采用顶针。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910904877.6A CN110634785A (zh) | 2019-09-24 | 2019-09-24 | 一种基于光学的三维堆叠对准方法 |
CN202010595702.4A CN111653511A (zh) | 2019-09-24 | 2020-06-24 | 一种基于光学的三维堆叠对准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910904877.6A CN110634785A (zh) | 2019-09-24 | 2019-09-24 | 一种基于光学的三维堆叠对准方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110634785A true CN110634785A (zh) | 2019-12-31 |
Family
ID=68973674
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910904877.6A Withdrawn CN110634785A (zh) | 2019-09-24 | 2019-09-24 | 一种基于光学的三维堆叠对准方法 |
CN202010595702.4A Pending CN111653511A (zh) | 2019-09-24 | 2020-06-24 | 一种基于光学的三维堆叠对准方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010595702.4A Pending CN111653511A (zh) | 2019-09-24 | 2020-06-24 | 一种基于光学的三维堆叠对准方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN110634785A (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5644277A (en) * | 1995-02-27 | 1997-07-01 | Hughes Aircraft Company | Three-wire-line vertical interconnect structure for multilevel substrates |
JP3920399B2 (ja) * | 1997-04-25 | 2007-05-30 | 株式会社東芝 | マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置 |
US8982269B2 (en) * | 2010-09-27 | 2015-03-17 | Omnivision Technologies, Inc. | Mechanical assembly for fine focus of a wafer-level camera module, and associated methods |
TWI504933B (zh) * | 2012-06-13 | 2015-10-21 | Innolux Corp | 可切換式二維/三維顯示裝置及其製造方法 |
CN103955124B (zh) * | 2014-05-05 | 2017-07-14 | 中科晶源微电子技术(北京)有限公司 | 一种光学精密***的对准装置 |
-
2019
- 2019-09-24 CN CN201910904877.6A patent/CN110634785A/zh not_active Withdrawn
-
2020
- 2020-06-24 CN CN202010595702.4A patent/CN111653511A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN111653511A (zh) | 2020-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100870692B1 (ko) | 냉각 처리 장치 | |
US20050005434A1 (en) | Method, system, and apparatus for high volume transfer of dies | |
CN108496276A (zh) | 使用柔性印刷电路板(pcb)的信号递送和天线布局 | |
US10290785B2 (en) | Laminating structure of electronic device using transferring element, transferring apparatus for fabricating the electronic device and method for fabricating the electronic device | |
CN106450740B (zh) | 一种手持终端设备及其高增益终端设备天线 | |
CN110600415B (zh) | 一种三维堆叠对准方法 | |
CN111933540A (zh) | 用于模块化修复led显示器的方法 | |
CN111653511A (zh) | 一种基于光学的三维堆叠对准方法 | |
KR20020011089A (ko) | 반도체 기판 시험 장치 및 반도체 기판 시험 방법 | |
CN102045946B (zh) | 冲型方法 | |
US6953005B2 (en) | Plasma processing apparatus utilizing a surface wave plasma | |
CN111653490B (zh) | 一种控制散热器流量的三维异构模组制作方法 | |
CN111312596B (zh) | 一种ltcc基板双面腔体结构的制作方法 | |
KR20030074582A (ko) | 초고주파 다층회로 구조 및 제작 방법 | |
US7714785B2 (en) | GPS antenna module and manufacturing method thereof | |
EP3682719A1 (en) | Front-end module | |
CN114040599B (zh) | 一种环形ltcc基板制作方法 | |
CN110536569B (zh) | 一种避免压合后层偏的pcb板加工方法 | |
KR20020071806A (ko) | 3차원 초고주파 다층회로를 위한 공기 공동 제작방법 | |
CN104833681A (zh) | 一种快速测量mcm基板电路图形尺寸误差的装置及方法 | |
CN114055972B (zh) | 大尺寸超材料金属微结构的制造方法 | |
CN110769611B (zh) | 一种具有结合机构的cof产品的制造方法 | |
CN111653475A (zh) | 一种三维堆叠对准方法 | |
CN109119400B (zh) | 高载流能力多层陶瓷基板及其制作方法 | |
JP2011103404A (ja) | 基板分割装置、及び電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20191231 |
|
WW01 | Invention patent application withdrawn after publication |